BE1019752A3 - Structure de plots de connexion pour composant electronique - Google Patents

Structure de plots de connexion pour composant electronique Download PDF

Info

Publication number
BE1019752A3
BE1019752A3 BE2010/0469A BE201000469A BE1019752A3 BE 1019752 A3 BE1019752 A3 BE 1019752A3 BE 2010/0469 A BE2010/0469 A BE 2010/0469A BE 201000469 A BE201000469 A BE 201000469A BE 1019752 A3 BE1019752 A3 BE 1019752A3
Authority
BE
Belgium
Prior art keywords
stud
electronic component
square
component according
rectangle
Prior art date
Application number
BE2010/0469A
Other languages
English (en)
Inventor
Pierre Fereyre
Vincent Hibon
Yann Henrion
Patrick Lariviere
Original Assignee
E2V Semiconductors
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E2V Semiconductors filed Critical E2V Semiconductors
Application granted granted Critical
Publication of BE1019752A3 publication Critical patent/BE1019752A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

STRUCTURE DE PLOTS DE CONNEXION POUR COMPOSANT ELECTRONIQUE
L'invention concerne la fabrication de composants électroniques sur substrat semiconducteur aminci. Elle sera décrite principalement à propos d'un capteur d'image sur substrat de silicium aminci, à éclairement par la face arrière.
Les capteurs d'image à substrat aminci ont été conçus notamment pour améliorer les performances colorimétriques en permettant l'éclairement du capteur par la face arrière d'une couche de silicium très mince.
La fabrication d’un capteur d’image sur substrat aminci comprend généralement les étapes suivantes : on part d’un substrat de silicium normal, d’une épaisseur de quelques centaines de micromètres, permettant la manipulation industrielle de tranches collectives d'environ dix à vingt centimètres de diamètre, ce substrat étant revêtu, sur une face avant, d’une couche épitaxiale de silicium monocristallin, éventuellement isolée du reste du substrat par une couche d'oxyde dans le cas de substrats dits SOI ("Silicon on insulator" en anglais). On réalise sur la face avant de cette couche monocristalline la circuiterie électronique nécessaire aux différentes fonctions du capteur (prise d’image essentiellement). Puis on colle le substrat, par sa face avant qui porte cette circuiterie, sur un substrat de report d’une épaisseur suffisante pour la manipulation industrielle, et on amincit le substrat de silicium de départ jusqu’à une épaisseur de quelques micromètres. L’épaisseur très fine de silicium qui en résulte ne permettrait pas la manipulation industrielle de la tranche, et c’est la raison de la présence du substrat de report collé ou soudé.
Un des problèmes qui se posent pour ces composants est la formation de plots de connexion, pour la liaison du composant avec l'extérieur. Le montage du composant dans un boîtier nécessite en général de souder des fils de liaison entre un plot de connexion métallique prévu sur le composant et des plots métalliques prévus dans le boîtier.
Du fait que le substrat dans lequel ont été formés les circuits électroniques a été collé par sa face avant sur un substrat de report, la face avant n’est plus accessible. On cherche donc à établir une connexion par la face arrière en creusant le substrat aminci, jusqu'à retrouver une plage conductrice qui aura été formée au préalable pendant les ^étapes de fabrication par la face avant.
On peut notamment creuser le silicium et les couches isolantes qui ont été formées sur la face avant, jusqu'à accéder au premier niveau d'aluminium. On soude alors un fil de connexion en or par la technique classique de « wire-bonding » (soudure de fils ), sur la plage d'aluminium mise à nu. Mais cette plage est située dans une cuvette puisqu'il a fallu creuser le silicium et les couches isolantes qui la recouvraient. Cela exclut d'utiliser des méthodes de soudure de fils appelées "wedge bonding" par opposition à "bail bonding", dans lesquelles le fil (en général en aluminium) à souder arrive trop obliquement pour pouvoir être soudé à l'intérieur d'une cuvette. C’est pourquoi on est obligé de continuer à utiliser une soudure de fils d’or, même dans des cas où on préférerait un fil d'aluminium. De plus, la cuvette est formée dans un matériau semiconducteur et non isolant, et il y a donc des risques de court-circuit entre le fil et les bords de la cuvette, sauf à isoler les flancs, ce qui complique la réalisation.
Par ailleurs, il faut aussi remarquer que les plages d'aluminium qui servent à la soudure de fils doivent être en principe plus épaisses que les couches d'aluminium qui sont utilisées pour les fonctions ordinaires d'interconnexion dans le circuit intégré. Or, la technique expliquée ci-dessus permet en pratique d’accéder seulement au premier niveau d'aluminium (sauf à vouloir creuser encore plus profond), et ce niveau n'a aucune raison d'être suffisamment épais pour autoriser une soudure. Pour adapter cette solution à une industrialisation, il faudrait donc prévoir un premier niveau d'aluminium plus épais que ce qui est en général nécessaire ; cela oblige à changer le processus de fabrication standard, ce qui n’est pas souhaitable.
D’autre part, la fabrication de circuits intégrés nécessite des tests électriques effectués par des machines de test à pointes. Les pointes de test sont appliquées sur des plots d’accès du circuit intégré. Ces plots peuvent être prévus spécifiquement pour le test, mais en pratique il vont aussi servir ultérieurement pour souder des fils de connexion. Il est souhaitable de pouvoir tester le circuit intégré après les étapes de fabrication faites sur la face avant, et de pouvoir le tester à nouveau par la face arrière après collage et amincissement. Et, si cela est possible, il serait avantageux de pouvoir tester la face arrière avec la même configuration de pointes de test qui a servi à la fin des étapes de fabrication effectuées sur la face avant.
Cela veut dire qu'il faut fabriquer sur la face avant des plots de test qui ont la même configuration géométrique ou au moins la même position géographique que les plots de connexion extérieure de la face arrière. Il en résulte qu'à l'endroit des plots de connexion on devra fabriquer une superposition d'au moins une zone d'une couche conductrice (aluminium) formée sur la face avant et constituant le plot de test, et d'une zone d'une autre couche conductrice formée sur la face arrière et constituant le plot de connexion. On peut même avoir une superposition de plusieurs couches métalliques formées sur la face avant, reliées les unes aux autres et de même géométrie que le plot de test et le plot de connexion.
Etant donné que certains plots de connexion devront laisser passer un courant important (par exemple les plots d'alimentation générale), on prévoit que la connexion entre les différents plots superposés se fait avec de larges vias ou avec de multiples vias conducteurs entre couches.
Cependant, ces vias multiples sont vite gênants car ils créent des reliefs qui peuvent fragiliser la soudure ultérieure d'un fil sur le plot. Les reliefs sont dus à ce que la gravure du silicium aminci, pour permettre l'accès aux couches conductrices gravées sur la face avant, est une gravure chimique formant des trous à flancs obliques dans lesquels l'aluminium descend pour venir en contact avec une couche conductrice.
Or, on s'est rendu compte qu'il est suffisant de prévoir un petit nombre de vias conducteurs (de 1 à 4) même si le courant qu'on veut faire passer est important, pourvu que ces vias soient suffisamment allongés. En effet, la résistivité globale des vias est liée plus à la longueur des vias qu'à leur surface pour une épaisseur donnée de métal du plot. Ceci résulte du fait que le métal se dépose en épaisseur à peu près constante dans les vias et que c'est la faible épaisseur du métal qui engendre une résistance électrique notable même si le via a une large surface.
L'invention a pour but de proposer une configuration de plot qui facilite la connexion d'un fil soudé sur un plot de faible encombrement et qui autorise le test des plots de connexion par la face arrière avec la même configuration de pointes de test qui aura servi au test par la face avant.
C'est pourquoi on propose selon l'invention un composant électronique comportant un circuit intégré réalisé sur la face avant d’un premier substrat semiconducteur aminci, le substrat aminci comportant une couche semiconductrice mince d'environ 2 à 10 micromètres d'épaisseur, le premier substrat étant monté par sa face avant sur un substrat de report, le composant comportant - sur la face avant du premier substrat un plot de test constitué par une zone d'une couche conductrice déposée sur la face avant, - et, sur la face arrière, accessible, de la couche semiconductrice, un plot de connexion extérieure formé par une portion de couche métallique déposée sur cette face arrière, superposée au plot de test et reliée électriquement au plot de test par l'intermédiaire d'au moins une ouverture allongée creusée dans l'épaisseur de la couche semiconductrice amincie, ouverture dans laquelle pénètre la couche métallique, le plot de connexion ayant la forme générale d'un rectangle (le mot rectangle est considéré ici comme incluant aussi le carré) présentant une première portion de surface plane permettant la soudure d'un fil de connexion extérieure et au moins une deuxième portion de surface dans laquelle se situe l'ouverture allongée, caractérisé en ce que la couche semiconductrice est dépourvue d'ouverture au-dessous de la première portion de surface plane et en ce que cette première portion comprend au moins une partie continue dans laquelle peut s'inscrire un disque circulaire occupant au moins 50% de la surface du rectangle.
La première portion de surface plane est celle sur laquelle sera soudé un fil de connexion au moment de la mise en boîtier de la puce de circuit intégré ; les ouvertures ou vias conducteurs ne sont pas situés dans cette portion ; la partie circulaire de cette surface représente la surface disponible en pratique pour fixer le fil en le centrant correctement sur le plot. La configuration de plot qui en résulte est une configuration compacte. Elle permet d’éviter que les reliefs en creux résultant de la gravure de vias entre le plot de connexion et les couches sous-jacentes gênent la soudure ultérieure d'un fil de connexion. Elle permet la superposition, sans encombrement excessif, du plot de test et du plot de connexion, et elle permet donc un test sous pointes avec une même configuration de pointes de test pour la face avant et pour la face arrière.
Comme on le verra, plusieurs configurations pratiques peuvent être adoptées conformément à l'invention, et notamment l'une des configurations préférées suivantes : - le plot a une forme légèrement rectangulaire, avec un côté ayant une longueur comprise entre 5 et 20% de plus que l'autre, l’ouverture allongée s'étendant le long d’un petit côté du rectangle, parallèlement à ce côté ; la partie circulaire continue peut occuper alors typiquement de 75% à 65% de la surface du rectangle ; ou encore l'ouverture s'étend le long des deux petits côtés du rectangle, parallèlement à ces côtés, et la partie circulaire peut occuper de 65% à 70% de la surface du rectangle ; - le plot a une forme carrée et l'ouverture allongée s'étend le long de deux bords adjacents du carré, parallèlement à ces bords ; la partie circulaire peut occuper alors de 60% à 70% de la surface du plot ; la largeur de l'ouverture allongée est de préférence comprise entre 2% et 9% du côté du carré ; - le plot a une forme carrée et l'ouverture allongée est répartie le long de quatre bords adjacents du carré, parallèlement à ces bords ; la partie circulaire peut occuper une surface de 55% à 65% de celle du plot rectangulaire ; la largeur de l'ouverture allongée est de préférence comprise entre 1 % et 5% du côté du carré ; - le plot a une forme carrée et l'ouverture allongée est répartie en quatre portions disjointes situées chacune à un coin respectif du carré ; la partie circulaire peut occuper de 55% à 65% du plot.
D’autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : - la figure 1 représente en coupe une structure de circuit intégré sur substrat aminci, avec un plot de connexion pourvu de vias répartis sous le plot, reliant le plot à des couches conductrices sous-jacentes ; - la figure 2 représente une vue de dessus du plot de connexion de la figure 1 ; - la figure 3 représente en coupe une structure de plot selon l'invention ; - les figures 4 à 8 représentent, en vue de dessus plusieurs configurations de plots de connexion selon l'invention.
Les figures 1 et 2 représentent un exemple de structure possible pour un plot de connexion d'un composant électronique. Le composant électronique est un circuit intégré formé dans un substrat semiconducteur aminci 12 collé sur un substrat de report 20. Le substrat est en principe en silicium. Le composant peut être notamment un capteur d'image destiné à être éclairé par la face arrière du substrat aminci.
La face arrière est celle qui est tournée vers le haut de la figure 1. la face avant est tournée vers le bas. Dans le processus de fabrication il y a d'abord des étapes de fabrication à partir de la face avant, notamment des dopages, des dépôts et des gravures de couches isolantes conductrices et semiconductrices, puis un collage du substrat semiconducteur par sa face avant sur le substrat de report 20, puis un amincissement du substrat semiconducteur 12 par sa face arrière jusqu'à une épaisseur de semiconducteur de quelques micromètres, typiquement de 2 à 5 micromètres, et enfin des étapes de fabrication à partir de la face arrière. La figure 1 représente une vue schématique en coupe du composant à ce stade de la fabrication. Après les étapes de traitement par la face arrière, il restera à monter le composant dans un boîtier en soudant des fils de liaison entre des plots de connexion du composant et des plots d'un boîtier.
Dans les étapes de fabrication de face avant, on forme notamment une alternance de plusieurs niveaux de couches conductrices (en général métalliques, par exemple en aluminium) et isolantes (en général de l'oxyde de silicium). Les différentes couches conductrices sont gravées pour définir des motifs de connexions internes dans le circuit intégré ; les couches isolantes sont gravées pour définir des ouvertures permettant d'établir des vias conducteurs entre les couches conductrices des différents niveaux, en fonction des connexions à réaliser entre ces couches. Une couche isolante de passivation recouvre l'ensemble des niveaux métalliques ; cette couche a une surface plane en contact étroit avec le substrat de report 20.
Les couches conductrices métalliques sont désignées par les références M1, M2, M3, M4 dans l'ordre où elles sont déposées sur le substrat semiconducteur lors du traitement de face avant ; on notera que la première couche déposée est M1 et la dernière est M4, sachant que le substrat 12 est représenté retourné face avant vers le bas sur la figure 1.
L'ensemble des couches isolantes dans lesquelles sont noyées les couches métalliques M1 à M4 est désigné par la référence 14.
La partie droite de la figure 1 représente une constitution possible d'un plot de connexion 30 du composant. Il est formé principalement par une couche métallique (en principe en aluminium) déposée et gravée sur une portion 22 du substrat semiconducteur. Le dépôt métallique est fait par la face arrière du substrat. La portion 22 est isolée électriquement du reste du substrat 12 par une tranchée 24 qui entoure complètement cette portion. Cette tranchée est creusée par la face arrière sur toute l'épaisseur du substrat semiconducteur aminci 12, jusqu'à la couche isolante 14.
Le plot de connexion 30 est relié électriquement au circuit intégré sous-jacent, et plus précisément à au moins une des couches conductrices M1 à M4, par des vias conducteurs 32 répartis sous la surface du plot. Les vias conducteurs sont des ouvertures traversant toute l'épaisseur du substrat aminci 12 et une partie de l'épaisseur de la couche isolante 14 pour atteindre une couche conductrice formée à partir de la face avant. Ces ouvertures sont remplies du métal (aluminium) déposé pour former le plot 30. Dans l'exemple représenté, les vias conducteurs 32 viennent en contact physique avec la première couche conductrice M1, et des portions de couches M1, M2, M3, et M4 sont situées au-dessous du plot 30 et ont sensiblement la même géométrie et la même position horizontale que le plot 30. Ces couches sont reliées entre elles par d'autres vias conducteurs 34 répartis sur l'étendue de surface correspondant à cette géométrie.
La figure 2 représente en vue de dessus une configuration possible des vias conducteurs 32 répartis sur la surface du plot de connexion 30.
La présence des vias conducteurs crée un relief à la surface du plot, surtout lorsque le silicium du substrat est gravé par un procédé d'attaque chimique. Ce relief comporte essentiellement des creux au centre des vias conducteurs. Si les vias sont allongés, les surfaces en creux suivent la direction d'allongement.
Ces reliefs peuvent nuire à la qualité de la soudure du fil de connexion qui sera soudé sur le plot.
Les figures 3 et 4 représentent un composant ayant une structure de plot conforme à la présente invention.
Les ouvertures ou vias conducteurs distribués sous la surface du plot sont remplacés, dans cet exemple de réalisation, par un via unique allongé 32 s'étendant sur presque toute la longueur d'un côté du plot. Le plot est légèrement rectangulaire avec un petit côté de largeur A et un grand côté de largeur B. Le via s'étend le long d'un petit côté. On peut donc considérer que le plot comporte une première portion de surface carrée de côté A qui est une surface bien plane, dépourvue de vias conducteurs, et une deuxième portion de surface rectangulaire de largeur B-A et de longueur A qui n'est pas uniformément plane et qui présente un relief en creux dû au via.
La portion de surface carrée plane est réservée à la soudure d'un fil de connexion, et on peut considérer que dans cette surface carrée est inscrit un disque circulaire de diamètre D=A (hachuré sur la figure) qui est plus précisément réservé à la soudure du fil et qui doit avoir une dimension minimale pour permettre une telle soudure de manière fiable et reproductible.
Selon l'invention, le plot est constitué de manière que la surface Sc du disque circulaire (Sc = DD2/4) inscrit dans la surface plane et disponible pour une soudure de fil occupe au moins 50% et de préférence entre 60% et 75% de la surface totale St du plot rectangulaire ( St = AxB).
De préférence, dans la configuration de la figure 4, la largeur B-A de la surface résiduelle disponible pour loger le via allongé s'étend sur une largeur égale à environ 5% à 20% du petit côté A du plot. Le plot occupe alors une surface de 5% à 20% supérieure à la surface (A2) d'un plot carré dont les vias seraient entièrement situés sous la zone de soudure circulaire.
Dans un cas où il faudrait faire passer plus de courant encore dans le via conducteur, on peut adopter une configuration avec deux vias allongés, soit comme à la figure 5 (un via allongé le long du bord de chacun des deux petits côtés du plot rectangulaire), soit comme à la figure 6 (un via allongé respectif le long de deux bords adjacents d'un plot carré).
Avec la configuration de la figure 5, on choisira de préférence une surface de plot telle que la surface Sc du disque circulaire occupe entre 65% et 70% de la surface St du plot, et pour cela, la largeur résiduelle de chaque côté pour loger un via respectif sera (B-A)/2 égale à environ 5% à 10% de la valeur A du petit côté du plot. Le plot occupe alors une surface de 10% à 20% supérieure à celle qu'il occuperait si les vias étaient situés sous la zone de soudure.
Dans la configuration de la figure 6,le plot est carré, A=B, et D est inférieur à A ; on prévoit de préférence une surface de plot telle que la surface Sc du disque circulaire (St=DD2/4) occupe entre environ 60% et 70% de la surface St= B2 du plot ; pour cela, la largeur résiduelle B-D disponible pour loger les vias est d'environ 5% à 14% du diamètre D.
Les vias sont représentés séparés sur la figure 6, mais ils pourraient être réunis à l'angle où ils sont adjacents.
Si les longueurs de vias étroits ne sont pas encore suffisantes on peut encore essayer de placer un via sur trois ou quatre côtés du plot, le centre du plot contenant le disque réservé à la soudure. La figure 7 représente une configuration avec quatre vias allongés chacun le long d'un côté du plot. Le plot est un carré de côté B supérieur au diamètre D du disque. La largeur réservée aux vias est (B-D)/2 et on prévoit qu'elle est d'environ 5 à 10% de D ; la surface circulaire réservée au disque est alors d'environ 55% à 65% de la surface du plot.
Dans toutes les configurations des figures 4 à 7, les vias allongés occupent pratiquement toute la longueur d'un côté du plot.
Enfin, la figure 8 représente une solution pour utiliser au mieux les angles du plot. Les vias conducteurs allongés ne sont pas parallèles aux bords du plot (qui est de préférence carré) mais plutôt logés dans les coins, dans l'espace laissé libre au-delà d'un cercle de diamètre D. Le côté B est légèrement supérieur au diamètre D. La surface St du disque de diamètre D est alors de préférence comprise entre 55% et 65% de celle du plot. Dans le dessin de la figure 8, les vias ont une forme arrondie s'étendant parallèlement à la surface circulaire ; ils pourraient aussi être en forme de L ou de triangle.
Le plot de connexion de la figure 3, ayant en vue de dessus une des configurations des figures 4 à 8, surplombe de préférence des plages métalliques ayant sensiblement la même surface et la même position horizontale que le plot 30. Ces plages métalliques sont formées dans les différentes couches conductrices M1 à M4 et sont réunies électriquement par des vias 34 comme à la figure 1. Les vias 34 peuvent être répartis sur toute la surface de ces plages et être nombreux et de très petite dimension. Ils sont en effet gravés dans des couches isolantes par des procédés qui ne créent pas d'ouvertures à flancs obliques (contrairement à la gravure du silicium) et de toutes façons ils ne servent pas à souder un fil de connexion.
Lors de la fabrication, ces plages métalliques en forme de plots peuvent servir de plots de test pour des opérations de test sous pointes. En particulier, la couche conductrice M4 comprend de préférence un zone constituant un plot de test 40 pour permettre un test après la fin des étapes de fabrication par la face avant, avant dépôt d'une couche isolante de passivation et de planarisation sur la face avant. Compte-tenu de la géométrie identique des plots de connexion et des plots de test, la configuration des pointes de test peut-être la même pour les tests de face avant et les tests de face arrière (sous réserve que l'ensemble de la puce comporte une symétrie de disposition des plots).
Dans la configuration de la figure 2, on a représenté un plot de connexion 30 qui surplombe les plages métalliques. On pourrait aussi utiliser une configuration dans laquelle le plot est partiellement déporté latéralement par rapport aux plages métalliques ou au plot de test (le via de connexion 32 restant bien sûr au dessus de la plage métallique qu'il doit contacter). Cela n'empêche pas que la configuration de pointes de test puisse être la même en face avant et en face arrière, par exemple en prévoyant que tous les plots sont déportés dans la même direction et de la même quantité.

Claims (10)

1. Composant électronique comportant un circuit intégré réalisé sur la face avant d’un premier substrat semiconducteur aminci (12), le substrat aminci comportant une couche semiconductrice mince d'environ 2 à 10 micromètres d'épaisseur, le premier substrat étant monté par sa face avant sur un substrat de report (20), le composant comportant - sur la face avant du premier substrat un plot de test (40) constitué par une zone d'une couche conductrice (M4) déposée sur la face avant, - et, sur la face arrière, accessible, de la couche semiconductrice, un plot de connexion extérieure (30) formé par une portion de couche métallique déposée sur cette face arrière, superposée au plot de test (40) et reliée électriquement au plot de test par l'intermédiaire d'au moins une ouverture allongée (32) creusée dans toute l'épaisseur de la couche semiconductrice amincie, ouverture dans laquelle pénètre la couche métallique, le plot de connexion (30) ayant la forme générale d'un rectangle présentant une première portion de surface plane permettant la soudure d'un fil de connexion extérieure et au moins une deuxième portion de surface dans laquelle se situe l'ouverture allongée, caractérisé en ce que la couche semiconductrice est dépourvue d'ouverture au-dessous de la première portion de surface plane et en ce que cette première portion comprend au moins une partie continue dans laquelle peut s'inscrire un disque circulaire occupant au moins 50% de la surface du rectangle.
2. Composant électronique selon la revendication 1, caractérisé en ce que le plot a une forme générale rectangulaire, avec un côté ayant une longueur (B) comprise entre 5 et 20% de plus que l'autre (A), l'ouverture allongée s'étendant le long d'un petit côté du rectangle, parallèlement à ce côté.
3. Composant électronique selon la revendication 1, caractérisé en ce que le plot a une forme rectangulaire, et la surface de la partie circulaire occupe de 75% à 65% de la surface du rectangle
4. Composant électronique selon la revendication 1, caractérisé en ce que le plot a une forme rectangulaire, avec un côté ayant une longueur comprise entre 5 et 20% de plus que l'autre, l'ouverture allongée s'étendant le long des deux petits côtés du rectangle, parallèlement à ces côtés.
5. Composant électronique selon la revendication 1, caractérisé en ce que le plot a une forme rectangulaire, l'ouverture allongée s'étendant le long des deux petits côtés du rectangle, parallèlement à ces côtés et la surface de la partie circulaire occupe de 65 à 70% de la surface du rectangle.
6. Composant électronique selon la revendication 1, caractérisé en ce que le plot a une forme carrée et l'ouverture allongée s'étend le long de deux bords adjacents du carré, parallèlement à ces bords, sur une largeur comprise entre 2% et 9% du côté du carré.
7. Composant électronique selon la revendication 1, caractérisé en ce que le plot a une forme carrée et l’ouverture allongée s'étend le long de deux bords adjacents du carré, parallèlement à ces bords, et la surface de la partie circulaire occupe entre 60% et 70% de la surface du plot.
8. Composant électronique selon la revendication 1, caractérisé en ce que l'ouverture allongée est répartie le long de quatre bords adjacents du carré, parallèlement à ces bords, sur une largeur comprise entre 1% et 5% du côté du carré.
9. Composant électronique selon la revendication 1, caractérisé en ce que l'ouverture allongée est répartie le long de quatre bords adjacents du carré, parallèlement à ces bords, et la surface de la partie circulaire occupe de 55% à 65% de la surface du plot.
10. Composant électronique selon la revendication 1, caractérisé en ce que le plot a une forme carrée et l'ouverture allongée est répartie en quatre portions disjointes situées chacune à un coin respectif du carré, la partie circulaire occupant de 55% à 65% de la surface du plot.
BE2010/0469A 2009-07-31 2010-07-29 Structure de plots de connexion pour composant electronique BE1019752A3 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0903795 2009-07-31
FR0903795A FR2948815B1 (fr) 2009-07-31 2009-07-31 Structure de plots de connexion pour composant electronique

Publications (1)

Publication Number Publication Date
BE1019752A3 true BE1019752A3 (fr) 2012-12-04

Family

ID=41698086

Family Applications (1)

Application Number Title Priority Date Filing Date
BE2010/0469A BE1019752A3 (fr) 2009-07-31 2010-07-29 Structure de plots de connexion pour composant electronique

Country Status (5)

Country Link
US (1) US20110024744A1 (fr)
BE (1) BE1019752A3 (fr)
CH (1) CH701487B1 (fr)
FR (1) FR2948815B1 (fr)
TW (1) TW201133735A (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987851B2 (en) * 2012-09-07 2015-03-24 Mediatek Inc. Radio-frequency device package and method for fabricating the same
JP6649189B2 (ja) * 2016-06-27 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
KR20220028675A (ko) * 2020-08-31 2022-03-08 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
CN112415002B (zh) * 2020-11-10 2023-03-14 之江实验室 一种基于图像传感器的多模态传感器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200349A (ja) * 1989-12-27 1991-09-02 Sanyo Electric Co Ltd 不揮発性メモリ装置の測定方法
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
US20050134857A1 (en) * 2003-12-22 2005-06-23 Chartered Semiconductor Manufacturing Ltd. Method to monitor silicide formation on product wafers
US7361581B2 (en) * 2004-11-23 2008-04-22 International Business Machines Corporation High surface area aluminum bond pad for through-wafer connections to an electronic package
US20080122105A1 (en) * 2006-07-13 2008-05-29 Ping-Chang Wu Structure for preventing pad peeling and method of fabricating the same
FR2910705B1 (fr) * 2006-12-20 2009-02-27 E2V Semiconductors Soc Par Act Structure de plots de connexion pour capteur d'image sur substrat aminci
US8212328B2 (en) * 2007-12-05 2012-07-03 Intellectual Ventures Ii Llc Backside illuminated image sensor
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール

Also Published As

Publication number Publication date
TW201133735A (en) 2011-10-01
FR2948815A1 (fr) 2011-02-04
CH701487A2 (fr) 2011-01-31
CH701487B1 (fr) 2015-07-31
FR2948815B1 (fr) 2012-02-03
US20110024744A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP0221616B1 (fr) Composant opto-électronique pour montage en surface et son procédé de fabrication
US8617975B2 (en) Semiconductor processing methods
FR2879022A1 (fr) Composants electroniques superposes pour capteurs.
FR2986904A1 (fr) Systeme d'assemblage de puces
FR2930840A1 (fr) Procede de reprise de contact sur un circuit eclaire par la face arriere
BE1019752A3 (fr) Structure de plots de connexion pour composant electronique
WO2004030102A1 (fr) Barrette de photodiodes et procede de fabrication de celle-ci
EP1421623A1 (fr) Capteur d'image couleur a colorimetrie amelioree et procede de fabrication
FR2983638A1 (fr) Procede de formation d'un circuit integre
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
WO2005086232A1 (fr) Dispositif microelectronique d'interconnexion a tiges conductrices localisees
FR3093230A1 (fr) Boîtier de puce électronique
EP2092564B1 (fr) Structure de plots de connexion pour capteur d'image sur substrat aminci
FR2829290A1 (fr) Capteur d'image couleur sur substrat transparent et procede de fabrication
FR2829291A1 (fr) Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement
EP1700343A1 (fr) Procede de fabrication de puces electroniques en silicium aminci
FR2951017A1 (fr) Via de connexion electrique pour substrat de dispositif semi-conducteur
EP1964176B1 (fr) Capteur d'image aminci a plots de contact isoles par tranchee
WO2006131427A2 (fr) Capteur d'image a substrat semiconducteur aminci avec metallisation arriere
EP3171395B1 (fr) Realisation d'interconnexions par recourbement d'elements conducteurs sous un dispositif microelectronique tel qu'une puce
FR2969381A1 (fr) Puce electronique comportant des piliers de connexion, et procede de fabrication
FR3037720A1 (fr) Composant electronique et son procede de fabrication
FR2938974A1 (fr) Composant microelectromecanique et procede de fabrication
WO2007054434A1 (fr) Procede de decoupe de puces de circuit-integre sur substrat aminci

Legal Events

Date Code Title Description
HC Change of name of the owners

Owner name: TELEDYNE E2V SEMICONDUCTORS SAS; FR

Free format text: DETAILS ASSIGNMENT: CHANGE OF OWNER(S), CHANGEMENT DE NOM DU PROPRIETAIRE; FORMER OWNER NAME: E2V SEMICONDUCTORS

Effective date: 20180115

MM Lapsed because of non-payment of the annual fee

Effective date: 20220731