JPH03200349A - 不揮発性メモリ装置の測定方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は不揮発性メモリ装置の測定方法、特に書き込み
とデータ保持の２回の検査を行うＥＰＲＯＭ等に適用さ
れる測定方法に関する。

（ロ）従来の技術 従来半導体装置ではウニハエ程が終了した時点で、ウェ
ハの各チップの電気的特性を測定して不良品に磁気イン
クを付着するかレーザーマーカで印を付けて、良品と区
別していることは周知である。

しかしＥＦＲＯＭ等の不揮発性メモリ装置では第３図に
示す如く、データの書き込みをした後データの書き込み
検査（第１回目）を行い、高温で不揮発性メモリ装置を
ベーキングし、データの保持検査（第２回目）を行って
いる。

（ハ）発明が解決しようとする課題 上述した従来の不揮発性メモリ装置では、書き込み検査
とデータ保持検査の２回の検査を必要とし、書き込み検
査で不良となったチップについてもデータ保持検査を繰
り返し行い、不良チップについてデータ保持検査を行う
時間が無駄となる問題点を有していた。

（ニ）課題を解決するための手段 本発明は斯上した問題点に鑑みてなされ、第１回目の書
き込み検査の後に不良となるチップのゲート酸化膜を破
壊することにより従来の問題点を解決した不揮発性メモ
リ装置の測定方法を実現するものである。

（ホ）作用 本発明に依れば、不揮発性メモリ装置を先ず書き込み検
査を行い、不良となるチップにはテストパッドに接続し
たポリシリコンのリードを通じてゲート酸化膜を破壊し
ておき、次のデータ保持検査のとき先ずこのゲート酸化
膜の残存を確認し、破壊しているチップについてはデー
タ保持検査を行わないことにより測定時間を大幅に短縮
する点に特徴を有する。

（へ）実施例 本発明の一実施例を第１図乃至第３図を参照して詳述す
る。

第１図および第２図に本発明に用いるゲート酸化膜を持
つ構造の上面図および断面図を示す。半導体基板（１）
はＰ型シリコン基板より成り、この基板（１）内にＥＦ
ＲＯＭを構成するフローティングゲートを有する周知の
ＭＯＳＦＥＴが形成されている。そして各チップの周辺
にはアドレスデータやＩ１０データを入力するための通
常のポンディングパッド（図示せず）が多数配列されて
いる。

本発明の特徴はこの通常のポンディングパッドとは別に
テストパッド（２）をチップの余白部に形成し、このテ
ストパッド（２〉に一端を接続されたポリシリコンより
成るリード（３）を近傍に設けたゲート酸化膜（４）上
まで延在させた点にある。

リード（３）は他のＭＯＳＦＥＴのゲート電極等と同時
に形成され、ＬＯＧＯ８酸化膜（５）上の層間絶縁膜（
６）上に設けたアルミニウムより成るテストパッド（２
）に一端を接続され、ＬＯＧＯ８酸化膜（５）に囲まれ
た２５０人程度のゲート酸化膜（４）上まで延在されて
いる。なおリーク電流を増大させるためにゲート酸化膜
（４）下にはＰ４″型あるいはＮ′″型の拡散領域（７
）を設け、この領域（７〉を１源に接続すると良い。

次に本発明の測定方法を第３図を参照して説明する。

先ずウェハ状の不揮発性メモリ装置を完成した後、各メ
モリセルにデータの書き込みを行う、その後第１回目の
書き込み検査を行い、各メモリセルにデータの書き込み
が正しく書き込まれたか否かのチエツクを全チップを対
象として行う。この書き込み検査は通常のボンディング
用パッドにプローブを接触させて行い、この書き込み検
査で不良と判定されたチップについてはテストパッド＜
２）に予め接触したプローブを通して高電圧例えば５０
Ｖを印加してリード（３）を介してゲート酸化膜（４）
の破壊を行う。

続いて不揮発性メモリ装置をウェハ状のまま高温槽に入
れ、高温ベーキングを行う。この高温ベーキングは各メ
モリセルに記憶されたデータが消去するか否かを試すも
のであり、悪い環境下に不揮発性メモリ装置を置くもの
である。

更に高温ベーキングの後、第２回目のデータ保持検査を
行う。この検査は本発明の特徴とする点であり、先ずテ
ストパッド（２）にプローブを接触させ、このテストパ
ッド（２）のリーク測定を行うことによりこのチップの
良不良判定を行う。この結果第１回目の検査ですでに不
良となったチップについては第２回目の検査を省略して
第２回目のデータ保持検査の時間の短縮をする。

以上の検査で良品と判定されたチップはダイシングした
後に組立てられる。このときリードとの接続を行うボン
ディングワイヤは通常のパッドに接続され、テストパッ
ド（２）およびリード（３）は利用されない。

（ト）発明の効果 本発明に依れば、第１回目の書き込み検査時に不良のチ
ップのゲート酸化膜（４）を破壊して電気的な良否の印
を残すので、第２回目のデータ保持検査時にゲート酸化
膜（４）のリークしない良品のみの検査をするだけで検
査を終了でき、第２回目の検査時間を大幅に短縮できる
利点を有する。

【図面の簡単な説明】

第１図および第２図は本発明に用いるゲート酸化膜を有
する構造を説明する上面図および断面図、第３図および
第４図は本発明および従来の不揮発性メモリ装置の測定
方法を説明するフローチャート図である。 （１〉は半導体基板、（２〉はテストパッド、（３）は
リード、（４）はゲート酸化膜、（５）はＬＯＧＯ８酸
化膜、（６）は眉間絶縁膜、（７）は拡散領域である。

Claims (1)

【特許請求の範囲】
1. （１）不揮発性メモリ装置の書き込み検査をする工程、 前記書き込み検査で不良となるチップにはテストパッド
   に接続されゲート酸化膜上まで導かれるポリシリコンの
   リードに高圧を印加してゲート酸化膜破壊をする工程、 前記不揮発性メモリ装置を高温雰囲気にさらす工程、 前記不揮発性メモリ装置のデータ保持検査を前記ゲート
   酸化膜の破壊されないチップのみ行う工程とを具備する
   ことを特徴とする不揮発性メモリ装置の測定方法。