FR2969381A1 - Puce electronique comportant des piliers de connexion, et procede de fabrication - Google Patents

Puce electronique comportant des piliers de connexion, et procede de fabrication Download PDF

Info

Publication number
FR2969381A1
FR2969381A1 FR1060980A FR1060980A FR2969381A1 FR 2969381 A1 FR2969381 A1 FR 2969381A1 FR 1060980 A FR1060980 A FR 1060980A FR 1060980 A FR1060980 A FR 1060980A FR 2969381 A1 FR2969381 A1 FR 2969381A1
Authority
FR
France
Prior art keywords
substrate
pillars
housing
vias
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1060980A
Other languages
English (en)
Inventor
Laurent-Luc Chapelon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1060980A priority Critical patent/FR2969381A1/fr
Publication of FR2969381A1 publication Critical patent/FR2969381A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

Puce électronique comportant une couche de substrat (1) possédant des vias d'interconnexion (30) débouchant sur une face (7) de ladite couche et des piliers (35) de connexion connectés électriquement avec lesdits vias (30), lesdits piliers (35) formant des régions proéminentes aptes à recevoir un contact électrique, dans lequel lesdits piliers (35) présentent une portion (39) encastrée dans un logement (15) formé dans l'épaisseur de la couche de substrat (1).

Description

-1- PUCE ELECTRONIQUE COMPORTANT DES PILIERS DE CONNEXION, ET PROCEDE DE FABRICATION
Domaine technique L'invention se rattache au domaine de la microélectronique. Elle concerne plus précisément des agencements particuliers concernant les piliers d'interconnexion qui sont ménagés sur les faces des puces pour permettre leur connexion avec des puces adjacentes ou des boitiers de packaging.
Arrière plan de l'invention De façon générale, les composants électroniques peuvent comporter plusieurs circuits intégrés réalisés à l'intérieur de puces distinctes, qui sont associées à l'intérieur d'un même boîtier dit de « packaging ». Il est nécessaire de réaliser des connexions électriques entre les différentes pistes des puces qui ont besoin d'être connectées entre elles, ainsi qu'entre les puces et les différentes pistes électriques qui sortent du boîtier de packaging.
Classiquement, ces connexions se situent sur l'une et ou l'autre des faces des puces, et présentent des dimensions relativement importantes, comparées aux pistes internes des puces, pour permettre leur association par soudure aux puces adjacentes.
Une solution employée consiste à créer à l'intérieur de la couche de substrat de la puce des vias d'interconnexion qui sont réalisées à base d'un matériau conducteur tel que du cuivre ou analogue. D'un côté, ces vias sont connectées aux pistes des zones fonctionnelles internes du circuit intégré. A leur autre extrémité, ces vias débouchent sur une des faces de la puce.
Des zones proéminentes sont créées sur cette face de la puce. Elles sont 30 agencées pour être d'une part connectées aux vias d'interconnexion, et d'autre part, pour pouvoir être soudées aux puces adjacentes ou au boîtier de packaging. 2969381 -2- Un mode de réalisation connu consiste à utiliser en tant que zones proéminentes des boules ou sphères métalliques, généralement dénommées «bumps » qui sont déposées sur la face de la puce, au niveau des zones 5 pertinentes, qui viendront au contact des connexions de la puce adjacente.
La technique des « bumps » a été progressivement supplantée par une technique dite de « piliers » de connexion, pour augmenter la densité de points de connexion. En effet, les « bumps » présentent une géométrie sphérique de sorte 10 que leur encombrement, rapporté à la surface de contact effective par lequel transite le courant, n'est pas optimal.
A l'inverse, les piliers d'interconnexion possèdent une géométrie cylindrique, de sorte qu'il est possible d'en implanter un nombre plus important par unité de 15 surface.
Ces piliers d'interconnexion sont généralement réalisés à partir de cuivre. Ils sont réalisés par des dépôts électrolytiques à partir de couches amorces déposées dans des zones appropriées de la face de la puce en question. Exposé de l'invention Or, la Demanderesse a constaté que certaines opérations dans le cadre de l'association de différentes puces entre elles peuvent présenter des risques d'endommagement des piliers d'interconnexion. 25 En effet, pour réaliser les piliers d'interconnexion, il est nécessaire d'opérer sur la face généralement arrière de la puce. Pour accéder à cette zone arrière, la puce doit être manipulée en étant associée à un support mécanique de dimensions largement supérieures à la puce. Pour ce faire, la face avant de la puce est associée à un élément de support également appelé « poignée » par l'utilisation d'un matériau adhésif. 20 2969381 -3- Après réalisation des piliers d'interconnexion sur la face arrière, il est nécessaire de désolidariser la puce de l'organe de support.
5 Cette désolidarisation se fait par un chauffage de l'adhésif et l'application d'un effort transversal, qui provoque le cisaillement de la couche d'adhésif et le décollement de la puce par rapport au support.
Pour exercer cet effort transversal, la face arrière de la puce reçoit 10 l'application d'un organe de maintien qui vient épouser la face arrière de la puce, en se déformant pour tenir compte de la présence des piliers d'interconnexion qui viennent d'être créés.
La Demanderesse a constaté que l'effort transversal appliqué par cet organe 15 en contact avec la face arrière peut provoquer l'arrachement des piliers d'interconnexion de la face arrière de la puce.
Pour amoindrir voir annuler ce risque, la Demanderesse a imaginé une nouvelle disposition concernant la mise en place des piliers d'interconnexion. 20 Ainsi, selon un mode de réalisation, la puce électronique, comporte une couche de substrat présentant des vias d'interconnexion débouchant sur une face de cette couche et des piliers d'interconnexion connectés auxdits vias. Ces piliers forment des régions proéminentes aptes à recevoir un contact électrique. Ces 25 piliers présentent une portion encastrée dans un logement formé dans l'épaisseur de la couche du substrat.
Ainsi, les piliers d'interconnexion ne reposent pas directement sur la face de la puce qui les accueille, mais sont partiellement encastrés dans la couche de 30 substrat de la puce, ce qui augmente très fortement leur résistance à l'arrachement, en particulier sous effort transversal. 2969381 -4- En pratique, la profondeur du logement peut être comprise entre 20 et 40 % de la hauteur apparente du pilier, c'est-à-dire la hauteur mesurée au-delà de la face du substrat. L'invention vise également un procédé de fabrication d'une puce électronique, qui comporte des piliers de connexion métalliques localisés sur une face de la pièce où débouchent des vias d'interconnexion traversant le substrat.
10 Selon un mode de réalisation, on réalise une gravure du substrat à l'emplacement des futurs piliers, afin de définir un logement. Puis, on réalise un dépôt électrolytique métallique à partir du fond du logement, de sorte à obtenir un pilier dont la base est encastrée dans le substrat.
15 En pratique, différents modes d'exécution peuvent être adoptés, selon le procédé de réalisation employé pour réaliser les vias d'interconnexion.
Ainsi, il est possible que la gravure définissant le logement destiné à accueillir le pilier soit réalisée après le remplissage métallique des vias 20 d'interconnexion. Il est également possible de réaliser le logement destiné à accueillir les piliers après la gravure définissant le passage des vias d'interconnexion, et avant le remplissage de ceux-ci.
Description sommaire des figures 25 Certaines caractéristiques de l'invention, ainsi que les avantages qui en découlent, ressortiront bien de la description du mode de réalisation qui suit, à l'appui des figures annexées données à titre d'exemple non limitatif, et dans lesquelles : Les figures 1 à 11 sont des schémas simplifiés illustrant les différentes étapes 30 permettant de réaliser un pilier de connexion selon un mode de réalisation particulier. 5 2969381 -5- Bien entendu, les dimensions et les proportions des différents éléments et couches représentés aux figures ne le sont qu'à titre explicatif, et ce afin de permettre la compréhension de certains aspects de l'invention. Elles peuvent ainsi 5 avoir été exagérées et diffèrent de la réalité.
Description détaillée Lors de la fabrication d'une puce électronique, on procède généralement à la réalisation d'une zone fonctionnelle sur l'une des faces d'une plaquette semi- 10 conducteur, également appelée «wafer ». Cette zone fonctionnelle inclut les différents transistors nécessaires pour la réalisation des fonctions dédiées à la puce. Cette zone fonctionnelle comprend également des niveaux métalliques permettant la connexion électrique aux différentes entrées et sorties de cette zone fonctionnelle. Tous ces niveaux métalliques n'ont pas été représentés sur les 15 figures, dans la mesure où ils ne sont pas indispensables pour comprendre l'invention. De même, la zone fonctionnelle a été représentée de façon simplifiée.
A un certain stade de la fabrication, et comme illustré à la figure 1, un substrat 1, incluant la zone fonctionnelle 2 et des pistes métalliques intégrées 3, est 20 associée, au niveau de sa face avant, à un élément de support 4 par l'intermédiaire d'une couche adhésive 5. Cet élément de support également dénommé poignée 4 servira de zone de préhension pour la manipulation du wafer 1.
Dans une deuxième étape, et comme illustré à la figure 2, le wafer 1 est 25 aminci par sa face arrière, c'est-à-dire la face opposée à la zone fonctionnelle 2, de manière à donner l'épaisseur voulue au wafer 1, typiquement de l'ordre de quelques dizaines à quelques centaines de micromètres.
Dans une étape ultérieure, illustrée à la figure 3, on réalise l'ouverture d'un 30 logement 10 qui recevra le via d'interconnexion. Ce logement 10 est typiquement 2969381 -6- obtenu par une opération de photolithogravure, avec un arrêt de la gravure au niveau d'une couche d'oxyde 11 qui permet d'isoler les pistes métalliques 3.
Cette photolithogravure est réalisée par un dépôt d'une résine 12 qui est 5 ensuite insolée puis ouverte dans la zone souhaitée pour la réalisation des logements définissant les vias, puis par la gravure d'une portion du substrat 1 pour la formation du logement 10 au travers des ouvertures faites dans la résine 12. La résine est ensuite éliminée.
10 Dans une étape ultérieure illustrée à la figure 4, on réalise une nouvelle étape de photolithogravure par le dépôt d'une résine 13 et son ouverture au niveau 14 où sera réalisé le logement 15 d'un futur pilier d'interconnexion.
Une gravure, de préférence sèche, est ensuite réalisée pour former un 15 logement 15 de préférence de forme cylindrique. Ce logement 15 présente une profondeur adaptée pour assurer le bon ancrage des piliers d'interconnexion, et qui peut être typiquement de l'ordre du tiers de la hauteur de la portion du pilier dépassant du substrat.
20 Typiquement, les piliers d'interconnexion classiques présentent une hauteur de quelques dizaines de micromètres, et généralement de l'ordre de 80 micromètres, pour un diamètre du logement 15 de l'ordre de quelques dizaines de micromètres également.
25 La couche de résine 13 est ensuite éliminée pour aboutir à l'étape illustrée à la figure 5. Ainsi, une couche d'isolant 16 typiquement à base de dioxyde de silicium, est déposée par un dépôt chimique en phase vapeur, avantageusement en PECVD (« Plasma Enhanced Chemical Vapour Deposition). Cette couche 16 se dépose sur l'ensemble du logement 10 du futur via et du logement 15 qui 30 accueillera le futur pilier de connexion, avec une épaisseur typique de quelques centaines de nanomètres. -7- Par la suite, dans une étape illustrée à la figure 6, on réalise l'ouverture du fond du logement 10, par une gravure de la couche d'isolant 16, puis une gravure de la couche d'oxyde 11 permettant d'accéder aux pistes métalliques 3 liées à la zone fonctionnelle 2. Dans la forme illustrée, cette opération de gravure s'effectue après une étape de photolithogravure qui permet de protéger la couche d'oxyde présente au niveau du fond du logement 15, et d'éliminer cette couche d'oxyde 16 qu'au niveau du fond du logement 10. 10 Dans une variante non représentée, il est également possible de réaliser une opération de gravure qui élimine la couche d'oxyde 16 sur l'ensemble des surfaces parallèles à la face arrière du substrat, de sorte qu'il est ensuite nécessaire de réaliser un dépôt d'oxyde non-conforme, par exemple par PECVD de tétraethyl 15 orthosilicate (TEOS).
Puis, toujours comme illustré à la figure 6, on procède au dépôt d'une couche formant une barrière à la diffusion du cuivre. Cette couche 17, qui peut être réalisée par dépôt physique en phase vapeur (PVD), par exemple à base de tantale 20 et nitrure de tantale, recouvre les flancs et le fond des logements 10, 15.
Puis une couche amorce en cuivre 18, est ensuite réalisée, également par PVD, pour former une couche d'une épaisseur de l'ordre du micromètre, présente sur l'ensemble de la surface des logements 10, 15, et sur l'ensemble de face arrière 25 du substrat.
On procède ensuite au dépôt d'une résine photosensible 20 qui est ensuite ouverte, comme illustré à la figure 6, pour rendre accessible le logement 10 du via, le logement 15 du pilier de connexion, et pour définir entre ces deux logements les 30 lignes de contact électriques qui permettront de réaliser la liaison entre le via et le pilier. 2969381 -8- Puis dans une étape illustrée à la figure 7, on procède à un dépôt de cuivre par électrolyse, au travers des ouvertures réalisées dans la résine 20. On réalise ainsi une couche de cuivre 21 de plusieurs micromètres d'épaisseur, qui tapisse les parois des logements 10 et 15, et forme également les pistes 23 de connexion entre 5 le futur via et le futur pilier.
Puis, comme illustré à la figure 7, la couche de résine de photogravure est ensuite éliminée.
Puis, et comme illustré à la figure 8, les portions de la couche barrière 17 et de la couche d'amorce 18 apparentes, c'est-à-dire non recouvertes par le dépôt de cuivre 21 sont éliminées par gravure humide.
On procède ensuite au dépôt d'une couche d'un polymère photosensible, par exemple par « spin coating ». Cette couche 25 assure la passivation du cuivre, et remplit le logement 10 dans lequel a été formé le via 30, ainsi que le logement 15 qui accueillera la base du pilier.
Puis, comme illustré à la figure 9, cette couche 25 de polymère photosensible 20 est éliminée au niveau du logement 15 destiné à recevoir le futur pilier de connexion. Cette ouverture permet de laisser apparente la couche de cuivre 21.
Puis, comme illustré à la figure 10, on procède au dépôt par PVD d'une couche amorce 27 de cuivre de l'ordre de quelques centaines de nanomètres 25 d'épaisseur. Cette couche 27 vient au contact du cuivre présent dans le logement 15, et repose partout ailleurs sur la couche 25 de matériau photosensible. Puis, on dépose une couche de résine de photolithographie 43, sur une épaisseur correspondant à la hauteur du futur pilier, cette couche étant ensuite ouverte à l'aplomb du logement 15. Puis, comme la couche amorce 27 se prolonge 30 latéralement jusqu'en bord de plaque, elle permet l'amenée de courant pour une 2969381 -9- étape de dépôt électrolytique permettant de faire croître les piliers 35 à partir du fond du logement 15.
Puis, on procède au dépôt d'un alliage à bas point de fusion pour former la 5 zone 36 par laquelle la puce sera soudée aux autres composants. Cet alliage est typiquement à base d'étain, argent et/ou cuivre, la présence et la proportion de ces différents composants étant déterminée selon l'application.
Dans une étape ultérieure, tel qu'illustré à la figure 11, on élimine la couche 10 de résine 43 et procède à une étape de gravure humide permettant d'éliminer la couche 27 d'amorce de cuivre reposant sur la couche 25 de la couche de passivation. Enfin, une étape de recuit permet de donner à la couche d'alliage 36 une forme de dôme sensiblement sphérique.
15 On constate ainsi que le pilier 35, en saillie par rapport au substrat 1, présente une portion 39 encastrée dans le substrat et formant un ancrage par rapport au substrat qui lui permet de résister aux efforts transversaux exercés lors de la séparation de l'organe de maintien 4, par cisaillement de la couche adhésive 5.
Bien entendu, de nombreuses variantes peuvent être envisagées, notamment en fonction du type de procédé employé pour réaliser les vias d'interconnexion. Le procédé décrit ci-avant pourra être adapté sans difficulté pour couvrir le cas de figure où les vias d'interconnexion sont réalisés dans une étape préalable. Dans ce cas, le procédé inclut une étape consistant à venir reprendre le contact en face arrière en découvrant le dépôt métallique des vias d'interconnexion, pour réaliser ensuite le logement d'encastrement du pilier, et les connexions entre le via et le pilier.
Il ressort de ce qui précède que les piliers d'interconnexion réalisés de cette 30 manière présentent un risque très diminué d'arrachement sous efforts transversaux.

Claims (1)

  1. REVENDICATIONS1/ Puce électronique comportant un substrat (1) comprenant des vias d'interconnexion (30) débouchant sur une face (7) du substrat et des piliers (35) de connexion connectés électriquement avec les vias (30), les piliers (35) formant des régions proéminentes par rapport au substrat aptes à recevoir un contact électrique, dans lequel lesdits piliers (35) présentent une portion (39) encastrée dans un logement (15) formé dans l'épaisseur du substrat (1). 2/ Puce selon la revendication 1 dans laquelle la profondeur du logement (15) est comprise entre 20 et 40 % de la hauteur du pilier (35). 3/ Puce selon la revendication 1 dans laquelle les piliers (35) sont de forme générale cylindrique. 4/ Procédé de fabrication d'une puce électronique comportant des piliers métalliques (35) de connexion localisés sur une face (7) de la puce où débouchent des vias d'interconnexion (30) traversant le substrat dans lequel on réalise une gravure du substrat à l'emplacement des futurs piliers, pour définir un logement (15), puis on réalise un dépôt métallique à partir du fond dudit logement. 5/ Procédé selon la revendication 5, dans lequel le dépôt métallique est électrolytique. 6/ Procédé selon la revendication 4 ou 5 dans lequel la gravure définissant ledit logement est réalisée après le remplissage des vias d'interconnexion. 7/ Procédé selon la revendication 4 ou 5 dans lequel la gravure définissant ledit logement (15) est réalisée après la gravure des logements (10) définissant les vias 30 d'interconnexion, et avant leur remplissage. -10-
FR1060980A 2010-12-21 2010-12-21 Puce electronique comportant des piliers de connexion, et procede de fabrication Withdrawn FR2969381A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1060980A FR2969381A1 (fr) 2010-12-21 2010-12-21 Puce electronique comportant des piliers de connexion, et procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1060980A FR2969381A1 (fr) 2010-12-21 2010-12-21 Puce electronique comportant des piliers de connexion, et procede de fabrication

Publications (1)

Publication Number Publication Date
FR2969381A1 true FR2969381A1 (fr) 2012-06-22

Family

ID=44461779

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1060980A Withdrawn FR2969381A1 (fr) 2010-12-21 2010-12-21 Puce electronique comportant des piliers de connexion, et procede de fabrication

Country Status (1)

Country Link
FR (1) FR2969381A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863331A (zh) * 2016-09-21 2018-03-30 南亚科技股份有限公司 半导体结构及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0540312A1 (fr) * 1991-10-30 1993-05-05 Fuji Electric Co., Ltd. Structure d'électrode à protubérance et puce semi-conductrice la comprenant
US20050221601A1 (en) * 2004-03-31 2005-10-06 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
EP1662564A1 (fr) * 2003-08-28 2006-05-31 Fujikura Ltd. Boitier de semi-conducteur et procede de production associe
US20060170102A1 (en) * 2005-01-28 2006-08-03 Samsung Electronics Co., Ltd. Bump structure of semiconductor device and method of manufacturing the same
US20090294983A1 (en) * 2008-06-03 2009-12-03 Micron Technology, Inc. Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods
US20100155940A1 (en) * 2008-12-19 2010-06-24 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US20100246152A1 (en) * 2009-03-30 2010-09-30 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0540312A1 (fr) * 1991-10-30 1993-05-05 Fuji Electric Co., Ltd. Structure d'électrode à protubérance et puce semi-conductrice la comprenant
EP1662564A1 (fr) * 2003-08-28 2006-05-31 Fujikura Ltd. Boitier de semi-conducteur et procede de production associe
US20050221601A1 (en) * 2004-03-31 2005-10-06 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
US20060170102A1 (en) * 2005-01-28 2006-08-03 Samsung Electronics Co., Ltd. Bump structure of semiconductor device and method of manufacturing the same
US20090294983A1 (en) * 2008-06-03 2009-12-03 Micron Technology, Inc. Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods
US20100155940A1 (en) * 2008-12-19 2010-06-24 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US20100246152A1 (en) * 2009-03-30 2010-09-30 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863331A (zh) * 2016-09-21 2018-03-30 南亚科技股份有限公司 半导体结构及其制造方法

Similar Documents

Publication Publication Date Title
EP2816624B1 (fr) Procédé de réalisation d'une liaison électrique traversante et d'un condensateur traversant dans un substrat
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
FR2992467A1 (fr) Procede de realisation d'un composant a contact electrique traversant et composant obtenu
FR2911006A1 (fr) Puce de circuit electronique integre comprenant une inductance
FR2833106A1 (fr) Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
FR3073319A1 (fr) Puce a memoire non volatile embarquee a materiau a changement de phase
WO2005086232A1 (fr) Dispositif microelectronique d'interconnexion a tiges conductrices localisees
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
EP2610907A1 (fr) Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
EP3009678B1 (fr) Dispositif de refroidissement par liquide caloporteur pour composants électroniques
FR2969381A1 (fr) Puce electronique comportant des piliers de connexion, et procede de fabrication
EP2661413B1 (fr) Procede d'encapsulation d'un microcomposant
FR2948815A1 (fr) Structure de plots de connexion pour composant electronique
FR2978296A1 (fr) Puce electronique comportant des piliers de connexion, et procede de fabrication
FR3089016A1 (fr) Procede de test electrique d’au moins un dispositif electronique destine a etre colle par collage direct
EP3537489B1 (fr) Procédé de fabrication d'un dispositif traversant
EP4268277A1 (fr) Dispositif à tige d'insert de connexion électrique semi-enterrée
EP2365743B1 (fr) Structure d'interconnexion comprenant des vias borgnes destinés à être métallisés
FR3099848A1 (fr) Procédé de fabrication de vias traversant un substrat
EP2690655A2 (fr) Procédé de réalisation de vias
EP2519087B1 (fr) Capot d'encapsulation d'un système à connexions électriques, procédé de fabrication d'un tel capot, système encapsulé comprenant un tel capot et empilement de tels systèmes
EP2884532B1 (fr) Procédé de fabrication d'un organe électriquement conducteur pour composant électronique présentant une extrémité munie d'une cavité
FR2978610A1 (fr) Procede de realisation d'une liaison electriquement conductrice traversante et dispositif integre correspondant
FR2990298A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
WO2010023308A1 (fr) Substrat pour composant électronique ou électromécanique et nanoelements

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150831