JPH0797705B2 - 多層セラミツク基板 - Google Patents
多層セラミツク基板Info
- Publication number
- JPH0797705B2 JPH0797705B2 JP18255389A JP18255389A JPH0797705B2 JP H0797705 B2 JPH0797705 B2 JP H0797705B2 JP 18255389 A JP18255389 A JP 18255389A JP 18255389 A JP18255389 A JP 18255389A JP H0797705 B2 JPH0797705 B2 JP H0797705B2
- Authority
- JP
- Japan
- Prior art keywords
- holes
- hole
- ceramic
- intermediate layer
- ceramic green
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
- Y10T428/24322—Composite web or sheet
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層セラミック基板に関し、特にそのスルーホ
ールの構造に関するものである。
ールの構造に関するものである。
従来この種の多層セラミック基板は第4図に示すように
構成されていた。
構成されていた。
第4図は従来の多層配線セラミック基板を示す断面図で
ある。同図において1はセラミックグリーンシートで、
従来の多層配線セラミック基板はこのセラミックグリー
ンシート1を複数枚積層させて形成されている。前記各
セラミックグリーンシート1には導体ペーストが埋込ま
れるスルーホール2と、このスルーホール2に接続され
る配線パターン(図示せず)とが形成されており、隣接
するセラミックグリーンシート1の配線パターンどうし
が、前記スルーホール2を介して接続されている。
ある。同図において1はセラミックグリーンシートで、
従来の多層配線セラミック基板はこのセラミックグリー
ンシート1を複数枚積層させて形成されている。前記各
セラミックグリーンシート1には導体ペーストが埋込ま
れるスルーホール2と、このスルーホール2に接続され
る配線パターン(図示せず)とが形成されており、隣接
するセラミックグリーンシート1の配線パターンどうし
が、前記スルーホール2を介して接続されている。
次に、このように構成された従来の多層配線セラミック
基板を製造する手順について説明する。従来の多層配線
セラミック基板を製造するには、先ず、積層前のセラミ
ックグリーンシート1にスルーホール2を形成する。次
いで、各セラミックグリーンシート1のスルーホール2
に厚膜印刷法によって導体ペーストを埋込むと共に、各
セラミックグリーンシート1の表面に所定の配線パター
ンを形成する。そして、各セラミックグリーンシート1
を積層した後、熱プレス法により一体化形成を行ない積
層体を製造する。最後に、前記積層体の脱バインダー焼
成を行なうことによって多層配線セラミック基板が得ら
れる。
基板を製造する手順について説明する。従来の多層配線
セラミック基板を製造するには、先ず、積層前のセラミ
ックグリーンシート1にスルーホール2を形成する。次
いで、各セラミックグリーンシート1のスルーホール2
に厚膜印刷法によって導体ペーストを埋込むと共に、各
セラミックグリーンシート1の表面に所定の配線パター
ンを形成する。そして、各セラミックグリーンシート1
を積層した後、熱プレス法により一体化形成を行ない積
層体を製造する。最後に、前記積層体の脱バインダー焼
成を行なうことによって多層配線セラミック基板が得ら
れる。
しかるに、上述したように構成された従来の多層配線セ
ラミック基板においては、各セラミックグリーンシート
1の配線パターンどうしを接続するスルーホール2が全
セラミックグリーンシート1にわたって単一の構造であ
るため、その導通抵抗が大きくなるという問題があっ
た。このような不具合を解消するためには、スルーホー
ル2の径を大きくしたり、第5図に示すように同一目的
のスルーホール2の本数を増やしたりすることが考えら
れる。ところが、上述したようにスルーホール2の径を
大きくすると、厚膜印刷工程において導体ペーストの埋
込み不足や抜け落ち等が頻発するようになり導体埋込み
が困難となる。このため、スルーホール2を大径化した
としても所望の抵抗値が得られない場合が多い。また、
第5図に示すようにスルーホール2の本数を増加させる
と、多層配線セラミック基板の表面に形成されるスルー
ホール接続用のランド3が大きくなり、表面実装密度が
低下されるという問題が生じる。なお、第5図は単一の
スルーホール2が複数並設された従来の多層配線セラミ
ック基板の断面図を示し、同図において前記第4図で説
明したものと同一もしくは同等部材については同一符号
を付し、詳細な説明は省略する。
ラミック基板においては、各セラミックグリーンシート
1の配線パターンどうしを接続するスルーホール2が全
セラミックグリーンシート1にわたって単一の構造であ
るため、その導通抵抗が大きくなるという問題があっ
た。このような不具合を解消するためには、スルーホー
ル2の径を大きくしたり、第5図に示すように同一目的
のスルーホール2の本数を増やしたりすることが考えら
れる。ところが、上述したようにスルーホール2の径を
大きくすると、厚膜印刷工程において導体ペーストの埋
込み不足や抜け落ち等が頻発するようになり導体埋込み
が困難となる。このため、スルーホール2を大径化した
としても所望の抵抗値が得られない場合が多い。また、
第5図に示すようにスルーホール2の本数を増加させる
と、多層配線セラミック基板の表面に形成されるスルー
ホール接続用のランド3が大きくなり、表面実装密度が
低下されるという問題が生じる。なお、第5図は単一の
スルーホール2が複数並設された従来の多層配線セラミ
ック基板の断面図を示し、同図において前記第4図で説
明したものと同一もしくは同等部材については同一符号
を付し、詳細な説明は省略する。
本発明に係る多層セラミック基板は、複数枚積層された
セラミックシートのうち中間層部分のセラミックシート
に、スルーホールを複数それぞれセラミックシートの厚
み方向と直交する方向へ離間させて並設し、この中間層
部分のセラミックシートより表面側のセラミックシート
に単一のスルーホールを設け、前記中間層部分に設けら
れた複数のスルーホールと前記単一のスルーホールと
を、中間層部分の複数のスルーホール全てに接続される
中継用ランドを介して接続したものである。
セラミックシートのうち中間層部分のセラミックシート
に、スルーホールを複数それぞれセラミックシートの厚
み方向と直交する方向へ離間させて並設し、この中間層
部分のセラミックシートより表面側のセラミックシート
に単一のスルーホールを設け、前記中間層部分に設けら
れた複数のスルーホールと前記単一のスルーホールと
を、中間層部分の複数のスルーホール全てに接続される
中継用ランドを介して接続したものである。
スルーホールにおける中間層部分での抵抗値が低下され
るから、スルーホールの孔径を大きくすることなく、ま
た、表面実装密度を低下させることなくスルーホール全
体の導通抵抗を小さくすることができる。
るから、スルーホールの孔径を大きくすることなく、ま
た、表面実装密度を低下させることなくスルーホール全
体の導通抵抗を小さくすることができる。
〔実施例〕 以下、本発明の一実施例を第1図および第2図によって
詳細に説明する。
詳細に説明する。
第1図は本発明に係る多層配線セラミック基板を示す断
面図、第2図は第1図中II−II線断面図である。これら
の図において前記第4図で説明したものと同一もしくは
同等部材については同一符号を付し、ここにおいて詳細
な説明は省略する。なお、以下に示す数値は基板焼成前
の値であり、焼き上がり後は通常11〜13%程度の収縮が
起こる。第1図および第2図において、11は複数枚積層
されたセラミックグリーンシート1,1…のうち中間層部
分のセラミックグリーンシート1に設けられた第1のス
ルーホールで、この第1のスルーホール11は複数それぞ
れセラミックグリーンシート1の厚み方向と直交する方
向へ離間させて並設されている。この第1のスルーホー
ル11は、第2図に示すようにその直径Aが従来のものと
同様に0.25mmに設定されており、同一径のものが5個並
設されている。また、これらの第1のスルーホール11の
うち最も近接されるものどうしの間隔Bは0.67mmに設定
されている。12は中間層部分より表面側のセラミックグ
リーンシート1に設けられた第2のスルーホールで、こ
の第2のスルーホール12は単一のスルーホールによって
形成されており、後述する中継用ランドたる乗せ換えラ
ンド13を介して前記第1のスルーホール11に接続されて
いる。乗せ換えランド13は、第2図に示すように、平面
視円形状に形成され、その直径Cは5個並設された第1
のスルーホール11の全てに接続されるように2.0mmに設
定されいる。
面図、第2図は第1図中II−II線断面図である。これら
の図において前記第4図で説明したものと同一もしくは
同等部材については同一符号を付し、ここにおいて詳細
な説明は省略する。なお、以下に示す数値は基板焼成前
の値であり、焼き上がり後は通常11〜13%程度の収縮が
起こる。第1図および第2図において、11は複数枚積層
されたセラミックグリーンシート1,1…のうち中間層部
分のセラミックグリーンシート1に設けられた第1のス
ルーホールで、この第1のスルーホール11は複数それぞ
れセラミックグリーンシート1の厚み方向と直交する方
向へ離間させて並設されている。この第1のスルーホー
ル11は、第2図に示すようにその直径Aが従来のものと
同様に0.25mmに設定されており、同一径のものが5個並
設されている。また、これらの第1のスルーホール11の
うち最も近接されるものどうしの間隔Bは0.67mmに設定
されている。12は中間層部分より表面側のセラミックグ
リーンシート1に設けられた第2のスルーホールで、こ
の第2のスルーホール12は単一のスルーホールによって
形成されており、後述する中継用ランドたる乗せ換えラ
ンド13を介して前記第1のスルーホール11に接続されて
いる。乗せ換えランド13は、第2図に示すように、平面
視円形状に形成され、その直径Cは5個並設された第1
のスルーホール11の全てに接続されるように2.0mmに設
定されいる。
次に、本発明に係る多層配線セラミック基板の製造プロ
セスを順を追って説明する。
セスを順を追って説明する。
先ず、セラミックグリーンシート1を製造する。これ
は、アルミナの粉体と固形化のためのバインダーとを有
機溶剤によってスラリー化したものをドクターブレード
法によってキャスティングを行ない成膜することによっ
て製造される。このセラミックグリーンシート1の厚み
は0.1mm、大きさは約150mm角である。次に、このセラミ
ックグリーンシート1にスルーホール孔を形成する。シ
ート全体のスルーホール数は計約2000本であり、このう
ち信号用の約1000本は第4図に示す従来のもののように
単一のスルーホール2が採用され、残りの電源・GND用
の約1000本においては、第1図および第2図に示すよう
に中間層部分のシートと対応する部位に第1のスルーホ
ール11が並設されたものが採用される。そして、スルー
ホール孔が形成された後、スルーホール孔内への厚膜印
刷法による導体ペーストの埋込みおよびシート表面への
所定の配線パターンの形成を行なう。導体ペーストの材
料としては、ここではタングステン(W)を使用する。
孔中へのペースト埋込みは、孔径が0.25mmと従来のもの
と変わらないために容易に実施することができる。この
際に中間層への乗せ換えランド13を印刷する。このよう
にして各セラミックグリーンシート1毎に第1のスルー
ホール11,第2のスルーホール12,乗せ換えランド13およ
び配線パターン等を形成した後、各セラミックグリーン
シート1を治具を用いてずれないように積層する。な
お、セラミックグリーンシート1の枚数は、第1のスル
ーホール11を有する中間層部分を30枚とし、第2のスル
ーホール12を有する表面部分を上下各5枚ずつとされ
る。次いで、上述したように積層させた状態で熱プレス
法により一体化形成を行ない、積層体を製造する。この
プレスの条件は圧力150kg/cm2、温度100℃、加圧時間は
約1時間である。この際、基板厚は約3.5mmとなる。最
後に積層体の脱バインダー焼成を行うことによって本発
明に係る多層配線セラミック基板が得られる。
は、アルミナの粉体と固形化のためのバインダーとを有
機溶剤によってスラリー化したものをドクターブレード
法によってキャスティングを行ない成膜することによっ
て製造される。このセラミックグリーンシート1の厚み
は0.1mm、大きさは約150mm角である。次に、このセラミ
ックグリーンシート1にスルーホール孔を形成する。シ
ート全体のスルーホール数は計約2000本であり、このう
ち信号用の約1000本は第4図に示す従来のもののように
単一のスルーホール2が採用され、残りの電源・GND用
の約1000本においては、第1図および第2図に示すよう
に中間層部分のシートと対応する部位に第1のスルーホ
ール11が並設されたものが採用される。そして、スルー
ホール孔が形成された後、スルーホール孔内への厚膜印
刷法による導体ペーストの埋込みおよびシート表面への
所定の配線パターンの形成を行なう。導体ペーストの材
料としては、ここではタングステン(W)を使用する。
孔中へのペースト埋込みは、孔径が0.25mmと従来のもの
と変わらないために容易に実施することができる。この
際に中間層への乗せ換えランド13を印刷する。このよう
にして各セラミックグリーンシート1毎に第1のスルー
ホール11,第2のスルーホール12,乗せ換えランド13およ
び配線パターン等を形成した後、各セラミックグリーン
シート1を治具を用いてずれないように積層する。な
お、セラミックグリーンシート1の枚数は、第1のスル
ーホール11を有する中間層部分を30枚とし、第2のスル
ーホール12を有する表面部分を上下各5枚ずつとされ
る。次いで、上述したように積層させた状態で熱プレス
法により一体化形成を行ない、積層体を製造する。この
プレスの条件は圧力150kg/cm2、温度100℃、加圧時間は
約1時間である。この際、基板厚は約3.5mmとなる。最
後に積層体の脱バインダー焼成を行うことによって本発
明に係る多層配線セラミック基板が得られる。
このようにして製造された本発明に係る多層配線セラミ
ック基板でスルーホールの導通抵抗を測定したところ6.
5mΩという結果が得られた。第4図に示した単一のスル
ーホール2からなる従来の多層配線セラミック基板にお
いては抵抗値が14.0mΩであるところから、本発明に係
るスルーホールの構造を採用すると、その孔径を大きく
せずに抵抗値を大幅に低下させることができるというこ
とが確認された。
ック基板でスルーホールの導通抵抗を測定したところ6.
5mΩという結果が得られた。第4図に示した単一のスル
ーホール2からなる従来の多層配線セラミック基板にお
いては抵抗値が14.0mΩであるところから、本発明に係
るスルーホールの構造を採用すると、その孔径を大きく
せずに抵抗値を大幅に低下させることができるというこ
とが確認された。
なお、本実施例では第1のスルーホール11,11‥が同一
セラミックグリーンシート1内では互いに導通されてい
ない例を示したが、本発明はこのような限定にとらわれ
ることなく、第3図に示すように接続ランド21を介して
同一セラミックグリーンシート1毎に接続してもよい。
第3図は他の実施例を示す断面図で、同図において前記
第1図および第2図で説明したものと同一もしくは同等
部材については同一符号を付し、説明は省略する。第3
図において21は第1のスルーホール11どうしを接続する
ための接続ランドで、この接続ランド21は前記乗せ換え
ランド13と同様のパターンをもって中間層部分の全ての
セラミックグリーンシート1に印刷されている。第1図
および第2図に示したように複数の第1のスルーホール
11どうしを接続させた場合には、積層時のずれの影響を
受け易く、セラミックグリーンシート1が僅かでもずれ
て積層された場合には、第1のスルーホール11間を流れ
る電流が一定でなくなり、導通不良が起こり易い。とこ
ろが、上述したように接続ランド21を設けると、セラミ
ックグリーンシート1が位置ずれを起こした場合でも第
1のスルーホール11は接続ランド21に確実に接続される
ことになるから、位置ずれの影響を受け難くなる。接続
ランド21を設けた結果、スルーホールの導通抵抗は3.9m
Ωと非常に小さい値となった。
セラミックグリーンシート1内では互いに導通されてい
ない例を示したが、本発明はこのような限定にとらわれ
ることなく、第3図に示すように接続ランド21を介して
同一セラミックグリーンシート1毎に接続してもよい。
第3図は他の実施例を示す断面図で、同図において前記
第1図および第2図で説明したものと同一もしくは同等
部材については同一符号を付し、説明は省略する。第3
図において21は第1のスルーホール11どうしを接続する
ための接続ランドで、この接続ランド21は前記乗せ換え
ランド13と同様のパターンをもって中間層部分の全ての
セラミックグリーンシート1に印刷されている。第1図
および第2図に示したように複数の第1のスルーホール
11どうしを接続させた場合には、積層時のずれの影響を
受け易く、セラミックグリーンシート1が僅かでもずれ
て積層された場合には、第1のスルーホール11間を流れ
る電流が一定でなくなり、導通不良が起こり易い。とこ
ろが、上述したように接続ランド21を設けると、セラミ
ックグリーンシート1が位置ずれを起こした場合でも第
1のスルーホール11は接続ランド21に確実に接続される
ことになるから、位置ずれの影響を受け難くなる。接続
ランド21を設けた結果、スルーホールの導通抵抗は3.9m
Ωと非常に小さい値となった。
以上説明したように本発明に係る多層セラミック基板
は、複数枚積層されたセラミックシートのうち中間層部
分のセラミックシートに、スルーホールを複数それぞれ
セラミックシートの厚み方向と直交する方向へ離間させ
て並設し、この中間層部分のセラミックシートより表面
側のセラミックシートに単一のスルーホールを設け、前
記中間層部分に設けられた複数のスルーホールと前記単
一のスルーホールとを、中間層部分の複数のスルーホー
ル全てに接続される中継用ランドを介して接続したた
め、スルーホールにおける中間層部分での抵抗値が低下
されることになる。したがって、導体ペーストの埋込み
性を損なうことなく、また、表面実装密度を低下させる
ことなくスルーホール全体の導通抵抗を小さくすること
ができるから、信頼性が高く、しかも高性能な多層セラ
ミック基板を得ることができる。
は、複数枚積層されたセラミックシートのうち中間層部
分のセラミックシートに、スルーホールを複数それぞれ
セラミックシートの厚み方向と直交する方向へ離間させ
て並設し、この中間層部分のセラミックシートより表面
側のセラミックシートに単一のスルーホールを設け、前
記中間層部分に設けられた複数のスルーホールと前記単
一のスルーホールとを、中間層部分の複数のスルーホー
ル全てに接続される中継用ランドを介して接続したた
め、スルーホールにおける中間層部分での抵抗値が低下
されることになる。したがって、導体ペーストの埋込み
性を損なうことなく、また、表面実装密度を低下させる
ことなくスルーホール全体の導通抵抗を小さくすること
ができるから、信頼性が高く、しかも高性能な多層セラ
ミック基板を得ることができる。
第1図は本発明に係る多層配線セラミック基板を示す断
面図、第2図は第1図中II−II線断面図、第3図は他の
実施例を示す断面図である。第4図は従来の多層配線セ
ラミック基板を示す断面図、第5図は単一のスルーホー
ルが複数並設された従来の多層配線セラミック基板の断
面図である。 1……セラミックグリーンシート、11……第1のスルー
ホール、12……第2のスルーホール、13……乗せ換えラ
ンド。
面図、第2図は第1図中II−II線断面図、第3図は他の
実施例を示す断面図である。第4図は従来の多層配線セ
ラミック基板を示す断面図、第5図は単一のスルーホー
ルが複数並設された従来の多層配線セラミック基板の断
面図である。 1……セラミックグリーンシート、11……第1のスルー
ホール、12……第2のスルーホール、13……乗せ換えラ
ンド。
Claims (1)
- 【請求項1】スルーホールを有するセラミックシートが
複数枚積層され、各セラミックシートのスルーホールに
導体ペーストを充填することによって各スルーホールど
うしが接続されてなる多層セラミック基板において、前
記複数枚積層されたセラミックシートのうち中間層部分
のセラミックシートに、スルーホールを複数それぞれセ
ラミックシートの厚み方向と直交する方向へ離間させて
並設し、この中間層部分のセラミックシートより表面側
のセラミックシートに単一のスルーホールを設け、前記
中間層部分に設けられた複数のスルーホールと前記単一
のスルーホールとを、中間層部分の複数のスルーホール
全てに接続される中継用ランドを介して接続したことを
特徴とする多層セラミック基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18255389A JPH0797705B2 (ja) | 1989-07-17 | 1989-07-17 | 多層セラミツク基板 |
US07/552,535 US5110654A (en) | 1989-07-17 | 1990-07-16 | Ceramic multilayer wiring substrate |
CA 2021285 CA2021285C (en) | 1989-07-17 | 1990-07-16 | Ceramic multilayer wiring substrate |
FR9009110A FR2649829B1 (fr) | 1989-07-17 | 1990-07-17 | Substrat ceramique multicouche pour cablage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18255389A JPH0797705B2 (ja) | 1989-07-17 | 1989-07-17 | 多層セラミツク基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0348495A JPH0348495A (ja) | 1991-03-01 |
JPH0797705B2 true JPH0797705B2 (ja) | 1995-10-18 |
Family
ID=16120290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18255389A Expired - Lifetime JPH0797705B2 (ja) | 1989-07-17 | 1989-07-17 | 多層セラミツク基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5110654A (ja) |
JP (1) | JPH0797705B2 (ja) |
CA (1) | CA2021285C (ja) |
FR (1) | FR2649829B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015191991A (ja) * | 2014-03-28 | 2015-11-02 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
WO2016052284A1 (ja) * | 2014-09-30 | 2016-04-07 | 株式会社村田製作所 | 多層基板 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2767645B2 (ja) * | 1990-03-07 | 1998-06-18 | 富士通株式会社 | 多層配線基板の製造方法 |
JP3223199B2 (ja) * | 1991-10-25 | 2001-10-29 | ティーディーケイ株式会社 | 多層セラミック部品の製造方法および多層セラミック部品 |
US5531945A (en) * | 1992-04-13 | 1996-07-02 | Mitsubishi Gas Chemical Company, Inc. | Process for the production of base board for printed wiring |
KR20040088592A (ko) * | 1996-01-11 | 2004-10-16 | 이비덴 가부시키가이샤 | 프린트 배선판 및 그의 제조방법 |
US6255601B1 (en) * | 1997-04-01 | 2001-07-03 | Applied Materials, Inc. | Conductive feedthrough for a ceramic body and method of fabricating same |
US6303879B1 (en) * | 1997-04-01 | 2001-10-16 | Applied Materials, Inc. | Laminated ceramic with multilayer electrodes and method of fabrication |
US6267839B1 (en) * | 1999-01-12 | 2001-07-31 | Applied Materials, Inc. | Electrostatic chuck with improved RF power distribution |
CN100370887C (zh) * | 2002-05-23 | 2008-02-20 | 国际商业机器公司 | 多层电子设备载体中的改进层叠通路结构 |
JP3960277B2 (ja) * | 2002-10-23 | 2007-08-15 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
JP4960583B2 (ja) * | 2004-07-07 | 2012-06-27 | Tdk株式会社 | 積層型lc複合部品 |
JP2006229034A (ja) * | 2005-02-18 | 2006-08-31 | Toshiba Corp | 配線基板とその製造方法 |
DE102006018874A1 (de) * | 2006-04-24 | 2007-10-25 | Infineon Technologies Ag | Schaltungsanordnung zur Koppelung einer Spannungsversorgung an ein Halbleiterbauelement, Verfahren zur Herstellung der Schaltungsanordnung sowie Datenverarbeitungsgerät umfassend die Schaltungsanordnung |
JP5397007B2 (ja) * | 2009-05-14 | 2014-01-22 | 富士通株式会社 | プリント配線板および電子部品パッケージ |
JP5430494B2 (ja) * | 2009-09-28 | 2014-02-26 | 京セラ株式会社 | 配線基板 |
KR101161971B1 (ko) * | 2010-07-21 | 2012-07-04 | 삼성전기주식회사 | 다층 회로 기판 및 다층 회로 기판의 제조 방법 |
JP5833398B2 (ja) * | 2011-06-27 | 2015-12-16 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体装置 |
JP2016085818A (ja) * | 2014-10-24 | 2016-05-19 | 日本特殊陶業株式会社 | 誘導加熱コイル、電磁調理器および瞬間湯沸器 |
JP2016106427A (ja) * | 2016-03-03 | 2016-06-16 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法および実装構造体の製造方法 |
JP6869209B2 (ja) * | 2018-07-20 | 2021-05-12 | 日本特殊陶業株式会社 | 配線基板 |
JP7076347B2 (ja) * | 2018-09-18 | 2022-05-27 | 日本特殊陶業株式会社 | 導波管 |
JP2020150000A (ja) * | 2019-03-11 | 2020-09-17 | 日立金属株式会社 | セラミックス基板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4650923A (en) * | 1984-06-01 | 1987-03-17 | Narumi China Corporation | Ceramic article having a high moisture proof |
US4739448A (en) * | 1984-06-25 | 1988-04-19 | Magnavox Government And Industrial Electronics Company | Microwave multiport multilayered integrated circuit chip carrier |
JPH067578B2 (ja) * | 1985-01-28 | 1994-01-26 | 日本電気株式会社 | セラミツク多層基板 |
US4712161A (en) * | 1985-03-25 | 1987-12-08 | Olin Corporation | Hybrid and multi-layer circuitry |
JPS6273799A (ja) * | 1985-09-27 | 1987-04-04 | 日本電気株式会社 | 多層セラミツク配線基板 |
FR2593346B1 (fr) * | 1986-01-17 | 1990-05-25 | Nec Corp | Substrat de cablage utilisant une ceramique comme isolant |
JPS62244631A (ja) * | 1986-04-17 | 1987-10-26 | 日本電気株式会社 | 複合積層セラミツク部品の製造方法 |
US4871608A (en) * | 1986-12-10 | 1989-10-03 | Ngk Spark Plug Co., Ltd. | High-density wiring multilayered substrate |
JPH0247892A (ja) * | 1988-08-10 | 1990-02-16 | Hitachi Ltd | セラミック多層配線基板 |
-
1989
- 1989-07-17 JP JP18255389A patent/JPH0797705B2/ja not_active Expired - Lifetime
-
1990
- 1990-07-16 US US07/552,535 patent/US5110654A/en not_active Expired - Lifetime
- 1990-07-16 CA CA 2021285 patent/CA2021285C/en not_active Expired - Lifetime
- 1990-07-17 FR FR9009110A patent/FR2649829B1/fr not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015191991A (ja) * | 2014-03-28 | 2015-11-02 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
WO2016052284A1 (ja) * | 2014-09-30 | 2016-04-07 | 株式会社村田製作所 | 多層基板 |
JPWO2016052284A1 (ja) * | 2014-09-30 | 2017-06-22 | 株式会社村田製作所 | 多層基板 |
US10187970B2 (en) | 2014-09-30 | 2019-01-22 | Murata Manufacturing Co., Ltd. | Multilayer substrate |
Also Published As
Publication number | Publication date |
---|---|
JPH0348495A (ja) | 1991-03-01 |
FR2649829A1 (fr) | 1991-01-18 |
US5110654A (en) | 1992-05-05 |
CA2021285C (en) | 1993-02-09 |
FR2649829B1 (fr) | 1992-02-07 |
CA2021285A1 (en) | 1991-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0797705B2 (ja) | 多層セラミツク基板 | |
JP4032459B2 (ja) | 混成集積回路用基板及びその製造方法 | |
JP4224109B2 (ja) | 積層体およびその製造方法 | |
JP4683269B2 (ja) | 多層セラミック基板の製造方法 | |
JP2758603B2 (ja) | セラミック多層配線基板の製造方法 | |
JP2551221B2 (ja) | セラミック多層配線基板のスルーホール構造 | |
JP2011138833A (ja) | 多層セラミック基板およびその製造方法 | |
JPH0642373Y2 (ja) | セラミック多層基板 | |
EP0132615A2 (en) | Method of making a matrix print head | |
JP2822811B2 (ja) | 多層配線基板の配線構造 | |
JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
JPH11340628A (ja) | セラミック回路基板の製造方法 | |
JP2012119384A (ja) | 積層インダクタ部品の製造方法 | |
JPH02158194A (ja) | 多層セラミック回路基板 | |
JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
JPH11111551A (ja) | 積層型電子部品の製造方法 | |
JPH03263310A (ja) | 積層インダクタの製造方法 | |
JPS6153792A (ja) | 多層配線基板 | |
JP3482521B2 (ja) | セラミックグリーンシートの製造方法 | |
JPH06124848A (ja) | 積層セラミックコンデンサの製造方法 | |
JPH0828138B2 (ja) | セラミック積層体の製造方法 | |
JP2002050533A (ja) | 積層チップ部品の製造方法 | |
JPH1065342A (ja) | 多層回路基板およびその製造方法 | |
JPH0828578B2 (ja) | 多層セラミック基板のバイヤ形成方法 | |
JP2001111220A (ja) | 多層セラミック基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 14 |