JPS60148191A - 厚膜薄膜混成多層配線基板の製造方法 - Google Patents
厚膜薄膜混成多層配線基板の製造方法Info
- Publication number
- JPS60148191A JPS60148191A JP434684A JP434684A JPS60148191A JP S60148191 A JPS60148191 A JP S60148191A JP 434684 A JP434684 A JP 434684A JP 434684 A JP434684 A JP 434684A JP S60148191 A JPS60148191 A JP S60148191A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- thin film
- film wiring
- connection metal
- metal pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は多層配線に用いる配線基板の製造方法に係り、
とくに厚膜薄膜混成方式の多層配線基板の製造方法に関
する。
とくに厚膜薄膜混成方式の多層配線基板の製造方法に関
する。
１つのセラミック配線基板上に多数のＬＳＩチップを搭
載するいわゆるマルチチップパッケージ技術は、大型コ
ンピュータ等の大規模、高速デジタルシステムの主流を
なす実装技術となシつつあシ、この技術に用いられる多
層配線基板の技術上の進歩にも著しいものがある。
載するいわゆるマルチチップパッケージ技術は、大型コ
ンピュータ等の大規模、高速デジタルシステムの主流を
なす実装技術となシつつあシ、この技術に用いられる多
層配線基板の技術上の進歩にも著しいものがある。
現在は、グリーンシート法で厚膜配線部を形成した後、
薄膜法でその上部表面に薄膜配線部を形成する厚膜薄膜
混成多層配線回路の検討が盛んに進められている。厚膜
配線部には微細化を必要とせずかつ共通化が可能である
電源層やグランド層が形成されている。また、厚膜配線
部の下部裏面のリードビンおよび上部表面の端子や内層
の電源層を結ぶピアホールも形成されている。薄膜配線
部は微細かつ個別パターンである信号配線パターンが導
体によシ形成されている。
薄膜法でその上部表面に薄膜配線部を形成する厚膜薄膜
混成多層配線回路の検討が盛んに進められている。厚膜
配線部には微細化を必要とせずかつ共通化が可能である
電源層やグランド層が形成されている。また、厚膜配線
部の下部裏面のリードビンおよび上部表面の端子や内層
の電源層を結ぶピアホールも形成されている。薄膜配線
部は微細かつ個別パターンである信号配線パターンが導
体によシ形成されている。
このような従来の厚膜薄膜混成多層配線基板の製造にお
いては、厚膜配線部の形成工程で焼結収縮率の誤差が大
きく、したがってその上に形成する薄膜配線部との接合
部におけるパターン間の位置的な誤差が発生することが
問題となっていた。
いては、厚膜配線部の形成工程で焼結収縮率の誤差が大
きく、したがってその上に形成する薄膜配線部との接合
部におけるパターン間の位置的な誤差が発生することが
問題となっていた。
すなわち厚膜配線部の中心部からみて、その周辺部まで
の寸法公差は現在のところ±０．５％程度となっている
ので、たとえば中心部から周辺部までの距離を５０闘と
すると、最大±２５０μｍの位置的な誤差が各厚膜配線
基板ごとに発生することになる。
の寸法公差は現在のところ±０．５％程度となっている
ので、たとえば中心部から周辺部までの距離を５０闘と
すると、最大±２５０μｍの位置的な誤差が各厚膜配線
基板ごとに発生することになる。
第１図はこの問題を解決する従来技術の例を示す。外部
と電気的に接続するリードピン１は、タングステンの焼
結体からなる電源層やグランド層２に対し、ランド３お
よびビア部４を介して電気的に接続されている。ビア部
４はアルミナ基板からなる厚膜配線基板５のピアホール
にタングステンペーストを埋め込んで形成する。そして
、ビア部４の直径つ一１ビア径はあらかじめ基板５の数
編誤差を見込んだ値にしておく。たとえば基板寸法が５
０間口の場合は２５０μｍ以上となる。このようにして
、厚膜配線部１０を形成する。また、ポリイミド樹脂か
らなる絶縁層７はコーティング熱硬化し、完全にポリイ
ミド化した後、レジストを用い、ホトリソグラフィー技
術によりピアホールを形成し、このピアホールと絶縁層
Ｔ上に配線層６を形成する。続いて、順次ポリイミド樹
脂からなる絶縁層７１と配線層６１とを同様にして形成
する。このようにして、薄膜配線部１１を形成する。す
なわち、この製造方法では、ビア径を大きくとることに
よシ、厚膜配線基板の収縮率の誤差を吸収しようとして
いる。しかし、この方法には次の欠点がある。第１に、
ビア径が大きくなると、タングステンのペーストが埋め
込みにくくなるということである。すなわち、基板寸法
が１００賭口になると必要なビア径は５００μｍφとな
シ、ペーストを均一に埋め込むことが困難になる。第２
に、ビア径が大きくなると、それだけ電源やグランドの
パターン領域を狭くしなければならず、必要な内層パタ
ーンがとシにくくなる。
と電気的に接続するリードピン１は、タングステンの焼
結体からなる電源層やグランド層２に対し、ランド３お
よびビア部４を介して電気的に接続されている。ビア部
４はアルミナ基板からなる厚膜配線基板５のピアホール
にタングステンペーストを埋め込んで形成する。そして
、ビア部４の直径つ一１ビア径はあらかじめ基板５の数
編誤差を見込んだ値にしておく。たとえば基板寸法が５
０間口の場合は２５０μｍ以上となる。このようにして
、厚膜配線部１０を形成する。また、ポリイミド樹脂か
らなる絶縁層７はコーティング熱硬化し、完全にポリイ
ミド化した後、レジストを用い、ホトリソグラフィー技
術によりピアホールを形成し、このピアホールと絶縁層
Ｔ上に配線層６を形成する。続いて、順次ポリイミド樹
脂からなる絶縁層７１と配線層６１とを同様にして形成
する。このようにして、薄膜配線部１１を形成する。す
なわち、この製造方法では、ビア径を大きくとることに
よシ、厚膜配線基板の収縮率の誤差を吸収しようとして
いる。しかし、この方法には次の欠点がある。第１に、
ビア径が大きくなると、タングステンのペーストが埋め
込みにくくなるということである。すなわち、基板寸法
が１００賭口になると必要なビア径は５００μｍφとな
シ、ペーストを均一に埋め込むことが困難になる。第２
に、ビア径が大きくなると、それだけ電源やグランドの
パターン領域を狭くしなければならず、必要な内層パタ
ーンがとシにくくなる。
したがって、従来技術の製造方法では、１００ｒｎｍ口
程度の大きさの厚膜薄膜混成多層配線基板を作ることは
実際上不可能である。
程度の大きさの厚膜薄膜混成多層配線基板を作ることは
実際上不可能である。
本発明は、厚膜配線部と薄膜配線部との接続を接続メタ
ルパッドで行うことによシ、ノくターン設計上の問題点
をとシ除いたものである。
ルパッドで行うことによシ、ノくターン設計上の問題点
をとシ除いたものである。
また本発明は、この接続メタルパッドを形成する前に厚
膜配線部の表面を研磨することにより、基板表面の凹凸
やそりを減らし、薄膜配線部の形成を容易にするもので
ある。そして本発明は、この接続メタルパッドの形成を
薄膜法で行なうことによυ、メタルパッドの厚さを少な
くシ、表面に形成する薄膜配線部に対する凹凸の影響を
少なくしようとするものである。
膜配線部の表面を研磨することにより、基板表面の凹凸
やそりを減らし、薄膜配線部の形成を容易にするもので
ある。そして本発明は、この接続メタルパッドの形成を
薄膜法で行なうことによυ、メタルパッドの厚さを少な
くシ、表面に形成する薄膜配線部に対する凹凸の影響を
少なくしようとするものである。
すなわち、本発明は、厚膜配線部の表面で薄膜配線部に
接続すべき部分を覆うように、基板の収縮率誤差を見込
んだ大きさの接続メタルパッドを形成する工程と、その
表面に、所定の位置にピアホールを有する有機絶縁層を
形成する工程と、この上部に薄膜配線部を形成する工程
とを含む厚膜薄膜混成多層配線基板を製造するものであ
る。
接続すべき部分を覆うように、基板の収縮率誤差を見込
んだ大きさの接続メタルパッドを形成する工程と、その
表面に、所定の位置にピアホールを有する有機絶縁層を
形成する工程と、この上部に薄膜配線部を形成する工程
とを含む厚膜薄膜混成多層配線基板を製造するものであ
る。
さて、本発明の一実施例につき、第２図を参照して説明
する。なお、第１図と共通の要素には同一の符号を付す
。すなわち、この一実施例においては、接続メタルパッ
ド８を形成するところに特徴を有する。つぎに、この製
造方法について説明する。まず、厚膜配線部１０の形成
である。すなわち、タングステンやモリブデン等のペー
ストによシミ深層やグランド層２がアルミナ基板等の厚
膜配線基板５上に印刷され、個々のシートが積層された
のち、焼結される。ビア部４は厚膜配線基板５にスルー
ホールがあけられ、そこにタングステンやモリブデン等
のペーストが埋め込まれ、焼結されて形成される。そし
てリードピン１は基板裏面のリードビン数句は用ランド
３に取シ付けられる。ついで、このようにして形成され
た厚膜配線部１０の表面が研磨される。これによシ基板
表面のそシが大幅に減少する。さらに接続メタルパッド
８が基板５の表面に形成される。このメタルパッド８の
大きさは、基板５の焼結収縮率誤差による寸法誤差を吸
収するように決められる。たとえば基板５の外形が１０
０ｍｍ口の場合、５００μｍφ以上が必要である。これ
に対して基板５のビア径は１５０μｍφである。また、
メタルパッド８の形成方法には種々のものがあシ、たと
えば蒸着、スパッタリングやそれらを下地としてメッキ
する方法などがある。厚膜法によるものもある。なお、
本実施例においては、Ｔｉ／Ｐｄをステンシルマスクに
よシ必要な部分のみ蒸着するようにしている。膜厚を厚
くしたい場合は、無電解のＮｌメッキ＋ＣｕメッキやＡ
ｕメッキを併用してもよい。
する。なお、第１図と共通の要素には同一の符号を付す
。すなわち、この一実施例においては、接続メタルパッ
ド８を形成するところに特徴を有する。つぎに、この製
造方法について説明する。まず、厚膜配線部１０の形成
である。すなわち、タングステンやモリブデン等のペー
ストによシミ深層やグランド層２がアルミナ基板等の厚
膜配線基板５上に印刷され、個々のシートが積層された
のち、焼結される。ビア部４は厚膜配線基板５にスルー
ホールがあけられ、そこにタングステンやモリブデン等
のペーストが埋め込まれ、焼結されて形成される。そし
てリードピン１は基板裏面のリードビン数句は用ランド
３に取シ付けられる。ついで、このようにして形成され
た厚膜配線部１０の表面が研磨される。これによシ基板
表面のそシが大幅に減少する。さらに接続メタルパッド
８が基板５の表面に形成される。このメタルパッド８の
大きさは、基板５の焼結収縮率誤差による寸法誤差を吸
収するように決められる。たとえば基板５の外形が１０
０ｍｍ口の場合、５００μｍφ以上が必要である。これ
に対して基板５のビア径は１５０μｍφである。また、
メタルパッド８の形成方法には種々のものがあシ、たと
えば蒸着、スパッタリングやそれらを下地としてメッキ
する方法などがある。厚膜法によるものもある。なお、
本実施例においては、Ｔｉ／Ｐｄをステンシルマスクに
よシ必要な部分のみ蒸着するようにしている。膜厚を厚
くしたい場合は、無電解のＮｌメッキ＋ＣｕメッキやＡ
ｕメッキを併用してもよい。
つぎに、薄膜配線部１１の形成となる。すなわち、この
ようにして形成した厚膜配線部１０の表面にポリイミド
前駆体をコーティングした後、ホトリソグラフィー技術
によシビアホールを形成する。そして、これをキュアす
ることによシ、ポリイミド樹脂の絶縁層７が形成される
。この絶縁層７に形成されるピアホールの位置は、ホト
リソグラフィー技術の利用によシ、非常に正確に決めら
れる。ついで配線層６１と絶縁層７１が順次形成される
。配線層６１は銅とニッケルよシ形成されるが他の金属
材料でもよく、たとえば金やアルミも良導体であシ、使
用に充分である。絶縁層７１はポリイミドである。そし
て、薄膜配線部１１を結ぶピアホールはもちろんホトリ
ソグラフィー技術で作られる。なお、通常のポリイミド
ワニスコーティング剤を用いる場合はフォトレジストを
用いてピアホールを形成するが、感光性のポリイミドワ
ニスコーティング剤を用いる場合はフォトレジストが不
用であり、直接露光・現像してピアホールを形成するこ
とも可能である。通常のポリイミドワニスコーティング
剤としては、「セミコファイン」（東しの商標）、「バ
イラリン」（デュポンの商標）などがあ勺、この場合に
使用するフォトレジストとしては、ｒｏｐｐＲＪ （東
京応化の商標）、「Ａｚ」（シラプレー社）のものが適
している。感光性のポリイミドワニスコーティング剤と
しては「フォトニース」（東しの商標）がある。
ようにして形成した厚膜配線部１０の表面にポリイミド
前駆体をコーティングした後、ホトリソグラフィー技術
によシビアホールを形成する。そして、これをキュアす
ることによシ、ポリイミド樹脂の絶縁層７が形成される
。この絶縁層７に形成されるピアホールの位置は、ホト
リソグラフィー技術の利用によシ、非常に正確に決めら
れる。ついで配線層６１と絶縁層７１が順次形成される
。配線層６１は銅とニッケルよシ形成されるが他の金属
材料でもよく、たとえば金やアルミも良導体であシ、使
用に充分である。絶縁層７１はポリイミドである。そし
て、薄膜配線部１１を結ぶピアホールはもちろんホトリ
ソグラフィー技術で作られる。なお、通常のポリイミド
ワニスコーティング剤を用いる場合はフォトレジストを
用いてピアホールを形成するが、感光性のポリイミドワ
ニスコーティング剤を用いる場合はフォトレジストが不
用であり、直接露光・現像してピアホールを形成するこ
とも可能である。通常のポリイミドワニスコーティング
剤としては、「セミコファイン」（東しの商標）、「バ
イラリン」（デュポンの商標）などがあ勺、この場合に
使用するフォトレジストとしては、ｒｏｐｐＲＪ （東
京応化の商標）、「Ａｚ」（シラプレー社）のものが適
している。感光性のポリイミドワニスコーティング剤と
しては「フォトニース」（東しの商標）がある。
このようにして、接続メタルパッドを利用した厚膜薄膜
多層配線基板が形成される。
多層配線基板が形成される。
本発明によれば、次のような効果を得ることができる。
第１に、接続メタルパッドを用いることにより厚膜配線
基板の収縮率誤差を吸収するので、ピアホールの直径を
大きくとる必要がなくなシ、１００闘口の大型基板でも
厚膜配線部のピアホールへ導体ペーストを容易に埋め込
むことができるようになった。
基板の収縮率誤差を吸収するので、ピアホールの直径を
大きくとる必要がなくなシ、１００闘口の大型基板でも
厚膜配線部のピアホールへ導体ペーストを容易に埋め込
むことができるようになった。
第２に、厚膜配線基板を焼結後、その表面を研磨するこ
とによシ、そシを減らすことができる。
とによシ、そシを減らすことができる。
すなわち、厚膜配線部の表面に形成する薄膜配線部は微
細なパターンであシ、基板表面のそシを極力抑える必要
があり、したがってこの研磨工程は不可欠である。従来
技術のようにビア径が大きいと、この研磨工程でビア部
の金属がえぐられ、へこむという問題が生ずることにな
るが、本発明においてはビア径が１５０μｍφ程度とな
り、このような問題は生じない。
細なパターンであシ、基板表面のそシを極力抑える必要
があり、したがってこの研磨工程は不可欠である。従来
技術のようにビア径が大きいと、この研磨工程でビア部
の金属がえぐられ、へこむという問題が生ずることにな
るが、本発明においてはビア径が１５０μｍφ程度とな
り、このような問題は生じない。
第３に、接続メタルパッドが厚膜配線部のピアホールを
覆うように形成されているので、これ以後の薄膜形成工
程は厚膜配線部のビア部の金属に何ら影響を与えず、信
頼性等が劣化する心配はない０ 第４に、接続メタルパッドはステンシルマスクによる蒸
着で形成されるので、工程が容易であり、かつ薄くする
ことができ、上部に形成される薄膜配線部に対する凹凸
の影響を小さくすることが可能である。なお、エツチン
グ工程が無いので、厚膜配線基板に対する損傷も無い。
覆うように形成されているので、これ以後の薄膜形成工
程は厚膜配線部のビア部の金属に何ら影響を与えず、信
頼性等が劣化する心配はない０ 第４に、接続メタルパッドはステンシルマスクによる蒸
着で形成されるので、工程が容易であり、かつ薄くする
ことができ、上部に形成される薄膜配線部に対する凹凸
の影響を小さくすることが可能である。なお、エツチン
グ工程が無いので、厚膜配線基板に対する損傷も無い。
すなわち、本発明は厚膜配線部の表面に接続メタルパッ
ドを形成し、その上に薄膜配線部を形成したものであシ
、厚膜配線部と薄膜配線部との接続を確実にし、かつ信
頼性の高いものにできるという効果がある。また、厚膜
配線部の表面を研磨することにより、その上の薄膜配線
部を容易に形成することができるという効果がある。
ドを形成し、その上に薄膜配線部を形成したものであシ
、厚膜配線部と薄膜配線部との接続を確実にし、かつ信
頼性の高いものにできるという効果がある。また、厚膜
配線部の表面を研磨することにより、その上の薄膜配線
部を容易に形成することができるという効果がある。
第１図は従来技術を示す部分断面図、第２図は本発明の
一実施例を示す部分断面図である。 １・・・・リードピン、２・・・・電源層やグランド層
、３−・・中ランド、４・・・・ビア部、５・・・・絶
縁基板、６．６１・・・・配線層、Ｉ、７１・・・・絶
縁層、８・・・・接続メタルパッド、１０・・・・厚膜
配線部、１１・・・・薄膜配線部。
一実施例を示す部分断面図である。 １・・・・リードピン、２・・・・電源層やグランド層
、３−・・中ランド、４・・・・ビア部、５・・・・絶
縁基板、６．６１・・・・配線層、Ｉ、７１・・・・絶
縁層、８・・・・接続メタルパッド、１０・・・・厚膜
配線部、１１・・・・薄膜配線部。
Claims (3)
- （１）厚膜配線部の表面に薄膜配線部が形成されている
厚膜薄膜混成多層配線基板の製造方法において、厚膜配
線部の表面で薄膜配線部と接続すべき部分を覆うように
厚膜配線基板の形成工程における収縮率の誤差を見込ん
だ大きさの接続メタルパッドを形成する工程と、前記接
続メタルパッドを含む厚膜配線部の表面に、所定の位置
にピアホールを有する有機絶縁層を形成する工程と、前
記有機絶縁層上に前記接続メタルパッドおよびビアポー
ルを介して厚膜配線部と接続する部分を含む薄膜配線部
を形成する工程とを有することを特徴とする厚膜薄膜混
成多層配線基板の製造方法。 - （２）厚膜配線部をグリーンシート法で形成した後、前
記厚膜配線部の表面を研磨し、続いて接続メタルパッド
を形成することを特徴とする特許請求の範囲第１項記載
の厚膜薄膜混成多層配線基板の製造方法。 - （３）接続メタルパッドを薄膜法により形成することを
特徴とする特許請求の範囲第２項記載の厚膜薄膜混成多
層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP434684A JPH0228279B2 (ja) | 1984-01-13 | 1984-01-13 | Atsumakuhakumakukonseitasohaisenkibannoseizohoho |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP434684A JPH0228279B2 (ja) | 1984-01-13 | 1984-01-13 | Atsumakuhakumakukonseitasohaisenkibannoseizohoho |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60148191A true JPS60148191A (ja) | 1985-08-05 |
| JPH0228279B2 JPH0228279B2 (ja) | 1990-06-22 |
Family
ID=11581860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP434684A Expired - Lifetime JPH0228279B2 (ja) | 1984-01-13 | 1984-01-13 | Atsumakuhakumakukonseitasohaisenkibannoseizohoho |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0228279B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126699A (ja) * | 1988-11-07 | 1990-05-15 | Fujitsu Ltd | 多層回路基板の製造方法 |
| JPH0575272A (ja) * | 1991-09-12 | 1993-03-26 | Nec Corp | 印刷配線板の製造方法 |
| US5396034A (en) * | 1992-03-10 | 1995-03-07 | Hitachi | Thin film ceramic multilayer wiring hybrid board |
-
1984
- 1984-01-13 JP JP434684A patent/JPH0228279B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126699A (ja) * | 1988-11-07 | 1990-05-15 | Fujitsu Ltd | 多層回路基板の製造方法 |
| JPH0575272A (ja) * | 1991-09-12 | 1993-03-26 | Nec Corp | 印刷配線板の製造方法 |
| US5396034A (en) * | 1992-03-10 | 1995-03-07 | Hitachi | Thin film ceramic multilayer wiring hybrid board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0228279B2 (ja) | 1990-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100691725B1 (ko) | 다층 배선기판 및 그 제조 방법 | |
| US4665468A (en) | Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same | |
| KR100271430B1 (ko) | 다층프린트배선판 | |
| US6326561B1 (en) | Thin-film multilayer wiring board with wiring and via holes in a thickness of an insulating layer | |
| TWI277372B (en) | Printed wiring board with controlled line impedance | |
| JP3050812B2 (ja) | 多層プリント配線板 | |
| US20040178503A1 (en) | Torch Bump | |
| WO2004006331A1 (ja) | 多層配線回路モジュール及びその製造方法 | |
| US20120210576A1 (en) | Printed circuit board and method of manufacturing the same | |
| US6331447B1 (en) | High density flip chip BGA | |
| JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
| JPS60124987A (ja) | 選択的金属被膜付着方法 | |
| JP2001320150A (ja) | スタンパを使った配線基板の製造方法及び配線基板 | |
| JP2000003980A (ja) | 半導体搭載用回路基板及びその製造方法 | |
| US7045460B1 (en) | Method for fabricating a packaging substrate | |
| JPH11298104A (ja) | 半導体搭載用回路基板 | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP2001223460A (ja) | 実装回路基板及びその製造方法 | |
| JPS60148191A (ja) | 厚膜薄膜混成多層配線基板の製造方法 | |
| JPH0227835B2 (ja) | ||
| JP3629149B2 (ja) | 多層配線基板 | |
| JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JPH03270292A (ja) | 多層配線板の製造方法 | |
| US20230225050A1 (en) | Circuit board structure and manufacturing method thereof |