JP2788656B2 - 集積回路用パッケージの製造方法 - Google Patents
集積回路用パッケージの製造方法Info
- Publication number
- JP2788656B2 JP2788656B2 JP1272553A JP27255389A JP2788656B2 JP 2788656 B2 JP2788656 B2 JP 2788656B2 JP 1272553 A JP1272553 A JP 1272553A JP 27255389 A JP27255389 A JP 27255389A JP 2788656 B2 JP2788656 B2 JP 2788656B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- integrated circuit
- bumps
- manufacturing
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、絶縁基板の表面にバンプを備える集積回路
用パッケージの製造方法に関し、特にバンプの製造方法
に関する。
用パッケージの製造方法に関し、特にバンプの製造方法
に関する。
［従来の技術］ 絶縁基板の表面に形成された複数のバンプによって、
集積回路、またはマザーボードと電気的な接続を行う集
積回路用パッケージが知られている。これらのバンプ
は、焼結された絶縁基板の表面に形成される。
集積回路、またはマザーボードと電気的な接続を行う集
積回路用パッケージが知られている。これらのバンプ
は、焼結された絶縁基板の表面に形成される。
［発明が解決しようとする課題］ 絶縁基板は、焼結によって、僅かながら反ることがあ
る。この反り量が数μｍ発生すると、絶縁基板の表面に
形成された各バンプの頂部を結ぶバンプ面も絶縁基板と
ともに、数μｍほど反ってしまう。
る。この反り量が数μｍ発生すると、絶縁基板の表面に
形成された各バンプの頂部を結ぶバンプ面も絶縁基板と
ともに、数μｍほど反ってしまう。
バンプ面が反ると、パッケージに集積回路を搭載した
際、あるいはパッケージをマザーボードに搭載した際、
一部のバンプが浮き上がって、集積回路、あるいは、マ
ザーボードに形成された電極に接触しなくなる、あるい
は接触性が悪くなる問題点を備えていた。
際、あるいはパッケージをマザーボードに搭載した際、
一部のバンプが浮き上がって、集積回路、あるいは、マ
ザーボードに形成された電極に接触しなくなる、あるい
は接触性が悪くなる問題点を備えていた。
本発明の目的は、集積回路の電極、あるいはマザーボ
ードの電極との電気的接続性に優れたバンプを有する集
積回路用パッケージの製造方法の提供にある。
ードの電極との電気的接続性に優れたバンプを有する集
積回路用パッケージの製造方法の提供にある。
［課題を解決するための手段］ 上記の目的を達成するために、本発明は次の技術的手
段を採用する。
段を採用する。
集積回路用パッケージの製造方法は、次の各工程の結
合よりなる。
合よりなる。
セラミック製の絶縁基板の表面に、略同一の高さを有
する複数のバンプを形成する第１工程。前記複数のバン
プを研磨し、前記複数のバンプの各頂部を結んだバンプ
面を同一平面とする第２工程。さらには、前記第１工程
において、複数のバンプを、金属を溶融して形成するこ
とを特徴とする場合も含む。
する複数のバンプを形成する第１工程。前記複数のバン
プを研磨し、前記複数のバンプの各頂部を結んだバンプ
面を同一平面とする第２工程。さらには、前記第１工程
において、複数のバンプを、金属を溶融して形成するこ
とを特徴とする場合も含む。
［作用および発明の効果］ 上記の製造方法によって作られた集積回路用パッケー
ジは、絶縁基板の反りに関係なくバンプ面が同一平面に
形成されている。このため、集積回路用パッケージの各
バンプは、集積回路の電極、あるいはマザーボードの電
極と、電気的接続が確実に行われる。
ジは、絶縁基板の反りに関係なくバンプ面が同一平面に
形成されている。このため、集積回路用パッケージの各
バンプは、集積回路の電極、あるいはマザーボードの電
極と、電気的接続が確実に行われる。
［実施例］ 次に、本発明の集積回路用パッケージの製造方法を、
図に示す一実施例に基づき説明する。
図に示す一実施例に基づき説明する。
（実施例の構成） 集積回路用パッケージのバンプの製造方法を、第１図
および第２図を用いて説明する。
および第２図を用いて説明する。
バンプ１は、絶縁基板２の表面に形成される。この絶
縁基板２は、内部に配線基板が積層された多層配線基板
で、各層間の内部配線は、各基板に形成された導体柱に
よって電気的に接続される。なお、バンプ１は、導体柱
に接続するように、絶縁基板２上に設けられ、内部配線
と電気的に接続される。
縁基板２は、内部に配線基板が積層された多層配線基板
で、各層間の内部配線は、各基板に形成された導体柱に
よって電気的に接続される。なお、バンプ１は、導体柱
に接続するように、絶縁基板２上に設けられ、内部配線
と電気的に接続される。
絶縁基板２の製造工程を簡単に説明する。例えばアル
ミナを主原料としてグリーンシートを作成する。このグ
リーンシートに、貫通孔を設けてＷ、Moなどのメタライ
ズインクを充填して導体柱を形成するとともに、配線パ
ターンをプリントする。続いてグリーンシートを積層
し、圧着する。次いで、積層されたグリーンシートを高
温焼成して、絶縁基板２が形成される。
ミナを主原料としてグリーンシートを作成する。このグ
リーンシートに、貫通孔を設けてＷ、Moなどのメタライ
ズインクを充填して導体柱を形成するとともに、配線パ
ターンをプリントする。続いてグリーンシートを積層
し、圧着する。次いで、積層されたグリーンシートを高
温焼成して、絶縁基板２が形成される。
焼結された絶縁基板２の表面に、複数のバンプ１を形
成する。バンプ１の製造方法の一例として、ろう材搭置
法を示す。
成する。バンプ１の製造方法の一例として、ろう材搭置
法を示す。
まず、絶縁基板２の表面に露出する導体柱の端面に、
導体柱の端面の面積よりもやや広い面積のろう材搭置面
を形成する。このろう材搭置面は、スパッタリング、蒸
着法、スクリーン印刷など、周知の膜形成法によって形
成された導電性の膜で、必要により表面にメッキを施し
たものである。次いで、形成された各ろう材搭置面の表
面に、小さな玉のろう材（例えば銀ろう）をろう付け
し、球状のバンプ１を形成する。以上の工程によって、
第１図に示すように、絶縁基板２の表面に、複数のバン
プ１を形成することができる（第１工程）。
導体柱の端面の面積よりもやや広い面積のろう材搭置面
を形成する。このろう材搭置面は、スパッタリング、蒸
着法、スクリーン印刷など、周知の膜形成法によって形
成された導電性の膜で、必要により表面にメッキを施し
たものである。次いで、形成された各ろう材搭置面の表
面に、小さな玉のろう材（例えば銀ろう）をろう付け
し、球状のバンプ１を形成する。以上の工程によって、
第１図に示すように、絶縁基板２の表面に、複数のバン
プ１を形成することができる（第１工程）。
続いて、上記第１工程によって形成された複数のバン
プ１が、集積回路の当接されるマザーボードの面と一致
するように、つまり複数のバンプ１の各頂部を結んだバ
ンプ面３が同一平面となるように、研磨する（第２工
程）。具体的には、バンプ１の高さを、第１工程で、約
150〜200μｍほどに設け、バンプ１の形成された面を、
平面の研磨手段で各バンプ１を約100μｍほどに研磨
し、バンプ１の各頂部を結ぶバンプ面３を同一平面とす
る（第２図参照）。
プ１が、集積回路の当接されるマザーボードの面と一致
するように、つまり複数のバンプ１の各頂部を結んだバ
ンプ面３が同一平面となるように、研磨する（第２工
程）。具体的には、バンプ１の高さを、第１工程で、約
150〜200μｍほどに設け、バンプ１の形成された面を、
平面の研磨手段で各バンプ１を約100μｍほどに研磨
し、バンプ１の各頂部を結ぶバンプ面３を同一平面とす
る（第２図参照）。
最後に、各バンプ１の表面に、電解メッキ法によっ
て、Ni層、Au層を形成する。以上によって絶縁基板２に
バンプ１が形成される。なお、Au層は、バンプ１の酸化
防止、および電気的接続性の向上を目的のために形成さ
れるものである。
て、Ni層、Au層を形成する。以上によって絶縁基板２に
バンプ１が形成される。なお、Au層は、バンプ１の酸化
防止、および電気的接続性の向上を目的のために形成さ
れるものである。
（実施例の効果） 上記の製造方法によって作られた集積回路用パッケー
ジは、絶縁基板２に反りが発生しても、マザーボードに
搭載されるバンプ面３が同一平面に形成されている。こ
のため、集積回路用パッケージの各バンプ１は、集積回
路用パッケージをマザーボードに搭載した際、マザーボ
ードの各電極に確実に接続される。つまり、絶縁基板２
が反っていても、絶縁基板２に形成された各バンプ１
は、マザーボードの各電極と確実に電気的な接続が行わ
れる。
ジは、絶縁基板２に反りが発生しても、マザーボードに
搭載されるバンプ面３が同一平面に形成されている。こ
のため、集積回路用パッケージの各バンプ１は、集積回
路用パッケージをマザーボードに搭載した際、マザーボ
ードの各電極に確実に接続される。つまり、絶縁基板２
が反っていても、絶縁基板２に形成された各バンプ１
は、マザーボードの各電極と確実に電気的な接続が行わ
れる。
また、各バンプ１は、ろう材搭置法によって形成され
たため、バンプ１の先端（マザーボードに搭載される
側）が、球状となる。しかるに、本実施例によって、こ
の球状のバンプ１の先端側が、第２工程の研磨によっ
て、平らになる。この結果、各バンプ１とマザーボード
の各電極との接触面積が増え、電気的な接続性が向上す
る。
たため、バンプ１の先端（マザーボードに搭載される
側）が、球状となる。しかるに、本実施例によって、こ
の球状のバンプ１の先端側が、第２工程の研磨によっ
て、平らになる。この結果、各バンプ１とマザーボード
の各電極との接触面積が増え、電気的な接続性が向上す
る。
（変形例） ろう材によって形成されたバンプに本発明を適用した
例を示したが、スクリーン印刷を重ねて形成した積層バ
ンプに適用したり、あるいはメッキ法によって形成した
メッキバンプに適用するなど、他の製造方法によって形
成されたバンプに、本発明を適用しても良い。
例を示したが、スクリーン印刷を重ねて形成した積層バ
ンプに適用したり、あるいはメッキ法によって形成した
メッキバンプに適用するなど、他の製造方法によって形
成されたバンプに、本発明を適用しても良い。
マザーボードの電極に接続されるバンプに本発明を適
用したが、集積回路の電極に接続されるバンプに、本発
明を適用しても良い。
用したが、集積回路の電極に接続されるバンプに、本発
明を適用しても良い。
第１図および第２図は集積回路用パッケージのバンプの
製造工程を示す説明図である。 図中 １……バンプ、２……絶縁基板 ３……バンプ面
製造工程を示す説明図である。 図中 １……バンプ、２……絶縁基板 ３……バンプ面
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60
Claims (2)
- 【請求項１】次の各工程の結合よりなる、集積回路用パ
ッケージの製造方法。 セラミック製の絶縁基板の表面に、略同一の高さを有す
る複数のバンプを形成する第１工程。 前記複数のバンプを研磨し、前記複数のバンプの各頂部
を結んだバンプ面を同一平面とする第２工程。 - 【請求項２】前記第１工程において、複数のバンプを、
金属を溶融して形成することを特徴とする請求項１に記
載の集積回路用パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1272553A JP2788656B2 (ja) | 1989-10-19 | 1989-10-19 | 集積回路用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1272553A JP2788656B2 (ja) | 1989-10-19 | 1989-10-19 | 集積回路用パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03133136A JPH03133136A (ja) | 1991-06-06 |
| JP2788656B2 true JP2788656B2 (ja) | 1998-08-20 |
Family
ID=17515509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1272553A Expired - Fee Related JP2788656B2 (ja) | 1989-10-19 | 1989-10-19 | 集積回路用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788656B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5435482A (en) * | 1994-02-04 | 1995-07-25 | Lsi Logic Corporation | Integrated circuit having a coplanar solder ball contact array |
| JP3353534B2 (ja) * | 1995-04-27 | 2002-12-03 | 株式会社日立製作所 | 電子回路装置及び電子回路部品 |
| US5776824A (en) | 1995-12-22 | 1998-07-07 | Micron Technology, Inc. | Method for producing laminated film/metal structures for known good die ("KG") applications |
| US6829149B1 (en) * | 1997-08-18 | 2004-12-07 | International Business Machines Corporation | Placement of sacrificial solder balls underneath the PBGA substrate |
-
1989
- 1989-10-19 JP JP1272553A patent/JP2788656B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03133136A (ja) | 1991-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2996510B2 (ja) | 電子回路基板 | |
| US4665468A (en) | Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same | |
| US6469393B2 (en) | Semiconductor package and mount board | |
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JP2606110B2 (ja) | 多層基板およびその製造方法 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| JP3508905B2 (ja) | 配線基板とその製造方法 | |
| JPH10326951A (ja) | 配線基板 | |
| JP2005268672A (ja) | 基板 | |
| JPH10340928A (ja) | フリップチップの実装構造 | |
| JP2000323806A (ja) | バンプ付セラミック回路基板及びその製造方法 | |
| JP3995294B2 (ja) | セラミック積層基板の製造方法 | |
| US8253250B2 (en) | Interconnection structure of electronic device having multilayer interconnections structure with electrically conductive layers | |
| JP2698517B2 (ja) | バンプ付基板 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JPH0223031B2 (ja) | ||
| JPH0636601Y2 (ja) | 回路基板 | |
| JPH0240937A (ja) | 半導体パッケージ | |
| JPH11298142A (ja) | 多層セラミック基板の実装構造と実装方法 | |
| JP2001185859A (ja) | 配線基板およびその製造方法 | |
| JP2728583B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH05206598A (ja) | セラミック回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |