JPH10340928A - フリップチップの実装構造 - Google Patents

フリップチップの実装構造

Info

Publication number
JPH10340928A
JPH10340928A JP9151202A JP15120297A JPH10340928A JP H10340928 A JPH10340928 A JP H10340928A JP 9151202 A JP9151202 A JP 9151202A JP 15120297 A JP15120297 A JP 15120297A JP H10340928 A JPH10340928 A JP H10340928A
Authority
JP
Japan
Prior art keywords
flip chip
warpage
height
warp
ceramic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9151202A
Other languages
English (en)
Other versions
JP3564946B2 (ja
Inventor
Tetsuo Nakano
撤男 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP15120297A priority Critical patent/JP3564946B2/ja
Publication of JPH10340928A publication Critical patent/JPH10340928A/ja
Application granted granted Critical
Publication of JP3564946B2 publication Critical patent/JP3564946B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 セラミック多層基板のフリップチップ実装部
に発生する反りを利用して、補強用樹脂の注入口間隔を
確保する。 【解決手段】 バンプ電極５、はんだバンプ６を有する
フリップチップ４を、導体ランド２が形成されたセラミ
ック多層基板１にマウントする。ここで、セラミック多
層基板１には、高さ約４０μｍの反り１ａが形成されて
いる。そして、リフロー処理を行ったとき、はんだ３、
６の溶融によって、フリップチップ４がセラミック多層
基板１側に下がり、フリップチップ４の下面と反り１ａ
の上部とが当接する。このことによって、フリップチッ
プ４とセラミック多層基板１間の注入口間隔ｈが、反り
１ａによって規定される。この後、フリップチップ４と
セラミック多層基板１の間に、ガラスフィラー入りの補
強用樹脂８を注入し、フリップチップの実装構造を得
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップが
セラミック多層基板上に実装されたフリップチップの実
装構造に関する。
【０００２】
【従来の技術】従来、フリップチップをはんだバンプを
用いて基板上に実装し、その後、フリップチップと基板
間に、はんだの熱疲労寿命を確保するため、補強用樹脂
を注入するものが提案されている（特開平８−８３００
号公報参照）。このようなフリップチップの実装工程の
一例を図２に示す。まず、図２（ａ）に示すように、セ
ラミック多層基板１上の導体ランド２に、はんだペース
ト３を印刷する。次に、図２（ｂ）に示すように、バン
プ電極５およびはんだバンプ６を有するフリップチップ
４をセラミック多層基板１上にマウントする。この後、
図２（ｃ）に示すように、リフロー処理を行ってはんだ
を溶融させ、導体ランド２とバンプ電極５とをはんだ７
にて接続固定する。そして、洗浄を行った後、図２
（ｄ）に示すように、フリップチップ４の側面１辺より
ディスペンサを用いて補強用樹脂８を注入し、この後、
補強用樹脂８を加熱硬化させる。
【０００３】このようなフリップチップの実装構造にお
いて、補強用樹脂８の注入を良好に行うためには、セラ
ミック多層基板１とフリップチップ４の間の注入口間隔
を所定値以上に確保する必要がある。従来、基板とフリ
ップチップ間の間隔を所定値以上に確保する場合、フリ
ップチップと基板間に間隔規定物を設けるもの（特開平
４−８４４４８号公報、特開平４−６２９４５号公報参
照）、フリップチップ実装時に外部からの力でフリップ
チップを押し上げてバンプを形成するもの（特開昭６２
−１３９３８６号公報参照）、はんだバンプを高融点は
んだと低融点はんだにて構成するもの（特開昭５９−５
８８４３号公報参照）、あるいはフリップチップのバン
プ電極の高さを高くするもの（特開平７−２１１７２２
号公報参照）がある。
【０００４】
【発明が解決しようとする課題】しかしながら、フリッ
プチップと基板間に間隔規定物を設けるものは、間隔規
定物を余分に必要とするとともに補強用樹脂との接合性
に問題が生じる可能性があり、フリップチップ実装時に
外部からの力でフリップチップを押し上げてバンプを形
成するものは、そのための工程の追加および治具が必要
になり、はんだバンプを高融点はんだと低融点はんだに
て構成したり、フリップチップのバンプ電極の高さにす
るものは、はんだ材料、電極構成に特別の細工が必要と
なる。
【０００５】本発明は上記問題に鑑みたもので、上記し
た従来のものとは異なる新規な構造にて、注入口間隔を
確保することを目的とする。
【０００６】
【課題を解決するための手段】本発明者は、フリップチ
ップのバンプ電極の微細化、バンプ電極数の増加を図る
ため、バンプ電極のピッチ（バンプピッチ）が３００μ
ｍでチップサイズが１０ｍｍ□（１０ｍｍ×１０ｍｍ）
のフリップチップをセラミック多層基板に実装すること
を試みたところ、フリップチップを実装する領域（以
下、フリップチップ実装部という）に局部的な反りが発
生することを見い出した。
【０００７】本発明者は、この局所的な反りについて検
討を行った。セラミック多層基板を形成する場合、図３
（ａ）に示すように、グリーンシート１０に、導体を充
填したスルーホール１１を形成するとともに引出し配線
１２を形成し、各グリーンシート１０を積層した後、焼
成を行うが、焼成初期の段階では、図３（ｂ）に示すよ
うに、２層目の引出し配線１２が図中の矢印のように収
縮しはじめ、引出し配線１２のない部分のグリーンシー
ト１０が押し出され反りが発生する。また、焼成の最終
段階では、図３（ｃ）に示すように、グリーンシート１
０が収縮しはじめるが、このときには引出し配線１２は
すでに固くなりはじめているので、フリップチップ実装
部には図に示すような大きな凸状のドーム型の反り１ａ
が発生する。
【０００８】このような反り１ａが形成された場合、補
強用樹脂がフリップチップの中央部に入りにくくなるた
め、何らかの方法で注入口間隔を大きくする必要があ
る。本発明者は、さらに、反り１ａについて鋭意検討を
した結果、２層目の引出し配線１２の配線密度を調節す
ることにより、反り１ａの高さを調節できることを見い
出した。すなわち、図４に示すように、導体ランド２を
フリップチップ実装部１３の外周に形成し、その引き出
し配線１２を、それぞれの導体ランド２から外方に形成
した場合、導体ランド２で囲まれた領域の内側には、引
き出し配線１２が形成されていないため、セラミック多
層基板１の焼成時に、フリップチップ実装部１３におい
て大きな収縮が生じ、反り１ａの高さを大きくすること
ができる。なお、導体ランド２としては、上述したフリ
ップチップの場合、フリップチップ実装部１３の外周に
１００程度形成することができる。
【０００９】図５に、上述した場合のフリップチップ実
装部１３の反り１ａを、３次元レーザ変位計を用いて測
定した結果を示す。フリップチップ実装部１３の中央部
で４０μｍ程度の反りが発生していることが分かる。な
お、反り１ａを大きくするためには、２層目の引出し配
線１２のみならず、３層目以下の引出し配線においても
導体ランド２で囲まれた領域の内側に形成しないように
するのが好ましい。
【００１０】本発明者は、上述した検討を基に、補強用
樹脂の注入に妨げとなっていた反り１ａを、逆に、注入
口間隔を規定する間隔規定物として利用することを着想
し、本発明を想到するに至った。すなわち、本発明の特
徴とするところは、請求項１に記載したように、セラミ
ック多層基板（１）におけるフリップチップ実装部（１
３）に形成される反り（１ａ）を、補強用樹脂（８）の
注入口の間隔を規定する高さにしたことを特徴としてい
る。
【００１１】従って、従来のもののように余分な間隔規
定物を設けることなく、所望の注入口間隔を確保して、
補強用樹脂を良好に注入することができる。この場合、
請求項２に記載したように、反り（１ａ）は、フリップ
チップ（４）の下面と当接する高さになっているのが好
ましい。また、具体的には、請求項３に記載したよう
に、バンプ電極（５）のピッチが３００μｍ以下の場合
に、反り（１ａ）を４０μｍ以上の高さにすれば、補強
用樹脂の注入を良好に行うことができる。
【００１２】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１に、フリップチップ実装部１３
において、フリップチップ４をセラミック多層基板１に
マウントし、リフロー処理を行った後、補強用樹脂８を
注入する工程を示す。
【００１３】図１（ａ）の工程においては、フリップチ
ップ４をセラミック多層基板１にマウントする。セラミ
ック多層基板１には、図３、図４で示したように、導体
が充填されたスルーホール１１および引出し配線１２に
より内部配線が形成されており、セラミック多層基板１
上には導体ランド２が形成されている。フリップチップ
４は、１０ｍｍ□サイズのもので、その下面外周部には
３００μｍのピッチで等間隔に複数のバンプ電極５が形
成されている。また、バンプ電極５には、はんだバンプ
６が形成されている。
【００１４】また、セラミック多層基板１には、高さ約
４０μｍの反り１ａが形成されている。ここで、バンプ
電極５、はんだバンプ６、導体ランド２、はんだペース
ト３のそれぞれの厚さの合計は、４０μｍより大きく設
定されており、このため、フリップチップ４をセラミッ
ク多層基板１にマウントしたとき、フリップチップ４と
反り１ａの間には、図に示すように隙間が生じている。
【００１５】次に、図１（ｂ）の工程において、リフロ
ー処理を行う。このリフロー処理によって、はんだ３、
６を溶融・硬化させ、バンプ電極５と導体ランド２と
を、はんだ７により接続固定する。この場合、はんだ
３、６の溶融によって、フリップチップ４がセラミック
多層基板１側に下がり、フリップチップ４の下面と反り
１ａの上部とが当接する。従って、フリップチップ４と
セラミック多層基板１間の注入口間隔ｈが、反り１ａの
高さである約４０μｍになる。
【００１６】そして、洗浄を行った後、図１（ｃ）に示
すように、フリップチップ４とセラミック多層基板１の
間に、ガラスフィラー入りの補強用樹脂８を注入する。
この場合、注入口間隔ｈが約４０μｍ以上であれば、補
強用樹脂８を良好に注入できることが確認できているの
で、反り１ａにより注入口間隔ｈを約４０μｍに規定す
ることによって、従来のもののように余分な間隔規定物
を設けることなく、所望の注入口間隔ｈを確保して、補
強用樹脂８を良好に注入することができる。
【００１７】このようにして、補強用樹脂８が注入され
たフリップチップの実装構造が得られる。なお、上述し
た実施形態において、反り１ａの高さは、バンプ電極５
と導体ランド２の高さの和より大きければ、注入口間隔
ｈを所望の値に確保することができる。この場合、反り
１ａは、フリップチップ４の下面と反り１ａの上部とが
当接する高さになるのが好ましいが、反り１ａによって
注入口間隔ｈを規定することができれば、必ずしもフリ
ップチップ４の下面と反り１ａの上部とが当接していな
くてもよい。
【００１８】また、フリップチップ４において、バンプ
ピッチが小さくなるほどバンプ電極５が微細化し注入口
間隔ｈが小さくなるので、バンプピッチが３００μｍよ
り小さい場合でも、注入口間隔ｈが４０μｍより大きく
なるように、反り１ａの高さを設定すれば、補強用樹脂
８を良好に注入することができる。また、バンプ電極５
と導体ランド２を電気的に接続固定する場合、はんだバ
ンプ６、はんだペースト３を用いて行うものを示した
が、それ以外の接続材料を用いて行うようにしてもよ
い。例えば、はんだバンプ６、はんだペースト３に代わ
りに導電性接着剤として銀ペーストを用いることができ
る。
【図面の簡単な説明】
【図１】本発明の一実施形態における、フリップチップ
実装部の実装工程を示す図である。
【図２】フリップチップの全体の実装工程を示す図であ
る。
【図３】セラミック積層基板１の焼成時に局部的な反り
が発生することを説明するための図である。
【図４】導体ランド２と引き出し配線１２の平面的な形
成状態を示す図である。
【図５】３次元レーザ変位計を用いてフリップチップ実
装部における反りの状態を測定した結果を示す図であ
る。
【符号の説明】
１…セラミック多層基板、１ａ…反り、２…導体ラン
ド、４…フリップチップ、５…バンプ電極、７…はん
だ、８…補強用樹脂、１３…フリップチップ実装部。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 フリップチップ（４）に形成された複数
    のバンプ電極（５）とセラミック多層基板（１）上に形
    成された複数の導体ランド（２）とをそれぞれ電気的な
    接続部（７）により固定し、前記フリップチップ（４）
    と前記セラミック多層基板（１）の間に補強用樹脂
    （８）を注入してなるフリップチップの実装構造におい
    て、 前記セラミック多層基板（１）上で前記フリップチップ
    （４）が実装される領域（１３）に、反り（１ａ）が形
    成されており、この反り（１ａ）は、前記補強用樹脂
    （８）の注入口の間隔を規定する高さになっていること
    を特徴とするフリップチップの実装構造。
  2. 【請求項２】 前記反り（１ａ）は、前記フリップチッ
    プ（４）の下面と当接する高さになっていることを特徴
    とする請求項１に記載のフリップチップの実装構造。
  3. 【請求項３】 前記バンプ電極（５）のピッチは３００
    μｍ以下であって、前記反り（１ａ）は、４０μｍ以上
    の高さになっていることを特徴とする請求項１又は２に
    記載のフリップチップの実装構造。
JP15120297A 1997-06-09 1997-06-09 フリップチップの実装構造 Expired - Fee Related JP3564946B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15120297A JP3564946B2 (ja) 1997-06-09 1997-06-09 フリップチップの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15120297A JP3564946B2 (ja) 1997-06-09 1997-06-09 フリップチップの実装構造

Publications (2)

Publication Number Publication Date
JPH10340928A true JPH10340928A (ja) 1998-12-22
JP3564946B2 JP3564946B2 (ja) 2004-09-15

Family

ID=15513481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15120297A Expired - Fee Related JP3564946B2 (ja) 1997-06-09 1997-06-09 フリップチップの実装構造

Country Status (1)

Country Link
JP (1) JP3564946B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091619B2 (en) 2003-03-24 2006-08-15 Seiko Epson Corporation Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
KR100636364B1 (ko) 2005-04-15 2006-10-19 한국과학기술원 플립칩 패키지의 솔더패드 접합방법
US7230329B2 (en) 2003-02-07 2007-06-12 Seiko Epson Corporation Semiconductor device, electronic device, electronic equipment, method of manufacturing semiconductor device, and method of manufacturing electronic device
US7256072B2 (en) 2003-03-25 2007-08-14 Seiko Epson Corporation Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
JP2008021902A (ja) * 2006-07-14 2008-01-31 Denso Corp 半導体装置およびその製造方法
CN112530880A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体装置及半导体装置的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230329B2 (en) 2003-02-07 2007-06-12 Seiko Epson Corporation Semiconductor device, electronic device, electronic equipment, method of manufacturing semiconductor device, and method of manufacturing electronic device
US7091619B2 (en) 2003-03-24 2006-08-15 Seiko Epson Corporation Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
US7256072B2 (en) 2003-03-25 2007-08-14 Seiko Epson Corporation Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
KR100636364B1 (ko) 2005-04-15 2006-10-19 한국과학기술원 플립칩 패키지의 솔더패드 접합방법
JP2008021902A (ja) * 2006-07-14 2008-01-31 Denso Corp 半導体装置およびその製造方法
CN112530880A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体装置及半导体装置的制造方法
US11894358B2 (en) 2019-09-17 2024-02-06 Kioxia Corporation Semiconductor device and manufacturing method thereof
CN112530880B (zh) * 2019-09-17 2024-02-09 铠侠股份有限公司 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JP3564946B2 (ja) 2004-09-15

Similar Documents

Publication Publication Date Title
US6469393B2 (en) Semiconductor package and mount board
JP2790122B2 (ja) 積層回路基板
JP3863213B2 (ja) 半導体装置
US9406532B2 (en) Interposer having molded low CTE dielectric
US7608929B2 (en) Electrical connector structure of circuit board and method for fabricating the same
US5936847A (en) Low profile electronic circuit modules
US6969916B2 (en) Substrate having built-in semiconductor apparatus and manufacturing method thereof
JP4024188B2 (ja) 半導体チップ内蔵配線板の製造方法
JP2001339011A (ja) 半導体装置およびその製造方法
JP2003031612A (ja) 半導体パッケージおよびその製造方法
JP3391282B2 (ja) 電子部品の製造方法
JP2606110B2 (ja) 多層基板およびその製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JPH08153830A (ja) 半導体装置およびその製造方法
JP3564946B2 (ja) フリップチップの実装構造
JP2001326250A (ja) フリップチップ型半導体装置及び製造方法
JP2788656B2 (ja) 集積回路用パッケージの製造方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP2005322659A (ja) 配線基板およびその製造方法ならびに半導体装置
JPH10313170A (ja) 配線基板
JPH10289965A (ja) フリップチップの実装構造
JP3325410B2 (ja) 半導体装置の製造方法
JP2000260818A (ja) プリント配線組立体
JP2023063917A (ja) 配線基板及び機能デバイス
JPH02150042A (ja) 混成集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees