JP2755587B2 - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP2755587B2 JP2755587B2 JP63022736A JP2273688A JP2755587B2 JP 2755587 B2 JP2755587 B2 JP 2755587B2 JP 63022736 A JP63022736 A JP 63022736A JP 2273688 A JP2273688 A JP 2273688A JP 2755587 B2 JP2755587 B2 JP 2755587B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- substrate
- circuit
- dielectric constant
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は放熱性に優れた回路基板に関する。
（従来の技術） 高速コンピュータ等に用いる回路では、高速・高集積
LSIを用い、LSIチップ間を短く接続し、チップの発熱を
効率的に放散する必要がある。
LSIを用い、LSIチップ間を短く接続し、チップの発熱を
効率的に放散する必要がある。
そのための構造としては、第２図に示すようなセラミ
ック多層配線基板が代表的なものである。第２図は多層
セラミック基板の断面であるが、アルミナでなるセラミ
ック基板21の内部には必要に応じて配線層22が設けられ
る。セラミック基板21の表面には、絶縁樹脂で形成され
た薄膜微細多層配線層23が設けられている。
ック多層配線基板が代表的なものである。第２図は多層
セラミック基板の断面であるが、アルミナでなるセラミ
ック基板21の内部には必要に応じて配線層22が設けられ
る。セラミック基板21の表面には、絶縁樹脂で形成され
た薄膜微細多層配線層23が設けられている。
この配線層23の表面には、ICチップ24が実装され、そ
の裏面に例えば銅−タングステン合金でなる放熱体25が
ICチップに生ずる発熱を放散するために接続される。
の裏面に例えば銅−タングステン合金でなる放熱体25が
ICチップに生ずる発熱を放散するために接続される。
（発明が解決しようとする課題） しかしながら、このような構造の回路基板では、放熱
体をICチップの裏面上に設ける構造であるため、ICチッ
プが複数の場合個別に放熱体が必要であり構造が複雑と
なりかつ実装の際、従来の厚膜ハイブリッドIC基板の場
合と異なる特別な構造が必要なため量産性に欠けるとい
う問題点があった。
体をICチップの裏面上に設ける構造であるため、ICチッ
プが複数の場合個別に放熱体が必要であり構造が複雑と
なりかつ実装の際、従来の厚膜ハイブリッドIC基板の場
合と異なる特別な構造が必要なため量産性に欠けるとい
う問題点があった。
本発明は、上記問題点を考慮してなされたものであ
り、構造が簡単でかつ放熱機能が優れる高密度実装可能
な超高速回路用基板を提供することを目的とする。
り、構造が簡単でかつ放熱機能が優れる高密度実装可能
な超高速回路用基板を提供することを目的とする。
［発明の構成］ （課題を解決するための手段および作用） 本発明の回路基板は、窒化アルミニウムセラミックス
でなる基板と、前記基板の表面に形成され、低誘電率樹
脂を絶縁層とする多層回路と、前記基板の前記多層回路
側の表面に直接実装され、前記多層回路と電気的に接続
された半導体チップとを具備することを特徴としてい
る。
でなる基板と、前記基板の表面に形成され、低誘電率樹
脂を絶縁層とする多層回路と、前記基板の前記多層回路
側の表面に直接実装され、前記多層回路と電気的に接続
された半導体チップとを具備することを特徴としてい
る。
本発明を構成する窒化アルミニウムセラミックスは従
来用いられているアルミナの３〜10倍の熱伝導率を有
し、かつ熱膨脹係数がシリコンに近く強度も大きいもの
である。したがって、アルミナでは熱放散が不十分であ
った高密度実装回路の基板として好ましいものであり、
放熱体を基板の裏面（高密度実装回路を形成した面を表
面とする。）に設ける構造で充分な熱放散が可能とな
る。
来用いられているアルミナの３〜10倍の熱伝導率を有
し、かつ熱膨脹係数がシリコンに近く強度も大きいもの
である。したがって、アルミナでは熱放散が不十分であ
った高密度実装回路の基板として好ましいものであり、
放熱体を基板の裏面（高密度実装回路を形成した面を表
面とする。）に設ける構造で充分な熱放散が可能とな
る。
また、窒化アルミニウムセラミックスの表面に形成す
る高密度実装回路では、信号の遅延時間を小さくするた
めに低誘電率樹脂を用いることが好ましく、例えばポリ
イミド樹脂が適用できる。ポリイミド樹脂の誘電率はア
ルミナおよび窒化アルミニウムセラミックスの８〜９に
対し３〜3.5と低いため信号の遅延時間を小さくするこ
とができるとともに、抵抗値の低いCuを導体に使用でき
るため配線を微細化しても低い抵抗値を維持できる。こ
のように、本発明の回路基板においては誘電率が3.5以
下の低誘電率樹脂が好適である。また、適当な厚さの絶
縁膜を容易に得ることができるため配線容量を小さくで
きる。ポリイミド樹脂のなかでも感光基をもつポリアミ
ドによるポリイミド樹脂は、多層回路のスルーホール形
成が容易であり好ましい。
る高密度実装回路では、信号の遅延時間を小さくするた
めに低誘電率樹脂を用いることが好ましく、例えばポリ
イミド樹脂が適用できる。ポリイミド樹脂の誘電率はア
ルミナおよび窒化アルミニウムセラミックスの８〜９に
対し３〜3.5と低いため信号の遅延時間を小さくするこ
とができるとともに、抵抗値の低いCuを導体に使用でき
るため配線を微細化しても低い抵抗値を維持できる。こ
のように、本発明の回路基板においては誘電率が3.5以
下の低誘電率樹脂が好適である。また、適当な厚さの絶
縁膜を容易に得ることができるため配線容量を小さくで
きる。ポリイミド樹脂のなかでも感光基をもつポリアミ
ドによるポリイミド樹脂は、多層回路のスルーホール形
成が容易であり好ましい。
ポリイミド樹脂を絶縁層とする高密度実装回路は、例
えば次のようにして得られる。
えば次のようにして得られる。
まずセラミック基板の表面に蒸着またはスパッタリン
グにより電源や接地に用いる配線を形成する。次いで、
感光基をもつポリアミドを塗布し、マスク露光、現像に
よりスルーホール、キャビティ部等を形成しベーキング
を行い膜厚20μｍ以下の絶縁層を形成する。次に、蒸
着、スパッタリングなどの方法でフォトリソグラフィ技
術を用いることにより薄膜のCu配線層を形成する。配線
幅は10〜50μｍ、膜厚は５〜10μｍである。更に配線層
上に再び感光性ポリアミド脂を塗布し前述の工程により
絶縁層を形成する。このような工程を必要回数繰返し、
多層配線基板を形成する。
グにより電源や接地に用いる配線を形成する。次いで、
感光基をもつポリアミドを塗布し、マスク露光、現像に
よりスルーホール、キャビティ部等を形成しベーキング
を行い膜厚20μｍ以下の絶縁層を形成する。次に、蒸
着、スパッタリングなどの方法でフォトリソグラフィ技
術を用いることにより薄膜のCu配線層を形成する。配線
幅は10〜50μｍ、膜厚は５〜10μｍである。更に配線層
上に再び感光性ポリアミド脂を塗布し前述の工程により
絶縁層を形成する。このような工程を必要回数繰返し、
多層配線基板を形成する。
（実施例） 第１図に本発明の実施例を示す。焼結助剤としてY2O3
を３重量％添加してなる窒化アルミニウム基板１を用意
し、表面を鏡面研磨した後、蒸着またはスパッタリング
により表面に導電層を形成する。次いで、フォトレジス
トを塗布し、所定の配線パターンにマスク露光し、現
像、エッチングにより電源配線等２を形成する。その後
電源配線等２の上に感光性ポリアミド（加熱によってポ
リイミドになるもの）をスピンナーにより塗布し、マス
ク露光、現像を施してスルーホール、キャビティ部を形
成し加熱処理して４μｍ程度の絶縁層３を得る。次に蒸
着、スパッタリングまたは無電解めっきにより薄膜のCu
配線層４を形成し、フォトレジストーエッチングプロセ
スによりパターニングを行なう。以上の工程を３回繰返
すことにより第１図に示すような３層のポリイミド多層
配線を得た。ポリイミド絶縁層３の最上面の電極部５
は、LSI等の超高速素子６と、ボンディングワイヤ７に
より接続される。また、窒化アルミニウム基板表面に設
けた電源配線２は、スルーホール11を介して入出力端子
８に接続される。窒化アルミニウム基板の裏面には、Cu
−Ｗ合金でなく放熱体が９が、熱伝導性接着材により接
続されている。また、内部回路等は、金属キャップ10で
カバーし、湿気等による劣化を防止する。
を３重量％添加してなる窒化アルミニウム基板１を用意
し、表面を鏡面研磨した後、蒸着またはスパッタリング
により表面に導電層を形成する。次いで、フォトレジス
トを塗布し、所定の配線パターンにマスク露光し、現
像、エッチングにより電源配線等２を形成する。その後
電源配線等２の上に感光性ポリアミド（加熱によってポ
リイミドになるもの）をスピンナーにより塗布し、マス
ク露光、現像を施してスルーホール、キャビティ部を形
成し加熱処理して４μｍ程度の絶縁層３を得る。次に蒸
着、スパッタリングまたは無電解めっきにより薄膜のCu
配線層４を形成し、フォトレジストーエッチングプロセ
スによりパターニングを行なう。以上の工程を３回繰返
すことにより第１図に示すような３層のポリイミド多層
配線を得た。ポリイミド絶縁層３の最上面の電極部５
は、LSI等の超高速素子６と、ボンディングワイヤ７に
より接続される。また、窒化アルミニウム基板表面に設
けた電源配線２は、スルーホール11を介して入出力端子
８に接続される。窒化アルミニウム基板の裏面には、Cu
−Ｗ合金でなく放熱体が９が、熱伝導性接着材により接
続されている。また、内部回路等は、金属キャップ10で
カバーし、湿気等による劣化を防止する。
このように構成した回路基板によれば、熱伝導率が大
きく電気特性に優れた窒化アルミニウムセラミックス基
板と、誘電率が小さく絶縁性樹脂とで構成されているの
で、回路の高速性と放熱性を両立させとることができ
る。
きく電気特性に優れた窒化アルミニウムセラミックス基
板と、誘電率が小さく絶縁性樹脂とで構成されているの
で、回路の高速性と放熱性を両立させとることができ
る。
［発明の効果］ 以上説明したように、本発明によれば、従来の厚膜ハ
イブリッド基板と同等の簡単な構造で、かつ放熱機能に
優れ、超高速素子を含む高密度実装が可能な回路基板を
得ることができる。さらにAlNは熱膨脹率がSiチップの
それと近い値をもっているため従来のアルミナ基板に比
べ大型のSiチップが搭載可能であるなど従来のアルミナ
基板の放熱性および大型チップ搭載の可能性などを改善
するものである。
イブリッド基板と同等の簡単な構造で、かつ放熱機能に
優れ、超高速素子を含む高密度実装が可能な回路基板を
得ることができる。さらにAlNは熱膨脹率がSiチップの
それと近い値をもっているため従来のアルミナ基板に比
べ大型のSiチップが搭載可能であるなど従来のアルミナ
基板の放熱性および大型チップ搭載の可能性などを改善
するものである。
第１図は本発明の回路基板の一実施例を示す部分断面
図、第２図は従来のセラミック多層配線基板の構造を示
す部分断面図である。 １……窒化アルミニウム基板 ３……絶縁層 ４……Cu配線層 ６……超高速素子 ８……入出力端子 ９……放熱体
図、第２図は従来のセラミック多層配線基板の構造を示
す部分断面図である。 １……窒化アルミニウム基板 ３……絶縁層 ４……Cu配線層 ６……超高速素子 ８……入出力端子 ９……放熱体
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−207691（ＪＰ，Ａ) 特開 昭62−219693（ＪＰ，Ａ) 特開 昭62−224951（ＪＰ，Ａ)
Claims (3)
- 【請求項１】窒化アルミニウムセラミックスでなる基板
と、前記基板の表面に形成され、低誘電率樹脂を絶縁層
とする多層回路と、前記基板の前記多層回路側の表面に
直接実装され、前記多層回路と電気的に接続された半導
体チップとを具備することを特徴とする回路基板。 - 【請求項２】前記低誘電率樹脂の誘電率が3.5以下であ
ることを特徴とする、請求項１記載の回路基板。 - 【請求項３】前記低誘電率樹脂はポリイミド樹脂である
ことを特徴とする、請求項１記載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022736A JP2755587B2 (ja) | 1988-02-04 | 1988-02-04 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022736A JP2755587B2 (ja) | 1988-02-04 | 1988-02-04 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01199460A JPH01199460A (ja) | 1989-08-10 |
| JP2755587B2 true JP2755587B2 (ja) | 1998-05-20 |
Family
ID=12091015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63022736A Expired - Fee Related JP2755587B2 (ja) | 1988-02-04 | 1988-02-04 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755587B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0346061A3 (en) * | 1988-06-08 | 1991-04-03 | Fujitsu Limited | Integrated circuit device having an improved package structure |
| DE4115316A1 (de) * | 1990-09-07 | 1992-03-12 | Telefunken Systemtechnik | Duennfilm-mehrlagenschaltung und verfahren zur herstellung von duennfilm-mehrlagenschaltungen |
| JPH08111587A (ja) * | 1994-10-11 | 1996-04-30 | Fujitsu Ltd | 配線板構造及びその製造方法並びに半導体装置 |
| JP3022738B2 (ja) * | 1994-11-07 | 2000-03-21 | 日本電気株式会社 | マルチチップモジュール |
| JP3603354B2 (ja) * | 1994-11-21 | 2004-12-22 | 株式会社デンソー | 混成集積回路装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207691A (ja) * | 1983-05-11 | 1984-11-24 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| JPS62219693A (ja) * | 1986-03-20 | 1987-09-26 | 富士通株式会社 | 薄膜多層セラミツク回路基板 |
-
1988
- 1988-02-04 JP JP63022736A patent/JP2755587B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01199460A (ja) | 1989-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274270A (en) | Multichip module having SiO2 insulating layer | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP2664408B2 (ja) | 混成集積回路の製造方法 | |
| JP3322432B2 (ja) | 多層配線基板 | |
| JP2755587B2 (ja) | 回路基板 | |
| JP2538922B2 (ja) | 半導体装置 | |
| TW544773B (en) | Circuit board, method for manufacturing same, and high-output module | |
| JP3158073B2 (ja) | 電子素子のパッケージ方法および電子素子パッケージ | |
| JPS6164187A (ja) | 電子回路装置の製造方法 | |
| JP3410651B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63271944A (ja) | 半導体装置 | |
| JPS6116415A (ja) | 配線体 | |
| JP2903013B2 (ja) | 金属基板を含む回路パッケージ及び実装方法 | |
| JPH11354667A (ja) | 電子部品およびその実装方法 | |
| JPH0832244A (ja) | 多層配線基板 | |
| JP3509879B2 (ja) | 半導体ウエファー上に金属化層を形成する方法 | |
| JP3374138B2 (ja) | 集積回路をシリコン回路ボードに接続する方法。 | |
| JP2684757B2 (ja) | 半導体装置パッケージ | |
| JPH0810738B2 (ja) | 半導体装置及びその製造方法 | |
| JP2677087B2 (ja) | 半導体集積回路 | |
| JPS60134497A (ja) | 配線基板およびその製造方法 | |
| JPS6135703B2 (ja) | ||
| JP2656120B2 (ja) | 集積回路用パッケージの製造方法 | |
| JPS5823754B2 (ja) | 半導体集積回路用配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |