JP3410651B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3410651B2
JP3410651B2 JP02531698A JP2531698A JP3410651B2 JP 3410651 B2 JP3410651 B2 JP 3410651B2 JP 02531698 A JP02531698 A JP 02531698A JP 2531698 A JP2531698 A JP 2531698A JP 3410651 B2 JP3410651 B2 JP 3410651B2
Authority
JP
Japan
Prior art keywords
forming
layer
semiconductor device
metal
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02531698A
Other languages
English (en)
Other versions
JPH11224924A (ja
Inventor
隆一 佐原
嘉文 中村
望 下石坂
隆博 隈川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP02531698A priority Critical patent/JP3410651B2/ja
Publication of JPH11224924A publication Critical patent/JPH11224924A/ja
Application granted granted Critical
Publication of JP3410651B2 publication Critical patent/JP3410651B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、トランジスタ等の
素子を有する半導体装置であって、特に放熱性に優れた
半導体装置に関するものである。
【0002】
【従来の技術】近年、電子機器の小型化、高機能化に伴
い、半導体装置に対して小型化、高密度化、及び高速化
が要求されるようになってきたので、半導体装置の発熱
量が大きくなる傾向にある。したがって、素子を保護す
る目的で、発生した熱を外部に逃がす必要があるので、
半導体チップの裏面に放熱フィンを設けたり熱伝導性の
よい樹脂を塗布したりする等の対策を行ってきた。
【0003】以下、放熱フィンを用いた従来の半導体装
置について、図4を参照しながら説明する。図4は、従
来の半導体装置を示す断面図である。図4において、1
00は半導体素子を内蔵する半導体チップ、101は電
極、102は絶縁性樹脂層、103は金属配線、104
は樹脂膜、105は放熱フィンである。すなわち、図4
に示すように、従来の半導体装置は、半導体チップ10
0の裏面に熱伝導性のよい樹脂膜104を介して放熱フ
ィン105を設けることにより、発生した熱を放熱フィ
ン105から効率よく逃がすことができる構造を有して
いる。
【0004】従来の半導体装置の製造方法について、図
4を参照しながら説明する。まず、半導体チップ100
の表面に、電極101をそれぞれ開口して絶縁性樹脂層
102を形成する。次に、半導体基板の表面の全面に、
スパッタによってCrとCuとからなる金属膜を順次形
成し、該形成された金属膜の上にメッキレジストを塗布
した後に、順次露光と現像とを行って所望のレジストパ
ターンを形成する。次に、電解Auメッキを行った後に
メッキレジストを溶融除去し、更にCrとCuとのみか
らなる層を選択的にエッチングすることによって、半導
体チップ100の表面において金属配線103を形成す
る。更に、半導体チップ100の裏面に対して、樹脂膜
104等を用いて放熱フィン105を接着する。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置によれば、半導体基板を分割して得られ
た個別の半導体チップ100に対して高価な放熱フィン
105をそれぞれ接着する必要があるので、コストが上
昇し、かつ量産性が悪いという問題があった。
【0006】本発明は、上記従来の問題に鑑み、放熱フ
ィンを設けることなく、安価であって放熱性と量産性と
に優れた半導体装置及びその製造方法を提供することを
目的とする。
【0007】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、請求項1〜6に記載された半導体装
置に関する手段と、請求項7〜12に記載された半導体
装置の製造方法に関する手段とを講じている。
【0008】本発明の第1の半導体装置は、請求項1に
記載されているように、第1の面及び第2の面を有する
半導体チップと、第1の面上に形成され少なくとも1種
類の金属からなる配線パターンと、第2の面上に形成さ
れ配線パターンを構成する少なくとも1種類の金属を含
む放熱層とを備えている。
【0009】これにより、半導体装置において、接着さ
れた放熱フィンを必要とせず、配線パターンと同時に第
2の面上に形成された放熱層を介して熱が放出されるの
で、材料コストと製造工数とが削減され、かつ放熱性が
改善される。
【0010】本発明の第2の半導体装置は、請求項2に
記載されているように、第1の面及び第2の面を有する
半導体チップと、第1の面上に形成され少なくとも1種
類の金属からなる配線パターンと、第2の面上に形成さ
れ凹凸を有する絶縁性樹脂層と、凹凸を有する絶縁性樹
脂層の上に形成され配線パターンを構成する少なくとも
1種類の金属を含む放熱層とを備えている。
【0011】これにより、半導体装置において、接着さ
れた放熱フィンを必要とせず、絶縁性樹脂層の凹凸上に
配線パターンと同時に形成された放熱層を介して熱が放
出されるので、材料コストと製造工数とが削減され、か
つ、大きな表面積を有する放熱層によっていっそう放熱
性が改善された半導体装置が得られる。
【0012】請求項3に記載されているように、請求項
1又は2記載の半導体装置において、第1の面上に形成
された絶縁性樹脂層を更に備え、配線パターンの少なく
とも一部は絶縁性樹脂層の上に形成されたこととしても
よい。
【0013】これにより、絶縁性樹脂層上において安定
して形成された配線パターンを有する半導体装置が得ら
れる。
【0014】請求項4に記載されているように、請求項
1〜3のいずれか1つに記載の半導体装置において、放
熱層は少なくともCuからなる層を備えていることが好
ましい。
【0015】これにより、良好な熱伝導性を有するCu
からなる放熱層が、半導体装置の熱を効率的に放出する
ので、放熱性のよい半導体装置が得られる。
【0016】本発明の第3の半導体装置は、請求項5に
記載されているように、配線パターンを持つ第1の面及
び凹凸を持つ第2の面を有する半導体チップと、第1の
面上に形成され少なくとも1種類の金属からなる配線パ
ターンと、凹凸を持つ第2の面上に形成され配線パター
ンを構成する少なくとも1種類の金属を含む放熱層とを
備えている。
【0017】これにより、半導体装置において、接着さ
れた放熱フィンを必要とせず、第2の面の凹凸上に配線
パターンと同時に形成された放熱層を介して熱が放出さ
れるので、材料コストと製造工数とが削減され、かつ、
第2の面上に直接形成され大きな表面積を有する放熱層
によって更にいっそう放熱性が改善された半導体装置が
得られる。
【0018】本発明の第4の半導体装置は、請求項6に
記載されているように、第1の面及び第2の面を有し、
該第1の面上に複数個のチップ領域を有するウェハ状の
半導体装置であって、各チップ領域に形成され少なくと
も1種類の金属からなる配線パターンと、第2の面のう
ち各チップ領域に対向する領域に形成され配線パターン
を構成する少なくとも1種類の金属を含む放熱層とを備
えている。
【0019】これにより、チップに分割される前のウェ
ハ状の半導体装置において、個々のチップが有する第2
の面に配線パターンと同時に放熱層が形成されるので、
半導体装置の製造工数を大幅に削減できる。
【0020】本発明の第1の半導体装置の製造方法は、
請求項7に記載されているように、第1の面及び第2の
面を有する半導体装置の製造方法であって、第1の面上
に第1の金属層を形成する工程と、第1の金属層をパタ
ーニングして配線パターンを形成する工程と、第1の金
属層を形成する工程の少なくとも一部と同時に第2の面
上に放熱層となる第2の金属層を形成する工程とを備え
ている。
【0021】この方法によれば、第1の金属層と同時に
第2の面上に放熱層を形成するので、放熱性が改善され
た半導体装置を、製造工数を削減して製造できる。
【0022】本発明の第2の半導体装置の製造方法は、
請求項8に記載されているように、第1の面及び第2の
面を有する半導体装置の製造方法であって、第1の面上
に第1の金属層を形成する工程と、第1の金属層をパタ
ーニングして配線パターンを形成する工程と、第2の面
上に絶縁性樹脂層を形成する工程と、絶縁性樹脂層の表
面に凹凸を形成する工程と、第1の金属層を形成する工
程の少なくとも一部と同時に凹凸が形成された絶縁性樹
脂層の上に放熱層となる第2の金属層を形成する工程と
を備えている。
【0023】この方法によれば、第1の金属層と同時に
絶縁性樹脂層の凹凸の上に放熱層を形成するので、放熱
性がいっそう改善された半導体装置を、製造工数を削減
して製造できる。
【0024】本発明の第3の半導体装置の製造方法は、
請求項9に記載されているように、第1の面及び第2の
面を有する半導体装置の製造方法であって、第2の面に
凹凸を形成する工程と、第1の面上に第1の金属層を形
成する工程と、第1の金属層をパターニングして配線パ
ターンを形成する工程と、第1の金属層を形成する工程
の少なくとも一部と同時に凹凸が形成された第2の面上
に放熱層となる第2の金属層を形成する工程とを備えて
いる。
【0025】この方法によれば、第1の金属層と同時に
第2の面の凹凸の上に放熱層を形成するので、放熱性が
更にいっそう改善された半導体装置を、製造工数を削減
して製造できる。
【0026】本発明の第4の半導体装置の製造方法は、
請求項10に記載されているように、第1の面及び第2
の面を有し、該第1の面上に複数個のチップ領域を有す
るウェハ状の半導体装置の製造方法であって、各チップ
領域の上に第1の金属層を形成する工程と、第1の金属
層をパターニングして配線パターンを形成する工程と、
第1の金属層を形成する工程の少なくとも一部と同時に
第2の面のうち各チップ領域に対向する領域の上に放熱
層となる第2の金属層を形成する工程とを備えている。
【0027】この方法によれば、各チップが完成した後
に別途放熱フィンを接着する工程に代えて、ウェハ状の
半導体装置が有する各チップに対して、配線パターン形
成と同時に第2の面上に放熱層を形成する。したがっ
て、放熱性が改善された半導体装置を、製造工数を大幅
に削減して製造できる。
【0028】本発明の第5の半導体装置の製造方法は、
請求項11に記載されているように、第1の面及び第2
の面を有し、該第1の面上に複数個のチップ領域を有す
るウェハ状の半導体装置の製造方法であって、各チップ
領域の上に第1の金属層を形成する工程と、第1の金属
層をパターニングして配線パターンを形成する工程と、
第2の面のうち各チップ領域に対向する領域の上に絶縁
性樹脂層を形成する工程と、絶縁性樹脂層の表面に凹凸
を形成する工程と、第1の金属層を形成する工程の少な
くとも一部と同時に凹凸が形成された絶縁性樹脂層の上
に放熱層となる第2の金属層を形成する工程とを備えて
いる。
【0029】この方法によれば、各チップが完成した後
に別途放熱フィンを接着する工程に代えて、ウェハ状の
半導体装置が有する各チップに対して、配線パターン形
成と同時に、第2の面上において絶縁性樹脂層の凹凸の
上に放熱層を形成する。したがって、放熱性がいっそう
改善された半導体装置を、製造工数を大幅に削減して製
造できる。
【0030】本発明の第6の半導体装置の製造方法は、
請求項12に記載されているように、第1の面及び第2
の面を有し、該第1の面上に複数個のチップ領域を有す
るウェハ状の半導体装置の製造方法であって、第2の面
に凹凸を形成する工程と、各チップ領域の上に第1の金
属層を形成する工程と、第1の金属層をパターニングし
て配線パターンを形成する工程と、第1の金属層を形成
する工程の少なくとも一部と同時に凹凸が形成された第
2の面のうち各チップ領域に対向する領域の上に放熱層
となる第2の金属層を形成する工程とを備えている。
【0031】この方法によれば、各チップが完成した後
に別途放熱フィンを接着する工程に代えて、ウェハ状の
半導体装置が有する各チップに対して、配線パターン形
成と同時に、第2の面の凹凸の上に放熱層を形成する。
したがって、放熱性が更にいっそう改善された半導体装
置を、製造工数を大幅に削減して製造できる。
【0032】
【発明の実施の形態】(第1の実施形態)本発明の第1
の実施形態に係る半導体装置について、図1を参照しな
がら説明する。図1は、本実施形態に係る半導体装置を
示す断面図である。図1において、半導体チップ10
は、その表面に電極11を有し、かつトランジスタ等を
内蔵する半導体素子である。絶縁性樹脂層20は、半導
体チップ10の表面上において電極11を開口して設け
られ、金属配線30を安定して形成するための絶縁性物
質である。金属配線30は、半導体チップ10の表面と
絶縁性樹脂層20との上にわたって、Cu、Ni、及び
Auからなる層が順次積層されて設けられ、電極11と
外部装置(図示せず)とを電気的に接続するためのパタ
ーンである。金属配線30の一部は、外部装置(図示せ
ず)との間において信号を授受するための外部電極端子
を構成する。放熱層31Aは、半導体チップ10の裏面
に、金属配線30を構成する金属の少なくとも一部と同
じ材料で構成され、半導体チップ10が有するトランジ
スタ等が生成した熱を放出するための放熱手段である。
【0033】以上説明したように、本実施形態の半導体
装置によれば、放熱フィンを接着することなく、半導体
チップ10の裏面に設けられた放熱層31Aが、トラン
ジスタ等が生成した熱を効率的に放出する。したがっ
て、半導体装置の材料コストを削減し、かつ、放熱性を
改善できる。
【0034】また、この場合において、放熱層31Aが
金属配線30の少なくとも一部と同じ材料で構成される
ことにより、金属配線30を形成する工程において放熱
層31Aを同時に形成できる。したがって、半導体装置
の製造工数を削減できる。
【0035】また、放熱フィンを接着することなく、半
導体チップ10に対して金属配線30と放熱層31Aと
を同時に形成できるので、後述のように、ウェハが有す
る複数の半導体チップに対して放熱層31Aを一括して
形成できる。
【0036】以下、図1に示された半導体装置の製造方
法について、図1を参照しながら説明する。
【0037】まず、半導体チップ10の表面上に感光性
と絶縁性とを有する樹脂を塗布して乾燥させた後に、露
光と現像とを順次行うことにより、電極11の部分が開
口した絶縁性樹脂層20を形成する。この場合におい
て、例えば露光で平行光ではなく散乱光を使用して、開
口部における絶縁性樹脂層20の断面形状を、電極11
に対して垂直ではなくテーパー状にして形成する。ま
た、樹脂の硬化収縮を利用することによって、絶縁性樹
脂層20の断面形状をテーパー状にすることもできる。
感光性と絶縁性とを有する樹脂としては、例えば感光性
を有するポリイミド、エポキシ等のような樹脂であれば
よい。
【0038】次に、半導体チップ10の表面と裏面との
全面において、真空蒸着法、スパッタリング法、CVD
法又は無電解メッキ法によって金属薄膜層を形成した後
に、該金属薄膜層に対してパターニングを行う。本実施
形態においては、無電解Cuメッキを用いて金属薄膜層
を形成する。
【0039】半導体チップ10の表面におけるパターニ
ングは、以下のようにして行う。金属薄膜層の上に感光
性レジストを塗布して、露光によって所定のパターン部
以外のレジストを硬化させた後に、該パターン部のレジ
ストを除去する。電解メッキを使用して、前記パターン
部に例えばCuからなる大きい膜厚を有する金属膜を形
成する。そして、大きい膜厚を有する金属膜に対して無
電解Niメッキと無電解Auメッキとを順次行った後
に、レジストを溶融して除去する。その後にエッチング
液に浸漬して、金属薄膜層を溶かし、かつ大きい膜厚を
有する金属膜のみを残すことによって、半導体チップ1
0の表面において電極11に接続された所定の金属配線
30を形成する。
【0040】一方、半導体チップ10の裏面において
は、形成された金属薄膜層からなる放熱層31Aをその
まま全面に用いてもよく、表面の場合と同様に大きい膜
厚を有する金属膜を更に全面に形成してもよい。以上の
工程によって、本実施形態に係る半導体装置を得ること
ができる。
【0041】また、金属配線30と放熱層31Aとの形
成を、以下のようにして行うこともできる。表面と裏面
との全面に金属膜を順次堆積させ、表面においてはその
上にレジストを塗布し、フォトリソグラフィー技術を使
用して所定のパターン部の上にエッチングマスク用レジ
ストを形成し、このレジストをマスクとして金属膜をエ
ッチングすることにより金属配線30を形成する。この
場合の裏面においては、堆積された金属膜をそのまま放
熱層31Aとして使用できる。以上の工程によっても、
本実施形態に係る半導体装置を得ることができる。
【0042】ここまで説明したように、本実施形態によ
れば、半導体チップ10の表面に金属配線30を形成す
る工程の一部において、又は金属配線30を形成する工
程と同一の工程において、半導体チップ10の裏面に放
熱層31Aを形成する。したがって、金属配線30を形
成する工程において半導体チップ10の裏面に放熱層3
1Aを同時に形成でき、かつ放熱フィンを接着する必要
がないので、放熱性及び量産性が良好で材料コストと製
造工数とが削減された半導体装置を実現することができ
る。
【0043】なお、本実施形態においては、絶縁性樹脂
層20を形成するために、感光性と絶縁性とを有する樹
脂を塗布したが、これに限らず、予めフィルム状に形成
された、感光性を有する絶縁材料を使用してもよい。こ
の場合には、フィルム状の絶縁材料を半導体チップ10
の表面上に貼り合わせた後に露光、現像して、半導体チ
ップ10の電極11を露出させる。
【0044】更に、感光性のない絶縁材料も使用でき
る。この場合には、レーザーやプラズマ等の機械的加
工、又はエッチング等の化学的加工によって、半導体チ
ップ10の電極11を露出させる。
【0045】(第2の実施形態)本発明の第2の実施形
態に係る半導体装置について、図2を参照しながら説明
する。図2は、本実施形態に係る半導体装置を示す断面
図である。第1の実施形態と同一の構成要素に対しては
図1における符号と同一の符号を付して、その説明を省
略する。
【0046】図2において、ランド32は、金属配線3
0の一部からなり、半導体チップ10と外部装置(図示
せず)との間で信号を授受するための外部電極端子であ
る。ソルダーレジスト40は、半導体チップ10の表面
において、少なくともランド32の部分を開口し、ラン
ド32以外の金属配線30の部分をすべて覆うように形
成された絶縁性物質である。金属ボール50は、ランド
32上に設けられた突起状電極である。つまり、本実施
形態においては、ランド32上に設けられた金属ボール
50を介して半導体チップ10と外部装置(図示せず)
とが接続され、かつ、金属配線30のランド32以外の
部分はソルダーレジスト40によって覆われている。
【0047】本実施形態によれば、第1の実施形態と同
様に、金属配線30を形成する工程において半導体チッ
プ10の裏面に放熱層31Aを同時に形成でき、かつ放
熱フィンを接着する必要がないので、放熱性及び量産性
が良好で材料コストと製造工数とが削減された半導体装
置を実現することができる。
【0048】更に、金属ボール50によって半導体チッ
プ10と外部装置(図示せず)とをより確実に接続し、
かつ、ソルダーレジスト40によって後工程のハンダ付
等における金属配線30同士の短絡や断線等を防止する
ので、高い信頼性を有する半導体装置を実現することが
できる。
【0049】(第3の実施形態)本発明の第3の実施形
態に係る半導体装置について、図3を参照しながら説明
する。図3は、本実施形態に係る半導体装置を示す断面
図である。第1の実施形態と同一の構成要素に対しては
図1における符号と同一の符号を付して、その説明を省
略する。
【0050】図3において、絶縁性樹脂層21は、半導
体チップの裏面に設けられ、凹凸を有する絶縁性物質で
ある。放熱層31Bは、絶縁性樹脂層21上に設けら
れ、半導体チップ10が有するトランジスタ等が生成し
た熱を放出するための放熱手段である。つまり、凹凸を
有する絶縁性樹脂層21上に設けられた放熱層31B
は、平坦な樹脂層の上に設けられた場合と比較して大き
な表面積を有している。
【0051】以下、図3に示された半導体装置の製造方
法について図3を参照しながら説明する。
【0052】まず、半導体チップ10の表面と裏面との
上に、感光性及び絶縁性を有する樹脂をそれぞれ塗布し
て乾燥させる。その後に、第1の実施形態と同様に、電
極11が形成された面、つまり表面の樹脂に対して露光
と現像とを順次行うことにより、電極11の部分が開口
した絶縁性樹脂層20を形成する。一方、裏面の樹脂に
対しては、表面の場合とは異なる条件によって、例えば
裏面において部分的に露光時間を異ならせて露光と現像
とを順次行うことにより、凹凸を有する絶縁性樹脂層2
1を形成する。感光性と絶縁性とを有する樹脂として
は、例えば感光性を有するポリイミド、エポキシ等のよ
うな樹脂であればよい。
【0053】次に、第1の実施形態と同様に、半導体チ
ップ10の表面と裏面との全面において、真空蒸着法、
スパッタリング法、CVD法又は無電解メッキ法によっ
て例えばCuからなる金属薄膜層を形成した後に、該金
属薄膜層に対してパターニングを行う。このことによっ
て、半導体チップ10の表面においては金属配線30が
形成され、裏面においては凹凸を有する絶縁性樹脂層2
1上に放熱層31Bが形成される。以上の工程によっ
て、本実施形態に係る半導体装置を得ることができる。
【0054】ここまで説明したように、第1の実施形態
と同様に、本実施形態によれば、半導体チップ10の表
面に金属配線30を形成する工程の一部において、又は
金属配線30を形成する工程と同一の工程において、半
導体チップ10の裏面上に放熱層31Bを形成する。し
たがって、金属配線30を形成する工程において半導体
チップ10の裏面に放熱層31Bを同時に形成でき、か
つ放熱フィンを接着する必要がないので、放熱性及び量
産性が良好で材料コストと製造工数とが削減された半導
体装置を実現することができる。
【0055】更に、凹凸状に形成された絶縁性樹脂層2
1上の放熱層31Bが大きな表面積を有することによ
り、トランジスタ等が生成した熱をいっそう効率よく放
出する半導体装置を実現することができる。
【0056】なお、本実施形態の説明においては、凹凸
を有する絶縁性樹脂層21を、感光性と絶縁性とを有す
る樹脂に対して露光と現像とを順次行って形成した。こ
れに限らず、絶縁性を有する樹脂上にマスクを設けて、
エッチングやO2 プラズマ等による化学的加工、又はレ
ーザーやサンドブラスト等による物理的加工を使用して
凹凸を形成してもよい。
【0057】また、半導体チップを構成する例えばSi
からなる基板自体の裏面にエッチング等によって凹凸を
形成し、その凹凸の上に放熱層を形成してもよい。この
場合においても、放熱フィンを接着する必要がないの
で、材料コストと製造工数とを削減できる。更に、半導
体チップの裏面に設けられた凹凸の上に形成された放熱
層によって、よりいっそう良好な放熱性を有する半導体
装置を実現できる。
【0058】(その他の実施形態)以上の各実施形態の
代わりに、1枚の例えばSiからなる基板、つまりウェ
ハが有する複数の半導体チップに対して、表面に絶縁性
樹脂層20と金属配線30とをそれぞれ一括して順次形
成し、かつ、裏面に放熱層31Aを一括して形成するこ
ともできる。
【0059】また、1枚のウェハが有する複数の半導体
チップに対して、表面に絶縁性樹脂層20と金属配線3
0とをそれぞれ一括して順次形成し、かつ、裏面に凹凸
を有する絶縁性樹脂層21と放熱層31Bとをそれぞれ
一括して順次形成することもできる。
【0060】更に、エッチング等により裏面に凹凸が設
けられた1枚のウェハが有する複数の半導体チップに対
して、表面に絶縁性樹脂層20と金属配線30とをそれ
ぞれ一括して順次形成し、かつ、裏面に放熱層を一括し
て形成することもできる。
【0061】これらの場合には、ウェハ状態で放熱層を
形成し、更に所定の工程を行った後にウェハを各半導体
チップに分割して、第1〜第3の実施形態で説明した半
導体チップを得ることができる。このように、ウェハ状
態において複数の半導体チップに対して放熱層を一括し
て形成することにより、量産性を更に向上させてウェハ
状の半導体装置を実現でき、その後に半導体装置から複
数の半導体チップを製造することができる。
【0062】なお、以上説明した各実施形態において
は、金属薄膜層としてCuを使用したが、これに代えて
Ti/Cu、Cr、W、Cu、Ni等を使用してもよ
い。
【0063】また、金属配線30を、Cuからなる金属
膜に無電解Niメッキと無電解Auメッキとを順次行っ
て形成したが、Cuからなる金属膜にNiとPdとを順
次メッキして形成し、又はCuからなる金属膜にNiと
PdとAuとを順次メッキして形成することもできる。
【0064】更に、半導体チップ10又は例えばSiか
らなるウェハ自体の裏面に、以下のようにして放熱層を
形成してもよい。まず、表面と裏面とに、つまり両面に
金属薄膜層からなる全面パターンを同時に形成する。次
に、両面においてメッキレジストによるレジストパター
ンを形成する。次に、両面において大きい膜厚を有する
金属膜からなるパターンを同時に形成する。このことに
より、表面では金属配線を、裏面ではチェッカー状、フ
ィン状等の凹凸を有するパターンを同時に形成できる。
次に、両面においてレジストパターンを溶融除去する。
次に、表面のみをエッチングし、又は裏面の全面にエッ
チングレジストを形成した後に両面をエッチングして、
表面の金属薄膜層のみを除去する。以上の各工程によっ
て、表面には金属パターンが、裏面には金属薄膜層とそ
の上の部分的な金属膜からなる放熱層が形成される。し
たがって、半導体チップ10自体の裏面又はウェハ自体
の裏面に、凹凸を有し金属からなる放熱層が直接形成さ
れるので、より少ない製造工数でいっそう優れた放熱性
を有する半導体装置が実現される。
【0065】
【発明の効果】請求項1〜5の発明によれば、半導体チ
ップの第1の面上に形成された配線パターンを構成する
金属を含む放熱層が第2の面上に形成されることによ
り、半導体装置が実現される。したがって、放熱フィン
に代えて、配線パターンを形成する工程において同時に
形成された放熱層を介して熱が放出されるので、半導体
装置の材料コストと製造工数とを削減し、かつ放熱性を
改善できる。
【0066】請求項1〜5の構造は、請求項7〜9の方
法によって容易に実現できる。
【0067】請求項6の発明によれば、ウェハ状の半導
体装置の第1の面上に形成された配線パターンを構成す
る金属を含む放熱層が第2の面上に形成されることによ
り、半導体装置が実現される。
【0068】したがって、個々のチップに接着された放
熱フィンに代えて、ウェハ状態において配線パターンを
形成する工程において同時に形成された放熱層を介して
熱が放出されるので、半導体装置の材料コストを削減
し、製造工数を大幅に削減し、かつ放熱性を改善でき
る。
【0069】請求項6の構造は、請求項10〜12の方
法によって容易に実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体装置を示
す断面図である。
【図2】本発明の第2の実施形態に係る半導体装置を示
す断面図である。
【図3】本発明の第3の実施形態に係る半導体装置を示
す断面図である。
【図4】従来の半導体装置を示す断面図である。
【符号の説明】
10 半導体チップ 11 電極 20,21 絶縁性樹脂層 30 金属配線(配線パターン) 31A,31B 放熱層(第2の金属層) 32 ランド 40 ソルダーレジスト 50 金属ボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 隈川 隆博 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (56)参考文献 特開 平6−177291(JP,A) 特開 平6−349983(JP,A) 特開 平8−31872(JP,A) 特開 平8−306823(JP,A) 特開 平8−330313(JP,A) 特開 平8−335654(JP,A) 特開 平6−89956(JP,A) 特開 平9−237806(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/34 - 23/473

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1の面及び第2の面を有する半導体チ
    ップと、 前記第1の面上に形成され少なくとも1種類の金属から
    なる配線パターンと、 前記第2の面上に形成され前記配線パターンを構成する
    少なくとも1種類の金属を含む放熱層とを備えたことを
    特徴とする半導体装置。
  2. 【請求項2】 第1の面及び第2の面を有する半導体チ
    ップと、 前記第1の面上に形成され少なくとも1種類の金属から
    なる配線パターンと、 前記第2の面上に形成され凹凸を有する絶縁性樹脂層
    と、 前記凹凸を有する絶縁性樹脂層の上に形成され前記配線
    パターンを構成する少なくとも1種類の金属を含む放熱
    層とを備えたことを特徴とする半導体装置。
  3. 【請求項3】 請求項1又は2記載の半導体装置におい
    て、 前記第1の面上に形成された絶縁性樹脂層を更に備え、 前記配線パターンの少なくとも一部は前記絶縁性樹脂層
    の上に形成されたことを特徴とする半導体装置。
  4. 【請求項4】 請求項1〜3のいずれか1つに記載の半
    導体装置において、 前記放熱層は少なくともCuからなる層を備えたことを
    特徴とする半導体装置。
  5. 【請求項5】 配線パターンを持つ第1の面及び凹凸を
    持つ第2の面を有する半導体チップと、 前記第1の面上に形成され少なくとも1種類の金属から
    なる配線パターンと、 前記凹凸を持つ第2の面上に形成され前記配線パターン
    を構成する少なくとも1種類の金属を含む放熱層とを備
    えたことを特徴とする半導体装置。
  6. 【請求項6】 第1の面及び第2の面を有し、該第1の
    面上に複数個のチップ領域を有するウェハ状の半導体装
    置であって、 前記各チップ領域に形成され少なくとも1種類の金属か
    らなる配線パターンと、 前記第2の面のうち各チップ領域に対向する領域に形成
    され前記配線パターンを構成する少なくとも1種類の金
    属を含む放熱層とを備えたことを特徴とする半導体装
    置。
  7. 【請求項7】 第1の面及び第2の面を有する半導体装
    置の製造方法であって、 前記第1の面上に第1の金属層を形成する工程と、 前記第1の金属層をパターニングして配線パターンを形
    成する工程と、 前記第1の金属層を形成する工程の少なくとも一部と同
    時に前記第2の面上に放熱層となる第2の金属層を形成
    する工程とを備えたことを特徴とする半導体装置の製造
    方法。
  8. 【請求項8】 第1の面及び第2の面を有する半導体装
    置の製造方法であって、 前記第1の面上に第1の金属層を形成する工程と、 前記第1の金属層をパターニングして配線パターンを形
    成する工程と、 前記第2の面上に絶縁性樹脂層を形成する工程と、 前記絶縁性樹脂層の表面に凹凸を形成する工程と、 前記第1の金属層を形成する工程の少なくとも一部と同
    時に前記凹凸が形成された絶縁性樹脂層の上に放熱層と
    なる第2の金属層を形成する工程とを備えたことを特徴
    とする半導体装置の製造方法。
  9. 【請求項9】 第1の面及び第2の面を有する半導体装
    置の製造方法であって、 前記第2の面に凹凸を形成する工程と、 前記第1の面上に第1の金属層を形成する工程と、 前記第1の金属層をパターニングして配線パターンを形
    成する工程と、 前記第1の金属層を形成する工程の少なくとも一部と同
    時に前記凹凸が形成された第2の面上に放熱層となる第
    2の金属層を形成する工程とを備えたことを特徴とする
    半導体装置の製造方法。
  10. 【請求項10】 第1の面及び第2の面を有し、該第1
    の面上に複数個のチップ領域を有するウェハ状の半導体
    装置の製造方法であって、 前記各チップ領域の上に第1の金属層を形成する工程
    と、 前記第1の金属層をパターニングして配線パターンを形
    成する工程と、 前記第1の金属層を形成する工程の少なくとも一部と同
    時に前記第2の面のうち前記各チップ領域に対向する領
    域の上に放熱層となる第2の金属層を形成する工程とを
    備えたことを特徴とする半導体装置の製造方法。
  11. 【請求項11】 第1の面及び第2の面を有し、該第1
    の面上に複数個のチップ領域を有するウェハ状の半導体
    装置の製造方法であって、 前記各チップ領域の上に第1の金属層を形成する工程
    と、 前記第1の金属層をパターニングして配線パターンを形
    成する工程と、 前記第2の面のうち前記各チップ領域に対向する領域の
    上に絶縁性樹脂層を形成する工程と、 前記絶縁性樹脂層の表面に凹凸を形成する工程と、 前記第1の金属層を形成する工程の少なくとも一部と同
    時に前記凹凸が形成された絶縁性樹脂層の上に放熱層と
    なる第2の金属層を形成する工程とを備えたことを特徴
    とする半導体装置の製造方法。
  12. 【請求項12】 第1の面及び第2の面を有し、該第1
    の面上に複数個のチップ領域を有するウェハ状の半導体
    装置の製造方法であって、 前記第2の面に凹凸を形成する工程と、 前記各チップ領域の上に第1の金属層を形成する工程
    と、 前記第1の金属層をパターニングして配線パターンを形
    成する工程と、 前記第1の金属層を形成する工程の少なくとも一部と同
    時に前記凹凸が形成された第2の面のうち前記各チップ
    領域に対向する領域の上に放熱層となる第2の金属層を
    形成する工程とを備えたことを特徴とする半導体装置の
    製造方法。
JP02531698A 1998-02-06 1998-02-06 半導体装置及びその製造方法 Expired - Fee Related JP3410651B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02531698A JP3410651B2 (ja) 1998-02-06 1998-02-06 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02531698A JP3410651B2 (ja) 1998-02-06 1998-02-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11224924A JPH11224924A (ja) 1999-08-17
JP3410651B2 true JP3410651B2 (ja) 2003-05-26

Family

ID=12162599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02531698A Expired - Fee Related JP3410651B2 (ja) 1998-02-06 1998-02-06 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3410651B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053693A (ja) * 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP5309510B2 (ja) * 2007-09-13 2013-10-09 オムロン株式会社 発熱部を有する装置
DE102008014653A1 (de) * 2008-03-17 2009-09-24 Robert Bosch Gmbh Vorrichtung mit Halbleiterbauelement sowie Herstellungsverfahren
US8283776B2 (en) 2010-01-26 2012-10-09 Qualcomm Incorporated Microfabricated pillar fins for thermal management
JPWO2020070863A1 (ja) * 2018-10-04 2021-09-02 昭和電工マテリアルズ株式会社 放熱材、放熱材の製造方法、組成物及び発熱体

Also Published As

Publication number Publication date
JPH11224924A (ja) 1999-08-17

Similar Documents

Publication Publication Date Title
JP3554685B2 (ja) Icチップを支持基板に接合する方法
JP4895054B2 (ja) 電子部品の実装方法
US6756294B1 (en) Method for improving bump reliability for flip chip devices
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
US6933172B2 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
TW201405735A (zh) 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法
US7222419B2 (en) Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package
JP4376388B2 (ja) 半導体装置
JP3538029B2 (ja) 半導体装置の製造方法
JP2004165188A (ja) 半導体装置及びその製造方法
JP3410651B2 (ja) 半導体装置及びその製造方法
JP4513973B2 (ja) 半導体装置の製造方法
JP3284969B2 (ja) 多層配線基板
JP3281591B2 (ja) 半導体装置およびその製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP3523815B2 (ja) 半導体装置
JP3394696B2 (ja) 半導体装置及びその製造方法
JP3173488B2 (ja) 半導体集積回路装置及びその製造方法
JPH11204519A (ja) 半導体装置及びその製造方法
JP2005158777A (ja) 半導体装置及びその製造方法
JP2755587B2 (ja) 回路基板
JP3526529B2 (ja) 半導体装置の製造方法
US20040137659A1 (en) [method of fabricating a solder mask and structure of a substrate]
JP3148202B2 (ja) 半導体パッケージ及びその製造方法
JP2003017494A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080320

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees