JPH11224924A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11224924A
JPH11224924A JP10025316A JP2531698A JPH11224924A JP H11224924 A JPH11224924 A JP H11224924A JP 10025316 A JP10025316 A JP 10025316A JP 2531698 A JP2531698 A JP 2531698A JP H11224924 A JPH11224924 A JP H11224924A
Authority
JP
Japan
Prior art keywords
layer
forming
semiconductor device
metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10025316A
Other languages
English (en)
Other versions
JP3410651B2 (ja
Inventor
Ryuichi Sawara
隆一 佐原
Yoshifumi Nakamura
嘉文 中村
Nozomi Shimoishizaka
望 下石坂
Takahiro Kumakawa
隆博 隈川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP02531698A priority Critical patent/JP3410651B2/ja
Publication of JPH11224924A publication Critical patent/JPH11224924A/ja
Application granted granted Critical
Publication of JP3410651B2 publication Critical patent/JP3410651B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の放熱性を改善し、材料コストと
工数とを削減する。 【解決手段】 半導体チップ１０の表面に、電極１１を
露出させた開口部を有する絶縁性樹脂層２０と、電極１
１から絶縁性樹脂層２０上へ延伸し各々Ｃｕからなる金
属薄膜層と金属膜とから構成される金属配線３０とを備
え、半導体チップ１０の裏面に、金属薄膜層と同時に形
成された放熱層３１Ａとを備える。半導体チップ１０の
裏面において、放熱フィンを接着することに代えて、金
属配線３０を製造する工程において同時に形成された放
熱層３１Ａを介して熱を効率よく放出するので、半導体
装置の材料コストと工数とを削減し、かつ、放熱性を改
善できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、トランジスタ等の
素子を有する半導体装置であって、特に放熱性に優れた
半導体装置に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化、高機能化に伴
い、半導体装置に対して小型化、高密度化、及び高速化
が要求されるようになってきたので、半導体装置の発熱
量が大きくなる傾向にある。したがって、素子を保護す
る目的で、発生した熱を外部に逃がす必要があるので、
半導体チップの裏面に放熱フィンを設けたり熱伝導性の
よい樹脂を塗布したりする等の対策を行ってきた。
【０００３】以下、放熱フィンを用いた従来の半導体装
置について、図４を参照しながら説明する。図４は、従
来の半導体装置を示す断面図である。図４において、１
００は半導体素子を内蔵する半導体チップ、１０１は電
極、１０２は絶縁性樹脂層、１０３は金属配線、１０４
は樹脂膜、１０５は放熱フィンである。すなわち、図４
に示すように、従来の半導体装置は、半導体チップ１０
０の裏面に熱伝導性のよい樹脂膜１０４を介して放熱フ
ィン１０５を設けることにより、発生した熱を放熱フィ
ン１０５から効率よく逃がすことができる構造を有して
いる。
【０００４】従来の半導体装置の製造方法について、図
４を参照しながら説明する。まず、半導体チップ１００
の表面に、電極１０１をそれぞれ開口して絶縁性樹脂層
１０２を形成する。次に、半導体基板の表面の全面に、
スパッタによってＣｒとＣｕとからなる金属膜を順次形
成し、該形成された金属膜の上にメッキレジストを塗布
した後に、順次露光と現像とを行って所望のレジストパ
ターンを形成する。次に、電解Ａｕメッキを行った後に
メッキレジストを溶融除去し、更にＣｒとＣｕとのみか
らなる層を選択的にエッチングすることによって、半導
体チップ１００の表面において金属配線１０３を形成す
る。更に、半導体チップ１００の裏面に対して、樹脂膜
１０４等を用いて放熱フィン１０５を接着する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置によれば、半導体基板を分割して得られ
た個別の半導体チップ１００に対して高価な放熱フィン
１０５をそれぞれ接着する必要があるので、コストが上
昇し、かつ量産性が悪いという問題があった。
【０００６】本発明は、上記従来の問題に鑑み、放熱フ
ィンを設けることなく、安価であって放熱性と量産性と
に優れた半導体装置及びその製造方法を提供することを
目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、請求項１〜６に記載された半導体装
置に関する手段と、請求項７〜１２に記載された半導体
装置の製造方法に関する手段とを講じている。
【０００８】本発明の第１の半導体装置は、請求項１に
記載されているように、第１の面及び第２の面を有する
半導体チップと、第１の面上に形成され少なくとも１種
類の金属からなる配線パターンと、第２の面上に形成さ
れ配線パターンを構成する少なくとも１種類の金属を含
む放熱層とを備えている。
【０００９】これにより、半導体装置において、接着さ
れた放熱フィンを必要とせず、配線パターンと同時に第
２の面上に形成された放熱層を介して熱が放出されるの
で、材料コストと製造工数とが削減され、かつ放熱性が
改善される。
【００１０】本発明の第２の半導体装置は、請求項２に
記載されているように、第１の面及び第２の面を有する
半導体チップと、第１の面上に形成され少なくとも１種
類の金属からなる配線パターンと、第２の面上に形成さ
れ凹凸を有する絶縁性樹脂層と、凹凸を有する絶縁性樹
脂層の上に形成され配線パターンを構成する少なくとも
１種類の金属を含む放熱層とを備えている。
【００１１】これにより、半導体装置において、接着さ
れた放熱フィンを必要とせず、絶縁性樹脂層の凹凸上に
配線パターンと同時に形成された放熱層を介して熱が放
出されるので、材料コストと製造工数とが削減され、か
つ、大きな表面積を有する放熱層によっていっそう放熱
性が改善された半導体装置が得られる。
【００１２】請求項３に記載されているように、請求項
１又は２記載の半導体装置において、第１の面上に形成
された絶縁性樹脂層を更に備え、配線パターンの少なく
とも一部は絶縁性樹脂層の上に形成されたこととしても
よい。
【００１３】これにより、絶縁性樹脂層上において安定
して形成された配線パターンを有する半導体装置が得ら
れる。
【００１４】請求項４に記載されているように、請求項
１〜３のいずれか１つに記載の半導体装置において、放
熱層は少なくともＣｕからなる層を備えていることが好
ましい。
【００１５】これにより、良好な熱伝導性を有するＣｕ
からなる放熱層が、半導体装置の熱を効率的に放出する
ので、放熱性のよい半導体装置が得られる。
【００１６】本発明の第３の半導体装置は、請求項５に
記載されているように、配線パターンを持つ第１の面及
び凹凸を持つ第２の面を有する半導体チップと、第１の
面上に形成され少なくとも１種類の金属からなる配線パ
ターンと、凹凸を持つ第２の面上に形成され配線パター
ンを構成する少なくとも１種類の金属を含む放熱層とを
備えている。
【００１７】これにより、半導体装置において、接着さ
れた放熱フィンを必要とせず、第２の面の凹凸上に配線
パターンと同時に形成された放熱層を介して熱が放出さ
れるので、材料コストと製造工数とが削減され、かつ、
第２の面上に直接形成され大きな表面積を有する放熱層
によって更にいっそう放熱性が改善された半導体装置が
得られる。
【００１８】本発明の第４の半導体装置は、請求項６に
記載されているように、第１の面及び第２の面を有し、
該第１の面上に複数個のチップ領域を有するウェハ状の
半導体装置であって、各チップ領域に形成され少なくと
も１種類の金属からなる配線パターンと、第２の面のう
ち各チップ領域に対向する領域に形成され配線パターン
を構成する少なくとも１種類の金属を含む放熱層とを備
えている。
【００１９】これにより、チップに分割される前のウェ
ハ状の半導体装置において、個々のチップが有する第２
の面に配線パターンと同時に放熱層が形成されるので、
半導体装置の製造工数を大幅に削減できる。
【００２０】本発明の第１の半導体装置の製造方法は、
請求項７に記載されているように、第１の面及び第２の
面を有する半導体装置の製造方法であって、第１の面上
に第１の金属層を形成する工程と、第１の金属層をパタ
ーニングして配線パターンを形成する工程と、第１の金
属層を形成する工程の少なくとも一部と同時に第２の面
上に放熱層となる第２の金属層を形成する工程とを備え
ている。
【００２１】この方法によれば、第１の金属層と同時に
第２の面上に放熱層を形成するので、放熱性が改善され
た半導体装置を、製造工数を削減して製造できる。
【００２２】本発明の第２の半導体装置の製造方法は、
請求項８に記載されているように、第１の面及び第２の
面を有する半導体装置の製造方法であって、第１の面上
に第１の金属層を形成する工程と、第１の金属層をパタ
ーニングして配線パターンを形成する工程と、第２の面
上に絶縁性樹脂層を形成する工程と、絶縁性樹脂層の表
面に凹凸を形成する工程と、第１の金属層を形成する工
程の少なくとも一部と同時に凹凸が形成された絶縁性樹
脂層の上に放熱層となる第２の金属層を形成する工程と
を備えている。
【００２３】この方法によれば、第１の金属層と同時に
絶縁性樹脂層の凹凸の上に放熱層を形成するので、放熱
性がいっそう改善された半導体装置を、製造工数を削減
して製造できる。
【００２４】本発明の第３の半導体装置の製造方法は、
請求項９に記載されているように、第１の面及び第２の
面を有する半導体装置の製造方法であって、第２の面に
凹凸を形成する工程と、第１の面上に第１の金属層を形
成する工程と、第１の金属層をパターニングして配線パ
ターンを形成する工程と、第１の金属層を形成する工程
の少なくとも一部と同時に凹凸が形成された第２の面上
に放熱層となる第２の金属層を形成する工程とを備えて
いる。
【００２５】この方法によれば、第１の金属層と同時に
第２の面の凹凸の上に放熱層を形成するので、放熱性が
更にいっそう改善された半導体装置を、製造工数を削減
して製造できる。
【００２６】本発明の第４の半導体装置の製造方法は、
請求項１０に記載されているように、第１の面及び第２
の面を有し、該第１の面上に複数個のチップ領域を有す
るウェハ状の半導体装置の製造方法であって、各チップ
領域の上に第１の金属層を形成する工程と、第１の金属
層をパターニングして配線パターンを形成する工程と、
第１の金属層を形成する工程の少なくとも一部と同時に
第２の面のうち各チップ領域に対向する領域の上に放熱
層となる第２の金属層を形成する工程とを備えている。
【００２７】この方法によれば、各チップが完成した後
に別途放熱フィンを接着する工程に代えて、ウェハ状の
半導体装置が有する各チップに対して、配線パターン形
成と同時に第２の面上に放熱層を形成する。したがっ
て、放熱性が改善された半導体装置を、製造工数を大幅
に削減して製造できる。
【００２８】本発明の第５の半導体装置の製造方法は、
請求項１１に記載されているように、第１の面及び第２
の面を有し、該第１の面上に複数個のチップ領域を有す
るウェハ状の半導体装置の製造方法であって、各チップ
領域の上に第１の金属層を形成する工程と、第１の金属
層をパターニングして配線パターンを形成する工程と、
第２の面のうち各チップ領域に対向する領域の上に絶縁
性樹脂層を形成する工程と、絶縁性樹脂層の表面に凹凸
を形成する工程と、第１の金属層を形成する工程の少な
くとも一部と同時に凹凸が形成された絶縁性樹脂層の上
に放熱層となる第２の金属層を形成する工程とを備えて
いる。
【００２９】この方法によれば、各チップが完成した後
に別途放熱フィンを接着する工程に代えて、ウェハ状の
半導体装置が有する各チップに対して、配線パターン形
成と同時に、第２の面上において絶縁性樹脂層の凹凸の
上に放熱層を形成する。したがって、放熱性がいっそう
改善された半導体装置を、製造工数を大幅に削減して製
造できる。
【００３０】本発明の第６の半導体装置の製造方法は、
請求項１２に記載されているように、第１の面及び第２
の面を有し、該第１の面上に複数個のチップ領域を有す
るウェハ状の半導体装置の製造方法であって、第２の面
に凹凸を形成する工程と、各チップ領域の上に第１の金
属層を形成する工程と、第１の金属層をパターニングし
て配線パターンを形成する工程と、第１の金属層を形成
する工程の少なくとも一部と同時に凹凸が形成された第
２の面のうち各チップ領域に対向する領域の上に放熱層
となる第２の金属層を形成する工程とを備えている。
【００３１】この方法によれば、各チップが完成した後
に別途放熱フィンを接着する工程に代えて、ウェハ状の
半導体装置が有する各チップに対して、配線パターン形
成と同時に、第２の面の凹凸の上に放熱層を形成する。
したがって、放熱性が更にいっそう改善された半導体装
置を、製造工数を大幅に削減して製造できる。
【００３２】
【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態に係る半導体装置について、図１を参照しな
がら説明する。図１は、本実施形態に係る半導体装置を
示す断面図である。図１において、半導体チップ１０
は、その表面に電極１１を有し、かつトランジスタ等を
内蔵する半導体素子である。絶縁性樹脂層２０は、半導
体チップ１０の表面上において電極１１を開口して設け
られ、金属配線３０を安定して形成するための絶縁性物
質である。金属配線３０は、半導体チップ１０の表面と
絶縁性樹脂層２０との上にわたって、Ｃｕ、Ｎｉ、及び
Ａｕからなる層が順次積層されて設けられ、電極１１と
外部装置（図示せず）とを電気的に接続するためのパタ
ーンである。金属配線３０の一部は、外部装置（図示せ
ず）との間において信号を授受するための外部電極端子
を構成する。放熱層３１Ａは、半導体チップ１０の裏面
に、金属配線３０を構成する金属の少なくとも一部と同
じ材料で構成され、半導体チップ１０が有するトランジ
スタ等が生成した熱を放出するための放熱手段である。
【００３３】以上説明したように、本実施形態の半導体
装置によれば、放熱フィンを接着することなく、半導体
チップ１０の裏面に設けられた放熱層３１Ａが、トラン
ジスタ等が生成した熱を効率的に放出する。したがっ
て、半導体装置の材料コストを削減し、かつ、放熱性を
改善できる。
【００３４】また、この場合において、放熱層３１Ａが
金属配線３０の少なくとも一部と同じ材料で構成される
ことにより、金属配線３０を形成する工程において放熱
層３１Ａを同時に形成できる。したがって、半導体装置
の製造工数を削減できる。
【００３５】また、放熱フィンを接着することなく、半
導体チップ１０に対して金属配線３０と放熱層３１Ａと
を同時に形成できるので、後述のように、ウェハが有す
る複数の半導体チップに対して放熱層３１Ａを一括して
形成できる。
【００３６】以下、図１に示された半導体装置の製造方
法について、図１を参照しながら説明する。
【００３７】まず、半導体チップ１０の表面上に感光性
と絶縁性とを有する樹脂を塗布して乾燥させた後に、露
光と現像とを順次行うことにより、電極１１の部分が開
口した絶縁性樹脂層２０を形成する。この場合におい
て、例えば露光で平行光ではなく散乱光を使用して、開
口部における絶縁性樹脂層２０の断面形状を、電極１１
に対して垂直ではなくテーパー状にして形成する。ま
た、樹脂の硬化収縮を利用することによって、絶縁性樹
脂層２０の断面形状をテーパー状にすることもできる。
感光性と絶縁性とを有する樹脂としては、例えば感光性
を有するポリイミド、エポキシ等のような樹脂であれば
よい。
【００３８】次に、半導体チップ１０の表面と裏面との
全面において、真空蒸着法、スパッタリング法、ＣＶＤ
法又は無電解メッキ法によって金属薄膜層を形成した後
に、該金属薄膜層に対してパターニングを行う。本実施
形態においては、無電解Ｃｕメッキを用いて金属薄膜層
を形成する。
【００３９】半導体チップ１０の表面におけるパターニ
ングは、以下のようにして行う。金属薄膜層の上に感光
性レジストを塗布して、露光によって所定のパターン部
以外のレジストを硬化させた後に、該パターン部のレジ
ストを除去する。電解メッキを使用して、前記パターン
部に例えばＣｕからなる大きい膜厚を有する金属膜を形
成する。そして、大きい膜厚を有する金属膜に対して無
電解Ｎｉメッキと無電解Ａｕメッキとを順次行った後
に、レジストを溶融して除去する。その後にエッチング
液に浸漬して、金属薄膜層を溶かし、かつ大きい膜厚を
有する金属膜のみを残すことによって、半導体チップ１
０の表面において電極１１に接続された所定の金属配線
３０を形成する。
【００４０】一方、半導体チップ１０の裏面において
は、形成された金属薄膜層からなる放熱層３１Ａをその
まま全面に用いてもよく、表面の場合と同様に大きい膜
厚を有する金属膜を更に全面に形成してもよい。以上の
工程によって、本実施形態に係る半導体装置を得ること
ができる。
【００４１】また、金属配線３０と放熱層３１Ａとの形
成を、以下のようにして行うこともできる。表面と裏面
との全面に金属膜を順次堆積させ、表面においてはその
上にレジストを塗布し、フォトリソグラフィー技術を使
用して所定のパターン部の上にエッチングマスク用レジ
ストを形成し、このレジストをマスクとして金属膜をエ
ッチングすることにより金属配線３０を形成する。この
場合の裏面においては、堆積された金属膜をそのまま放
熱層３１Ａとして使用できる。以上の工程によっても、
本実施形態に係る半導体装置を得ることができる。
【００４２】ここまで説明したように、本実施形態によ
れば、半導体チップ１０の表面に金属配線３０を形成す
る工程の一部において、又は金属配線３０を形成する工
程と同一の工程において、半導体チップ１０の裏面に放
熱層３１Ａを形成する。したがって、金属配線３０を形
成する工程において半導体チップ１０の裏面に放熱層３
１Ａを同時に形成でき、かつ放熱フィンを接着する必要
がないので、放熱性及び量産性が良好で材料コストと製
造工数とが削減された半導体装置を実現することができ
る。
【００４３】なお、本実施形態においては、絶縁性樹脂
層２０を形成するために、感光性と絶縁性とを有する樹
脂を塗布したが、これに限らず、予めフィルム状に形成
された、感光性を有する絶縁材料を使用してもよい。こ
の場合には、フィルム状の絶縁材料を半導体チップ１０
の表面上に貼り合わせた後に露光、現像して、半導体チ
ップ１０の電極１１を露出させる。
【００４４】更に、感光性のない絶縁材料も使用でき
る。この場合には、レーザーやプラズマ等の機械的加
工、又はエッチング等の化学的加工によって、半導体チ
ップ１０の電極１１を露出させる。
【００４５】（第２の実施形態）本発明の第２の実施形
態に係る半導体装置について、図２を参照しながら説明
する。図２は、本実施形態に係る半導体装置を示す断面
図である。第１の実施形態と同一の構成要素に対しては
図１における符号と同一の符号を付して、その説明を省
略する。
【００４６】図２において、ランド３２は、金属配線３
０の一部からなり、半導体チップ１０と外部装置（図示
せず）との間で信号を授受するための外部電極端子であ
る。ソルダーレジスト４０は、半導体チップ１０の表面
において、少なくともランド３２の部分を開口し、ラン
ド３２以外の金属配線３０の部分をすべて覆うように形
成された絶縁性物質である。金属ボール５０は、ランド
３２上に設けられた突起状電極である。つまり、本実施
形態においては、ランド３２上に設けられた金属ボール
５０を介して半導体チップ１０と外部装置（図示せず）
とが接続され、かつ、金属配線３０のランド３２以外の
部分はソルダーレジスト４０によって覆われている。
【００４７】本実施形態によれば、第１の実施形態と同
様に、金属配線３０を形成する工程において半導体チッ
プ１０の裏面に放熱層３１Ａを同時に形成でき、かつ放
熱フィンを接着する必要がないので、放熱性及び量産性
が良好で材料コストと製造工数とが削減された半導体装
置を実現することができる。
【００４８】更に、金属ボール５０によって半導体チッ
プ１０と外部装置（図示せず）とをより確実に接続し、
かつ、ソルダーレジスト４０によって後工程のハンダ付
等における金属配線３０同士の短絡や断線等を防止する
ので、高い信頼性を有する半導体装置を実現することが
できる。
【００４９】（第３の実施形態）本発明の第３の実施形
態に係る半導体装置について、図３を参照しながら説明
する。図３は、本実施形態に係る半導体装置を示す断面
図である。第１の実施形態と同一の構成要素に対しては
図１における符号と同一の符号を付して、その説明を省
略する。
【００５０】図３において、絶縁性樹脂層２１は、半導
体チップの裏面に設けられ、凹凸を有する絶縁性物質で
ある。放熱層３１Ｂは、絶縁性樹脂層２１上に設けら
れ、半導体チップ１０が有するトランジスタ等が生成し
た熱を放出するための放熱手段である。つまり、凹凸を
有する絶縁性樹脂層２１上に設けられた放熱層３１Ｂ
は、平坦な樹脂層の上に設けられた場合と比較して大き
な表面積を有している。
【００５１】以下、図３に示された半導体装置の製造方
法について図３を参照しながら説明する。
【００５２】まず、半導体チップ１０の表面と裏面との
上に、感光性及び絶縁性を有する樹脂をそれぞれ塗布し
て乾燥させる。その後に、第１の実施形態と同様に、電
極１１が形成された面、つまり表面の樹脂に対して露光
と現像とを順次行うことにより、電極１１の部分が開口
した絶縁性樹脂層２０を形成する。一方、裏面の樹脂に
対しては、表面の場合とは異なる条件によって、例えば
裏面において部分的に露光時間を異ならせて露光と現像
とを順次行うことにより、凹凸を有する絶縁性樹脂層２
１を形成する。感光性と絶縁性とを有する樹脂として
は、例えば感光性を有するポリイミド、エポキシ等のよ
うな樹脂であればよい。
【００５３】次に、第１の実施形態と同様に、半導体チ
ップ１０の表面と裏面との全面において、真空蒸着法、
スパッタリング法、ＣＶＤ法又は無電解メッキ法によっ
て例えばＣｕからなる金属薄膜層を形成した後に、該金
属薄膜層に対してパターニングを行う。このことによっ
て、半導体チップ１０の表面においては金属配線３０が
形成され、裏面においては凹凸を有する絶縁性樹脂層２
１上に放熱層３１Ｂが形成される。以上の工程によっ
て、本実施形態に係る半導体装置を得ることができる。
【００５４】ここまで説明したように、第１の実施形態
と同様に、本実施形態によれば、半導体チップ１０の表
面に金属配線３０を形成する工程の一部において、又は
金属配線３０を形成する工程と同一の工程において、半
導体チップ１０の裏面上に放熱層３１Ｂを形成する。し
たがって、金属配線３０を形成する工程において半導体
チップ１０の裏面に放熱層３１Ｂを同時に形成でき、か
つ放熱フィンを接着する必要がないので、放熱性及び量
産性が良好で材料コストと製造工数とが削減された半導
体装置を実現することができる。
【００５５】更に、凹凸状に形成された絶縁性樹脂層２
１上の放熱層３１Ｂが大きな表面積を有することによ
り、トランジスタ等が生成した熱をいっそう効率よく放
出する半導体装置を実現することができる。
【００５６】なお、本実施形態の説明においては、凹凸
を有する絶縁性樹脂層２１を、感光性と絶縁性とを有す
る樹脂に対して露光と現像とを順次行って形成した。こ
れに限らず、絶縁性を有する樹脂上にマスクを設けて、
エッチングやＯ2 プラズマ等による化学的加工、又はレ
ーザーやサンドブラスト等による物理的加工を使用して
凹凸を形成してもよい。
【００５７】また、半導体チップを構成する例えばＳｉ
からなる基板自体の裏面にエッチング等によって凹凸を
形成し、その凹凸の上に放熱層を形成してもよい。この
場合においても、放熱フィンを接着する必要がないの
で、材料コストと製造工数とを削減できる。更に、半導
体チップの裏面に設けられた凹凸の上に形成された放熱
層によって、よりいっそう良好な放熱性を有する半導体
装置を実現できる。
【００５８】（その他の実施形態）以上の各実施形態の
代わりに、１枚の例えばＳｉからなる基板、つまりウェ
ハが有する複数の半導体チップに対して、表面に絶縁性
樹脂層２０と金属配線３０とをそれぞれ一括して順次形
成し、かつ、裏面に放熱層３１Ａを一括して形成するこ
ともできる。
【００５９】また、１枚のウェハが有する複数の半導体
チップに対して、表面に絶縁性樹脂層２０と金属配線３
０とをそれぞれ一括して順次形成し、かつ、裏面に凹凸
を有する絶縁性樹脂層２１と放熱層３１Ｂとをそれぞれ
一括して順次形成することもできる。
【００６０】更に、エッチング等により裏面に凹凸が設
けられた１枚のウェハが有する複数の半導体チップに対
して、表面に絶縁性樹脂層２０と金属配線３０とをそれ
ぞれ一括して順次形成し、かつ、裏面に放熱層を一括し
て形成することもできる。
【００６１】これらの場合には、ウェハ状態で放熱層を
形成し、更に所定の工程を行った後にウェハを各半導体
チップに分割して、第１〜第３の実施形態で説明した半
導体チップを得ることができる。このように、ウェハ状
態において複数の半導体チップに対して放熱層を一括し
て形成することにより、量産性を更に向上させてウェハ
状の半導体装置を実現でき、その後に半導体装置から複
数の半導体チップを製造することができる。
【００６２】なお、以上説明した各実施形態において
は、金属薄膜層としてＣｕを使用したが、これに代えて
Ｔｉ／Ｃｕ、Ｃｒ、Ｗ、Ｃｕ、Ｎｉ等を使用してもよ
い。
【００６３】また、金属配線３０を、Ｃｕからなる金属
膜に無電解Ｎｉメッキと無電解Ａｕメッキとを順次行っ
て形成したが、Ｃｕからなる金属膜にＮｉとＰｄとを順
次メッキして形成し、又はＣｕからなる金属膜にＮｉと
ＰｄとＡｕとを順次メッキして形成することもできる。
【００６４】更に、半導体チップ１０又は例えばＳｉか
らなるウェハ自体の裏面に、以下のようにして放熱層を
形成してもよい。まず、表面と裏面とに、つまり両面に
金属薄膜層からなる全面パターンを同時に形成する。次
に、両面においてメッキレジストによるレジストパター
ンを形成する。次に、両面において大きい膜厚を有する
金属膜からなるパターンを同時に形成する。このことに
より、表面では金属配線を、裏面ではチェッカー状、フ
ィン状等の凹凸を有するパターンを同時に形成できる。
次に、両面においてレジストパターンを溶融除去する。
次に、表面のみをエッチングし、又は裏面の全面にエッ
チングレジストを形成した後に両面をエッチングして、
表面の金属薄膜層のみを除去する。以上の各工程によっ
て、表面には金属パターンが、裏面には金属薄膜層とそ
の上の部分的な金属膜からなる放熱層が形成される。し
たがって、半導体チップ１０自体の裏面又はウェハ自体
の裏面に、凹凸を有し金属からなる放熱層が直接形成さ
れるので、より少ない製造工数でいっそう優れた放熱性
を有する半導体装置が実現される。
【００６５】
【発明の効果】請求項１〜５の発明によれば、半導体チ
ップの第１の面上に形成された配線パターンを構成する
金属を含む放熱層が第２の面上に形成されることによ
り、半導体装置が実現される。したがって、放熱フィン
に代えて、配線パターンを形成する工程において同時に
形成された放熱層を介して熱が放出されるので、半導体
装置の材料コストと製造工数とを削減し、かつ放熱性を
改善できる。
【００６６】請求項１〜５の構造は、請求項７〜９の方
法によって容易に実現できる。
【００６７】請求項６の発明によれば、ウェハ状の半導
体装置の第１の面上に形成された配線パターンを構成す
る金属を含む放熱層が第２の面上に形成されることによ
り、半導体装置が実現される。
【００６８】したがって、個々のチップに接着された放
熱フィンに代えて、ウェハ状態において配線パターンを
形成する工程において同時に形成された放熱層を介して
熱が放出されるので、半導体装置の材料コストを削減
し、製造工数を大幅に削減し、かつ放熱性を改善でき
る。
【００６９】請求項６の構造は、請求項１０〜１２の方
法によって容易に実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置を示
す断面図である。
【図２】本発明の第２の実施形態に係る半導体装置を示
す断面図である。
【図３】本発明の第３の実施形態に係る半導体装置を示
す断面図である。
【図４】従来の半導体装置を示す断面図である。
【符号の説明】 １０ 半導体チップ １１ 電極 ２０，２１ 絶縁性樹脂層 ３０ 金属配線（配線パターン） ３１Ａ，３１Ｂ 放熱層（第２の金属層） ３２ ランド ４０ ソルダーレジスト ５０ 金属ボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 隈川 隆博 大阪府高槻市幸町１番１号 松下電子工業 株式会社内

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 第１の面及び第２の面を有する半導体チ
    ップと、 前記第１の面上に形成され少なくとも１種類の金属から
    なる配線パターンと、 前記第２の面上に形成され前記配線パターンを構成する
    少なくとも１種類の金属を含む放熱層とを備えたことを
    特徴とする半導体装置。
  2. 【請求項２】 第１の面及び第２の面を有する半導体チ
    ップと、 前記第１の面上に形成され少なくとも１種類の金属から
    なる配線パターンと、 前記第２の面上に形成され凹凸を有する絶縁性樹脂層
    と、 前記凹凸を有する絶縁性樹脂層の上に形成され前記配線
    パターンを構成する少なくとも１種類の金属を含む放熱
    層とを備えたことを特徴とする半導体装置。
  3. 【請求項３】 請求項１又は２記載の半導体装置におい
    て、 前記第１の面上に形成された絶縁性樹脂層を更に備え、 前記配線パターンの少なくとも一部は前記絶縁性樹脂層
    の上に形成されたことを特徴とする半導体装置。
  4. 【請求項４】 請求項１〜３のいずれか１つに記載の半
    導体装置において、 前記放熱層は少なくともＣｕからなる層を備えたことを
    特徴とする半導体装置。
  5. 【請求項５】 配線パターンを持つ第１の面及び凹凸を
    持つ第２の面を有する半導体チップと、 前記第１の面上に形成され少なくとも１種類の金属から
    なる配線パターンと、 前記凹凸を持つ第２の面上に形成され前記配線パターン
    を構成する少なくとも１種類の金属を含む放熱層とを備
    えたことを特徴とする半導体装置。
  6. 【請求項６】 第１の面及び第２の面を有し、該第１の
    面上に複数個のチップ領域を有するウェハ状の半導体装
    置であって、 前記各チップ領域に形成され少なくとも１種類の金属か
    らなる配線パターンと、 前記第２の面のうち各チップ領域に対向する領域に形成
    され前記配線パターンを構成する少なくとも１種類の金
    属を含む放熱層とを備えたことを特徴とする半導体装
    置。
  7. 【請求項７】 第１の面及び第２の面を有する半導体装
    置の製造方法であって、 前記第１の面上に第１の金属層を形成する工程と、 前記第１の金属層をパターニングして配線パターンを形
    成する工程と、 前記第１の金属層を形成する工程の少なくとも一部と同
    時に前記第２の面上に放熱層となる第２の金属層を形成
    する工程とを備えたことを特徴とする半導体装置の製造
    方法。
  8. 【請求項８】 第１の面及び第２の面を有する半導体装
    置の製造方法であって、 前記第１の面上に第１の金属層を形成する工程と、 前記第１の金属層をパターニングして配線パターンを形
    成する工程と、 前記第２の面上に絶縁性樹脂層を形成する工程と、 前記絶縁性樹脂層の表面に凹凸を形成する工程と、 前記第１の金属層を形成する工程の少なくとも一部と同
    時に前記凹凸が形成された絶縁性樹脂層の上に放熱層と
    なる第２の金属層を形成する工程とを備えたことを特徴
    とする半導体装置の製造方法。
  9. 【請求項９】 第１の面及び第２の面を有する半導体装
    置の製造方法であって、 前記第２の面に凹凸を形成する工程と、 前記第１の面上に第１の金属層を形成する工程と、 前記第１の金属層をパターニングして配線パターンを形
    成する工程と、 前記第１の金属層を形成する工程の少なくとも一部と同
    時に前記凹凸が形成された第２の面上に放熱層となる第
    ２の金属層を形成する工程とを備えたことを特徴とする
    半導体装置の製造方法。
  10. 【請求項１０】 第１の面及び第２の面を有し、該第１
    の面上に複数個のチップ領域を有するウェハ状の半導体
    装置の製造方法であって、 前記各チップ領域の上に第１の金属層を形成する工程
    と、 前記第１の金属層をパターニングして配線パターンを形
    成する工程と、 前記第１の金属層を形成する工程の少なくとも一部と同
    時に前記第２の面のうち前記各チップ領域に対向する領
    域の上に放熱層となる第２の金属層を形成する工程とを
    備えたことを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 第１の面及び第２の面を有し、該第１
    の面上に複数個のチップ領域を有するウェハ状の半導体
    装置の製造方法であって、 前記各チップ領域の上に第１の金属層を形成する工程
    と、 前記第１の金属層をパターニングして配線パターンを形
    成する工程と、 前記第２の面のうち前記各チップ領域に対向する領域の
    上に絶縁性樹脂層を形成する工程と、 前記絶縁性樹脂層の表面に凹凸を形成する工程と、 前記第１の金属層を形成する工程の少なくとも一部と同
    時に前記凹凸が形成された絶縁性樹脂層の上に放熱層と
    なる第２の金属層を形成する工程とを備えたことを特徴
    とする半導体装置の製造方法。
  12. 【請求項１２】 第１の面及び第２の面を有し、該第１
    の面上に複数個のチップ領域を有するウェハ状の半導体
    装置の製造方法であって、 前記第２の面に凹凸を形成する工程と、 前記各チップ領域の上に第１の金属層を形成する工程
    と、 前記第１の金属層をパターニングして配線パターンを形
    成する工程と、 前記第１の金属層を形成する工程の少なくとも一部と同
    時に前記凹凸が形成された第２の面のうち前記各チップ
    領域に対向する領域の上に放熱層となる第２の金属層を
    形成する工程とを備えたことを特徴とする半導体装置の
    製造方法。
JP02531698A 1998-02-06 1998-02-06 半導体装置及びその製造方法 Expired - Fee Related JP3410651B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02531698A JP3410651B2 (ja) 1998-02-06 1998-02-06 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02531698A JP3410651B2 (ja) 1998-02-06 1998-02-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11224924A true JPH11224924A (ja) 1999-08-17
JP3410651B2 JP3410651B2 (ja) 2003-05-26

Family

ID=12162599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02531698A Expired - Fee Related JP3410651B2 (ja) 1998-02-06 1998-02-06 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3410651B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053693A (ja) * 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法
WO2009034846A1 (ja) * 2007-09-13 2009-03-19 Omron Corporation 発熱部を有する装置
JP2009224783A (ja) * 2008-03-17 2009-10-01 Robert Bosch Gmbh 半導体構成素子を備える装置、および半導体構成素子を備える装置の製造方法
JP2013518443A (ja) * 2010-01-26 2013-05-20 クアルコム，インコーポレイテッド 熱管理のための微細加工されたピラーフィン
WO2020071074A1 (ja) * 2018-10-04 2020-04-09 日立化成株式会社 装置及び放熱方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053693A (ja) * 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法
WO2009034846A1 (ja) * 2007-09-13 2009-03-19 Omron Corporation 発熱部を有する装置
JP2009071039A (ja) * 2007-09-13 2009-04-02 Omron Corp 発熱部を有する装置
KR101102632B1 (ko) 2007-09-13 2012-01-04 오므론 가부시키가이샤 발열부를 갖는 장치
US8581156B2 (en) 2007-09-13 2013-11-12 Omron Corporation Apparatus with heating part
JP2009224783A (ja) * 2008-03-17 2009-10-01 Robert Bosch Gmbh 半導体構成素子を備える装置、および半導体構成素子を備える装置の製造方法
JP2013518443A (ja) * 2010-01-26 2013-05-20 クアルコム，インコーポレイテッド 熱管理のための微細加工されたピラーフィン
US8877563B2 (en) 2010-01-26 2014-11-04 Qualcomm Incorporated Microfabricated pillar fins for thermal management
WO2020071074A1 (ja) * 2018-10-04 2020-04-09 日立化成株式会社 装置及び放熱方法
CN112888759A (zh) * 2018-10-04 2021-06-01 昭和电工材料株式会社 装置及散热方法

Also Published As

Publication number Publication date
JP3410651B2 (ja) 2003-05-26

Similar Documents

Publication Publication Date Title
JP4895054B2 (ja) 電子部品の実装方法
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
US6406942B2 (en) Flip chip type semiconductor device and method for manufacturing the same
JPH11163022A (ja) 半導体装置、その製造方法及び電子機器
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
US7222419B2 (en) Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package
JP2003197856A (ja) 半導体装置
JP2004079716A (ja) 半導体用ｃｓｐ型パッケージ及びその製造方法
JP3524441B2 (ja) 配線形成方法
JP2001024089A (ja) システム半導体装置及びシステム半導体装置の製造方法
US6562656B1 (en) Cavity down flip chip BGA
JPH11204678A (ja) 半導体装置及びその製造方法
JPH08111587A (ja) 配線板構造及びその製造方法並びに半導体装置
JP4513973B2 (ja) 半導体装置の製造方法
JP3158073B2 (ja) 電子素子のパッケージ方法および電子素子パッケージ
JP2001250902A (ja) 半導体パッケージ及びその製造方法
JPH11224924A (ja) 半導体装置及びその製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP3618044B2 (ja) 多層薄膜配線基板
JP3281591B2 (ja) 半導体装置およびその製造方法
JP3173488B2 (ja) 半導体集積回路装置及びその製造方法
JP2004207267A (ja) 半導体装置及びその製造方法
JPH11204519A (ja) 半導体装置及びその製造方法
JPH11307694A (ja) 半導体装置およびその製造方法
JP7192523B2 (ja) 半導体パッケージ及び電子装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080320

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees