JP3554685B2 - Ｉｃチップを支持基板に接合する方法 - Google Patents

Ｉｃチップを支持基板に接合する方法 Download PDF

Info

Publication number
JP3554685B2
JP3554685B2 JP28984099A JP28984099A JP3554685B2 JP 3554685 B2 JP3554685 B2 JP 3554685B2 JP 28984099 A JP28984099 A JP 28984099A JP 28984099 A JP28984099 A JP 28984099A JP 3554685 B2 JP3554685 B2 JP 3554685B2
Authority
JP
Japan
Prior art keywords
layer
aluminum
chip
solder
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28984099A
Other languages
English (en)
Other versions
JP2000124265A (ja
Inventor
デガニ イノン
アラン グレッグス ジェフリー
Original Assignee
ルーセント テクノロジーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルーセント テクノロジーズ インコーポレーテッド filed Critical ルーセント テクノロジーズ インコーポレーテッド
Publication of JP2000124265A publication Critical patent/JP2000124265A/ja
Application granted granted Critical
Publication of JP3554685B2 publication Critical patent/JP3554685B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電子部品の組立体に関し、特にシリコン、セラミック、またはプリント回路基板等の相互接続用基板上にＩＣチップを搭載するはんだバンプ相互接続技術に関する。
【０００２】
【従来の技術】
素子のパッケージをプリント回路基板等の相互接続用基板上に搭載し、電気的に接続するはんだバンプ相互接続技術は、電子部品の製造に幅広く用いられている。相互接続用基板は、シリコンあるいはセラミック等の電子部品支持体の形態を採る。本明細書ではこのような支持体はプリント回路基板を例に説明する。
【０００３】
現在の素子パッケージは小型かつ軽量で、はんだバンプの微細なパターンを用いてプリント回路基板上の表面に搭載されている。通常バンプ（即ちパッド）は、プリント回路基板上および構成素子のパッケージが適宜配置されたときに適合するように対称に搭載されている。組立体は、はんだバンプを加熱溶融してはんだバンプ相互接続を形成することにより組み立てられる。この技術は、構成素子のパッケージ内のＩＣチップの表面にはんだ接続用パッド（バンプ）を具備してチップをプリント回路基板上に逆さまにして搭載するようなフリップチップ技術で用いられている。
【０００４】
はんだバンプは、組み立てる前にＩ／Ｏ接点用パッドの列の上に形成される。ハンドを接点用パッドの列に局部的に即ち選択的に形成を容易にするためには、パッドの表面ははんだ濡れ性を有さなければならない。集積回路基板あるいはカードに通常用いられる金属の相互接続用パターンはアルミ製である。アルミに直接はんだ付けする技術は、試みられているがアルミは理想的なはんだ接続するための材料ではない。したがって産業界においては、アルミ製の接点用パッド上に金属コーティングを施して、はんだバンプ（即ちはんだパッド）をこのコーティングの上に形成している。このようなコーティングはアンダーバンプ金属化（ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌｌｉｚａｔｉｏｎ＝ＵＢＭ）と称する。
【０００５】
ＵＢＭ技術に用いられる金属は、アルミに良好に接着しなければならず、スズはんだにより濡れ性を有し、かつ高い導電性を有さなければならない。このような要件に合う構造体は、クロムと銅の合金である。クロムを最初に堆積しアルミに接着させ、その後銅をこのクロムの上に形成してはんだ濡れ性を有する表面を形成する。クロムは、様々な材料有機材料あるいは無機材料に良好に接着することで知られている。
【０００６】
したがってクロムはＩＣプロセスに通常用いられる誘電体材料（例、ＳｉＯ２，ＳＩＮＣＡＰＳ，ポリイミド等）および銅とアルミ等の金属にも良好に接着する。しかしはんだ合金が銅を分解し、クロムから濡れ性を奪う。そのためクロム上の銅の薄い層が分解して溶融はんだとなり、その後このはんだがクロム層から濡れ性を奪うことになる。はんだとＵＢＭの間との界面の完全性を得るために、クロムと銅の混合物あるいは合金層がクロム層と銅層の間に通常用いられる。
【０００７】
このＵＢＭコーティングは、十分機能し産業界で成功裏に用いられているが、多層コーティングでは、ＩＣのパッケージ操作が複雑となりコスト高となる。さらにまたこのような材料系に対し新たな金属（クロム）を加えることになる。従来の製造プロセスとの適合性およびプロセスの単純化の観点からＵＢＭコーティングに使用される材料は、はんだされるベース材料と同一即ち銅およびアルミであるのが好ましい。
【０００８】
【発明が解決しようとする課題】
したがって本発明の目的は、ＵＢＭコーティングに使用される新たな材料を提供することである。
【０００９】
【課題を解決するための手段】
本発明者らは、アルミと銅のみを使用する新たでかつ単純なＵＢＭを開発した。厚いアルミ製の層がＩＣのアルミ製接合部位上に形成され、比較的厚い銅製の層がこのアルミ層の上に直接接着される。銅を直接アルミに接着することは、従来技術で実行することは困難であるが、アルミニウムの表面が適切に処理されるならばスパッタリング堆積により容易に行うことができる。その後この銅製の層を従来手段により次の接続用レベル層にはんだ付けされる。この新たなＵＢＭは、表面搭載を含むいかなる相互接続用構成に使用することができ、フリップチップの組立に適したものである。
【００１０】
【発明の実施の形態】
図１において、プリント回路基板１１の切り欠いた一部にはＩ／Ｏ接点用パッド１３の外側のアレイを４×６列のはんだバンプ１４と相互接続するランナー１２を有するプリント回路基板が示されている。同図は、搭載されるべきフリップチップ素子用のフリップチップパッケージ１５を示す。プリント回路基板の全体は、組立体の大きさおよび様々な素子の大きさにより複数のフリップチップ部位を有する。
【００１１】
図１に示した実施例においては、フリップチップパッケージ１５の外側は約４×７ｍｍで、４×６列のはんだバンプ１４がこれより若干小さくなっている。１６はキャパシタである。図１のプリント回路は、１本のインラインメモリモジュール（ｓｉｎｇｌｅ ｉｎ−ｌｉｎｅ ｍｅｍｏｒｙ ｍｏｄｕｌｅ＝ＳＩＭＭ）であるが、本発明は様々な種類のはんだ搭載用素子および他の相互接続用基板に適用できる。
【００１２】
次に図２を参照すると、ＩＣチップ２１と中間相互接続用基板２２とを有する凹型のチップモジュールが示されている。中間相互接続用基板２２はエポキシあるいはセラミックス製であるが、好ましくはシリコン製である。ＩＣチップ２１は通常はんだである相互接続手段２３により中間相互接続用基板２２にフリップチップ接合（通常はんだである他の導電性材料例えば導電性エポキシでもよい）される。
【００１３】
フリップチップ接合に用いられる材料は、本発明に必須のものではなく、例えばはんだバンプあるいははんだボール接合あるいは導電性エポキシ等でもよい。次にこの中間相互接続用基板２２がプリント回路基板（ＰＷＢ）２４にはんだあるいは導電性エポキシ製のＩ／Ｏ相互接続構成３１にフリップチップ接続される。凹型のチップのＭＣＭにおいては、プリント回路基板２４はキャビティ（凹み）２５を有し、そのためＩＣチップ２１はＰＷＢ表面の下に入ることになる。
【００１４】
このキャビティ２５は図２に示すように、ＰＷＢの厚さ方向全部にあるいはＰＷＢの一部にのみ形成される。同図に示された構成においては、ＰＷＢは、両側のプリント回路を具備する単一レベルの基板である。本発明は、マルチレベルのＰＷＢにも適合可能である。このＰＷＢは、プリント回路基板に接続される。ＰＷＢの切り欠き部分は、ＰＷＢは複数の中間相互接続基板を収納するより大きなＰＷＢの一部を示すために切断してある。
【００１５】
中間相互接続用基板２２は、例えば四角形のパッケージのような活性素子で基板の周囲に四角形にあるいは長方形に配列されたＩ／Ｏ接合部位の大きな列を具備する。別法として中間相互接続用基板２２は、プリント回路をその片面あるいは両面に具備するシリコン製の受動型の相互接続用基板でもよい。図２に示した相互接続構造においては、はんだボール２６がはんだバンプ１４上の接合用パッドに接合され、このパッドが貫通孔相互接続手段２８を介してメッキされ、さらにＰＷＢの底部上のランナー２９を介して別の相互接続部（図示せず）に延びるランナー２７により相互接続される。
【００１６】
この他の接点部位は、別の接点用パッドでもよくＰＷＢが他の基板にはんだ接続されるあるいはワイヤボンディングがＰＷＢに行われる場合には別の接合パッドでもよい。別法としてＰＷＢがプラグイン型の回路カードの場合には、この接点用部位は、スロット型の相互接続構造でもよい。本明細書においては、２６，２７，２８，２９で示される相互接続は、パワー用の接続であり、相互接続構成３１，３２，３３，３４を含む相互接続は、接地用の接続である。残りのＩ／Ｏ相互接続は図示していないが、これは従来と同一である。
【００１７】
図３は、ＩＣチップ上の接合部位の詳細図である。同図は、接合部位にアルミを有する他の相互接続基板も示す。図３において、ＩＣ基板４１は酸化物層４２とこの酸化物層４２の窓内に形成されたアルミ製接合部位４３とを有する。ポリイミド製のキャップ層即ちＳＩＮＣＡＰＳがキャップ層４４で示されている。アルミ製接合部位４３はレベル間の金属製相互接続あるいは基板、例えばソースドレインウィンドウ、接点等である。下層の半導体構造の詳細は、示していないが本発明の必須要件ではない。本発明の目的は、アルミ製接合部位４３の表面をＵＢＭコーティングでカバーし、その後はんだのボールあるいはバンプでカバーする。したがってＵＢＭ４７はアルミ製接合部位４３に選択的に形成される。
【００１８】
従来のＵＢＭは、接着プロセス、例えばリフトオフマスクを用いて形成されている。しかし、減厚プロセス（ｓｕｂｔｒａｃｔｉｖｅ ｐｒｏｃｅｓｓ）は、プロセスが単純であるためそしてより良好な寸法制御が可能なために好ましい。本発明のＵＢＭの利点は、減厚プロセス（即ち、ブランケット堆積、リソグラフマスク、エッチング）により選択的に適用できる点である。
【００１９】
本発明のＵＢＭ積層構造は、以下に説明するようなアルミ層と銅層をスパッタリングすることにより形成される。次に本発明のプロセスを図４〜６を用いて説明する。
【００２０】
図４において、基板の一部はＩＣ基板５１で示され、このＩＣ基板５１の上に酸化物層５２とキャップ層５３とアルミ製接合部位５４が形成されている。これはフリップチップ組立を行う前のＩＣチップパッケージの通常の構造である。ＵＢＭ層を形成する前にアルミニウム製の接点の表面をまずマイルド（弱）エッチングを用いて洗浄し、あるいはバックスパッタリングで洗浄して堆積したアルミの接着を確実にする。
【００２１】
その後、アンダーバンプアルミ製層５５をアルミ製ターゲットからスパッタリングすることにより堆積する。このアンダーバンプアルミ製層５５の厚さはＩＣ上のアルミ製接合部位５４の厚さと加えると、０．５〜２．０μｍの範囲にある。現在のＩＣ技術におけるアルミ製相互接続層の厚さは、通常０．５μｍ以下である。この堆積したＵＢＭアルミ層は、０．１から２μｍの範囲内にある。
【００２２】
次に図５を参照すると、その後ＵＢＭの銅製層５６がこのアルミ層５５の上に直接スパッタリング堆積される。両方のＵＢＭ層を同一の装置内で真空を破ることなく連続して堆積するのが効率的である。この方法を利用しない場合にはアルミ層は、バックスパッタリングされて、アルミの表面上に形成する酸素を除去しなければならない。
【００２３】
そのため本発明の実施例においては、これらの層はアルミターゲットと銅ターゲットの両方を含むスパッタリング装置内でスパッタ堆積される。好ましくは、これはＡｌ堆積ステーションとＣｕ堆積ステーションを具備するクラスターツール内で行われるのがよい。適切なスパッタリング技術および条件は公知である。金属層の堆積例えば蒸着は、銅層を堆積する前にアルミ層の表面が保護されているかあるいは適宜洗浄されていることを条件に用いることができる。
【００２４】
銅製層５６は０．５〜２μｍの厚さを有する。この銅製層５６ははんだバンプに通常使用されるはんだ材料に対し濡れ性を有する。スズとの銅共晶（ｅｕｔｅｃｔｉｃｓ）のはんだの融点は低く、はんだ温度においては銅層の表面ははんだバンプ内で分解して物理的かつ電気的に確実な結合を形成する。全ての銅がはんだ層内に分解した場合でも、はんだは依然として濡れ性を有しＡｌ層に接着するが、これはアルミ層の表面に酸素が存在しないためである。
【００２５】
図６に示すように、エッチング用マスク５７が形成されてはんだバンプを行う領域がマスクされる。このエッチング用マスク５７は従来のフォトレジスト層で表面層のフォトレジストをスピンしてフォトレジストを適当な化学線でパターン化することにより形成される。図６は、現像されたフォトマスクを示す。別のマスク形成技術は、例えば酸化物ハードマスクを使用することである。他のリソグラフプロセス、例えば電子ビームまたはＸ線も使用することができる。
【００２６】
フォトマスクを配置した後、銅製層５６とアンダーバンプアルミ製層５５を従来のエッチング材を用いてエッチングする。銅は、例えば塩化鉄と、硫酸とクロム酸塩カリウム（ｐｏｔａｓｓｉｕｍ ｃｈｒｏｍａｔｅ）の混合物、あるいは硫酸と過酸化物（ｐｅｒｏｘｉｄｅ）を用いてエッチングされる。アルミはＨＦの希釈液あるいはＰＡＥエッチング剤を用いてエッチングされる。このようにして得られた構造体を図７に示す。図８において、エッチング用マスク５７を除去すると、はんだバンプ５８が従来方法によりＵＢＭに形成される。
【００２７】
以下は、本発明の有効性を示すための実験例である。
【００２８】
実験例
アンダーバンプアルミ製層５５と銅製層５６の堆積が、Ｓｐｕｔｔｅｒｅｄ Ｆｉｌｍｓ Ｉｎｃ．社のエンデバークラスタツール上で行われる。ウェハを堆積する前に１０５℃で約１時間焼く。その後、このウェハを装置のカセットモジュール内に搭載する。ウェハは、初期洗浄を行うが、これはクラスタツールのエッチングステーションのマイルドなドライエッチングで行う。エッチングコンディションは、６ｓｃｃｍのＡｒ流で３５０Ｗで１２０秒である。その後このウェハを装置の真空を維持しながらＡｌ堆積チェンバーに移動させる。
【００２９】
次の条件でＡｌ層が１μｍの厚さで堆積された。３０秒の初期堆積に対し、５ｓｃｃｍのＡｌ流で１０ｋＷで６０秒で４００Ｗのエネルギーで基板にバイアスをかけた。ウェハをその後Ｃｕ堆積チェンバーに移動し、そこで銅層を約１μｍの厚さ以下の条件で堆積させた、４５ｓｃｃｍのＡｒ流で４ｋＷで４００秒である。そのウェハを取り出すためにカセットモジュールに戻した。
【００３０】
このコーティングされたウェハを、その後従来のリソグラフ技術でパターン化した。ウェハを例えばＨＭＤＳの接着加速剤でもってＹＥＳベーパーオーブン内に５分間おいた。このウェハをＭＴＩフレキシファブトラック上でＡＺ４６２０のフォトレジストの５μｍの厚さでスピンコーティングし、１００℃で約１分間焼いた。パターンがＧＣＡステッパー露光システム（ｔ＝３０秒であるいは約２００ｍＪ）を用いてレジスト内で露出してＡＺ４００ｋの展開剤で現像した（ｔ＝２分）。
【００３１】
そのウェハを銅層をエッチングする前に１３０℃で２分間ホットプレート上で焼いた。銅層は、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏを用いてエッチングした。このウェハを水の中で洗浄して市販のＡｌエッチング、ＰＡＥエッチング剤内に配置してＡｌ層をエッチングした。その後洗浄し、乾燥し、検査した。フォトレジスト層を１００℃で３０分間ＰＲＳ１０００内で除去した。このようにして得られたウェハは、はんだ付けするための銅表面層をＡｌ／ＣｕのＵＢＭに選択的に形成した。
【００３２】
ＵＢＭ層上のはんだコーティングは、蒸着のような適宜の技術で形成できる。本発明におけるはんだバンプの通常の厚さは、３〜２０ミル（３／１００〜２０／１０００インチ）である。上記の実施例で用いられたはんだ組成の例を次に示す。
Figure 0003554685
【００３３】
このＵＢＭを具備するＩＣ素子は、厳密なテスト基準およびＩＣ性能の基準を満たす。
【００３４】
アンダーバンプアルミ製層５５の堆積は、ＩＣ形成プロセスが十分な厚さのアルミ接合部位を提供できる場合には省くことができる。かくして本発明を実施する際に、ＩＣの生成シーケンスで形成される最終金属層あるいは接合部位のパッドは、０．５μｍ以上の厚さを有する。この場合、銅を堆積する前にアルミの表面から自然酸素を除去することが必要なだけである。上記のドライエッチングによる予洗浄はこのために用いられる。
【００３５】
本発明のプロセスの前に生成された、即ち空気に曝す前のアルミ層の予洗浄ステップは、本発明のプロセスにとっては重要である。このような層の表面は、ドライエッチングにより、即ちバックスパタリングあるいはＲＩＥにより銅を堆積するためにアルミ表面を洗浄にするのが好ましい。少なくとも１００オングストローム好ましくは４００オングストロームをこの表面から除去することにより所望の表面状態を形成できる。本発明を規定するためにこのような表面はナセント（ｎａｓｃｅｎｔ）表面と称する。このアルミ層が真空装置内で堆積された場合にはナセント表面が得られる。
【００３６】
上記したように本発明のプロセスの利点は、減厚プロセス、即ちフォトマスキングとエッチングを用いてＵＢＭを形成できる点である。ＵＢＭを形成するために他の引き剥ぎプロセスは公知である。例えば、米国特許出願０８／８２５，９２３号を参照のこと。このプロセスにおいては、クロムがＵＢＭで用いられている。クロム層をパターン化するのに用いるエッチング剤は、アルミも浸食する。そのためＵＢＭが形成される表面が裸のＡｌボンディング部位を有する場合にはこのプロセスは好ましくない。
【００３７】
このような状況は、ある種のパッケージアプリケーションで発生し、第２レベルのチップ即ち第１チップをサポートするチップが次のレベルに少なくとも部分的にワイヤボンディングされるようなチップオンチップで発生する。このようなチップは、ＵＢＭパッドと裸のＡｌパッドの両方を必要とする。両方のタイプの接続用のＡｌパッドをまず最初に形成し、ＵＢＭを受け入れるＡｌパッドを上記の技術を用いて銅で選択的にコーティングする。
【００３８】
このような状況においては、ワイヤボンディングされる部位のアルミ層の厚さは、１．０μｍ以上が好ましく、その結果ワイヤ接合部位は、ＵＢＭエッチングステップの後でも残ることができる。通常のアルミエッチングステップは、十分制御可能であり、これらの層の相対的な厚さを制御してこのような結果を得ることができる。
【図面の簡単な説明】
【図１】ＩＣチップをプリント回路基板のはんだバンプ接点列にフリップチップ接合を行うのに適したプリント回路基板の従来技術に係るブロック図
【図２】フリップチップパッケージ用の従来の相互接続システムの部分断面図
【図３】図２の構成で接続されたＩＣチップの詳細図
【図４】本発明によりアンダーバンプの金属積層構造を表す図
【図５】本発明によりアンダーバンプの金属形成を行うために用いられる第１ステップを表す図
【図６】本発明によりアンダーバンプの金属形成を行うために用いられる第２ステップを表す図
【図７】本発明によりアンダーバンプの金属形成を行うために用いられる第３ステップを表す図
【図８】本発明によりアンダーバンプの金属形成を行うために用いられる第４ステップを表す図
【符号の説明】
１１ プリント回路基板
１２ ランナー
１３ Ｉ／Ｏ接点用パッド
１４ はんだバンプ
１５ フリップチップパッケージ
１６ キャパシタ
２１ ＩＣチップ
２２ 中間相互接続用基板
２３ 相互接続手段
２４ プリント回線基板（ＰＷＢ）
２５ キャビティ
２６，３１ はんだボール
２７，２９，３２，３４ ランナー
２８，３３ 貫通孔相互接続手段
３１ Ｉ／Ｏ相互接続構成
４１，５１ ＩＣ基板
４２，５２ 酸化物層
４３，５４ アルミ製接合部位
４４，５３ キャップ層
４７ アンダーバンプ金属化領域
５５ アンダーバンプアルミ製層
５６ 銅製層
５７ エッチング用マスク
５８ はんだバンプ

Claims (3)

  1. アルミ製接合パッドを有するＩＣチップを支持基板に結合する方法において、
    （ａ）ＩＣチップをスパッタリング装置内に配置するステップと、
    （ｂｉ）前記スパッタリング装置内に真空を形成しこの真空を破らずにアルミ製の層を前記アルミ製接合パッドに堆積するステップと、
    （ｂｉｉ）さらに銅製層を前記アルミ製の層の上に堆積するステップと、
    （ｃ）前記銅製層を前記支持基板にはんだ付けするステップと
    を有することを特徴とするＩＣチップを支持基板に接合する方法。
  2. 前記アルミ製の層と前記銅製層のパターン化は、
    フォトレジストを前記銅製層に形成し、前記フォトレジストを前記銅製層の露出部分にパターン化し、前記銅製層の露出した部分と下のアルミ層をエッチングで除去する
    ことにより行うことを特徴とする請求項１記載の方法。
  3. 前記アルミ製層は、０．５μｍ以上の厚さを有し、前記銅製層は、０．５μｍ以上の厚さを有する
    ことを特徴とする請求項２記載の方法。
JP28984099A 1998-10-14 1999-10-12 Ｉｃチップを支持基板に接合する方法 Expired - Lifetime JP3554685B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/172467 1998-10-14
US09/172,467 US6130141A (en) 1998-10-14 1998-10-14 Flip chip metallization

Publications (2)

Publication Number Publication Date
JP2000124265A JP2000124265A (ja) 2000-04-28
JP3554685B2 true JP3554685B2 (ja) 2004-08-18

Family

ID=22627814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28984099A Expired - Lifetime JP3554685B2 (ja) 1998-10-14 1999-10-12 Ｉｃチップを支持基板に接合する方法

Country Status (7)

Country Link
US (2) US6130141A (ja)
EP (1) EP0994507B1 (ja)
JP (1) JP3554685B2 (ja)
KR (1) KR100654823B1 (ja)
DE (1) DE69918631T2 (ja)
SG (1) SG93844A1 (ja)
TW (1) TW457602B (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649533B1 (en) * 1999-05-05 2003-11-18 Advanced Micro Devices, Inc. Method and apparatus for forming an under bump metallurgy layer
US6544880B1 (en) 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
US6335226B1 (en) * 2000-02-09 2002-01-01 Texas Instruments Incorporated Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers
KR100640576B1 (ko) * 2000-12-26 2006-10-31 삼성전자주식회사 유비엠의 형성방법 및 그에 의해 형성된 반도체 소자
TW508987B (en) * 2001-07-27 2002-11-01 Phoenix Prec Technology Corp Method of forming electroplated solder on organic printed circuit board
US6602775B1 (en) 2001-08-16 2003-08-05 Taiwan Semiconductor Manufacturing Company Method to improve reliability for flip-chip device for limiting pad design
US6756294B1 (en) 2002-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Company Method for improving bump reliability for flip chip devices
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
US6596619B1 (en) 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
DE10238816B4 (de) * 2002-08-23 2008-01-10 Qimonda Ag Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
TW577158B (en) * 2002-11-29 2004-02-21 Advanced Semiconductor Eng Method for forming UBM pads and bumps on wafer
TWI233172B (en) * 2003-04-02 2005-05-21 Siliconware Precision Industries Co Ltd Non-leaded semiconductor package and method of fabricating the same
JP4213672B2 (ja) * 2003-04-15 2009-01-21 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
WO2005059957A2 (en) * 2003-12-12 2005-06-30 Great Wall Semiconductor Corporation Metal interconnect system and method for direct die attachment
TWI254995B (en) * 2004-01-30 2006-05-11 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7282433B2 (en) * 2005-01-10 2007-10-16 Micron Technology, Inc. Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
US20060205200A1 (en) * 2005-03-08 2006-09-14 Dominick Richiuso Low capacitance solder bump interface structure
US7321140B2 (en) * 2005-03-11 2008-01-22 Applied Materials, Inc. Magnetron sputtered metallization of a nickel silicon alloy, especially useful as solder bump barrier
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7053490B1 (en) * 2005-07-27 2006-05-30 Semiconductor Manufacturing International (Shanghai) Corporation Planar bond pad design and method of making the same
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
DE102006008261A1 (de) * 2006-02-22 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Ätzlösung und Verfahren zur Strukturierung eines UBM-Schichtsystems
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
TW200926379A (en) * 2007-12-05 2009-06-16 Phoenix Prec Technology Corp Package substrate having electrical connecting structure and method of fabricating the same
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
CN102747333A (zh) * 2011-04-21 2012-10-24 鸿富锦精密工业（深圳）有限公司 镀膜件的制备方法及由该方法制得的镀膜件
CN102747326A (zh) * 2011-04-21 2012-10-24 鸿富锦精密工业（深圳）有限公司 镀膜件的制备方法及由该方法制得的镀膜件
CN102747332A (zh) * 2011-04-21 2012-10-24 鸿富锦精密工业（深圳）有限公司 镀膜件的制备方法及由该方法制得的镀膜件
US9768132B2 (en) * 2012-03-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US20150048502A1 (en) * 2013-08-14 2015-02-19 International Business Machines Corporation Preventing misshaped solder balls
TWI599276B (zh) * 2015-06-26 2017-09-11 矽創電子股份有限公司 電子元件與製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2095904B (en) * 1981-03-23 1985-11-27 Gen Electric Semiconductor device with built-up low resistance contact and laterally conducting second contact
JPH0344035A (ja) * 1989-07-11 1991-02-25 Seiko Instr Inc バンプ電極を有する半導体装置及びその実装方法
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
US5480835A (en) * 1993-05-06 1996-01-02 Motorola, Inc. Electrical interconnect and method for forming the same
KR950004464A (ko) * 1993-07-15 1995-02-18 김광호 칩 범프의 제조방법
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US5904859A (en) * 1997-04-02 1999-05-18 Lucent Technologies Inc. Flip chip metallization
US5985694A (en) * 1997-09-29 1999-11-16 Motorola, Inc. Semiconductor die bumping method utilizing vacuum stencil

Also Published As

Publication number Publication date
DE69918631D1 (de) 2004-08-19
JP2000124265A (ja) 2000-04-28
DE69918631T2 (de) 2005-08-11
EP0994507A3 (en) 2000-08-16
EP0994507B1 (en) 2004-07-14
KR100654823B1 (ko) 2006-12-08
SG93844A1 (en) 2003-01-21
TW457602B (en) 2001-10-01
EP0994507A2 (en) 2000-04-19
US6130141A (en) 2000-10-10
KR20000028968A (ko) 2000-05-25
US6597069B1 (en) 2003-07-22

Similar Documents

Publication Publication Date Title
JP3554685B2 (ja) Ｉｃチップを支持基板に接合する方法
JP3588027B2 (ja) Ｉｃチップを基板に接合する方法
US6756294B1 (en) Method for improving bump reliability for flip chip devices
EP0411165B1 (en) Method of forming of an integrated circuit chip packaging structure
US5492235A (en) Process for single mask C4 solder bump fabrication
EP0939436B1 (en) Manufacture of flip-chip devices
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JPH0563102B2 (ja)
TW200428608A (en) Semiconductor device and manufacturing method thereof
JPH0818227A (ja) マルチチップ・モジュールの製造方法
JP3267167B2 (ja) 半導体装置とその製造方法
JP3410651B2 (ja) 半導体装置及びその製造方法
JP4119740B2 (ja) 半導体装置の製造方法
JP2001068513A (ja) 半導体装置
JP3077666B2 (ja) 半導体装置の製造方法
JPH08124930A (ja) 半導体装置
JPH11186309A (ja) 半導体装置および半導体装置の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JPH09306918A (ja) はんだボールバンプ形成工程におけるバリアメタル形成方法
JPH09321050A (ja) はんだボールバンプ形成工程におけるバリアメタル形成方法
JPH01280328A (ja) 電子機器装置
JPH01128549A (ja) 半田バンプの製造方法
JPH05144814A (ja) 半導体集積回路装置の製造方法
JP2004266146A (ja) はんだバンプの形成方法、半導体装置及び半導体装置の実装方法
JPH11510321A (ja) 単一のマスクでｃ４はんだバンプを形成する方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040510

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3554685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080514

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term