JPH09321050A - はんだボールバンプ形成工程におけるバリアメタル形成方法 - Google Patents
はんだボールバンプ形成工程におけるバリアメタル形成方法Info
- Publication number
- JPH09321050A JPH09321050A JP8137056A JP13705696A JPH09321050A JP H09321050 A JPH09321050 A JP H09321050A JP 8137056 A JP8137056 A JP 8137056A JP 13705696 A JP13705696 A JP 13705696A JP H09321050 A JPH09321050 A JP H09321050A
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier metal
- blm
- solder ball
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 再配置を行うはんだボールバンプの形成工程
において、バリアメタルと下地材料層との密着強度を改
善したはんだボールバンプ形成工程におけるバリアメタ
ル形成方法を提供する。 【解決手段】 少なくとも微量酸素又は微量窒素を含有
したアルゴンガス雰囲気下でスパッタ成膜したＣｒもし
くはＴｉを下地材料（フォトレジスト膜６）との密着層
（ＢＬＭ膜４）として用い、密着性を改善した。
において、バリアメタルと下地材料層との密着強度を改
善したはんだボールバンプ形成工程におけるバリアメタ
ル形成方法を提供する。 【解決手段】 少なくとも微量酸素又は微量窒素を含有
したアルゴンガス雰囲気下でスパッタ成膜したＣｒもし
くはＴｉを下地材料（フォトレジスト膜６）との密着層
（ＢＬＭ膜４）として用い、密着性を改善した。
Description
【０００１】
【発明の属する技術分野】本発明は、はんだボールバン
プ形成工程におけるバリアメタル形成方法に関し、さら
に詳しくは半導体基体の表面にはんだより成るバンプを
形成し、印刷配線基板の表面に形成した電極と面接合す
るフリップチップＩＣの製造工程の一部であるはんだボ
ールバンプ形成工程におけるバリアメタル形成方法に関
する。
プ形成工程におけるバリアメタル形成方法に関し、さら
に詳しくは半導体基体の表面にはんだより成るバンプを
形成し、印刷配線基板の表面に形成した電極と面接合す
るフリップチップＩＣの製造工程の一部であるはんだボ
ールバンプ形成工程におけるバリアメタル形成方法に関
する。
【０００２】
【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。こと半導体ＩＣに関しても、従来のパ
ッケージ実装の代替として、ＬＳＩベアチップを直接印
刷配線基板にマウントするフリップチップによる高密度
実装技術の開発が盛んに行なわれている。フリップチッ
プ実装法には、Ａｕスタッドバンプ法や、はんだボール
バンプ法等いくつかの手法があるが、いずれの場合もＩ
ＣのＡｌ電極パッドとバンプ材料との間には、密着性向
上や相互拡散防止等を目的にバリアメタルが用いられ
る。
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。こと半導体ＩＣに関しても、従来のパ
ッケージ実装の代替として、ＬＳＩベアチップを直接印
刷配線基板にマウントするフリップチップによる高密度
実装技術の開発が盛んに行なわれている。フリップチッ
プ実装法には、Ａｕスタッドバンプ法や、はんだボール
バンプ法等いくつかの手法があるが、いずれの場合もＩ
ＣのＡｌ電極パッドとバンプ材料との間には、密着性向
上や相互拡散防止等を目的にバリアメタルが用いられ
る。
【０００３】はんだボールバンプの場合、このバリメタ
ルがバンプの仕上がり形状を左右することから、ＢＬＭ
（Ｂａｌｌ Ｌｉｍｉｔｉｎｇ Ｍｅｔａｌ）と通常呼
ばれている。はんだバンプにおけるＢＬＭ膜の構造とし
ては、Ｃｒ／Ｃｕ／Ａｕの三層構造が最も一般的であ
る。この内、下層のＣｒ膜はＡｌ電極パッドとの密着層
として、Ｃｕははんだの拡散防止層として、そして上層
のＡｕ膜は酸化防止膜として、各々作用する。
ルがバンプの仕上がり形状を左右することから、ＢＬＭ
（Ｂａｌｌ Ｌｉｍｉｔｉｎｇ Ｍｅｔａｌ）と通常呼
ばれている。はんだバンプにおけるＢＬＭ膜の構造とし
ては、Ｃｒ／Ｃｕ／Ａｕの三層構造が最も一般的であ
る。この内、下層のＣｒ膜はＡｌ電極パッドとの密着層
として、Ｃｕははんだの拡散防止層として、そして上層
のＡｕ膜は酸化防止膜として、各々作用する。
【０００４】このＢＬＭ膜をＬＳＩのＡｌ電極パッド上
にパターニングした後に、はんだ（Ｓｎ，Ｐｂ）を成膜
し、熱を加えてはんだを溶融して、最終的にはんだボー
ルバンプを形成する。その概略プロセスとして、はんだ
膜のパターン形成を真空蒸着とフォトレジストのリフト
オフを用いて行った場合の１例を図４に示す。
にパターニングした後に、はんだ（Ｓｎ，Ｐｂ）を成膜
し、熱を加えてはんだを溶融して、最終的にはんだボー
ルバンプを形成する。その概略プロセスとして、はんだ
膜のパターン形成を真空蒸着とフォトレジストのリフト
オフを用いて行った場合の１例を図４に示す。
【０００５】フリップチップＩＣの接合部は、シリコン
等の半導体基体１上にＡｌ−Ｃｕ等の合金からなる電極
パッド２をスパッタやエッチングを用いて形成し、ポリ
イミドやシリコン窒化膜等によって表面保護膜３を全面
に被覆した後、電極パッド２上に開口された部分を形成
して、ＢＬＭ膜（バリアメタル）４と称せられるＣｒ、
Ｃｕ、Ａｕ等から成る多層金属膜を形成する（図４
（ａ）参照）。さらに、このＢＬＭ膜４の上に、開口部
５を有するフォトレジスト膜６を形成し（図４（ｂ）参
照）、ウェハ全面にはんだ蒸着膜７を成膜して（図４
（ｃ））、レジストリフトオフによるパターニングを行
った後（図４（ｄ））、熱処理によってはんだを溶融さ
せることで、最終的に（図４（ｅ））に示すような、は
んだボールバンプ８が形成される。
等の半導体基体１上にＡｌ−Ｃｕ等の合金からなる電極
パッド２をスパッタやエッチングを用いて形成し、ポリ
イミドやシリコン窒化膜等によって表面保護膜３を全面
に被覆した後、電極パッド２上に開口された部分を形成
して、ＢＬＭ膜（バリアメタル）４と称せられるＣｒ、
Ｃｕ、Ａｕ等から成る多層金属膜を形成する（図４
（ａ）参照）。さらに、このＢＬＭ膜４の上に、開口部
５を有するフォトレジスト膜６を形成し（図４（ｂ）参
照）、ウェハ全面にはんだ蒸着膜７を成膜して（図４
（ｃ））、レジストリフトオフによるパターニングを行
った後（図４（ｄ））、熱処理によってはんだを溶融さ
せることで、最終的に（図４（ｅ））に示すような、は
んだボールバンプ８が形成される。
【０００６】このときのＢＬＭ膜４のパターンが形成さ
れるまでのプロセスフローの概略をフォトレジストのリ
フトオフを用いた場合を一例に図５を用いて説明する。
まず、図５（ａ）に示されるように、電極パッド２上に
ポリイミド又はシリコン窒化膜等の表面保護膜３を形成
し、所定の寸法に接続孔となる開口部５を設け、更にそ
の上層にフォトレジスト膜６を表面保護膜３よりも大き
な開口径でパターニングする。
れるまでのプロセスフローの概略をフォトレジストのリ
フトオフを用いた場合を一例に図５を用いて説明する。
まず、図５（ａ）に示されるように、電極パッド２上に
ポリイミド又はシリコン窒化膜等の表面保護膜３を形成
し、所定の寸法に接続孔となる開口部５を設け、更にそ
の上層にフォトレジスト膜６を表面保護膜３よりも大き
な開口径でパターニングする。
【０００７】次に、この状態のウェハをスパッタ装置に
セットし、ＲＦプラズマによる成膜前処理（通称逆スパ
ッタ）を行うことにより、フォトレジスト膜６の開口端
をオーバーハング状に変形する（図５（ｂ））。そし
て、引き続き、Ｃｒ、Ｃｕ、Ａｕ等から成る金属多層膜
を連続成膜する。この結果、図５（ｃ）に示されるよう
に、ＲＦプラズマによる成膜前処理によってオーバーハ
ング状に形状制御された下地レジストパターンの側壁面
には、メタルが成膜されることなく、ＢＬＭ膜４は電極
パッド２上の開口部５とフォトレジスト膜６上とで分断
される。
セットし、ＲＦプラズマによる成膜前処理（通称逆スパ
ッタ）を行うことにより、フォトレジスト膜６の開口端
をオーバーハング状に変形する（図５（ｂ））。そし
て、引き続き、Ｃｒ、Ｃｕ、Ａｕ等から成る金属多層膜
を連続成膜する。この結果、図５（ｃ）に示されるよう
に、ＲＦプラズマによる成膜前処理によってオーバーハ
ング状に形状制御された下地レジストパターンの側壁面
には、メタルが成膜されることなく、ＢＬＭ膜４は電極
パッド２上の開口部５とフォトレジスト膜６上とで分断
される。
【０００８】そして、最後に、この状態のウェハをレジ
スト剥離液に浸して加熱揺動処理を行うことで、図５
（ｄ）に示されるように、フォトレジスト膜６上に成膜
された不要なＢＬＭ膜４ｂは、レジスト剥離と同時にリ
フトオフされ、開口部５の所定の場所へＢＬＭ膜のパタ
ーン４ａが形成される。このように、ＬＳＩチップの周
辺に配置された電極パッド２上にのみ、はんだバンプ８
を形成することが従来は主流であった。しかしながら、
デバイスの微細化が進み電極パッド８の隣接距離（ピッ
チ）が益々縮小化されている今後のＬＳＩチップでは、
従来通りにバンプを形成することができなくなってく
る。
スト剥離液に浸して加熱揺動処理を行うことで、図５
（ｄ）に示されるように、フォトレジスト膜６上に成膜
された不要なＢＬＭ膜４ｂは、レジスト剥離と同時にリ
フトオフされ、開口部５の所定の場所へＢＬＭ膜のパタ
ーン４ａが形成される。このように、ＬＳＩチップの周
辺に配置された電極パッド２上にのみ、はんだバンプ８
を形成することが従来は主流であった。しかしながら、
デバイスの微細化が進み電極パッド８の隣接距離（ピッ
チ）が益々縮小化されている今後のＬＳＩチップでは、
従来通りにバンプを形成することができなくなってく
る。
【０００９】即ち、プリント配線基板との接合強度の信
頼性確保の点からバンプ径を縮小化することはできない
ので隣接バンプの接触を避けるためには、電極パッド以
外の場所にバンプを形成することが必要となり、そうす
ると電極パッドから新たにバンプ形成が可能な位置まで
の間で何らかの再配線を行わなければならない。（図６
参照）
頼性確保の点からバンプ径を縮小化することはできない
ので隣接バンプの接触を避けるためには、電極パッド以
外の場所にバンプを形成することが必要となり、そうす
ると電極パッドから新たにバンプ形成が可能な位置まで
の間で何らかの再配線を行わなければならない。（図６
参照）
【００１０】このバンプ再配置のための配線をＢＬＭ膜
を用いて行うことができれば、フォトレジストのマスク
パターンを変更するだけで、工程増加を伴うことなく従
来プロセスをそのまま利用できるため、コストや製造効
率の面で非常に都合が良い。この場合のプロセスフロー
の概略を図１に示す。しかしながら、実際のプロセスで
は、これによって新たな問題が発生するようになった。
即ち、ＢＬＭ膜と下地となるポリイミド膜との界面での
密着性が、従来の場合のようにＢＬＭ膜の下地がＡｌ電
極パッドのみとなるものに比べて弱くなり、はんだバン
プを形成してプリント配線基板にフリップチップ実装し
て組み立てた後の製品のバンプ接合部の強度が確保でき
ず、製品セットの信頼性や耐久性にもその影響が及んで
しまうという問題に直面するようになった。こうした背
景から、再配置を行うはんだボールバンプの形成工程に
おいて、バリアメタルと下地材料層との密着強度を改善
し、高い信頼性を有する再配線材料層の形成技術の確立
が切望されている。
を用いて行うことができれば、フォトレジストのマスク
パターンを変更するだけで、工程増加を伴うことなく従
来プロセスをそのまま利用できるため、コストや製造効
率の面で非常に都合が良い。この場合のプロセスフロー
の概略を図１に示す。しかしながら、実際のプロセスで
は、これによって新たな問題が発生するようになった。
即ち、ＢＬＭ膜と下地となるポリイミド膜との界面での
密着性が、従来の場合のようにＢＬＭ膜の下地がＡｌ電
極パッドのみとなるものに比べて弱くなり、はんだバン
プを形成してプリント配線基板にフリップチップ実装し
て組み立てた後の製品のバンプ接合部の強度が確保でき
ず、製品セットの信頼性や耐久性にもその影響が及んで
しまうという問題に直面するようになった。こうした背
景から、再配置を行うはんだボールバンプの形成工程に
おいて、バリアメタルと下地材料層との密着強度を改善
し、高い信頼性を有する再配線材料層の形成技術の確立
が切望されている。
【００１１】
【発明が解決しようとする課題】そこで本発明が解決し
ようとする課題は、再配置を行うはんだボールバンプの
形成工程において、バリアメタルと下地材料層との密着
強度を改善したはんだボールバンプ形成工程におけるバ
リアメタル形成方法を提供することである。
ようとする課題は、再配置を行うはんだボールバンプの
形成工程において、バリアメタルと下地材料層との密着
強度を改善したはんだボールバンプ形成工程におけるバ
リアメタル形成方法を提供することである。
【００１２】
【課題を解決するための手段】請求項１に記載の本発明
のはんだボールバンプ形成工程におけるバリアメタル形
成方法は、少なくとも微量酸素を含有したアルゴンガス
雰囲気下でスパッタ成膜したＣｒもしくはＴｉを下地材
料（電極パッド、フォトレジスト膜）との密着層として
用いることを特徴とし、密着性を改善した。
のはんだボールバンプ形成工程におけるバリアメタル形
成方法は、少なくとも微量酸素を含有したアルゴンガス
雰囲気下でスパッタ成膜したＣｒもしくはＴｉを下地材
料（電極パッド、フォトレジスト膜）との密着層として
用いることを特徴とし、密着性を改善した。
【００１３】請求項２に記載の本発明のはんだボールバ
ンプ形成工程におけるバリアメタル形成方法は、少なく
とも微量窒素を含有したアルゴンガス雰囲気下でスパッ
タ成膜したＣｒもしくはＴｉを下地材料（電極パッド、
フォトレジスト膜）との密着層として用いることを特徴
とし、密着性を改善した。
ンプ形成工程におけるバリアメタル形成方法は、少なく
とも微量窒素を含有したアルゴンガス雰囲気下でスパッ
タ成膜したＣｒもしくはＴｉを下地材料（電極パッド、
フォトレジスト膜）との密着層として用いることを特徴
とし、密着性を改善した。
【００１４】
【発明の実施の形態】以下に、本発明の好適な実施の形
態について、図１〜図６を参照しつつ説明する。 第１の実施の形態 本実施の形態は、はんだボールバンプ形成プロセスにお
けるＢＬＭ膜のパターン形成に本発明を適用したもので
あり、アルゴンガスに酸素を微量添加した混合ガスをプ
ロセスガスに用いてＢＬＭ膜をスパッタ成膜した例を図
２を参照しながら説明する。
態について、図１〜図６を参照しつつ説明する。 第１の実施の形態 本実施の形態は、はんだボールバンプ形成プロセスにお
けるＢＬＭ膜のパターン形成に本発明を適用したもので
あり、アルゴンガスに酸素を微量添加した混合ガスをプ
ロセスガスに用いてＢＬＭ膜をスパッタ成膜した例を図
２を参照しながら説明する。
【００１５】本実施の形態においてサンプルとして使用
したウェハ（被処理基板）１０は図１（ａ）に示される
ように、ＩＣの半導体基体１の電極パッド２上にポリイ
ミドまたはシリコン窒化膜等の保護膜３よりも大きな開
口径でパターニングされたものを準備した。
したウェハ（被処理基板）１０は図１（ａ）に示される
ように、ＩＣの半導体基体１の電極パッド２上にポリイ
ミドまたはシリコン窒化膜等の保護膜３よりも大きな開
口径でパターニングされたものを準備した。
【００１６】そして、ここでは図３に示すＤＣマグネト
ロンスパッタ装置にセットする。このＤＣマグネトロン
スパッタ装置１１は良く知られた装置であり、プロセス
ガス雰囲気のプラズマ処理室１２内に、下部の加工ステ
ージ１３にウェハ１０を固定し、コリメータ１４を介し
て上方にスパッタ材料である金属からなるターゲット１
５を配置し、プラズマ処理室１２の外部のターゲット１
５に近接した位置に電磁界発生装置１６を配置し、ウェ
ハ１０とターゲット１５間に直流電源１７を接続したも
のである。このＤＣマグネトロンスパッタ装置１１は電
磁界の印加によって、プラズマにドリフト運動を起こさ
せて効率よくスパッタ処理ができることが特徴である。
ロンスパッタ装置にセットする。このＤＣマグネトロン
スパッタ装置１１は良く知られた装置であり、プロセス
ガス雰囲気のプラズマ処理室１２内に、下部の加工ステ
ージ１３にウェハ１０を固定し、コリメータ１４を介し
て上方にスパッタ材料である金属からなるターゲット１
５を配置し、プラズマ処理室１２の外部のターゲット１
５に近接した位置に電磁界発生装置１６を配置し、ウェ
ハ１０とターゲット１５間に直流電源１７を接続したも
のである。このＤＣマグネトロンスパッタ装置１１は電
磁界の印加によって、プラズマにドリフト運動を起こさ
せて効率よくスパッタ処理ができることが特徴である。
【００１７】そして、一例として以下の条件でＢＬＭ膜
を成膜した。 １．Ｃｒ／〔ＣｒＯｘ〕の成膜（Ａｌとの密着層形成） プロセスガス：Ａｒ／Ｏ2 （流量比：９５／５ｓｃｃ
ｍ）（圧力 ：０．７Ｐａ） ＤＣ電力：３．０ｋＷ ウェハステージ：室温 ウェハ厚さ：０．１μｍ ２．Ｃｕの成膜（はんだのバリアメタル形成） プロセスガス：Ａｒ（流量：１００ｓｃｃｍ）（圧力：
０．７Ｐａ） ＤＣ電力：９．０ｋＷ ウェハステージ：室温 ウェハ厚さ：１．０μｍ ３．Ａｕの成膜（バリアメタルの酸化防止膜形成） プロセスガス：Ａｒ（流量：１００ｓｃｃｍ）（圧力：
０．７Ｐａ） ＤＣ電力：３．０ｋＷ ウェハステージ：室温 ウェハ厚さ：０．１μｍ
を成膜した。 １．Ｃｒ／〔ＣｒＯｘ〕の成膜（Ａｌとの密着層形成） プロセスガス：Ａｒ／Ｏ2 （流量比：９５／５ｓｃｃ
ｍ）（圧力 ：０．７Ｐａ） ＤＣ電力：３．０ｋＷ ウェハステージ：室温 ウェハ厚さ：０．１μｍ ２．Ｃｕの成膜（はんだのバリアメタル形成） プロセスガス：Ａｒ（流量：１００ｓｃｃｍ）（圧力：
０．７Ｐａ） ＤＣ電力：９．０ｋＷ ウェハステージ：室温 ウェハ厚さ：１．０μｍ ３．Ａｕの成膜（バリアメタルの酸化防止膜形成） プロセスガス：Ａｒ（流量：１００ｓｃｃｍ）（圧力：
０．７Ｐａ） ＤＣ電力：３．０ｋＷ ウェハステージ：室温 ウェハ厚さ：０．１μｍ
【００１８】成膜処理後のウェハの状態は、概ね図２
（ｃ）に示すように、ＲＦプラズマによる成膜前処理に
よって、オーバーハング状に形状制御された下地レジス
トパターンの側壁面には、メタルが成膜されることな
く、ＢＬＭ膜４はＡｌ電極パッド４上の開口部とフォト
レジスト膜６上とで分断された状態となった。
（ｃ）に示すように、ＲＦプラズマによる成膜前処理に
よって、オーバーハング状に形状制御された下地レジス
トパターンの側壁面には、メタルが成膜されることな
く、ＢＬＭ膜４はＡｌ電極パッド４上の開口部とフォト
レジスト膜６上とで分断された状態となった。
【００１９】そして、このウェハを一例として、Ｄｉｍ
ｅｔｈｙｌ ｓｕｌｆｏｘｉｄｅ（ＣＨ3 ）2 ＳＯとＮ
−ｍｅｔｈｙｌ−２−ｐｙｒｒｏｌｉｄｏｎｅＣＨ3 Ｎ
Ｃ4Ｈ6 Ｏとから構成されるレジスト剥離液に浸して加
熱揺動処理した結果、図２（ｄ）に示されるように、フ
ォトレジスト膜６上のＢＬＭ膜４は、レジストパターン
と同時に剥離除去され、開口部５に臨む所定の場所へＢ
ＬＭ膜の再配線パターン１８が形成された。
ｅｔｈｙｌ ｓｕｌｆｏｘｉｄｅ（ＣＨ3 ）2 ＳＯとＮ
−ｍｅｔｈｙｌ−２−ｐｙｒｒｏｌｉｄｏｎｅＣＨ3 Ｎ
Ｃ4Ｈ6 Ｏとから構成されるレジスト剥離液に浸して加
熱揺動処理した結果、図２（ｄ）に示されるように、フ
ォトレジスト膜６上のＢＬＭ膜４は、レジストパターン
と同時に剥離除去され、開口部５に臨む所定の場所へＢ
ＬＭ膜の再配線パターン１８が形成された。
【００２０】この後、高融点はんだ（Ｐｂ：Ｓｎ＝９
７：３）の成膜とパターニングを行い（図１（ａ）〜
（ｄ））、ウェットバック工程でフラックス塗布と加熱
溶融処理を行った結果、最終的に図１（ｅ）に示すよう
なボールバンプ８と再配置バンプ９が形成された。
７：３）の成膜とパターニングを行い（図１（ａ）〜
（ｄ））、ウェットバック工程でフラックス塗布と加熱
溶融処理を行った結果、最終的に図１（ｅ）に示すよう
なボールバンプ８と再配置バンプ９が形成された。
【００２１】そして、このようにして形成された再配置
バンプ９を有するＬＳＩチップをプリント配線基板にフ
リップチップ実装して組み立てられた製品は、バンプ接
合部での密着強度が向上し、最終的な製品セットの信頼
性及び耐久性が従来に比べて大きく改善されることが確
認できた。
バンプ９を有するＬＳＩチップをプリント配線基板にフ
リップチップ実装して組み立てられた製品は、バンプ接
合部での密着強度が向上し、最終的な製品セットの信頼
性及び耐久性が従来に比べて大きく改善されることが確
認できた。
【００２２】第２の実施の形態 本第２の実施の形態は、同じくはんだボールバンプ形成
プロセスにおけるＢＬＭ膜のパターン形成に本願の発明
を適用したものであり、ＢＬＭ膜の密着層としてのＴｉ
をアルゴンガスに窒素を微量添加した混合ガスによって
スパッタ成膜した例を図２を参照しながら説明する。
プロセスにおけるＢＬＭ膜のパターン形成に本願の発明
を適用したものであり、ＢＬＭ膜の密着層としてのＴｉ
をアルゴンガスに窒素を微量添加した混合ガスによって
スパッタ成膜した例を図２を参照しながら説明する。
【００２３】本第２の実施の形態において、サンプルと
して使用したウェハは、前述の第１の実施の形態例で用
いた図１（ａ）に示すものと同一であり、重複する説明
は省略する。この状態のウェハ１０をＤＣマグネトロン
スパッタ装置１１にセットし、ＲＦプラズマによる成膜
処理を行った後（図２（ｂ））、一例として以下の条件
でＢＬＭ膜を成膜した。
して使用したウェハは、前述の第１の実施の形態例で用
いた図１（ａ）に示すものと同一であり、重複する説明
は省略する。この状態のウェハ１０をＤＣマグネトロン
スパッタ装置１１にセットし、ＲＦプラズマによる成膜
処理を行った後（図２（ｂ））、一例として以下の条件
でＢＬＭ膜を成膜した。
【００２４】１．Ｔｉ〔ＴｉＮｘ〕の成膜（Ａｌとの密
着層形成） プロセスガス：Ａｒ／Ｎ2 （流量比：９５／５ｓｃｃ
ｍ）（圧力：０．７Ｐａ） ＤＣ電力：３．０ｋＷ ウェハステージ：室温 ウェハ厚さ：０．１μｍ ２．Ｃｕの成膜（はんだのバリアメタル形成） プロセスガス：Ａｒ（流量：１００ｓｃｃｍ）（圧力：
０．７Ｐａ） ＤＣ電力：９．０ｋＷ ウェハステージ：室温 ウェハ厚さ：０．１μｍ ３．Ａｕの成膜（バリアメタルの酸化防止膜形成） プロセスガス：Ａｒ（流量：１００ｓｃｃｍ）（圧力：
０．７Ｐａ） ＤＣ電力：３．０ｋＷ ウェハステージ：室温 ウェハ厚さ：０．１μｍ
着層形成） プロセスガス：Ａｒ／Ｎ2 （流量比：９５／５ｓｃｃ
ｍ）（圧力：０．７Ｐａ） ＤＣ電力：３．０ｋＷ ウェハステージ：室温 ウェハ厚さ：０．１μｍ ２．Ｃｕの成膜（はんだのバリアメタル形成） プロセスガス：Ａｒ（流量：１００ｓｃｃｍ）（圧力：
０．７Ｐａ） ＤＣ電力：９．０ｋＷ ウェハステージ：室温 ウェハ厚さ：０．１μｍ ３．Ａｕの成膜（バリアメタルの酸化防止膜形成） プロセスガス：Ａｒ（流量：１００ｓｃｃｍ）（圧力：
０．７Ｐａ） ＤＣ電力：３．０ｋＷ ウェハステージ：室温 ウェハ厚さ：０．１μｍ
【００２５】上記ＢＬＭ膜成膜処理後のウェハの状態は
概ね前述の第１の実施の形態と同様、図２（ｃ）に示す
様にＲＦプラズマによる成膜前処理によってオーバーハ
ング状に形状制御された下地レジストパターンの開口部
側壁面には、ＢＬＭ膜が成膜されることなく、ＢＬＭ膜
４電極パッド２上の開口部５とフォトレジスト膜６とで
良好に分断された状態となった。この後、先の第１の実
施の形態と同様にレジストのリフトオフによってＢＬＭ
膜の再配線パターンを形成した後、高融点はんだ（Ｐ
ｂ：Ｓｎ＝９７：３）の成膜とパターニングを行い（図
４（ａ）〜（ｄ））、ウェットバック工程でフラックス
塗布と加熱溶融処理を行った結果、図４（ｅ）に示すよ
うなはんだボールバンプ８が形成された。
概ね前述の第１の実施の形態と同様、図２（ｃ）に示す
様にＲＦプラズマによる成膜前処理によってオーバーハ
ング状に形状制御された下地レジストパターンの開口部
側壁面には、ＢＬＭ膜が成膜されることなく、ＢＬＭ膜
４電極パッド２上の開口部５とフォトレジスト膜６とで
良好に分断された状態となった。この後、先の第１の実
施の形態と同様にレジストのリフトオフによってＢＬＭ
膜の再配線パターンを形成した後、高融点はんだ（Ｐ
ｂ：Ｓｎ＝９７：３）の成膜とパターニングを行い（図
４（ａ）〜（ｄ））、ウェットバック工程でフラックス
塗布と加熱溶融処理を行った結果、図４（ｅ）に示すよ
うなはんだボールバンプ８が形成された。
【００２６】そして、このようにして形成された再配置
バンプ９を有するＬＳＩチップをプリント配線基板上に
フリップチップ実装して組み立てられた製品は、第１の
実施の形態と同様、バンプ接合強度が向上し、最終的な
製品セットの信頼性及び耐久性が従来に比べて大きく改
善することができた。
バンプ９を有するＬＳＩチップをプリント配線基板上に
フリップチップ実装して組み立てられた製品は、第１の
実施の形態と同様、バンプ接合強度が向上し、最終的な
製品セットの信頼性及び耐久性が従来に比べて大きく改
善することができた。
【００２７】第３の実施の形態 本第３の実施の形態は同じくハンダボールバンプ形成プ
ロセスにおけるＢＬＭ膜のパターン形成に本発明を適用
したものであり、ＢＬＭ膜の密着層としてのＣｒの成膜
を、アルゴンガスに酸素を微量添加した混合ガス及びア
ルゴン単独ガスによって、ウェハにＲＦバイアス電圧を
印加しながらスパッタ成膜した例を図２を参照しながら
説明する。
ロセスにおけるＢＬＭ膜のパターン形成に本発明を適用
したものであり、ＢＬＭ膜の密着層としてのＣｒの成膜
を、アルゴンガスに酸素を微量添加した混合ガス及びア
ルゴン単独ガスによって、ウェハにＲＦバイアス電圧を
印加しながらスパッタ成膜した例を図２を参照しながら
説明する。
【００２８】本第３の実施の形態においてサンプルとし
て使用したウェハは前述の第１、第２の実施の形態で用
いたものと同じものである（図２（ａ）参照）。このウ
ェハをＤＣマグネトロンスパッタ装置１１（図３参照）
にセットしＲＦプラズマによる成膜前処理を行った後
（図２（ｂ）参照）、一例として以下の条件でＢＬＭ膜
を成膜した。
て使用したウェハは前述の第１、第２の実施の形態で用
いたものと同じものである（図２（ａ）参照）。このウ
ェハをＤＣマグネトロンスパッタ装置１１（図３参照）
にセットしＲＦプラズマによる成膜前処理を行った後
（図２（ｂ）参照）、一例として以下の条件でＢＬＭ膜
を成膜した。
【００２９】１．Ｃｒ〔ＣｒＯｘ〕の成膜（Ａｌとの密
着層形成） プロセスガス：Ａｒ／Ｏ2 （流量比：９５／５ｓｃｃ
ｍ）（圧力：０．７Ｐａ） ＤＣ電力：３．０ｋＷ ＲＦバイアス：１００Ｖ（１３．５６ＭＨｚ）、 ウェハステージ：室温 膜厚：０．０１μｍ ２．Ｃｒの成膜（Ａｌとの密着層形成） プロセスガス：Ａｒ（１００ｓｃｃｍ）（圧力：０．７
Ｐａ） ＤＣ電力：３．０ｋＷ ＲＦバイアス：１００Ｖ（１３．５６ＭＨｚ）、 ウェハステージ：室温 膜厚：０．０１μｍ ３．Ｃｕの成膜（はんだのバリアメタル形成） プロセスガス：Ａｒ（流量：１００ｓｃｃｍ）（圧力：
０．７Ｐａ） ＤＣ電力：９．０ｋＷ ウェハステージ：室温 膜厚：１．０μｍ ４．Ａｕの成膜（バリアメタルの酸化防止膜形成） プロセスガス：Ａｒ（流量：１００ｓｃｃｍ）（圧力：
０．７Ｐａ） ＤＣ電力：１．５ｋＷ ウェハステージ：室温 膜厚：０．１μｍ
着層形成） プロセスガス：Ａｒ／Ｏ2 （流量比：９５／５ｓｃｃ
ｍ）（圧力：０．７Ｐａ） ＤＣ電力：３．０ｋＷ ＲＦバイアス：１００Ｖ（１３．５６ＭＨｚ）、 ウェハステージ：室温 膜厚：０．０１μｍ ２．Ｃｒの成膜（Ａｌとの密着層形成） プロセスガス：Ａｒ（１００ｓｃｃｍ）（圧力：０．７
Ｐａ） ＤＣ電力：３．０ｋＷ ＲＦバイアス：１００Ｖ（１３．５６ＭＨｚ）、 ウェハステージ：室温 膜厚：０．０１μｍ ３．Ｃｕの成膜（はんだのバリアメタル形成） プロセスガス：Ａｒ（流量：１００ｓｃｃｍ）（圧力：
０．７Ｐａ） ＤＣ電力：９．０ｋＷ ウェハステージ：室温 膜厚：１．０μｍ ４．Ａｕの成膜（バリアメタルの酸化防止膜形成） プロセスガス：Ａｒ（流量：１００ｓｃｃｍ）（圧力：
０．７Ｐａ） ＤＣ電力：１．５ｋＷ ウェハステージ：室温 膜厚：０．１μｍ
【００３０】この後、第２の実施の形態と同様に、レジ
ストのリフトオフによって、ＢＬＭ膜の再配線パターン
を形成した後、高融点はんだ（Ｐｂ：Ｓｎ＝９７：３）
の成膜とパターニングを行い（図１（ａ）〜（ｄ））、
ウェットバック工程でのフラックス塗布と加熱溶融処理
を行った結果、図１（ｅ）に示す様に、はんだボールバ
ンプ８と再配置バンプ９が形成された。
ストのリフトオフによって、ＢＬＭ膜の再配線パターン
を形成した後、高融点はんだ（Ｐｂ：Ｓｎ＝９７：３）
の成膜とパターニングを行い（図１（ａ）〜（ｄ））、
ウェットバック工程でのフラックス塗布と加熱溶融処理
を行った結果、図１（ｅ）に示す様に、はんだボールバ
ンプ８と再配置バンプ９が形成された。
【００３１】そして、このようにして形成された再配置
バンプ９を有するＬＳＩチップをプリント配線基板上に
フリップチップ実装して組み立てられた製品は、前述し
た第１、第２の実施の形態に比べてバンプ接合部での密
着強度が一層向上し、かつバリアメタル配線部の低抵抗
化も図ることができるため、最終的な製品セットの信頼
性及び基本性能についても大きな改善効果が確認され
た。
バンプ９を有するＬＳＩチップをプリント配線基板上に
フリップチップ実装して組み立てられた製品は、前述し
た第１、第２の実施の形態に比べてバンプ接合部での密
着強度が一層向上し、かつバリアメタル配線部の低抵抗
化も図ることができるため、最終的な製品セットの信頼
性及び基本性能についても大きな改善効果が確認され
た。
【００３２】以上、本発明を３種類の実施の形態に基づ
いて説明したが、本発明はこれらの実施の形態に何ら限
定されるものではなく、サンプル構造、プロセス装置、
プロセス条件等発明の趣旨を逸脱しない範囲で適宜選択
可能であることは言うまでもない。例えば、本第３の実
施の形態では、はんだバンプのパターン形成方法とし
て、真空蒸着による成膜とフォトレジストのリフトオフ
を用いた場合を示したが、それ以外の電解メッキ等を用
いた製法への適用も可能である。
いて説明したが、本発明はこれらの実施の形態に何ら限
定されるものではなく、サンプル構造、プロセス装置、
プロセス条件等発明の趣旨を逸脱しない範囲で適宜選択
可能であることは言うまでもない。例えば、本第３の実
施の形態では、はんだバンプのパターン形成方法とし
て、真空蒸着による成膜とフォトレジストのリフトオフ
を用いた場合を示したが、それ以外の電解メッキ等を用
いた製法への適用も可能である。
【００３３】
【発明の効果】本発明の採用により、はんだボールバン
プ形成において、バリアメタルとして用いるＢＬＭ膜に
よってバンプの再配置を行う際に、下地のポリイミド膜
とＢＬＭ膜との間の密着力が向上し、従来問題となって
いた再配置されたバンプの接合強度が改善され、フリッ
プチップ実装して組み立てられた製品セットで高い信頼
性及び耐久性が得られるようになる。従って、本発明は
微細なデザインルールに基づいて設計され、高集積度、
高性能、高信頼性を要求される半導体装置の製造に極め
て有効である。
プ形成において、バリアメタルとして用いるＢＬＭ膜に
よってバンプの再配置を行う際に、下地のポリイミド膜
とＢＬＭ膜との間の密着力が向上し、従来問題となって
いた再配置されたバンプの接合強度が改善され、フリッ
プチップ実装して組み立てられた製品セットで高い信頼
性及び耐久性が得られるようになる。従って、本発明は
微細なデザインルールに基づいて設計され、高集積度、
高性能、高信頼性を要求される半導体装置の製造に極め
て有効である。
【図面の簡単な説明】
【図１】再配置配線を施す場合のはんだバンプ形成のプ
ロセスフローに沿ったウェハの断面図、（ａ）電極パッ
ドが形成された状態、（ｂ）電極パッド上に表面保護膜
が形成された状態、（ｃ）その上にＢＬＭ膜が形成され
た状態、（ｄ）その上にフォトレジスト膜が形成され開
口部がパターニングされた状態、（ｅ）開口部に再配置
されたバンプが形成された状態。
ロセスフローに沿ったウェハの断面図、（ａ）電極パッ
ドが形成された状態、（ｂ）電極パッド上に表面保護膜
が形成された状態、（ｃ）その上にＢＬＭ膜が形成され
た状態、（ｄ）その上にフォトレジスト膜が形成され開
口部がパターニングされた状態、（ｅ）開口部に再配置
されたバンプが形成された状態。
【図２】本発明のＢＬＭ膜の形成方法を工程順に示すウ
ェハの断面図、（ａ）電極パッドに臨む表面保護膜の接
続孔周辺にフォトレジスト膜が形成された状態、（ｂ）
ＲＦプラズマによる前処理によって、フォトレジストパ
ターンの開口端がオーバーハング状に変形した状態、
（ｃ）ウェハ全面にＢＬＭ膜が成膜された状態、（ｄ）
レジスト剥離洗浄によるリフトオフでＢＬＭ膜パターン
が形成された状態、（ｅ）ＢＬＭ膜によって電極パッド
から再配線パターンが形成された状態。
ェハの断面図、（ａ）電極パッドに臨む表面保護膜の接
続孔周辺にフォトレジスト膜が形成された状態、（ｂ）
ＲＦプラズマによる前処理によって、フォトレジストパ
ターンの開口端がオーバーハング状に変形した状態、
（ｃ）ウェハ全面にＢＬＭ膜が成膜された状態、（ｄ）
レジスト剥離洗浄によるリフトオフでＢＬＭ膜パターン
が形成された状態、（ｅ）ＢＬＭ膜によって電極パッド
から再配線パターンが形成された状態。
【図３】本発明を実施するために用いられるＤＣマグネ
トロンスパッタ装置の模式図。
トロンスパッタ装置の模式図。
【図４】はんだボールバンプの形成プロセスの順にウェ
ハの状態を示す断面図、（ａ）電極パッド上にＢＬＭ膜
が形成された状態、（ｂ）はんだ蒸着膜をリフトオフに
よってパターニングするための表面保護膜が成膜された
状態、（ｃ）ウェハ全面にはんだ蒸着膜が成膜された状
態、（ｄ）フォトレジスト膜のリフトオフによって不要
なはんだ層が除去された状態、（ｅ）ウェットバック工
程によってはんだボールバンプが形成された状態。
ハの状態を示す断面図、（ａ）電極パッド上にＢＬＭ膜
が形成された状態、（ｂ）はんだ蒸着膜をリフトオフに
よってパターニングするための表面保護膜が成膜された
状態、（ｃ）ウェハ全面にはんだ蒸着膜が成膜された状
態、（ｄ）フォトレジスト膜のリフトオフによって不要
なはんだ層が除去された状態、（ｅ）ウェットバック工
程によってはんだボールバンプが形成された状態。
【図５】ＢＬＭ膜パターン形成プロセスに沿ったウェハ
断面図、（ａ）フォトレジストが形成された状態、
（ｂ）フォトレジストの開口端部がオーバーハング状態
に変形した状態、（ｃ）ウェハ全体にＢＬＭ膜が成膜さ
れた状態、（ｄ）ＢＬＭ膜のパターニングが完成した状
態。
断面図、（ａ）フォトレジストが形成された状態、
（ｂ）フォトレジストの開口端部がオーバーハング状態
に変形した状態、（ｃ）ウェハ全体にＢＬＭ膜が成膜さ
れた状態、（ｄ）ＢＬＭ膜のパターニングが完成した状
態。
【図６】ＢＬＭ膜によって再配置されたバンプを有する
ウェハの斜視図。
ウェハの斜視図。
１…半導体基体、２…電極パッド、３…表面保護膜、４
…ＢＬＭ膜（バリアメタル）、５…開口部、６…フォト
レジスト膜、７…はんだ層、８…はんだボールバンプ、
９…再配置バンプ、１０…ウェハ（被処理基板）、１１
…ＤＣマグネトロンスパッタ装置、１２…プラズマ処理
室、１３…加工ステージ、１４…コリメータ、１５…タ
ーゲット、１６…電磁界発生装置、１７…直流電源、１
８…再配線パターン、１９…再配置電極
…ＢＬＭ膜（バリアメタル）、５…開口部、６…フォト
レジスト膜、７…はんだ層、８…はんだボールバンプ、
９…再配置バンプ、１０…ウェハ（被処理基板）、１１
…ＤＣマグネトロンスパッタ装置、１２…プラズマ処理
室、１３…加工ステージ、１４…コリメータ、１５…タ
ーゲット、１６…電磁界発生装置、１７…直流電源、１
８…再配線パターン、１９…再配置電極
Claims (4)
- 【請求項１】 少なくとも微量酸素を含有したアルゴン
ガス雰囲気下でスパッタ成膜したＣｒもしくはＴｉを下
地材料との密着層として用いることを特徴とするはんだ
ボールバンプ形成工程におけるバリアメタル形成方法。 - 【請求項２】 少なくとも微量窒素を含有したアルゴン
ガス雰囲気下でスパッタ成膜したＣｒもしくはＴｉを下
地材料との密着層として用いることを特徴とするはんだ
ボールバンプ形成工程におけるバリアメタル形成方法。 - 【請求項３】 少なくとも成膜初期にのみ不純物ガスを
微量添加した不活性ガスを用いてスパッタ成膜したＣｒ
もしくはＴｉを前記下地材料層として用いることを特徴
とする請求項１乃至２に記載のはんだボールバンプ形成
工程におけるバリアメタル形成方法。 - 【請求項４】 少なくとも被処理基板にバイアス電圧を
印加しながら、前記下地材料との密着層をスパッタ成膜
することを特徴とする請求項１乃至請求項３に記載のは
んだボールバンプ形成工程におけるバリアメタル形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8137056A JPH09321050A (ja) | 1996-05-30 | 1996-05-30 | はんだボールバンプ形成工程におけるバリアメタル形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8137056A JPH09321050A (ja) | 1996-05-30 | 1996-05-30 | はんだボールバンプ形成工程におけるバリアメタル形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321050A true JPH09321050A (ja) | 1997-12-12 |
Family
ID=15189861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8137056A Pending JPH09321050A (ja) | 1996-05-30 | 1996-05-30 | はんだボールバンプ形成工程におけるバリアメタル形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321050A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534863B2 (en) | 2001-02-09 | 2003-03-18 | International Business Machines Corporation | Common ball-limiting metallurgy for I/O sites |
-
1996
- 1996-05-30 JP JP8137056A patent/JPH09321050A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534863B2 (en) | 2001-02-09 | 2003-03-18 | International Business Machines Corporation | Common ball-limiting metallurgy for I/O sites |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0166967B1 (ko) | 테이프 조립체 본딩용 반도체 디바이스 및 그 제조방법 | |
| JP3554685B2 (ja) | Ｉｃチップを支持基板に接合する方法 | |
| US7199036B2 (en) | Under-bump metallization layers and electroplated solder bumping technology for flip-chip | |
| US6222279B1 (en) | Solder bump fabrication methods and structures including a titanium barrier layer | |
| US5466635A (en) | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| JP3285796B2 (ja) | 導電性接触パツド接続方法 | |
| US6235551B1 (en) | Semiconductor device including edge bond pads and methods | |
| US6583039B2 (en) | Method of forming a bump on a copper pad | |
| US20030057559A1 (en) | Methods of forming metallurgy structures for wire and solder bonding | |
| US6756184B2 (en) | Method of making tall flip chip bumps | |
| EP0939436B1 (en) | Manufacture of flip-chip devices | |
| JPH0689919A (ja) | ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法 | |
| KR20000022830A (ko) | 반도체 디바이스 및 그 제조 공정 | |
| US6179200B1 (en) | Method for forming solder bumps of improved height and devices formed | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| US6429046B1 (en) | Flip chip device and method of manufacture | |
| US20050026416A1 (en) | Encapsulated pin structure for improved reliability of wafer | |
| JPH11145174A (ja) | 半導体装置およびその製造方法 | |
| JPH09148333A (ja) | 半導体装置とその製造方法 | |
| JPH09321050A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 | |
| JPH09306918A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 | |
| JP3362574B2 (ja) | バリアメタルの形成方法 | |
| EP0696055A2 (en) | Electronic assemblies and methods of treatment | |
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JPH04350940A (ja) | 半導体装置の製造方法 |