JP3285796B2 - 導電性接触パツド接続方法 - Google Patents
導電性接触パツド接続方法Info
- Publication number
- JP3285796B2 JP3285796B2 JP22123397A JP22123397A JP3285796B2 JP 3285796 B2 JP3285796 B2 JP 3285796B2 JP 22123397 A JP22123397 A JP 22123397A JP 22123397 A JP22123397 A JP 22123397A JP 3285796 B2 JP3285796 B2 JP 3285796B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- flip chip
- bond pads
- conductive
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
- H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
- Y10T156/1092—All laminae planar and face to face
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
Description
【0001】
【産業上の利用分野】本発明は、フリップチップのボン
ドパッドと基板のボンドパッドとの間の導電性相互接続
を形成する方法に関する。
ドパッドと基板のボンドパッドとの間の導電性相互接続
を形成する方法に関する。
【0002】本発明を要約すると次のとおりである。導
電性ポリマーにより、フリツプチツプのボンドパツドと
基板のボンドパツドとを相互接続する方法が提供され
る。フリツプチツプ上に露出されたボンドパツドを残す
ように、フリツプチツプの表面上に有機保護層が選択的
に形成される。導電性の重合可能な前駆物質が、有機保
護層を越える高さに延びこれによりバンプを形成するよ
うに、ボンドパツド上に配置される。このバンプは基板
のボンドパツドに揃えられ、次いでこれらのボンドパツ
ドに接触させられる。フリツプチツプのボンドパツドと
基板のボンドパツドとの間の電気接続を形成するため
に、バンプを基板のボンドパツドに接触させる前か又は
後でバンプを重合させることができる。
電性ポリマーにより、フリツプチツプのボンドパツドと
基板のボンドパツドとを相互接続する方法が提供され
る。フリツプチツプ上に露出されたボンドパツドを残す
ように、フリツプチツプの表面上に有機保護層が選択的
に形成される。導電性の重合可能な前駆物質が、有機保
護層を越える高さに延びこれによりバンプを形成するよ
うに、ボンドパツド上に配置される。このバンプは基板
のボンドパツドに揃えられ、次いでこれらのボンドパツ
ドに接触させられる。フリツプチツプのボンドパツドと
基板のボンドパツドとの間の電気接続を形成するため
に、バンプを基板のボンドパツドに接触させる前か又は
後でバンプを重合させることができる。
【0003】
【従来技術及びその課題】集積回路は、通信用及び軍用
技術へのほとんど万能的な用途を何年間も持ってきた。
関心のある重要なことは、超小形電子回路ウェーファー
及び自動装置による回路接続方法の開発であった。超小
形電子回路技術の応用についての主な限定は、費用効率
及び小寸法のチップのためのチップ上の集積回路の相互
接続の信頼性であった。チップは、各回路内に何百もの
接続を作ることをしばしば必要とする。
技術へのほとんど万能的な用途を何年間も持ってきた。
関心のある重要なことは、超小形電子回路ウェーファー
及び自動装置による回路接続方法の開発であった。超小
形電子回路技術の応用についての主な限定は、費用効率
及び小寸法のチップのためのチップ上の集積回路の相互
接続の信頼性であった。チップは、各回路内に何百もの
接続を作ることをしばしば必要とする。
【0004】回路の相互接続の一方法は、フリップチッ
プボンディングと呼ばれる。フリップチップ上のボンド
パッドはチップの周辺には限定されずかつ通常は基板に
向かい合ったチップの一方の面に置かれるため、フリッ
プチップボンディングは信号経路をより短縮でき、従っ
て、テープボンディング(TAB)又は通常のワイヤー
ボンディングのようなその他の方法でできるより迅速な
回路間の連絡ができる。フリップチップボンディングの
一方法においては、チップ又はダイは、所望の集積回
路、並びにこの回路を別の印刷回路ボード又は基板のよ
うな回路ボード上の別のチップ回路に接続するに要する
接続配線を有して形成される。相互接続点にボンドパッ
ドが置かれる。フリップチップのボンドパッド上に数層
の金属層をめっきすることによりバンプが形成される。
堆積に続いて、金属をリフローさせるようにチップが加
熱され、堆積物の表面張力のため半球状の半田の「バン
プ」が形成される。次に、フリップチップを一部分とす
るウェーファーからフリップチップが切断され、かつ基
板のボンドパッドと揃うように「フリップ」される。次
いで、これらのバンプは基板のボンドパッドと接触させ
られ均一に加熱され、フリップチップ及び基板の揃えら
れたボンドパッド間の接続を同時に形成する。フリップ
チップ及び基板のボンドパッドを接続するための金属の
使用には、チタニウム(Ti)、タングステン(W)又
は窒化シリコン(Si3N4)のような金属障壁の使用
により作られるフリップチップの不活性化が要求され
る。不活性化(又は障壁)物質としての金属、及び基板
材としてのセラミックの両者は、フリップチップと基板
との間を、どちらにも結果として生ずる損傷を与えるこ
となしに接続するために、半田バンプのリフローができ
るに十分な加熱ができることが一般に必要である。
プボンディングと呼ばれる。フリップチップ上のボンド
パッドはチップの周辺には限定されずかつ通常は基板に
向かい合ったチップの一方の面に置かれるため、フリッ
プチップボンディングは信号経路をより短縮でき、従っ
て、テープボンディング(TAB)又は通常のワイヤー
ボンディングのようなその他の方法でできるより迅速な
回路間の連絡ができる。フリップチップボンディングの
一方法においては、チップ又はダイは、所望の集積回
路、並びにこの回路を別の印刷回路ボード又は基板のよ
うな回路ボード上の別のチップ回路に接続するに要する
接続配線を有して形成される。相互接続点にボンドパッ
ドが置かれる。フリップチップのボンドパッド上に数層
の金属層をめっきすることによりバンプが形成される。
堆積に続いて、金属をリフローさせるようにチップが加
熱され、堆積物の表面張力のため半球状の半田の「バン
プ」が形成される。次に、フリップチップを一部分とす
るウェーファーからフリップチップが切断され、かつ基
板のボンドパッドと揃うように「フリップ」される。次
いで、これらのバンプは基板のボンドパッドと接触させ
られ均一に加熱され、フリップチップ及び基板の揃えら
れたボンドパッド間の接続を同時に形成する。フリップ
チップ及び基板のボンドパッドを接続するための金属の
使用には、チタニウム(Ti)、タングステン(W)又
は窒化シリコン(Si3N4)のような金属障壁の使用
により作られるフリップチップの不活性化が要求され
る。不活性化(又は障壁)物質としての金属、及び基板
材としてのセラミックの両者は、フリップチップと基板
との間を、どちらにも結果として生ずる損傷を与えるこ
となしに接続するために、半田バンプのリフローができ
るに十分な加熱ができることが一般に必要である。
【0005】バンプの作られたフリップチップを使用し
た回路の製作は、フリップチップと基板との間の接続を
目視検査できないことによっても制限される。更に、仕
上げられ取り付けられた回路の生産は、フリップチッ
プ、不活性層、半田バンプ及び基板を含んだ種々の材料
の熱膨張係数間の相異ににより生ずる接続失敗により不
利益な影響をうけることがある。また、半田バンプの溶
融は望ましくない副産物として導電性フラックスを生
じ、一般にこれは仕上げられた回路が適正に作動できる
ように基板とフリップチップとの間から除去しなければ
ならない。
た回路の製作は、フリップチップと基板との間の接続を
目視検査できないことによっても制限される。更に、仕
上げられ取り付けられた回路の生産は、フリップチッ
プ、不活性層、半田バンプ及び基板を含んだ種々の材料
の熱膨張係数間の相異ににより生ずる接続失敗により不
利益な影響をうけることがある。また、半田バンプの溶
融は望ましくない副産物として導電性フラックスを生
じ、一般にこれは仕上げられた回路が適正に作動できる
ように基板とフリップチップとの間から除去しなければ
ならない。
【0006】製作中の熱応力の問題は、熱的な膨張と収
縮とにより生ずる内部応力によるフリップチップ、基板
及び接続部への損傷を最小にするために、バンプの作ら
れたフリップチップへの急速な加熱及び半田接合部から
の熱の急速な伝導によるような種々の方法で処理されて
きた。しかし、この方法は費用が非常に多くかかる。従
って、迅速で費用効果がよくかつ信頼性があり、従って
その他の形式の超小形電子回路ウェーファー上のフリッ
プチップの利点をより完全に利用しうる基板へのフリッ
プチップの接続方法に対する要求が存在する。また、め
っき工程を実施する必要性をなくす基板への簡単化され
たフリップチップの接続方法についての要求もある。更
に、不活性化と基板選択の融通性を増しうる方法もまた
望ましい。これらの改良は、費用効率を向上させかつ超
小形電子回路に適した応用を広げる。
縮とにより生ずる内部応力によるフリップチップ、基板
及び接続部への損傷を最小にするために、バンプの作ら
れたフリップチップへの急速な加熱及び半田接合部から
の熱の急速な伝導によるような種々の方法で処理されて
きた。しかし、この方法は費用が非常に多くかかる。従
って、迅速で費用効果がよくかつ信頼性があり、従って
その他の形式の超小形電子回路ウェーファー上のフリッ
プチップの利点をより完全に利用しうる基板へのフリッ
プチップの接続方法に対する要求が存在する。また、め
っき工程を実施する必要性をなくす基板への簡単化され
たフリップチップの接続方法についての要求もある。更
に、不活性化と基板選択の融通性を増しうる方法もまた
望ましい。これらの改良は、費用効率を向上させかつ超
小形電子回路に適した応用を広げる。
【0007】
【課題を解決するための手段】本発明は、バンプ付きフ
リップチップの技術、及びバンプ付きフリップチップの
ボンドパッドを基板のボンドパッドに接続するための方
法に関する。本発明により、有機保護層が、暴露された
フリップチップのボンドパッドを残してフリップチップ
の表面上に選択的に形成される。有機保護層より先に延
びる「バンプ」を形成するようにフリップチップのボン
ドパッドに導電性で重合可能な前駆物質が置かれる。あ
るいは、一緒にバンプを形成している2個の層に、各ボ
ンドパッドにおいて導電性の重合可能な前駆物質を形成
することができる。この2層は、バンプと基板のボンド
パッドとの接続より前に、導電性バンプを形成するよう
にこれを重合させることができる。次いで、実質的に重
合されたバンプと基板との間を「ウエット」状態、又は
電気的接続の状態とするために、接着剤が基板のボンド
パッドに塗布される。これにより、フリップチップのボ
ンドパッドと基板のボンドパッドとの間に選択的な導電
性ポリマーが選択的に形成される。あるいは、フリップ
チップのボンドパッドを基板のボンドパッドに接続した
後でバンプを重合させることができる。
リップチップの技術、及びバンプ付きフリップチップの
ボンドパッドを基板のボンドパッドに接続するための方
法に関する。本発明により、有機保護層が、暴露された
フリップチップのボンドパッドを残してフリップチップ
の表面上に選択的に形成される。有機保護層より先に延
びる「バンプ」を形成するようにフリップチップのボン
ドパッドに導電性で重合可能な前駆物質が置かれる。あ
るいは、一緒にバンプを形成している2個の層に、各ボ
ンドパッドにおいて導電性の重合可能な前駆物質を形成
することができる。この2層は、バンプと基板のボンド
パッドとの接続より前に、導電性バンプを形成するよう
にこれを重合させることができる。次いで、実質的に重
合されたバンプと基板との間を「ウエット」状態、又は
電気的接続の状態とするために、接着剤が基板のボンド
パッドに塗布される。これにより、フリップチップのボ
ンドパッドと基板のボンドパッドとの間に選択的な導電
性ポリマーが選択的に形成される。あるいは、フリップ
チップのボンドパッドを基板のボンドパッドに接続した
後でバンプを重合させることができる。
【0008】フリップチップのボンドパッドにおける導
電性の重合可能な前駆物質の形成により、フリップチッ
プのボンドパッドと基板のボンドパッドとの間の電気接
続が得られる。バンプの重合は、半田のリフローに要求
されるよりも低温の中間的な熱条件下で達成できる。従
って、急速加熱により、かつフリップチップ、不活性
層、バンプ及び基板における構成材料の熱膨張係数の大
きな不一致により生ずる信頼性の問題を相当に減少させ
ることができる。更に、重合条件は半田バンプのリフロ
ーに必要な条件よりも厳しくはないので、フリップチッ
プの金属不活性化の必要が無くされかつ広範囲の基板形
式が可能となる。また、半田バンプの堆積のための複雑
かつ時間のかかる蒸着及び電気めっき技術が無くされ
る。更に、ポリマー接続はフラックス無しであり、従っ
てフリップチップと基板との間の導電性フラックスの除
去に伴う困難な問題を無くす。有機保護層はまた低い比
誘電率(low dielectric consta
nt)を持ち、このため不活性層として作用し、フリッ
プチップを基板に極めて接近させることを可能とし、従
って完成した回路における回路経路を短くする。
電性の重合可能な前駆物質の形成により、フリップチッ
プのボンドパッドと基板のボンドパッドとの間の電気接
続が得られる。バンプの重合は、半田のリフローに要求
されるよりも低温の中間的な熱条件下で達成できる。従
って、急速加熱により、かつフリップチップ、不活性
層、バンプ及び基板における構成材料の熱膨張係数の大
きな不一致により生ずる信頼性の問題を相当に減少させ
ることができる。更に、重合条件は半田バンプのリフロ
ーに必要な条件よりも厳しくはないので、フリップチッ
プの金属不活性化の必要が無くされかつ広範囲の基板形
式が可能となる。また、半田バンプの堆積のための複雑
かつ時間のかかる蒸着及び電気めっき技術が無くされ
る。更に、ポリマー接続はフラックス無しであり、従っ
てフリップチップと基板との間の導電性フラックスの除
去に伴う困難な問題を無くす。有機保護層はまた低い比
誘電率(low dielectric consta
nt)を持ち、このため不活性層として作用し、フリッ
プチップを基板に極めて接近させることを可能とし、従
って完成した回路における回路経路を短くする。
【0009】本発明の上述の特徴及びその他の詳細は、
本発明の諸段階又は本発明の部分の組み合わせとして、
付属図面を参照してより詳細に説明され、請求範囲に説
明されるであろう。本発明の特別の実施例は説明の方途
として示され本発明を限定するものではないことが理解
されよう。本発明の原理は本発明の範囲より離れること
なく種々の実施例に使用することができる。
本発明の諸段階又は本発明の部分の組み合わせとして、
付属図面を参照してより詳細に説明され、請求範囲に説
明されるであろう。本発明の特別の実施例は説明の方途
として示され本発明を限定するものではないことが理解
されよう。本発明の原理は本発明の範囲より離れること
なく種々の実施例に使用することができる。
【0010】
【実施例】図1に示された本発明の一実施例において
は、フリップチップ10の簡略化された図が示される。
これはフリップチップのダイ11の上側平面16上のボ
ンドパッド12、14よりなる。ダイ11は、シリコ
ン、ガリウム砒素、ゲルマニウム又はその他の通常の半
導体材料で形成される。図2に見られるように、有機保
護層18がスクリーン印刷、ステンシル、スピンエッチ
ングにより、あるいはその他のモノマー又はポリマー塗
布方法により、(ボンドパッドに接続された)回路15
及びフリップチップ10の表面16上に形成される。あ
るいは、図3に示されるように、フリップチップ10
は、有機保護層18の形成以前に窒化シリコン層又は酸
化物層19により、これを不活性化することもできる。
有機保護層は、好ましくは誘電性ポリマーである。本発
明における応用に適切な有機材料の一例はエポキシテク
ノロジー・インク(Epoxy Technolog
y,Inc.)製造のEpo−Tek(商品名)ポリイ
ミドである。ボンドパッド12、14は有機保護層18
の堆積中に被覆され、次いで図2に示されるように次の
堆積工程を受ける。有機保護層18は、図4に示される
ボンドパッド12、14上の層20、22の形成より前
に、加熱により、又はその他の通常の手段により重合さ
れることが好ましい。有機保護層18は不活性化され、
これによりフリップチップ10の下層16を絶縁し保護
する。
は、フリップチップ10の簡略化された図が示される。
これはフリップチップのダイ11の上側平面16上のボ
ンドパッド12、14よりなる。ダイ11は、シリコ
ン、ガリウム砒素、ゲルマニウム又はその他の通常の半
導体材料で形成される。図2に見られるように、有機保
護層18がスクリーン印刷、ステンシル、スピンエッチ
ングにより、あるいはその他のモノマー又はポリマー塗
布方法により、(ボンドパッドに接続された)回路15
及びフリップチップ10の表面16上に形成される。あ
るいは、図3に示されるように、フリップチップ10
は、有機保護層18の形成以前に窒化シリコン層又は酸
化物層19により、これを不活性化することもできる。
有機保護層は、好ましくは誘電性ポリマーである。本発
明における応用に適切な有機材料の一例はエポキシテク
ノロジー・インク(Epoxy Technolog
y,Inc.)製造のEpo−Tek(商品名)ポリイ
ミドである。ボンドパッド12、14は有機保護層18
の堆積中に被覆され、次いで図2に示されるように次の
堆積工程を受ける。有機保護層18は、図4に示される
ボンドパッド12、14上の層20、22の形成より前
に、加熱により、又はその他の通常の手段により重合さ
れることが好ましい。有機保護層18は不活性化され、
これによりフリップチップ10の下層16を絶縁し保護
する。
【0011】図4に示されるように、導電性で重合可能
な前駆物質の第1の層20、22がボンドパッド12、
14上に選択的に形成される。ここに使用される用語、
導電性で重合可能な前駆物質は、重合の際、又は更なる
重合の際に導電性であり、あるいは導電性物質を支持し
うる熱硬化性ポリマー、Bステージポリマー、熱可塑性
ポリマー、又は適宜のモノマー又はポリマーを含むこと
ができる。導電性の重合可能な前駆物質は金、銀、又は
その他の導電性物質を含有することができる。有機保護
層18は、フリップチップ10上のモノマーの第1の層
20、22の堆積の領域を定めるテンプレートとして作
用する。本発明の好ましい実施例においては、重合され
ない有機保護層は、表面16上にパターンを保持する高
度の界面活性を持つ。これにより、フリップチップ10
は、これに続くボンドパッド12、14上への導電性の
重合可能な前駆物質の堆積中における取り扱いをより便
利にすることができる。第1の層20、22はポリイミ
ド層18と実質的に同一面である。図5に示されるよう
に、第1の層20、22の形成に使用されるような導電
性の重合可能な前駆物質の第2の層24、26が第1の
層20、22の上に形成される。第1の層20、22及
び第2の層24、26がフリップチップ10上のバンプ
28、30を形成する。図6に示されるように、基板3
6上の回路33がボンドパッド32、34と接続され
る。図7に見られるように、基板36上のボンドパッド
32、34の既知の位置に揃えられた位置にフリップチ
ップ10上のバンプ28、30が置かれる。次いで、図
8に示されるように、ボンドパッド32、34がバンプ
28、30と接触させられる。次に、加熱、又はその他
の公知方法によりバンプ28、30が重合され、フリッ
プチップのボンドパッド12、14と基板のボンドパッ
ド32、34との間の電気接続が形成される。本発明に
よる使用に適した基板は、セラミック、シリコン、ポー
セレン、通常の印刷回路ボード材、又は電気回路に適し
たその他の通常の基板のような素材を含む。導電性の重
合可能な前駆物質が熱硬化性である場合は、第1の層2
0、22は第2の層24、26の形成以前にこれを重合
させることができる。第2の層24、26は基板のボン
ドパッド32、34と接触するより前に、これを半球状
の形にすることができる。第1の層20、22及び第2
の層24、26がバンプ28、30を形成し、重合より
前に基板のボンドパッド32、34と接触させることが
できる。続いて、バンプ28、30が重合され、フリッ
プチップのボンドパッド12、14と基板のボンドパッ
ド32、34との間の電気接続を形成する。あるいは、
第1の層20、22は、第2の層24、26の堆積以前
にこれを重合させることができる。
な前駆物質の第1の層20、22がボンドパッド12、
14上に選択的に形成される。ここに使用される用語、
導電性で重合可能な前駆物質は、重合の際、又は更なる
重合の際に導電性であり、あるいは導電性物質を支持し
うる熱硬化性ポリマー、Bステージポリマー、熱可塑性
ポリマー、又は適宜のモノマー又はポリマーを含むこと
ができる。導電性の重合可能な前駆物質は金、銀、又は
その他の導電性物質を含有することができる。有機保護
層18は、フリップチップ10上のモノマーの第1の層
20、22の堆積の領域を定めるテンプレートとして作
用する。本発明の好ましい実施例においては、重合され
ない有機保護層は、表面16上にパターンを保持する高
度の界面活性を持つ。これにより、フリップチップ10
は、これに続くボンドパッド12、14上への導電性の
重合可能な前駆物質の堆積中における取り扱いをより便
利にすることができる。第1の層20、22はポリイミ
ド層18と実質的に同一面である。図5に示されるよう
に、第1の層20、22の形成に使用されるような導電
性の重合可能な前駆物質の第2の層24、26が第1の
層20、22の上に形成される。第1の層20、22及
び第2の層24、26がフリップチップ10上のバンプ
28、30を形成する。図6に示されるように、基板3
6上の回路33がボンドパッド32、34と接続され
る。図7に見られるように、基板36上のボンドパッド
32、34の既知の位置に揃えられた位置にフリップチ
ップ10上のバンプ28、30が置かれる。次いで、図
8に示されるように、ボンドパッド32、34がバンプ
28、30と接触させられる。次に、加熱、又はその他
の公知方法によりバンプ28、30が重合され、フリッ
プチップのボンドパッド12、14と基板のボンドパッ
ド32、34との間の電気接続が形成される。本発明に
よる使用に適した基板は、セラミック、シリコン、ポー
セレン、通常の印刷回路ボード材、又は電気回路に適し
たその他の通常の基板のような素材を含む。導電性の重
合可能な前駆物質が熱硬化性である場合は、第1の層2
0、22は第2の層24、26の形成以前にこれを重合
させることができる。第2の層24、26は基板のボン
ドパッド32、34と接触するより前に、これを半球状
の形にすることができる。第1の層20、22及び第2
の層24、26がバンプ28、30を形成し、重合より
前に基板のボンドパッド32、34と接触させることが
できる。続いて、バンプ28、30が重合され、フリッ
プチップのボンドパッド12、14と基板のボンドパッ
ド32、34との間の電気接続を形成する。あるいは、
第1の層20、22は、第2の層24、26の堆積以前
にこれを重合させることができる。
【0012】図9に示されたような本発明の別の実施例
においては、基板のボンドパッド32、34との接触以
前に重合される導電性の重合可能な前駆物質でバンプ2
8、30を形成することができる。図9に示されるよう
に、バンプ28、30が基板のボンドパッド32、34
と接触させられるより前に、接着剤層38、40が基板
のボンドパッド32、24上に形成される。使用しうる
接着剤の例は、熱硬化性、熱可塑性及びポリマーの厚膜
を含む。接着剤層38、40は、スクリーン印刷、ステ
ンシルにより、又はその他の通常の方法により、基板の
ボンドパッド32、34上に形成される。図10に示さ
れるように、バンプ28、30が接着剤層38、40と
接触させられ、更に加熱により、又はその他の通常の手
段により導電性接着剤が重合され、フリップチップ10
のボンドパッド12、14と基板36のボンドパッド3
2、34との間の電気接続を形成する。
においては、基板のボンドパッド32、34との接触以
前に重合される導電性の重合可能な前駆物質でバンプ2
8、30を形成することができる。図9に示されるよう
に、バンプ28、30が基板のボンドパッド32、34
と接触させられるより前に、接着剤層38、40が基板
のボンドパッド32、24上に形成される。使用しうる
接着剤の例は、熱硬化性、熱可塑性及びポリマーの厚膜
を含む。接着剤層38、40は、スクリーン印刷、ステ
ンシルにより、又はその他の通常の方法により、基板の
ボンドパッド32、34上に形成される。図10に示さ
れるように、バンプ28、30が接着剤層38、40と
接触させられ、更に加熱により、又はその他の通常の手
段により導電性接着剤が重合され、フリップチップ10
のボンドパッド12、14と基板36のボンドパッド3
2、34との間の電気接続を形成する。
【0013】バンプ28、30の第1の層20、22及
び第2の層24、26の形成に使用される導電性の重合
可能な前駆物質(precursor)は、Bステージ
ポリマーとすることができる。適切なBステージポリマ
ーの例は、熱硬化性及び熱可塑性プラスチックを含む。
バンプ28、30が基板のボンドパッド32、34に接
触させられる前に、バンプ28、30を構成する導電性
の重合可能な前駆物質からBステージポリマー内の溶剤
を実質的に蒸発させることができる。Bステージポリマ
ー内の溶剤の蒸発により、バンプ28、30は、フリッ
プチップがバンプ28、30を基板36に接触するよう
に操作される間、実質的に強固な形状を保持する。Bス
テージポリマーは、フリップチップのボンドパッド1
2、14と基板のボンドパッド32、34との間の電気
接続を形成するように、これを実質的に重合させること
ができる。
び第2の層24、26の形成に使用される導電性の重合
可能な前駆物質(precursor)は、Bステージ
ポリマーとすることができる。適切なBステージポリマ
ーの例は、熱硬化性及び熱可塑性プラスチックを含む。
バンプ28、30が基板のボンドパッド32、34に接
触させられる前に、バンプ28、30を構成する導電性
の重合可能な前駆物質からBステージポリマー内の溶剤
を実質的に蒸発させることができる。Bステージポリマ
ー内の溶剤の蒸発により、バンプ28、30は、フリッ
プチップがバンプ28、30を基板36に接触するよう
に操作される間、実質的に強固な形状を保持する。Bス
テージポリマーは、フリップチップのボンドパッド1
2、14と基板のボンドパッド32、34との間の電気
接続を形成するように、これを実質的に重合させること
ができる。
【0014】好ましい実施例においては、フリップチッ
プ11は、アメリカン・オプティカル・コーポレーショ
ンのリサーチ・デバイス・デビィジョンにより製造のモ
デルM−8のようなフリップチップアライナーボンダー
により基板36上に整列される。
プ11は、アメリカン・オプティカル・コーポレーショ
ンのリサーチ・デバイス・デビィジョンにより製造のモ
デルM−8のようなフリップチップアライナーボンダー
により基板36上に整列される。
【0015】好ましい実施例がここに特に説明され図解
されたが、本発明の精神及び範囲より離れることなく、
以下の請求範囲内において、上述の教示に照らし、本発
明の多くの変更及び変化が可能であることが認識されよ
う。例えば、フリップチップが1個の回路と2個のボン
ドパッドとだけしかない基板上の単一のフリップチップ
について説明されたが、この理念は、各が多数の回路と
ボンドパッドのある多数のチップを含むように容易に拡
張しうることを理解すべきである。
されたが、本発明の精神及び範囲より離れることなく、
以下の請求範囲内において、上述の教示に照らし、本発
明の多くの変更及び変化が可能であることが認識されよ
う。例えば、フリップチップが1個の回路と2個のボン
ドパッドとだけしかない基板上の単一のフリップチップ
について説明されたが、この理念は、各が多数の回路と
ボンドパッドのある多数のチップを含むように容易に拡
張しうることを理解すべきである。
【0016】
【実施態様】1.フリップチップのボンドパッドと基板
のボンドパッドとの間の導電性相互接続を形成する方法
にして、 a)露出されるボンドパッドを残して、フリップチップ
のボンドパッドの置かれる表面上に有機保護層を選択的
に形成し; b)バンプを作るためにフリップチップのボンドパッド
上に保護層より先に延びる高さに導電性の重合可能な前
駆物質を形成し; c)バンプを基板のボンドパッドに接触し;更に d)この接触の間に、フリップチップのボンドパッドと
基板のボンドパッドとの間の導電性相互接続を形成する
ようにバンプを重合する 諸段階を含んだ方法。
のボンドパッドとの間の導電性相互接続を形成する方法
にして、 a)露出されるボンドパッドを残して、フリップチップ
のボンドパッドの置かれる表面上に有機保護層を選択的
に形成し; b)バンプを作るためにフリップチップのボンドパッド
上に保護層より先に延びる高さに導電性の重合可能な前
駆物質を形成し; c)バンプを基板のボンドパッドに接触し;更に d)この接触の間に、フリップチップのボンドパッドと
基板のボンドパッドとの間の導電性相互接続を形成する
ようにバンプを重合する 諸段階を含んだ方法。
【0017】2.有機保護層が絶縁ポリマーであり、か
つ導電性の重合可能な前駆物質がフリップチップのボン
ドパッド上にスクリーン印刷される上記1の方法。
つ導電性の重合可能な前駆物質がフリップチップのボン
ドパッド上にスクリーン印刷される上記1の方法。
【0018】3.保護層が絶縁ポリマーで形成され、更
に導電性の重合可能な前駆物質がフリップチップのボン
ドパッド上にステンシル塗布される上記1の方法。
に導電性の重合可能な前駆物質がフリップチップのボン
ドパッド上にステンシル塗布される上記1の方法。
【0019】4.バンプが基板のボンドパッドに接触す
る以前に、導電性の重合可能な前駆物質が導電性バンプ
を形成するように重合される上記1の方法。
る以前に、導電性の重合可能な前駆物質が導電性バンプ
を形成するように重合される上記1の方法。
【0020】5.有機保護塗膜がフリップチップ上の導
電性の重合可能な前駆物質を形成する領域を定める上記
1の方法。
電性の重合可能な前駆物質を形成する領域を定める上記
1の方法。
【0021】6.フリップチップのボンドパッドと基板
のボンドパッドとの間の導電性相互接続を形成する方法
にして、 a)露出されるボンドパッドを残して、フリップチップ
のボンドパッドの置かれる表面上に有機保護層を選択的
に形成し; b)フリップチップのボンドパッド上に導電性の重合可
能な前駆物質の第1の層を形成し; c)第1の層の上に導電性の重合可能な前駆物質の第2
の層を形成し、第2の層と第1の層とが一緒にバンプを
形成し; d)バンプを基板のボンドパッドに接触し;更に e)この接触の間に、フリップチップのボンドパッドと
基板のボンドパッドとの間の導電性の相互接続を形成す
るようにバンプを重合する諸段階を含んだ方法。
のボンドパッドとの間の導電性相互接続を形成する方法
にして、 a)露出されるボンドパッドを残して、フリップチップ
のボンドパッドの置かれる表面上に有機保護層を選択的
に形成し; b)フリップチップのボンドパッド上に導電性の重合可
能な前駆物質の第1の層を形成し; c)第1の層の上に導電性の重合可能な前駆物質の第2
の層を形成し、第2の層と第1の層とが一緒にバンプを
形成し; d)バンプを基板のボンドパッドに接触し;更に e)この接触の間に、フリップチップのボンドパッドと
基板のボンドパッドとの間の導電性の相互接続を形成す
るようにバンプを重合する諸段階を含んだ方法。
【0022】7.有機保護層が絶縁ポリマーである上記
6の方法。
6の方法。
【0023】8.第2の層が第1の層の上にスクリーン
印刷される上記7の方法。
印刷される上記7の方法。
【0024】9.第2の層が第1の層の上にステンシル
塗布される上記7の方法。
塗布される上記7の方法。
【0025】10.バンプが基板のボンドパッドに接触
する以前に、導電性の重合可能な前駆物質が導電性バン
プを形成するように重合される上記1の方法。
する以前に、導電性の重合可能な前駆物質が導電性バン
プを形成するように重合される上記1の方法。
【0026】11.フリップチップのボンドパッドと基
板のボンドパッドとの間の導電性相互接続を許すよう
に、基板のボンドパッド上に導電性接着剤を形成する段
階を更に含んだ上記10の方法。
板のボンドパッドとの間の導電性相互接続を許すよう
に、基板のボンドパッド上に導電性接着剤を形成する段
階を更に含んだ上記10の方法。
【0027】12.導電性接着剤が基板のボンドパッド
上にステンシル塗布された上記11の方法。
上にステンシル塗布された上記11の方法。
【0028】13.フリップチップのボンドパッドと基
板のボンドパッドとの間の導電性相互接続を形成するよ
うに、基板のボンドパッド上に接着剤を堆積させる段階
を更に含んだ上記11の方法。
板のボンドパッドとの間の導電性相互接続を形成するよ
うに、基板のボンドパッド上に接着剤を堆積させる段階
を更に含んだ上記11の方法。
【0029】14.有機保護塗膜が、フリップチップ上
の導電性の重合可能な前駆物質を形成する領域を定める
上記6の方法。
の導電性の重合可能な前駆物質を形成する領域を定める
上記6の方法。
【0030】15.フリップチップのボンドパッドと基
板のボンドパッドとの間の導電性相互接続を形成する方
法にして、 a)露出されるボンドパッドを残して、フリップチップ
のボンドパッドの置かれる表面上に有機保護層を選択的
に形成し; b)フリップチップのボンドパッド上に導電性の重合可
能な前駆物質の第1の層を形成し; c)第1の層を乾燥し; d)有機保護層より先に延びる高さに第1の層の上に導
電性の重合可能な前駆物質の第2の層を形成し; e)フリップチップ上のバンプを形成するように第2の
層を乾燥し; f)バンプを基板のボンドパッドに接触し;更に g)この接触の間に、フリップチップのボンドパッドと
基板のボンドパッドとの間の導電性相互接続を形成する
ようにバンプを重合する 諸段階を含んだ方法。
板のボンドパッドとの間の導電性相互接続を形成する方
法にして、 a)露出されるボンドパッドを残して、フリップチップ
のボンドパッドの置かれる表面上に有機保護層を選択的
に形成し; b)フリップチップのボンドパッド上に導電性の重合可
能な前駆物質の第1の層を形成し; c)第1の層を乾燥し; d)有機保護層より先に延びる高さに第1の層の上に導
電性の重合可能な前駆物質の第2の層を形成し; e)フリップチップ上のバンプを形成するように第2の
層を乾燥し; f)バンプを基板のボンドパッドに接触し;更に g)この接触の間に、フリップチップのボンドパッドと
基板のボンドパッドとの間の導電性相互接続を形成する
ようにバンプを重合する 諸段階を含んだ方法。
【0031】16.フリップチップのボンドパッドと基
板のボンドパッドとの間の導電性相互接続を形成する方
法にして、 a)露出されるボンドパッドを残して、フリップチップ
のボンドパッドの置かれる表面上に有機保護層を選択的
に形成し; b)フリップチップのボンドパッド上に導電性の重合可
能な前駆物質の第1の層を形成し; c)導電性ポリマーを形成するように第1の層を重合
し; d)第1の層の上に有機保護層より先に延びる高さに導
電性の重合可能な前駆物質の第2の層を形成し; e)フリップチップのボンドパッド上に導電性バンプを
形成するように第2の層を重合し; f)基板のボンドパッドに導電性接着剤を塗布し;更に g)フリップチップのボンドパッドと基板のボンドパッ
ドとの間の導電性相互接続を形成するように接着剤を導
電性バンプに接触する諸段階を含んだ方法。
板のボンドパッドとの間の導電性相互接続を形成する方
法にして、 a)露出されるボンドパッドを残して、フリップチップ
のボンドパッドの置かれる表面上に有機保護層を選択的
に形成し; b)フリップチップのボンドパッド上に導電性の重合可
能な前駆物質の第1の層を形成し; c)導電性ポリマーを形成するように第1の層を重合
し; d)第1の層の上に有機保護層より先に延びる高さに導
電性の重合可能な前駆物質の第2の層を形成し; e)フリップチップのボンドパッド上に導電性バンプを
形成するように第2の層を重合し; f)基板のボンドパッドに導電性接着剤を塗布し;更に g)フリップチップのボンドパッドと基板のボンドパッ
ドとの間の導電性相互接続を形成するように接着剤を導
電性バンプに接触する諸段階を含んだ方法。
【0032】17.導電性接着剤が基板のボンドパッド
及びフリップチップのボンドパッドに接触している間に
導電性接着剤を重合させる段階を更に含んだ上記16の
方法。
及びフリップチップのボンドパッドに接触している間に
導電性接着剤を重合させる段階を更に含んだ上記16の
方法。
【0033】18.a)露出されるボンドパッドを残し
て、フリップチップのボンドパッドの置かれる表面上に
有機保護層を選択的に形成し; b)フリップチップのボンドパッド上に導電性の重合可
能な前駆物質の第1の層を形成し; c)第1の層を乾燥し; d)保護層より先に延びる高さに第1の層の上に導電性
の重合可能な前駆物質の第2の層を形成し; e)フリップチップ上のバンプを形成するように第2の
層を乾燥し; f)バンプを基板のボンドパッドに接触し;更に g)この接触の間に、フリップチップのボンドパッドと
基板のボンドパッドとの間の導電性の相互接続を形成す
るようにバンプを重合する 諸段階を含んだフリップチップのボンドパッドと基板の
ボンドパッドとを電気的に相互接続する方法により形成
された物品。
て、フリップチップのボンドパッドの置かれる表面上に
有機保護層を選択的に形成し; b)フリップチップのボンドパッド上に導電性の重合可
能な前駆物質の第1の層を形成し; c)第1の層を乾燥し; d)保護層より先に延びる高さに第1の層の上に導電性
の重合可能な前駆物質の第2の層を形成し; e)フリップチップ上のバンプを形成するように第2の
層を乾燥し; f)バンプを基板のボンドパッドに接触し;更に g)この接触の間に、フリップチップのボンドパッドと
基板のボンドパッドとの間の導電性の相互接続を形成す
るようにバンプを重合する 諸段階を含んだフリップチップのボンドパッドと基板の
ボンドパッドとを電気的に相互接続する方法により形成
された物品。
【0034】19.第1及び第2の層の導電性バンプが
Bステージポリマーである上記18の方法により形成さ
れた物品。
Bステージポリマーである上記18の方法により形成さ
れた物品。
【0035】20.第1及び第2の層の導電性バンプが
熱可塑性ポリマーである上記18の方法により形成され
た物品。
熱可塑性ポリマーである上記18の方法により形成され
た物品。
【0036】21.a)露出されるボンドパッドを残し
て、フリップチップのボンドパッドの置かれる表面上に
有機保護層を選択的に形成し; b)フリップチップのボンドパッド上に導電性の重合可
能な前駆物質の第1の層を形成し; c)導電性ポリマーを形成するように第1の層を重合
し; d)有機保護層より先に延びる高さに第1の層の上に導
電性の重合可能な前駆物質の第2の層を形成し; e)導電性ポリマーを形成するように第2の層を重合
し、第1の層及び第2の層はこれによりフリップチップ
のボンドパッド上の導電性バンプを形成し; f)基板のボンドパッドに電気的接着剤を塗布し; g)基板のボンドパッドにおける導電性接着剤を導電性
バンプに接触し;更に h)この接触の間に、フリップチップのボンドパッドと
基板のボンドパッドとの間に導電性相互接続を形成する
ように導電性バンプを重合する 諸段階を含んだフリップチップのボンドパッドと基板の
ボンドパッドとを電気的に相互接続する方法により形成
された物品。
て、フリップチップのボンドパッドの置かれる表面上に
有機保護層を選択的に形成し; b)フリップチップのボンドパッド上に導電性の重合可
能な前駆物質の第1の層を形成し; c)導電性ポリマーを形成するように第1の層を重合
し; d)有機保護層より先に延びる高さに第1の層の上に導
電性の重合可能な前駆物質の第2の層を形成し; e)導電性ポリマーを形成するように第2の層を重合
し、第1の層及び第2の層はこれによりフリップチップ
のボンドパッド上の導電性バンプを形成し; f)基板のボンドパッドに電気的接着剤を塗布し; g)基板のボンドパッドにおける導電性接着剤を導電性
バンプに接触し;更に h)この接触の間に、フリップチップのボンドパッドと
基板のボンドパッドとの間に導電性相互接続を形成する
ように導電性バンプを重合する 諸段階を含んだフリップチップのボンドパッドと基板の
ボンドパッドとを電気的に相互接続する方法により形成
された物品。
【0037】22.第1及び第2の層の導電性ポリマー
が熱硬化性のもので形成される上記21の方法により形
成された物品。
が熱硬化性のもので形成される上記21の方法により形
成された物品。
【0038】23.a)露出されるボンドパッドを残し
て、フリップチップのボンドパッドの置かれる表面上に
有機保護層を選択的に形成し; b)バンプを作るためにフリップチップのボンドパッド
上に保護層より先に延びる高さに導電性の重合可能な前
駆物質を形成し; c)バンプを基板のボンドパッドに接触し;更に d)この接触の間に、フリップチップのボンドパッドと
基板のボンドパッドとの間の導電性相互接続を形成する
ようにバンプを重合する 諸段階を含んだフリップチップのボンドパッドと基板の
ボンドパッドとの間の導電性相互接続を形成する方法に
より形成された物品。
て、フリップチップのボンドパッドの置かれる表面上に
有機保護層を選択的に形成し; b)バンプを作るためにフリップチップのボンドパッド
上に保護層より先に延びる高さに導電性の重合可能な前
駆物質を形成し; c)バンプを基板のボンドパッドに接触し;更に d)この接触の間に、フリップチップのボンドパッドと
基板のボンドパッドとの間の導電性相互接続を形成する
ようにバンプを重合する 諸段階を含んだフリップチップのボンドパッドと基板の
ボンドパッドとの間の導電性相互接続を形成する方法に
より形成された物品。
【0039】24.a)フリップチップ; b)フリップチップ表面上の有機保護被覆;及び c)導電性ポリマーのバンプ を備えバンプの形成されたフリップチップ。
【0040】25.a)ボンドパッドを有する基板; b)有機保護被覆及びボンドパッドを有するフリップチ
ップ; c)基板のボンドパッドとフリップチップのボンドパッ
ドとの間を相互接続する導電性ポリマー を備えた電気回路。
ップ; c)基板のボンドパッドとフリップチップのボンドパッ
ドとの間を相互接続する導電性ポリマー を備えた電気回路。
【図1】フリップチップの面の上の有機保護層の選択形
成後の本発明の一実施例の平面図である。
成後の本発明の一実施例の平面図である。
【図2】線I−Iに沿って得られた図1の実施例の断面
図である。
図である。
【図3】上に有機保護層が形成された窒化シリコン又は
酸化物の層のある不活性化されたフリップチップの断面
図である。
酸化物の層のある不活性化されたフリップチップの断面
図である。
【図4】フリップチップのボンドパッド上の導電性で重
合可能な前駆物質の第1層の形成後の図1の実施例の断
面図である。
合可能な前駆物質の第1層の形成後の図1の実施例の断
面図である。
【図5】バンプを形成するための第1層上の導電性で重
合可能な前駆物質の第2層の形成後の図1の実施例の断
面図である。
合可能な前駆物質の第2層の形成後の図1の実施例の断
面図である。
【図6】本発明を使用するに適切な基板の平面図であ
る。
る。
【図7】図1の実施例、及びフリップチップのバンプと
基板のボンドパッドとを揃えた後の図6の線VIーVI
に沿って得られた基板の断面図である。
基板のボンドパッドとを揃えた後の図6の線VIーVI
に沿って得られた基板の断面図である。
【図8】基板のボンドパッドへのフリップチップのバン
プの接触後の図1の実施例の断面図である。
プの接触後の図1の実施例の断面図である。
【図9】本発明の第3の実施例の断面図であり、これに
おいては、バンプは導電性ポリマーを形成するように重
合され、また基板のボンドパッドへのフリップチップの
バンプの接触以前に基板のボンドパッドに導電性接着剤
が塗布されている。
おいては、バンプは導電性ポリマーを形成するように重
合され、また基板のボンドパッドへのフリップチップの
バンプの接触以前に基板のボンドパッドに導電性接着剤
が塗布されている。
【図10】基板のボンドパッドへのバンプの接触及びフ
リップチップのボンドパッドと基板のボンドパッドとの
間の電気接続を形成するための接着剤の重合の後の図9
の実施例の断面図である。
リップチップのボンドパッドと基板のボンドパッドとの
間の電気接続を形成するための接着剤の重合の後の図9
の実施例の断面図である。
10 フリップチップ 11 ダイ 12 ボンドパッド 14 ボンドパッド 18 保護層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−1849(JP,A) 特開 昭62−173740(JP,A) 特開 平1−293539(JP,A) 特表 平3−504064(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60
Claims (7)
- 【請求項1】 第1の基板の導電性接触パッドを第2の
基板の導電性接触パッドに電気的に接続せしめるための
方法において、 選択された基板のボンドパットを被覆せずに残して、有
機保護層を該基板の一方にスクリーン印刷し、 該基板の一方の接触パッドに導電性ポリマーバンプをス
テンシルによって配置し、 第1の基板の接触パッドを第2の基板の接触パッドに整
合して位置付け、整合した接触パッドの間に該導電性バ
ンプを配置し、 該第1の基板の接触パッドを、該導電性バンプを介して
該第2の基板の接触パッドに電気的に接続することを特
徴とする方法。 - 【請求項2】 該基板がフリップチップである請求項1
の方法。 - 【請求項3】 ボンドパッドを有する基板上に有機保護
層を選択的に形成する方法において、有機保護層で該基
板を被覆する段階を含んでなり、一段階の層被覆は、ボ
ンドパッドを被覆せずに残すものであり、該有機保護層
は、電気的相互接続が、被覆されないボンドパッドに形
成されたときに、相互接続が有機保護層と実質的に同じ
面になるように、被覆されていないボンドパッドに形成
されるべき導電性相互接続の厚さである厚さを有する、
ことを特徴とする方法。 - 【請求項4】 該基板が、該基板上に有機保護層をスク
リーン印刷することによって被覆される請求項3の方
法。 - 【請求項5】 該有機保護層が、誘電体ポリマーである
請求項3の方法。 - 【請求項6】 該基板に有機保護層を被覆する前に、不
活性化層を形成することを含む請求項3の方法。 - 【請求項7】 接着剤層で該ボンドパッドを被覆する工
程を含む請求項3の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/452,191 US5074947A (en) | 1989-12-18 | 1989-12-18 | Flip chip technology using electrically conductive polymers and dielectrics |
US452191 | 1989-12-18 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3502870A Division JP2717993B2 (ja) | 1989-12-18 | 1990-12-18 | 導電性ポリマー及び絶縁体を使用したフリツプチツプ技術 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1092874A JPH1092874A (ja) | 1998-04-10 |
JP3285796B2 true JP3285796B2 (ja) | 2002-05-27 |
Family
ID=23795459
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3502870A Expired - Fee Related JP2717993B2 (ja) | 1989-12-18 | 1990-12-18 | 導電性ポリマー及び絶縁体を使用したフリツプチツプ技術 |
JP33422495A Expired - Fee Related JP3200000B2 (ja) | 1989-12-18 | 1995-11-30 | 導電性相互接続形成方法及びフリップチップ−基板組立体 |
JP22123397A Expired - Fee Related JP3285796B2 (ja) | 1989-12-18 | 1997-08-04 | 導電性接触パツド接続方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3502870A Expired - Fee Related JP2717993B2 (ja) | 1989-12-18 | 1990-12-18 | 導電性ポリマー及び絶縁体を使用したフリツプチツプ技術 |
JP33422495A Expired - Fee Related JP3200000B2 (ja) | 1989-12-18 | 1995-11-30 | 導電性相互接続形成方法及びフリップチップ−基板組立体 |
Country Status (8)
Country | Link |
---|---|
US (3) | US5074947A (ja) |
EP (3) | EP1089331A3 (ja) |
JP (3) | JP2717993B2 (ja) |
KR (1) | KR100265616B1 (ja) |
AT (2) | ATE206559T1 (ja) |
DE (2) | DE69033817T2 (ja) |
SG (2) | SG80546A1 (ja) |
WO (1) | WO1991009419A1 (ja) |
Families Citing this family (253)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5611140A (en) * | 1989-12-18 | 1997-03-18 | Epoxy Technology, Inc. | Method of forming electrically conductive polymer interconnects on electrical substrates |
US5074947A (en) * | 1989-12-18 | 1991-12-24 | Epoxy Technology, Inc. | Flip chip technology using electrically conductive polymers and dielectrics |
AU637874B2 (en) * | 1990-01-23 | 1993-06-10 | Sumitomo Electric Industries, Ltd. | Substrate for packaging a semiconductor device |
US5086558A (en) * | 1990-09-13 | 1992-02-11 | International Business Machines Corporation | Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer |
DE69218319T2 (de) * | 1991-07-26 | 1997-07-10 | Nec Corp | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung |
US5524338A (en) * | 1991-10-22 | 1996-06-11 | Pi Medical Corporation | Method of making implantable microelectrode |
US5318651A (en) * | 1991-11-27 | 1994-06-07 | Nec Corporation | Method of bonding circuit boards |
DE4242408C2 (de) * | 1991-12-11 | 1998-02-26 | Mitsubishi Electric Corp | Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil |
US5290423A (en) * | 1992-04-27 | 1994-03-01 | Hughes Aircraft Company | Electrochemical interconnection |
US5255431A (en) * | 1992-06-26 | 1993-10-26 | General Electric Company | Method of using frozen epoxy for placing pin-mounted components in a circuit module |
US6077725A (en) * | 1992-09-03 | 2000-06-20 | Lucent Technologies Inc | Method for assembling multichip modules |
US6274391B1 (en) * | 1992-10-26 | 2001-08-14 | Texas Instruments Incorporated | HDI land grid array packaged device having electrical and optical interconnects |
JP3007497B2 (ja) * | 1992-11-11 | 2000-02-07 | 三菱電機株式会社 | 半導体集積回路装置、その製造方法、及びその実装方法 |
US5612512A (en) * | 1992-11-11 | 1997-03-18 | Murata Manufacturing Co., Ltd. | High frequency electronic component having base substrate formed of bismaleimide-triazine resin and resistant film formed on base substrate |
US5334804A (en) * | 1992-11-17 | 1994-08-02 | Fujitsu Limited | Wire interconnect structures for connecting an integrated circuit to a substrate |
US5525838A (en) * | 1993-04-08 | 1996-06-11 | Citizen Watch Co., Ltd. | Semiconductor device with flow preventing member |
US5616206A (en) * | 1993-06-15 | 1997-04-01 | Ricoh Company, Ltd. | Method for arranging conductive particles on electrodes of substrate |
EP0633607A1 (en) * | 1993-07-06 | 1995-01-11 | Motorola Inc. | Optical semiconductor device to optical substrate attachment method |
EP0637078A1 (en) * | 1993-07-29 | 1995-02-01 | Motorola, Inc. | A semiconductor device with improved heat dissipation |
US6140402A (en) * | 1993-07-30 | 2000-10-31 | Diemat, Inc. | Polymeric adhesive paste |
EP0714553B1 (en) * | 1993-08-17 | 1999-11-03 | PFC Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
DE4334715B4 (de) * | 1993-10-12 | 2007-04-19 | Robert Bosch Gmbh | Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen |
US5480834A (en) * | 1993-12-13 | 1996-01-02 | Micron Communications, Inc. | Process of manufacturing an electrical bonding interconnect having a metal bond pad portion and having a conductive epoxy portion comprising an oxide reducing agent |
US5543585A (en) * | 1994-02-02 | 1996-08-06 | International Business Machines Corporation | Direct chip attachment (DCA) with electrically conductive adhesives |
US5508228A (en) * | 1994-02-14 | 1996-04-16 | Microelectronics And Computer Technology Corporation | Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same |
JPH07240435A (ja) * | 1994-03-02 | 1995-09-12 | Toshiba Corp | 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置 |
US5581038A (en) * | 1994-04-04 | 1996-12-03 | Sentir, Inc. | Pressure measurement apparatus having a reverse mounted transducer and overpressure guard |
US5766972A (en) * | 1994-06-02 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Method of making resin encapsulated semiconductor device with bump electrodes |
US5531942A (en) * | 1994-06-16 | 1996-07-02 | Fry's Metals, Inc. | Method of making electroconductive adhesive particles for Z-axis application |
US5637176A (en) * | 1994-06-16 | 1997-06-10 | Fry's Metals, Inc. | Methods for producing ordered Z-axis adhesive materials, materials so produced, and devices, incorporating such materials |
US5657206A (en) * | 1994-06-23 | 1997-08-12 | Cubic Memory, Inc. | Conductive epoxy flip-chip package and method |
GB9415108D0 (en) * | 1994-07-27 | 1994-09-14 | Smiths Industries Plc | Electronic assemblies and methods of treatment |
EP0710058A3 (en) * | 1994-10-14 | 1997-07-09 | Samsung Display Devices Co Ltd | Short circuit prevention between electrically conductive parts |
US5492863A (en) * | 1994-10-19 | 1996-02-20 | Motorola, Inc. | Method for forming conductive bumps on a semiconductor device |
US6826827B1 (en) * | 1994-12-29 | 2004-12-07 | Tessera, Inc. | Forming conductive posts by selective removal of conductive material |
US5608260A (en) * | 1994-12-30 | 1997-03-04 | International Business Machines Corporation | Leadframe having contact pads defined by a polymer insulating film |
US5665989A (en) * | 1995-01-03 | 1997-09-09 | Lsi Logic | Programmable microsystems in silicon |
US5639323A (en) * | 1995-02-17 | 1997-06-17 | Aiwa Research And Development, Inc. | Method for aligning miniature device components |
US5742100A (en) * | 1995-03-27 | 1998-04-21 | Motorola, Inc. | Structure having flip-chip connected substrates |
JPH08288452A (ja) * | 1995-04-20 | 1996-11-01 | Mitsubishi Electric Corp | 集積回路装置,及びその製造方法 |
US5985692A (en) * | 1995-06-07 | 1999-11-16 | Microunit Systems Engineering, Inc. | Process for flip-chip bonding a semiconductor die having gold bump electrodes |
US5629241A (en) * | 1995-07-07 | 1997-05-13 | Hughes Aircraft Company | Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same |
CN1107979C (zh) * | 1995-07-14 | 2003-05-07 | 松下电器产业株式会社 | 半导体器件的电极结构、形成方法及安装体和半导体器件 |
US5674780A (en) * | 1995-07-24 | 1997-10-07 | Motorola, Inc. | Method of forming an electrically conductive polymer bump over an aluminum electrode |
JPH0951062A (ja) * | 1995-08-07 | 1997-02-18 | Mitsubishi Electric Corp | 半導体チップの実装方法,半導体チップ,半導体チップの製造方法,tabテープ,フリップチップ実装方法,フリップチップ実装基板,マイクロ波装置の製造方法及びマイクロ波装置 |
WO1997008749A1 (en) * | 1995-08-29 | 1997-03-06 | Minnesota Mining And Manufacturing Company | Deformable substrate assembly for adhesively bonded electronic device |
EP0850490B1 (de) * | 1995-09-08 | 2007-11-07 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren und vorrichtung zum testen eines chips |
US5611884A (en) * | 1995-12-11 | 1997-03-18 | Dow Corning Corporation | Flip chip silicone pressure sensitive conductive adhesive |
US5855821A (en) * | 1995-12-22 | 1999-01-05 | Johnson Matthey, Inc. | Materials for semiconductor device assemblies |
FR2745120A1 (fr) * | 1996-02-15 | 1997-08-22 | Solaic Sa | Circuit integre comportant des plots conducteurs recouverts d'une couche barriere |
US5760479A (en) * | 1996-02-29 | 1998-06-02 | Texas Instruments Incorporated | Flip-chip die attachment for a high temperature die to substrate bond |
US5822473A (en) * | 1996-02-29 | 1998-10-13 | Texas Instruments Incorporated | Integrated microchip chemical sensor |
US5936847A (en) * | 1996-05-02 | 1999-08-10 | Hei, Inc. | Low profile electronic circuit modules |
US5808874A (en) | 1996-05-02 | 1998-09-15 | Tessera, Inc. | Microelectronic connections with liquid conductive elements |
US6558979B2 (en) * | 1996-05-21 | 2003-05-06 | Micron Technology, Inc. | Use of palladium in IC manufacturing with conductive polymer bump |
US5925930A (en) | 1996-05-21 | 1999-07-20 | Micron Technology, Inc. | IC contacts with palladium layer and flexible conductive epoxy bumps |
US6022761A (en) * | 1996-05-28 | 2000-02-08 | Motorola, Inc. | Method for coupling substrates and structure |
US6020220A (en) * | 1996-07-09 | 2000-02-01 | Tessera, Inc. | Compliant semiconductor chip assemblies and methods of making same |
US5897336A (en) * | 1996-08-05 | 1999-04-27 | International Business Machines Corporation | Direct chip attach for low alpha emission interconnect system |
JP3928753B2 (ja) | 1996-08-06 | 2007-06-13 | 日立化成工業株式会社 | マルチチップ実装法、および接着剤付チップの製造方法 |
US5759737A (en) * | 1996-09-06 | 1998-06-02 | International Business Machines Corporation | Method of making a component carrier |
DE19639934A1 (de) * | 1996-09-27 | 1998-04-09 | Siemens Ag | Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl |
US5811883A (en) * | 1996-09-30 | 1998-09-22 | Intel Corporation | Design for flip chip joint pad/LGA pad |
US6025618A (en) * | 1996-11-12 | 2000-02-15 | Chen; Zhi Quan | Two-parts ferroelectric RAM |
US6103553A (en) * | 1996-12-11 | 2000-08-15 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a known good die utilizing a substrate |
FR2756955B1 (fr) * | 1996-12-11 | 1999-01-08 | Schlumberger Ind Sa | Procede de realisation d'un circuit electronique pour une carte a memoire sans contact |
US6635514B1 (en) | 1996-12-12 | 2003-10-21 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
US6417029B1 (en) | 1996-12-12 | 2002-07-09 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
WO1998027589A1 (en) * | 1996-12-19 | 1998-06-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Flip-chip type connection with elastic contacts |
US5786238A (en) * | 1997-02-13 | 1998-07-28 | Generyal Dynamics Information Systems, Inc. | Laminated multilayer substrates |
DE19708325B4 (de) * | 1997-03-03 | 2007-06-14 | Sokymat Gmbh | Klebeverbindung von elektrisch leitenden Fügeteilen |
US6028437A (en) * | 1997-05-19 | 2000-02-22 | Si Diamond Technology, Inc. | Probe head assembly |
US5963144A (en) * | 1997-05-30 | 1999-10-05 | Single Chip Systems Corp. | Cloaking circuit for use in a radiofrequency identification and method of cloaking RFID tags to increase interrogation reliability |
WO1999000842A1 (en) * | 1997-06-26 | 1999-01-07 | Hitachi Chemical Company, Ltd. | Substrate for mounting semiconductor chips |
JPH1126631A (ja) * | 1997-07-02 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
US6337522B1 (en) * | 1997-07-10 | 2002-01-08 | International Business Machines Corporation | Structure employing electrically conductive adhesives |
US6120885A (en) * | 1997-07-10 | 2000-09-19 | International Business Machines Corporation | Structure, materials, and methods for socketable ball grid |
US6297559B1 (en) | 1997-07-10 | 2001-10-02 | International Business Machines Corporation | Structure, materials, and applications of ball grid array interconnections |
AU8502798A (en) * | 1997-07-21 | 1999-02-10 | Aguila Technologies, Inc. | Semiconductor flip-chip package and method for the fabrication thereof |
US6064120A (en) * | 1997-08-21 | 2000-05-16 | Micron Technology, Inc. | Apparatus and method for face-to-face connection of a die face to a substrate with polymer electrodes |
US6096576A (en) * | 1997-09-02 | 2000-08-01 | Silicon Light Machines | Method of producing an electrical interface to an integrated circuit device having high density I/O count |
US6100853A (en) * | 1997-09-10 | 2000-08-08 | Hughes Electronics Corporation | Receiver/transmitter system including a planar waveguide-to-stripline adapter |
US6441473B1 (en) | 1997-09-12 | 2002-08-27 | Agere Systems Guardian Corp. | Flip chip semiconductor device |
US6051879A (en) * | 1997-12-16 | 2000-04-18 | Micron Technology, Inc. | Electrical interconnection for attachment to a substrate |
US6326241B1 (en) | 1997-12-29 | 2001-12-04 | Visteon Global Technologies, Inc. | Solderless flip-chip assembly and method and material for same |
US6201301B1 (en) | 1998-01-21 | 2001-03-13 | Lsi Logic Corporation | Low cost thermally enhanced flip chip BGA |
JP3381601B2 (ja) * | 1998-01-26 | 2003-03-04 | 松下電器産業株式会社 | バンプ付電子部品の実装方法 |
US6110760A (en) | 1998-02-12 | 2000-08-29 | Micron Technology, Inc. | Methods of forming electrically conductive interconnections and electrically interconnected substrates |
JP3625646B2 (ja) * | 1998-03-23 | 2005-03-02 | 東レエンジニアリング株式会社 | フリップチップ実装方法 |
US6108210A (en) * | 1998-04-24 | 2000-08-22 | Amerasia International Technology, Inc. | Flip chip devices with flexible conductive adhesive |
WO1999056509A1 (en) * | 1998-04-24 | 1999-11-04 | Amerasia International Technology, Inc. | Flip chip devices with flexible conductive adhesive |
US6580035B1 (en) | 1998-04-24 | 2003-06-17 | Amerasia International Technology, Inc. | Flexible adhesive membrane and electronic device employing same |
US6406988B1 (en) | 1998-04-24 | 2002-06-18 | Amerasia International Technology, Inc. | Method of forming fine pitch interconnections employing magnetic masks |
US6297564B1 (en) * | 1998-04-24 | 2001-10-02 | Amerasia International Technology, Inc. | Electronic devices employing adhesive interconnections including plated particles |
SG75841A1 (en) | 1998-05-02 | 2000-10-24 | Eriston Invest Pte Ltd | Flip chip assembly with via interconnection |
US6406939B1 (en) | 1998-05-02 | 2002-06-18 | Charles W. C. Lin | Flip chip assembly with via interconnection |
US5923955A (en) * | 1998-05-28 | 1999-07-13 | Xerox Corporation | Fine flip chip interconnection |
US6428650B1 (en) | 1998-06-23 | 2002-08-06 | Amerasia International Technology, Inc. | Cover for an optical device and method for making same |
US6136128A (en) * | 1998-06-23 | 2000-10-24 | Amerasia International Technology, Inc. | Method of making an adhesive preform lid for electronic devices |
DE19844089C2 (de) * | 1998-06-25 | 2001-04-05 | Pav Card Gmbh | Verfahren zur Herstellung von Transponderanordnungen |
US6409859B1 (en) | 1998-06-30 | 2002-06-25 | Amerasia International Technology, Inc. | Method of making a laminated adhesive lid, as for an Electronic device |
DE19832706C2 (de) * | 1998-07-14 | 2000-08-03 | Siemens Ag | Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung |
US6399178B1 (en) | 1998-07-20 | 2002-06-04 | Amerasia International Technology, Inc. | Rigid adhesive underfill preform, as for a flip-chip device |
US6303986B1 (en) | 1998-07-29 | 2001-10-16 | Silicon Light Machines | Method of and apparatus for sealing an hermetic lid to a semiconductor die |
US6137693A (en) * | 1998-07-31 | 2000-10-24 | Agilent Technologies Inc. | High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding |
DE19841996B4 (de) * | 1998-09-04 | 2004-02-12 | Siemens Ag | Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung |
US6189208B1 (en) * | 1998-09-11 | 2001-02-20 | Polymer Flip Chip Corp. | Flip chip mounting technique |
US6139661A (en) | 1998-10-20 | 2000-10-31 | International Business Machines Corporation | Two step SMT method using masked cure |
US6376352B1 (en) * | 1998-11-05 | 2002-04-23 | Texas Instruments Incorporated | Stud-cone bump for probe tips used in known good die carriers |
US6316289B1 (en) | 1998-11-12 | 2001-11-13 | Amerasia International Technology Inc. | Method of forming fine-pitch interconnections employing a standoff mask |
US6535393B2 (en) * | 1998-12-04 | 2003-03-18 | Micron Technology, Inc. | Electrical device allowing for increased device densities |
TW396462B (en) | 1998-12-17 | 2000-07-01 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
TW444236B (en) | 1998-12-17 | 2001-07-01 | Charles Wen Chyang Lin | Bumpless flip chip assembly with strips and via-fill |
SG78324A1 (en) | 1998-12-17 | 2001-02-20 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips-in-via and plating |
US6495442B1 (en) | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
US6936531B2 (en) | 1998-12-21 | 2005-08-30 | Megic Corporation | Process of fabricating a chip structure |
US6303500B1 (en) * | 1999-02-24 | 2001-10-16 | Micron Technology, Inc. | Method and apparatus for electroless plating a contact pad |
US6524346B1 (en) * | 1999-02-26 | 2003-02-25 | Micron Technology, Inc. | Stereolithographic method for applying materials to electronic component substrates and resulting structures |
US6222280B1 (en) * | 1999-03-22 | 2001-04-24 | Micron Technology, Inc. | Test interconnect for semiconductor components having bumped and planar contacts |
US6410415B1 (en) * | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
JP2003502866A (ja) * | 1999-06-17 | 2003-01-21 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 |
JP3539315B2 (ja) * | 1999-06-22 | 2004-07-07 | 株式会社村田製作所 | 電子デバイス素子の実装方法、および弾性表面波装置の製造方法 |
US6230400B1 (en) | 1999-09-17 | 2001-05-15 | George Tzanavaras | Method for forming interconnects |
JP3450238B2 (ja) * | 1999-11-04 | 2003-09-22 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
TW511122B (en) * | 1999-12-10 | 2002-11-21 | Ebara Corp | Method for mounting semiconductor device and structure thereof |
JP2003518743A (ja) * | 1999-12-21 | 2003-06-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ |
FR2803435A1 (fr) * | 1999-12-30 | 2001-07-06 | Schlumberger Systems & Service | Procede de montage en flip-chip de circuits integres sur des circuits electriques |
SG99331A1 (en) * | 2000-01-13 | 2003-10-27 | Hitachi Ltd | Method of producing electronic part with bumps and method of producing elctronic part |
US6229207B1 (en) | 2000-01-13 | 2001-05-08 | Advanced Micro Devices, Inc. | Organic pin grid array flip chip carrier package |
US6469394B1 (en) | 2000-01-31 | 2002-10-22 | Fujitsu Limited | Conductive interconnect structures and methods for forming conductive interconnect structures |
US6468891B2 (en) * | 2000-02-24 | 2002-10-22 | Micron Technology, Inc. | Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods |
DE10016132A1 (de) * | 2000-03-31 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung |
US7034402B1 (en) * | 2000-06-28 | 2006-04-25 | Intel Corporation | Device with segmented ball limiting metallurgy |
US6660626B1 (en) | 2000-08-22 | 2003-12-09 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6403460B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a semiconductor chip assembly |
US6436734B1 (en) | 2000-08-22 | 2002-08-20 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6562657B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6562709B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6551861B1 (en) | 2000-08-22 | 2003-04-22 | Charles W. C. Lin | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive |
US6402970B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6350633B1 (en) | 2000-08-22 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6511865B1 (en) | 2000-09-20 | 2003-01-28 | Charles W. C. Lin | Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly |
US6350386B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
US6350632B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with ball bond connection joint |
US6448108B1 (en) | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6544813B1 (en) | 2000-10-02 | 2003-04-08 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6537851B1 (en) | 2000-10-13 | 2003-03-25 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace to a semiconductor chip |
US6876072B1 (en) | 2000-10-13 | 2005-04-05 | Bridge Semiconductor Corporation | Semiconductor chip assembly with chip in substrate cavity |
US7094676B1 (en) | 2000-10-13 | 2006-08-22 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US6949408B1 (en) | 2000-10-13 | 2005-09-27 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US6667229B1 (en) | 2000-10-13 | 2003-12-23 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip |
US6984576B1 (en) | 2000-10-13 | 2006-01-10 | Bridge Semiconductor Corporation | Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip |
US6673710B1 (en) | 2000-10-13 | 2004-01-06 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip |
US6908788B1 (en) | 2000-10-13 | 2005-06-21 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using a metal base |
US7129113B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture |
US6576493B1 (en) | 2000-10-13 | 2003-06-10 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US7129575B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped metal pillar |
US6699780B1 (en) | 2000-10-13 | 2004-03-02 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching |
US7190080B1 (en) | 2000-10-13 | 2007-03-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US6872591B1 (en) | 2000-10-13 | 2005-03-29 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a conductive trace and a substrate |
US7071089B1 (en) | 2000-10-13 | 2006-07-04 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a carved bumped terminal |
US7009297B1 (en) | 2000-10-13 | 2006-03-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal particle |
US6440835B1 (en) | 2000-10-13 | 2002-08-27 | Charles W. C. Lin | Method of connecting a conductive trace to a semiconductor chip |
US6740576B1 (en) | 2000-10-13 | 2004-05-25 | Bridge Semiconductor Corporation | Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly |
US6492252B1 (en) | 2000-10-13 | 2002-12-10 | Bridge Semiconductor Corporation | Method of connecting a bumped conductive trace to a semiconductor chip |
US7075186B1 (en) | 2000-10-13 | 2006-07-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with interlocked contact terminal |
US7264991B1 (en) | 2000-10-13 | 2007-09-04 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using conductive adhesive |
US7319265B1 (en) | 2000-10-13 | 2008-01-15 | Bridge Semiconductor Corporation | Semiconductor chip assembly with precision-formed metal pillar |
US7132741B1 (en) | 2000-10-13 | 2006-11-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with carved bumped terminal |
US7262082B1 (en) | 2000-10-13 | 2007-08-28 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture |
US6576539B1 (en) | 2000-10-13 | 2003-06-10 | Charles W.C. Lin | Semiconductor chip assembly with interlocked conductive trace |
US7414319B2 (en) | 2000-10-13 | 2008-08-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with metal containment wall and solder terminal |
US6548393B1 (en) | 2000-10-13 | 2003-04-15 | Charles W. C. Lin | Semiconductor chip assembly with hardened connection joint |
US6703566B1 (en) * | 2000-10-25 | 2004-03-09 | Sae Magnetics (H.K.), Ltd. | Bonding structure for a hard disk drive suspension using anisotropic conductive film |
JP2002246582A (ja) * | 2000-10-26 | 2002-08-30 | Canon Inc | 放射線検出装置、その製造方法及びシステム |
US20020066523A1 (en) * | 2000-12-05 | 2002-06-06 | Sundstrom Lance L. | Attaching devices using polymers |
US6444489B1 (en) | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
AU2002217405A1 (en) * | 2000-12-29 | 2002-07-16 | E-Magin Display Technologies Ltd. | Fat conductor |
US6653170B1 (en) | 2001-02-06 | 2003-11-25 | Charles W. C. Lin | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit |
DE10116069C2 (de) * | 2001-04-02 | 2003-02-20 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung |
US6707591B2 (en) | 2001-04-10 | 2004-03-16 | Silicon Light Machines | Angled illumination for a single order light modulator based projection system |
US6711280B2 (en) | 2001-05-25 | 2004-03-23 | Oscar M. Stafsudd | Method and apparatus for intelligent ranging via image subtraction |
US6504111B2 (en) * | 2001-05-29 | 2003-01-07 | International Business Machines Corporation | Solid via layer to layer interconnect |
US6782205B2 (en) | 2001-06-25 | 2004-08-24 | Silicon Light Machines | Method and apparatus for dynamic equalization in wavelength division multiplexing |
US6747781B2 (en) | 2001-06-25 | 2004-06-08 | Silicon Light Machines, Inc. | Method, apparatus, and diffuser for reducing laser speckle |
US6829092B2 (en) | 2001-08-15 | 2004-12-07 | Silicon Light Machines, Inc. | Blazed grating light valve |
US7275925B2 (en) * | 2001-08-30 | 2007-10-02 | Micron Technology, Inc. | Apparatus for stereolithographic processing of components and assemblies |
US7297572B2 (en) * | 2001-09-07 | 2007-11-20 | Hynix Semiconductor, Inc. | Fabrication method for electronic system modules |
US6927471B2 (en) | 2001-09-07 | 2005-08-09 | Peter C. Salmon | Electronic system modules and method of fabrication |
US6767819B2 (en) * | 2001-09-12 | 2004-07-27 | Dow Corning Corporation | Apparatus with compliant electrical terminals, and methods for forming same |
US20030047339A1 (en) * | 2001-09-12 | 2003-03-13 | Lutz Michael A. | Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same |
US6930364B2 (en) | 2001-09-13 | 2005-08-16 | Silicon Light Machines Corporation | Microelectronic mechanical system and methods |
US6586843B2 (en) * | 2001-11-08 | 2003-07-01 | Intel Corporation | Integrated circuit device with covalently bonded connection structure |
US7932603B2 (en) * | 2001-12-13 | 2011-04-26 | Megica Corporation | Chip structure and process for forming the same |
US6800238B1 (en) | 2002-01-15 | 2004-10-05 | Silicon Light Machines, Inc. | Method for domain patterning in low coercive field ferroelectrics |
US7098072B2 (en) * | 2002-03-01 | 2006-08-29 | Agng, Llc | Fluxless assembly of chip size semiconductor packages |
SG107584A1 (en) * | 2002-04-02 | 2004-12-29 | Micron Technology Inc | Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such masks |
US7368391B2 (en) * | 2002-04-10 | 2008-05-06 | Micron Technology, Inc. | Methods for designing carrier substrates with raised terminals |
US6728023B1 (en) | 2002-05-28 | 2004-04-27 | Silicon Light Machines | Optical device arrays with optimized image resolution |
US6767751B2 (en) | 2002-05-28 | 2004-07-27 | Silicon Light Machines, Inc. | Integrated driver process flow |
US6822797B1 (en) | 2002-05-31 | 2004-11-23 | Silicon Light Machines, Inc. | Light modulator structure for producing high-contrast operation using zero-order light |
US6829258B1 (en) | 2002-06-26 | 2004-12-07 | Silicon Light Machines, Inc. | Rapidly tunable external cavity laser |
US6714337B1 (en) | 2002-06-28 | 2004-03-30 | Silicon Light Machines | Method and device for modulating a light beam and having an improved gamma response |
US6813059B2 (en) | 2002-06-28 | 2004-11-02 | Silicon Light Machines, Inc. | Reduced formation of asperities in contact micro-structures |
US6998334B2 (en) * | 2002-07-08 | 2006-02-14 | Micron Technology, Inc. | Semiconductor devices with permanent polymer stencil and method for manufacturing the same |
US6786708B2 (en) | 2002-07-18 | 2004-09-07 | The Regents Of The University Of Michigan | Laminated devices and methods of making same |
US6984545B2 (en) * | 2002-07-22 | 2006-01-10 | Micron Technology, Inc. | Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask |
US6801354B1 (en) | 2002-08-20 | 2004-10-05 | Silicon Light Machines, Inc. | 2-D diffraction grating for substantially eliminating polarization dependent losses |
US6712480B1 (en) | 2002-09-27 | 2004-03-30 | Silicon Light Machines | Controlled curvature of stressed micro-structures |
US7043830B2 (en) * | 2003-02-20 | 2006-05-16 | Micron Technology, Inc. | Method of forming conductive bumps |
US6806997B1 (en) | 2003-02-28 | 2004-10-19 | Silicon Light Machines, Inc. | Patterned diffractive light modulator ribbon for PDL reduction |
US6829077B1 (en) | 2003-02-28 | 2004-12-07 | Silicon Light Machines, Inc. | Diffractive light modulator with dynamically rotatable diffraction plane |
JP2004288815A (ja) * | 2003-03-20 | 2004-10-14 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2005011838A (ja) * | 2003-06-16 | 2005-01-13 | Toshiba Corp | 半導体装置及びその組立方法 |
US7320928B2 (en) * | 2003-06-20 | 2008-01-22 | Intel Corporation | Method of forming a stacked device filler |
US6933171B2 (en) * | 2003-10-21 | 2005-08-23 | Intel Corporation | Large bumps for optical flip chips |
US7993983B1 (en) | 2003-11-17 | 2011-08-09 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with chip and encapsulant grinding |
US7425759B1 (en) | 2003-11-20 | 2008-09-16 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal and filler |
US7538415B1 (en) | 2003-11-20 | 2009-05-26 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal, filler and insulative base |
US20050187487A1 (en) * | 2004-01-23 | 2005-08-25 | Azizkhan Richard G. | Microsensor catheter and method for making the same |
US7453157B2 (en) * | 2004-06-25 | 2008-11-18 | Tessera, Inc. | Microelectronic packages and methods therefor |
US7170187B2 (en) * | 2004-08-31 | 2007-01-30 | International Business Machines Corporation | Low stress conductive polymer bump |
US7268421B1 (en) | 2004-11-10 | 2007-09-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond |
US7750483B1 (en) | 2004-11-10 | 2010-07-06 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal |
US7446419B1 (en) | 2004-11-10 | 2008-11-04 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar of stacked metal balls |
US9929080B2 (en) * | 2004-11-15 | 2018-03-27 | Intel Corporation | Forming a stress compensation layer and structures formed thereby |
FR2879347A1 (fr) * | 2004-12-14 | 2006-06-16 | Commissariat Energie Atomique | Dispositif electronique a deux composants assembles et procede de fabrication d'un tel dispositif |
US20060139045A1 (en) * | 2004-12-29 | 2006-06-29 | Wesley Gallagher | Device and method for testing unpackaged semiconductor die |
US7743963B1 (en) | 2005-03-01 | 2010-06-29 | Amerasia International Technology, Inc. | Solderable lid or cover for an electronic circuit |
EP1732116B1 (en) * | 2005-06-08 | 2017-02-01 | Imec | Methods for bonding and micro-electronic devices produced according to such methods |
US7692223B2 (en) * | 2006-04-28 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing the same |
JP2008071812A (ja) * | 2006-09-12 | 2008-03-27 | Fujikura Ltd | 基板間接続構造 |
DE102006059127A1 (de) * | 2006-09-25 | 2008-03-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente |
US7811863B1 (en) | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
US7494843B1 (en) | 2006-12-26 | 2009-02-24 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding |
US20080150101A1 (en) * | 2006-12-20 | 2008-06-26 | Tessera, Inc. | Microelectronic packages having improved input/output connections and methods therefor |
US8501612B2 (en) * | 2007-09-20 | 2013-08-06 | Semiconductor Components Industries, Llc | Flip chip structure and method of manufacture |
US7884488B2 (en) * | 2008-05-01 | 2011-02-08 | Qimonda Ag | Semiconductor component with improved contact pad and method for forming the same |
US7973416B2 (en) * | 2008-05-12 | 2011-07-05 | Texas Instruments Incorporated | Thru silicon enabled die stacking scheme |
JP5549190B2 (ja) * | 2009-02-27 | 2014-07-16 | 豊田合成株式会社 | 半導体発光素子の実装体の製造方法、発光装置の製造方法及び半導体発光素子 |
US8138019B2 (en) * | 2009-11-03 | 2012-03-20 | Toyota Motor Engineering & Manufactruing North America, Inc. | Integrated (multilayer) circuits and process of producing the same |
US8424748B2 (en) * | 2009-12-21 | 2013-04-23 | Intel Corporation | Solder in cavity interconnection technology |
US8647752B2 (en) | 2010-06-16 | 2014-02-11 | Laird Technologies, Inc. | Thermal interface material assemblies, and related methods |
US9137903B2 (en) | 2010-12-21 | 2015-09-15 | Tessera, Inc. | Semiconductor chip assembly and method for making same |
FR2972595B1 (fr) | 2011-03-10 | 2014-03-14 | Commissariat Energie Atomique | Procede d'interconnexion par retournement d'un composant electronique |
US8877558B2 (en) * | 2013-02-07 | 2014-11-04 | Harris Corporation | Method for making electronic device with liquid crystal polymer and related devices |
US9105485B2 (en) * | 2013-03-08 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding structures and methods of forming the same |
US9343420B2 (en) | 2014-02-14 | 2016-05-17 | Globalfoundries Inc. | Universal solder joints for 3D packaging |
US20160240457A1 (en) * | 2015-02-18 | 2016-08-18 | Altera Corporation | Integrated circuit packages with dual-sided stacking structure |
IT201700055983A1 (it) | 2017-05-23 | 2018-11-23 | St Microelectronics Srl | Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti |
IT201700055942A1 (it) | 2017-05-23 | 2018-11-23 | St Microelectronics Srl | Procedimento per fabbricare dispositivi a semiconduttore, dispositivo e circuito corrispondenti |
US11166384B2 (en) | 2019-03-20 | 2021-11-02 | Konica Minolta Laboratory U.S.A., Inc. | Fabrication process for flip chip bump bonds using nano-LEDs and conductive resin |
CN112786462B (zh) * | 2020-12-25 | 2023-08-22 | 上海易卜半导体有限公司 | 半导体封装方法、半导体组件以及包含其的电子设备 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3971610A (en) * | 1974-05-10 | 1976-07-27 | Technical Wire Products, Inc. | Conductive elastomeric contacts and connectors |
JPS5279773A (en) * | 1975-12-26 | 1977-07-05 | Seiko Epson Corp | Bonding method of ic |
JPS5357481A (en) * | 1976-11-04 | 1978-05-24 | Canon Inc | Connecting process |
JPS56167340A (en) * | 1980-05-27 | 1981-12-23 | Toshiba Corp | Junction of semicondctor pellet with substrate |
FR2492164B1 (fr) * | 1980-10-15 | 1987-01-23 | Radiotechnique Compelec | Procede de realisation simultanee de liaisons electriques multiples, notamment pour le raccordement electrique d'une micro-plaquette de semiconducteurs |
JPS57176738A (en) * | 1981-04-23 | 1982-10-30 | Seiko Epson Corp | Connecting structure for flip chip |
JPS601849A (ja) * | 1983-06-17 | 1985-01-08 | Sharp Corp | 電子部品の接続方法 |
JPS6130059A (ja) * | 1984-07-20 | 1986-02-12 | Nec Corp | 半導体装置の製造方法 |
JPS62104142A (ja) * | 1985-10-31 | 1987-05-14 | Nec Corp | 半導体装置 |
JPH0815152B2 (ja) * | 1986-01-27 | 1996-02-14 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JPS62194652A (ja) * | 1986-02-21 | 1987-08-27 | Hitachi Ltd | 半導体装置 |
JPS62283644A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH07112041B2 (ja) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
JPS63220533A (ja) * | 1987-03-10 | 1988-09-13 | Citizen Watch Co Ltd | 時計用icの実装構造 |
JPH0815154B2 (ja) * | 1987-05-15 | 1996-02-14 | 松下電器産業株式会社 | 半導体素子用バンプ |
US5064500A (en) * | 1987-06-01 | 1991-11-12 | Henkel Corporation | Surface conditioner for formed metal surfaces |
JPS6418647A (en) * | 1987-07-14 | 1989-01-23 | Seiko Epson Corp | Light irradiation printer |
FR2618254B1 (fr) * | 1987-07-16 | 1990-01-05 | Thomson Semiconducteurs | Procede et structure de prise de contact sur des plots de circuit integre. |
US4917466A (en) * | 1987-08-13 | 1990-04-17 | Shin-Etsu Polymer Co., Ltd. | Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby |
JPS6476608A (en) * | 1987-09-16 | 1989-03-22 | Shinetsu Polymer Co | Aeolotropic conductive adhesive film |
JPS6481181A (en) * | 1987-09-22 | 1989-03-27 | Shinetsu Polymer Co | Surface treatment of metal electrode |
JPS6489526A (en) * | 1987-09-30 | 1989-04-04 | Ibiden Co Ltd | Manufacture of tape carrier |
JPH01120039A (ja) * | 1987-11-02 | 1989-05-12 | Nippon Telegr & Teleph Corp <Ntt> | Icチップ接続法 |
US5014111A (en) * | 1987-12-08 | 1991-05-07 | Matsushita Electric Industrial Co., Ltd. | Electrical contact bump and a package provided with the same |
US4967314A (en) * | 1988-03-28 | 1990-10-30 | Prime Computer Inc. | Circuit board construction |
JPH01251643A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 半導体装置の電極形成方法 |
US4840302A (en) * | 1988-04-15 | 1989-06-20 | International Business Machines Corporation | Chromium-titanium alloy |
JPH01305541A (ja) * | 1988-06-02 | 1989-12-08 | Nec Kansai Ltd | 半導体装置の製造方法 |
JPH0254945A (ja) * | 1988-08-19 | 1990-02-23 | Toshiba Corp | 電子部品 |
US5068714A (en) * | 1989-04-05 | 1991-11-26 | Robert Bosch Gmbh | Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made |
US4991000A (en) * | 1989-08-31 | 1991-02-05 | Bone Robert L | Vertically interconnected integrated circuit chip system |
US5074947A (en) * | 1989-12-18 | 1991-12-24 | Epoxy Technology, Inc. | Flip chip technology using electrically conductive polymers and dielectrics |
MY129942A (en) * | 1990-08-23 | 2007-05-31 | Siemens Ag | Method and apparatus for connecting a semiconductor chip to a carrier. |
DE4032397A1 (de) * | 1990-10-12 | 1992-04-16 | Bosch Gmbh Robert | Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur |
-
1989
- 1989-12-18 US US07/452,191 patent/US5074947A/en not_active Expired - Lifetime
-
1990
- 1990-12-18 KR KR1019920701433A patent/KR100265616B1/ko not_active IP Right Cessation
- 1990-12-18 JP JP3502870A patent/JP2717993B2/ja not_active Expired - Fee Related
- 1990-12-18 AT AT95114886T patent/ATE206559T1/de not_active IP Right Cessation
- 1990-12-18 EP EP00126587A patent/EP1089331A3/en not_active Withdrawn
- 1990-12-18 AT AT91902599T patent/ATE138499T1/de not_active IP Right Cessation
- 1990-12-18 SG SG9607849A patent/SG80546A1/en unknown
- 1990-12-18 WO PCT/US1990/007524 patent/WO1991009419A1/en active IP Right Grant
- 1990-12-18 EP EP91902599A patent/EP0506859B1/en not_active Expired - Lifetime
- 1990-12-18 DE DE69033817T patent/DE69033817T2/de not_active Expired - Fee Related
- 1990-12-18 DE DE69027125T patent/DE69027125T2/de not_active Expired - Fee Related
- 1990-12-18 EP EP95114886A patent/EP0690490B1/en not_active Expired - Lifetime
- 1990-12-18 SG SG1996004180A patent/SG71661A1/en unknown
-
1991
- 1991-08-16 US US07/746,333 patent/US5196371A/en not_active Expired - Lifetime
- 1991-12-19 US US07/810,513 patent/US5237130A/en not_active Expired - Lifetime
-
1995
- 1995-11-30 JP JP33422495A patent/JP3200000B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-04 JP JP22123397A patent/JP3285796B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0690490A3 (en) | 1997-02-26 |
EP0506859A1 (en) | 1992-10-07 |
US5237130A (en) | 1993-08-17 |
WO1991009419A1 (en) | 1991-06-27 |
EP0690490B1 (en) | 2001-10-04 |
ATE138499T1 (de) | 1996-06-15 |
SG71661A1 (en) | 2000-04-18 |
ATE206559T1 (de) | 2001-10-15 |
DE69027125T2 (de) | 1996-11-28 |
JP3200000B2 (ja) | 2001-08-20 |
DE69033817T2 (de) | 2002-06-06 |
DE69027125D1 (de) | 1996-06-27 |
DE69033817D1 (de) | 2001-11-08 |
US5196371A (en) | 1993-03-23 |
EP1089331A3 (en) | 2004-06-23 |
EP1089331A2 (en) | 2001-04-04 |
EP0506859B1 (en) | 1996-05-22 |
JP2717993B2 (ja) | 1998-02-25 |
JPH08227913A (ja) | 1996-09-03 |
SG80546A1 (en) | 2001-05-22 |
EP0690490A2 (en) | 1996-01-03 |
KR100265616B1 (ko) | 2000-09-15 |
JPH1092874A (ja) | 1998-04-10 |
KR920704343A (ko) | 1992-12-19 |
US5074947A (en) | 1991-12-24 |
JPH05503191A (ja) | 1993-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3285796B2 (ja) | 導電性接触パツド接続方法 | |
US6138348A (en) | Method of forming electrically conductive polymer interconnects on electrical substrates | |
US5860585A (en) | Substrate for transferring bumps and method of use | |
US7348261B2 (en) | Wafer scale thin film package | |
US6753208B1 (en) | Wafer scale method of packaging integrated circuit die | |
US6459150B1 (en) | Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer | |
US4494688A (en) | Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore | |
US20030197285A1 (en) | High density substrate for the packaging of integrated circuits | |
US20060006544A1 (en) | Method of forming a micro solder ball for use in C4 bonding process | |
US6312974B1 (en) | Simultaneous bumping/bonding process utilizing edge-type conductive pads and device fabricated | |
US6405429B1 (en) | Microbeam assembly and associated method for integrated circuit interconnection to substrates | |
US6664176B2 (en) | Method of making pad-rerouting for integrated circuit chips | |
JPH07106334A (ja) | 光学半導体装置を光学基板に付着する方法 | |
EP0714553B1 (en) | Method of forming electrically conductive polymer interconnects on electrical substrates | |
KR0165883B1 (ko) | 테이프 자동화 본딩 프로세스용의 금/주석 공정 본딩 | |
US6960518B1 (en) | Buildup substrate pad pre-solder bump manufacturing | |
KR100691000B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
US6306748B1 (en) | Bump scrub after plating | |
JPH0363813B2 (ja) | ||
JP3021508B2 (ja) | 導電突起の形成方法 | |
JPH0129061B2 (ja) | ||
JPH09321050A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |