JPH0951062A - 半導体チップの実装方法，半導体チップ，半導体チップの製造方法，ｔａｂテープ，フリップチップ実装方法，フリップチップ実装基板，マイクロ波装置の製造方法及びマイクロ波装置 - Google Patents

半導体チップの実装方法，半導体チップ，半導体チップの製造方法，ｔａｂテープ，フリップチップ実装方法，フリップチップ実装基板，マイクロ波装置の製造方法及びマイクロ波装置

Info

Publication number
JPH0951062A
JPH0951062A JP7201177A JP20117795A JPH0951062A JP H0951062 A JPH0951062 A JP H0951062A JP 7201177 A JP7201177 A JP 7201177A JP 20117795 A JP20117795 A JP 20117795A JP H0951062 A JPH0951062 A JP H0951062A
Authority
JP
Japan
Prior art keywords
semiconductor chip
tab tape
inner lead
mounting
thermoplastic polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7201177A
Other languages
English (en)
Inventor
Yukio Ota
行雄 太田
Kei Goto
慶 後藤
Yoshihiro Notani
佳弘 野谷
Yasuharu Nakajima
康晴 中島
Akira Inoue
晃 井上
Hiroto Matsubayashi
弘人 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7201177A priority Critical patent/JPH0951062A/ja
Priority to US08/584,293 priority patent/US5767569A/en
Priority to EP96108575A priority patent/EP0758146A3/en
Priority to US08/692,441 priority patent/US5837388A/en
Publication of JPH0951062A publication Critical patent/JPH0951062A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

(57)【要約】 【課題】 半導体チップを実装する際に、半導体チップ
と基板との接続部に使用される金等の高価な材料を用い
ることなく実装を行なうことで、低コスト化を図る。 【解決手段】 半導体チップ２をＴＡＢテープ８に実装
する際に、該半導体チップ２の電極パッド６と上記ＴＡ
Ｂテープ８のインナーリード９との間に、ボンディング
材として導電性熱可塑性ポリイミド７を配置し、ホット
ステージ１により該半導体チップ２を介して加熱し、ウ
エッジ１０により加圧することにより、上記半導体チッ
プ２をＴＡＢテープ８に実装するものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体チップの実
装方法，半導体チップ，半導体チップの製造方法，及び
ＴＡＢテープに関し、ボンディング材として導電性熱可
塑性ポリイミドを使うことにより、コスト削減を目的と
したものである。
【０００２】
【従来の技術】従来より、半導体チップを実装する方法
には周知の様に、ＴＡＢテープを用いる方法やフリップ
チップ実装方法があり、以下それぞれの方法について説
明する。図１１は従来の、ＴＡＢ(tape automated bond
ing)テープを用いた半導体チップの実装方法を示す半導
体チップ近傍の主要素の断面図である。半導体チップ２
は、半導体基板３上に、信号を伝達させる信号線路４，
該信号線路４を保護する保護膜５，該保護膜５の設けら
れていない上記信号線路４上に配された金あるいはアル
ミニウムからなる電極パッド６を備え、ホットステージ
１上に配されている。また、ＴＡＢテープ８は、その表
面に金メッキ２４が施された銅製インナーリード９を備
えている。また、１０は上記インナーリード９を上から
押圧するウエッジを示す。
【０００３】次に従来の半導体チップのＴＡＢテープへ
の実装方法について説明する。半導体チップ２の電極パ
ッド６上に、その表面に金メッキ２４を施した銅製イン
ナーリード９を配置し、ホットステージ１により該半導
体チップ２を介して銅製インナーリード９と半導体チッ
プ２の電極パッド６を加熱し、さらにウエッジ１０によ
り加圧することにより、半導体チップ２をＴＡＢテープ
８のインナーリード９に接続実装してきた。
【０００４】次に従来のフリップチップ実装について説
明する。図１２は従来のフリップチップ実装を示す半導
体チップ近傍の主要素の断面図であり、図１２におい
て、図１１と同一符号は、同一または相当する部分を示
し、フリップチップ実装基板１５は、信号を伝達させる
信号線路１６，該信号線路１６を保護する保護膜１７，
及び該保護膜１７の設けられていない上記信号線路１６
上に配置された金，すず合金からなる半田材２５を備
え、ホットステージ１上に配置されている。また、１８
は半導体チップ２を上から押圧するコレットである。
【０００５】次に従来の半導体チップのフリップチップ
実装基板への実装方法について説明する。半導体チップ
２のような電子部品をフリップチップ実装基板１５上の
所定の位置に配した後、ホットステージ１によりフリッ
プチップ実装基板１５を介して半田材２８をその溶融温
度まで加熱し、さらにコレット１８により半導体チップ
２とフリップチップ実装基板１５とを加圧することによ
り、半導体チップ２をフリップチップ実装基板１５の信
号線路１６に実装してきた。
【０００６】
【発明が解決しようとする課題】従来の半導体チップの
ＴＡＢテープへの実装方法は、以上の様に行われてお
り、ＴＡＢテープのインナーリードは銅製であるため、
金、アルミニウム等からできた半導体チップの電極パッ
ドとは直接実装できないため、銅製のＴＡＢテープのイ
ンナーリード表面に金メッキを施す必要があり、半導体
チップ，及びＴＡＢテープの低コスト化が困難であると
いう問題点があった。
【０００７】また従来の半導体チップのフリップチップ
実装基板への実装方法では、フリップチップ実装基板上
に信号線路を形成した後、信号線路上に金，すず合金か
らなる半田材を形成する必要があり、半導体チップ及び
フリップチップ実装基板の低コスト化が困難であるとい
う問題点があった。
【０００８】この発明は上記のような問題点を解決する
ためになされたもので、半導体チップをＴＡＢテープへ
実装するに際して、低コストな実装を実現する方法を提
供することを目的としている。
【０００９】また、半導体チップをＴＡＢテープへ実装
するに際して、低コストな実装を可能とするための半導
体チップ，及びＴＡＢテープを提供することを目的とし
ている。
【００１０】また、この発明は上記のような問題点を解
決するためになされたもので、半導体チップをフリップ
チップ実装基板へ実装するに際して、低コストな実装を
実現する方法を提供することを目的としている。
【００１１】また、半導体チップのフリップチップ実装
基板への実装において、低コストな実装を可能とするフ
リップチップ実装基板を提供することを目的としてい
る。
【００１２】また、上述のような半導体チップ及びＴＡ
Ｂテープを用いることにより、低コストなマイクロ波装
置とその製造方法を提供することを目的としている。
【００１３】
【課題を解決するための手段】この発明に係る半導体チ
ップの実装方法は、ＴＡＢテープのインナーリードに、
半導体チップの外部接続用電極を接着させて、該半導体
チップを上記ＴＡＢテープのインナーリードに実装する
方法において、上記ＴＡＢテープのインナーリードと該
半導体チップの外部接続用電極との間に、ボンディング
材として導電性熱可塑性ポリイミドを配置し、該導電性
熱可塑性ポリイミドを，上記半導体チップをその上に配
置するホットステージにより半導体チップを介して加熱
することにより該導電性熱可塑性ポリイミドに可塑性を
与えながら、上記導電性熱可塑性ポリイミドに対し、上
記インナーリードを上から押圧するウエッジにより上記
半導体チップの上部より加圧することにより、該半導体
チップを上記ＴＡＢテープのインナーリードに実装する
ようにしたものである。
【００１４】また、この発明に係る半導体チップの実装
方法は、ＴＡＢテープのインナーリードに半導体チップ
の外部接続用電極を接着させて、該半導体チップを上記
ＴＡＢテープのインナーリードに実装する方法におい
て、上記ＴＡＢテープのインナーリードと該半導体チッ
プの外部接続用電極との間に、ボンディング材として導
電性熱可塑性ポリイミドを配置し、該導電性熱可塑性ポ
リイミドを，上記インナーリードを上から押圧するウエ
ッジにより加熱することにより該導電性熱可塑性ポリイ
ミドに可塑性を与えながら、上記導電性熱可塑性ポリイ
ミドに対し上記インナーリードを上から押圧するウエッ
ジにより上記半導体チップの上部より加圧することによ
り、該半導体チップを上記ＴＡＢテープのインナーリー
ドに実装するようにしたものである。
【００１５】また、この発明に係る半導体チップの実装
方法は、ＴＡＢテープのインナーリードに半導体チップ
の外部接続用電極を接着させて、該半導体チップを上記
ＴＡＢテープのインナーリードに実装する方法におい
て、上記半導体チップは、その外部接続用電極上に導電
性熱可塑性ポリイミドを固着したものである。
【００１６】また、この発明に係る半導体チップは、Ｔ
ＡＢテープのインナーリードに半導体チップの外部接続
用電極を接着させて、上記ＴＡＢテープのインナーリー
ドに実装される半導体チップにおいて、上記半導体チッ
プは、その外部接続用電極上に上記導電性熱可塑性ポリ
イミドを固着してなるものである。
【００１７】また、この発明に係る半導体チップは、上
記外部接続用電極が、信号を伝達させる信号線路，該信
号線路を保護する保護膜，及び該保護膜の設けられてい
ない上記信号線路上に配された電極パッドからなり、該
電極パッド上に導電性熱可塑性ポリイミドを固着してな
るものである。
【００１８】また、この発明に係る半導体チップは、上
記外部接用電極部が、信号を伝達させる信号線路，及び
該信号線路を保護する保護膜からなり、該保護膜の設け
られていない上記信号線路上に導電性熱可塑性ポリイミ
ドを固着してなるものである。
【００１９】また、この発明に係る半導体チップの製造
方法は、半導体ウエハ上に、信号を伝達させる信号線
路，及び該信号線路を保護する保護膜と，かつ該保護膜
の設けられていない上記信号線路上に、電極パッドを形
成する工程と，導電性熱可塑性ポリイミド層をスピンコ
ーターにより上記半導体ウエハ上に形成する工程と、上
記導電性熱可塑性ポリイミド層上にレジストを形成し、
マスクとしてエッチングすることにより、上記電極パッ
ド上に上記導電性熱可塑性ポリイミドを形成する工程を
含むものである。
【００２０】また、この発明に係る半導体チップの実装
方法は、ＴＡＢテープのインナーリードに半導体チップ
の外部接続用電極を接着させて、該半導体チップを上記
ＴＡＢテープのインナーリードに実装する半導体チップ
の実装方法において、上記半導体チップは、その外部接
続用電極上に上記導電性熱可塑性ポリイミドを固着して
なり、上記ＴＡＢテープのインナーリード表面には金メ
ッキが施されていないものである。
【００２１】また、この発明に係るＴＡＢテープは、そ
のインナーリードに上記半導体チップの外部接続用電極
を接着させて、上記半導体チップを実装するＴＡＢテー
プにおいて、上記ＴＡＢテープのインナーリード表面に
は金メッキが施されていないものである。
【００２２】また、この発明に係る半導体チップの実装
方法は、ＴＡＢテープのインナーリードに半導体チップ
の外部接続用電極を接着させて、該半導体チップを上記
ＴＡＢテープのインナーリードに実装する半導体チップ
の実装方法において、該ＴＡＢテープのインナーリード
は、その外部接続用電極との接着部に上記導電性熱可塑
性ポリイミドを固着してなるものである。
【００２３】また、この発明に係るＴＡＢテープは、そ
のインナーリードに上記半導体チップの外部接続用電極
を接着させて上記半導体チップを実装するＴＡＢテープ
において、該ＴＡＢテープのインナーリードは、上記半
導体チップの外部接続用電極との接着部に上記導電性熱
可塑性ポリイミドを固着してなるものである。
【００２４】また、この発明に係る半導体チップの実装
方法は、ＴＡＢテープのインナーリードに半導体チップ
の外部接続用電極を接着させて、該半導体チップを上記
ＴＡＢテープのインナーリードに実装する半導体チップ
の実装方法において、上記ＴＡＢテープのインナーリー
ドは、導電性熱可塑性ポリイミドにより形成されてなる
ものである。
【００２５】また、この発明に係るＴＡＢテープは、そ
のインナーリードに半導体チップの外部接続用電極を接
着させて該半導体チップを該インナーリードに実装する
ＴＡＢテープにおいて、該ＴＡＢテープのインナーリー
ドは、導電性熱可塑性ポリイミドにより形成してなるも
のである。
【００２６】また、この発明に係るフリップチップ実装
方法は、フリップチップ実装基板の半導体チップ接続用
電極に半導体チップの外部接続用電極を接着させて、該
半導体チップを上記フリップチップ実装基板の半導体チ
ップ接続用電極に実装する方法において、上記フリップ
チップ実装基板の半導体チップ接続用電極と上記半導体
チップの外部接続用電極との間に、ボンディング材とし
て導電性熱可塑性ポリイミドを配置し、該導電性熱可塑
性ポリイミドを、上記半導体チップをその上に配置する
ホットステージによりフリップチップ実装基板を介して
加熱することにより上記導電性熱可塑性ポリイミドに可
塑性を与えながら、上記半導体チップを上から押圧する
コレットにより上記半導体チップ上部より加圧すること
により、上記半導体チップを上記フリップチップ実装基
板の半導体チップ接続用電極に実装するようにしたもの
である。
【００２７】また、この発明に係るフリップチップ実装
基板は、その半導体チップ接続用電極に上記半導体チッ
プの外部接続用電極を接着させて、上記半導体チップを
実装するためのフリップチップ実装基板において、該フ
リップチップ実装基板の半導体チップ接続用電極は信号
を伝達させる信号線路、及び該信号線路を保護する保護
膜からなり、該保護膜の設けられていない信号線路上に
導電性熱可塑性ポリイミドを固着してなるものである。
【００２８】また、この発明に係るフリップチップ実装
基板は、その半導体チップ接続用電極に上記半導体チッ
プの外部接続用電極を接着させて、上記半導体チップを
実装するためのフリップチップ実装基板において、上記
フリップチップ実装基板上の信号を伝達させる信号線路
は、導電性熱可塑性ポリイミドにより形成されているも
のである。
【００２９】また、この発明に係るマイクロ波装置の製
造方法は、ＴＡＢテープのインナーリードに半導体チッ
プの外部接続用電極を接着させて、上記半導体チップを
上記ＴＡＢテープのインナーリードに実装してなる，マ
イクロ波装置を製造する方法において、上記半導体チッ
プは、その半導体チップの外部接続用電極上に上記導電
性熱可塑性ポリイミドを固着してなるものである。
【００３０】また、この発明に係るマイクロ波装置は、
ＴＡＢテープのインナーリードに半導体チップの外部接
続用電極を接着させて、上記半導体チップを上記ＴＡＢ
テープのインナーリードに実装してなる，マイクロ波装
置において、上記半導体チップは、その外部接続用電極
上に上記導電性熱可塑性ポリイミドを固着してなるもの
である。
【００３１】
【発明の実施の形態】
実施の形態１．図１はこの発明の実施の形態１による半
導体チップのＴＡＢテープのインナーリードへの実装方
法を示す半導体チップ近傍における主要素の断面図であ
る。
【００３２】構成１．図１において、半導体チップ２
は、半導体基板３上に、信号を伝達させる信号線路４，
該信号線路４を保護する保護膜５，該保護膜５の設けら
れていない上記信号線路４上に配された金あるいはアル
ミニウムからなる電極パッド６を備え、ホットステージ
１上に配されている。またＴＡＢテープ８のインナーリ
ード９表面には金メッキが施されておらず、また該ＴＡ
Ｂテープ８のインナーリード９と半導体チップ２の外部
接続用電極の電極パッド６との間には、導電性熱可塑性
ポリイミド７が配されている。また１０は上記インナー
リード９を上から押圧するウエッジを示す。
【００３３】この発明の実施の形態１による半導体チッ
プの実装方法は、図１に示すように、上記ＴＡＢテープ
８のインナーリード９と上記半導体チップ２の外部接続
用電極部との間に、ボンディング材として導電性熱可塑
性ポリイミド７を配置し、次に上記導電性熱可塑性ポリ
イミド７を，上記半導体チップ２をその上に配置するホ
ットステージ１により該半導体チップ２を介して加熱す
ることにより該導電性熱可塑性ポリイミド７に可塑性を
与えながら、上記導電性熱可塑性ポリイミド７に対し、
上記インナーリード９を上から押圧するウエッジ１０に
より上記半導体チップ２の上部より加圧することによ
り、該半導体チップ２を上記ＴＡＢテープ８のインナー
リード９に実装するものである。
【００３４】以上のように、本実施の形態１によれば、
上記導電性熱可塑性ポリイミド７が銅への被着性が良好
であり、同時に金またはアルミニウムへの被着性も良好
であるため、銅製のインナーリード９と、金，アルミニ
ウム製の電極パッド６の間を上記導電性熱可塑性ポリイ
ミド７を介して接続することができ、このため、ＴＡＢ
テープ８のインナーリード９に金メッキを施す必要がな
くなり、実装の低コスト化を図ることができる。
【００３５】構成２．さらに、この実施の形態１におけ
る半導体チップの実装方法は、図１に示すように、上記
ＴＡＢテープ８のインナーリード９と上記半導体チップ
２の外部接続用電極部との間に、ボンディング材として
導電性熱可塑性ポリイミド７を配置し、該導電性熱可塑
性ポリイミド７を，上記インナーリード９を上から押圧
するウエッジ１０により加熱することにより該導電性熱
可塑性ポリイミド７に可塑性を与えながら、上記導電性
熱可塑性ポリイミド７に対し、上記インナーリード９を
上から押圧するウエッジ１０により上記半導体チップ２
の上部より加圧することにより、該半導体チップ２を上
記ＴＡＢテープ８のインナーリード９に実装するもので
ある。
【００３６】以上のように本実施の形態１によれば、上
記導電性熱可塑性ポリイミド７が銅への被着性が良好で
あり、同時に金またはアルミニウムへの被着性も良好で
あるため、銅製のインナーリード９と、金，アルミニウ
ム製の電極パッド６の間を上記導電性熱可塑性ポリイミ
ド７を介して接続することができ、このため、ＴＡＢテ
ープ８のインナーリード９に金メッキを施す必要がなく
なり、実装の低コスト化を図ることができる。また、ウ
エッジ１０により加熱することにより導電性熱可塑性ポ
リイミド７に可塑性を与えるので、上記構成１．の半導
体チップ２のＴＡＢテープ８のインナーリード９への実
装方法のように、ホットステージ１により半導体チップ
２を介して加熱することにより導電性熱可塑性ポリイミ
ド７に可塑性を与えるものに比し、加熱部位が小さくな
り、半導体チップ２の信頼性を向上でき、寿命をより延
ばすことができる。
【００３７】実施の形態２．図２，図３，図４は、本発
明の実施の形態２による半導体チップ及びその製造方法
を説明する断面図である。
【００３８】構成１．図２において、図１と同一符号
は、同一又は相当する部分を示し、図２における半導体
チップ２の構成としては、該半導体チップ２の外部接続
用電極上に導電性熱可塑性ポリイミド７を固着したもの
である。
【００３９】以上のように本実施の形態２による半導体
チップによれば、上記導電性熱可塑性ポリイミド７が銅
への被着性が良好であり、同時に金またはアルミニウム
への被着性も良好であるため、銅製のインナーリード９
と外部接続用電極の間を上記導電性熱可塑性ポリイミド
７を介して接続することができ、このため、ＴＡＢテー
プ８のインナーリード９に金メッキを施す必要がなく、
実装の低コスト化を図ることができる。
【００４０】構成２．さらに、この実施の形態２におけ
る半導体チップについて説明する。図２において、図１
と同一符号は、同一又は相当する部分を示し、図２にお
ける半導体チップ２の構成としては、該半導体チップ２
の外部接続用電極が、信号を伝達させる信号線路４，該
信号を保護する保護膜５，及び該保護膜の設けられてい
ない上記信号線路上に配された電極パッド６からなり、
該電極パッド６上に上記導電性熱可塑性ポリイミド７を
固着してなるものである。
【００４１】以上のように本実施の形態２による半導体
チップによれば、上記導電性熱可塑性ポリイミド７が銅
への被着性が良好であり、同時に金またはアルミニウム
への被着性も良好であるため、銅製のインナーリード９
と金，アルミニウム製の電極パッド６の間を上記導電性
熱可塑性ポリイミド７を介して接続することができ、こ
のため、ＴＡＢテープ８のインナーリード９に金メッキ
を施す必要がなくなり、実装の低コスト化を図ることが
できる。
【００４２】構成３．さらに、この実施の形態２におけ
る半導体チップの製造方法について説明する。図３にお
いて、図１と同一符号は、同一又は相当する部分を示
し、１１は半導体ウエハ、１２はレジストを示す。図３
における半導体チップの製造方法は、半導体ウエハ１１
上に、信号を伝達させる信号線路４，及び該信号線路を
保護する保護膜５と，かつ該保護膜の設けられていない
上記信号線路上に、電極パッド６を形成する工程と、導
電性熱可塑性ポリイミド層７をスピンコーターにより上
記半導体ウエハ１１上に形成する工程と、上記導電性熱
可塑性ポリイミド層７上にレジスト１２を形成し、これ
をマスクとしてエッチングすることにより、上記電極パ
ッド６上に導電性熱可塑性ポリイミド７を形成する工程
を含むものである。
【００４３】以上のように本実施の形態２による半導体
チップの製造方法によれば、銅への被着性が良好であ
り、同時に金またはアルミニウムへの被着性も良好であ
る導電性熱可塑性ポリイミド７を半導体チップ２の電極
パッド６上に配したため、銅製のＴＡＢテープ８のイン
ナーリード９と金，アルミニウム製の電極パッド６の間
を上記導電性熱可塑性ポリイミド７を介して接続するこ
とができ、このため、ＴＡＢテープ８のインナーリード
９に金メッキを施す必要がなくなり、実装の低コスト化
を図ることができる。
【００４４】構成４．さらに、この実施の形態２におけ
る半導体チップについて説明する。図４において、図１
と同一符号は、同一又は相当する部分を示す。図４にお
ける半導体チップの構成としては、該半導体チップ２の
外部接続用電極が、信号を伝達させる信号線路４，該信
号線路を保護する保護膜５からなり、該保護膜５の設け
られていない上記信号線路４上に導電性熱可塑性ポリイ
ミド７を固着してなるものである。
【００４５】以上のように本実施の形態２による半導体
チップによれば、上記導電性熱可塑性ポリイミド７は銅
への被着性が良好であるため、銅製のＴＡＢテープ８の
インナーリード９と銅製の信号線路４の間を上記導電性
熱可塑性ポリイミド７を介して接続することができ、こ
のため、ＴＡＢテープ８のインナーリード９に金メッキ
を施す必要がなく、また金，またはアルミニウム製の電
極パッドを備える必要がなくなり、実装の低コスト化を
図ることができる。
【００４６】実施の形態３．図５，図６は、この発明の
実施の形態３によるＴＡＢテープを示す断面図である。
【００４７】構成１．この発明の実施の形態３における
ＴＡＢテープについて説明する。図５において、図１と
同一符号は、同一又は相当する部分を示す。図５におけ
るＴＡＢテープの構成としては、該ＴＡＢテープ８のイ
ンナーリード９は、その半導体チップ２の外部接続用電
極との接着部に上記導電性熱可塑性ポリイミド７を固着
してなるものである。
【００４８】以上のように本実施の形態３によれば、上
記導電性熱可塑性ポリイミド７が銅への被着性が良好で
あり、同時に金またはアルミニウムへの被着性も良好で
あるため、ＴＡＢテープ８の銅製インナーリード９と半
導体チップ２の金またはアルミニウム製電極パッド６と
の間を上記導電性熱可塑性ポリイミド７を介して接続す
ることができ、このため、ＴＡＢテープ８のインナーリ
ード９表面に金メッキを施す必要がなくなり、実装の低
コスト化を図ることができる。
【００４９】構成２．さらに、この実施の形態３におけ
るＴＡＢテープについて説明する。図６において、図１
と同一符号は、同一又は相当する部分を示し、１３は導
電性熱可塑性ポリイミドにより形成されたインナーリー
ド、１４は熱可塑性ではない樹脂を示す。図６における
ＴＡＢテープの構成としては、該ＴＡＢテープ８は、導
電性熱可塑性ポリイミドにより形成されたインナーリー
ド１３を備え、該導電性熱可塑性ポリイミドにより形成
されたインナーリード１３上には熱可塑性ではない樹脂
１４が配置されている。
【００５０】以上のように本実施の形態３によれば、上
記導電性熱可塑性ポリイミドにより形成されたインナー
リード１３が銅への被着性が良好であり、同時に金また
はアルミニウムへの被着性も良好であるため、半導体チ
ップ２の外部接続用電極部に金またはアルミニウム製電
極パッドを備える必要がなくなり、またＴＡＢテープ８
のインナーリードを銅により形成する必要がなくなり、
実装の低コスト化を図ることができる。また、上記導電
性熱可塑性ポリイミドにより形成されたインナーリード
１３上には熱可塑性ではない樹脂１４が配されているた
め、上記導電性熱可塑性ポリイミドにより形成されたイ
ンナーリード１３が加熱され、可塑性を与えられ、上記
ウエッジ１０により押圧されても、該ウエッジ１０には
上記導電性熱可塑性ポリイミドにより形成されたインナ
ーリード１３は付着せず、実装をスムーズに進めること
ができる。
【００５１】実施の形態４．図７は、この発明の第４の
実施の形態によるフリップチップ実装方法を示す半導体
チップ近傍の主要素の断面図である。
【００５２】構成１．この発明の実施の形態４における
フリップチップ実装方法について説明する。図７におい
て、図１と同一符号は、同一又は相当する部分を示し、
フリップチップ実装基板１５は、信号を伝達させる信号
線路１６，及び該信号線路１６を保護する保護膜１７を
備え、ホットステージ１上に配置されている。また、１
８は半導体チップ２を上から押圧するコレットである。
また、フリップチップ実装基板１５の半導体チップ接続
用電極上には半田材が配置されておらず、また該フリッ
プチップ実装基板１５の半導体チップ接続用電極と半導
体チップの外部接続用電極との間には、導電性熱可塑性
ポリイミド７が配置されている。
【００５３】この発明の実施の形態４におけるフリップ
チップ実装方法は図７に示すように、フリップチップ実
装基板１５の半導体チップ接続用電極と上記半導体チッ
プの外部接続用電極との間に、ボンディング材として導
電性熱可塑性ポリイミド７を配置し、該導電性熱可塑性
ポリイミド７を，上記フリップチップ実装基板１５をそ
の上に配置するホットステージ１によりフリップチップ
実装基板１５を介して加熱することにより上記導電性熱
可塑性ポリイミド７に可塑性を与えながら、上記半導体
チップ２上部より押圧するコレット１８により上記半導
体チップ２上部より加圧することにより、上記半導体チ
ップ２を上記フリップチップ実装基板１５の半導体チッ
プ接続用電極に実装するものである。
【００５４】以上のように本実施の形態４によれば、上
記導電性熱可塑性ポリイミド７が銅への被着性が良好で
あり、同時に金またはアルミニウムへの被着性も良好で
あるため、銅製のフリップチップ実装基板１５上の半導
体チップの信号線路１６と、金，アルミニウム製の電極
パッド６の間を上記導電性熱可塑性ポリイミド７を介し
て接続することができ、このため、フリップチップ実装
基板１５の半導体チップ接続用電極上に半田材を形成す
る必要がなくなり、実装の低コスト化を図ることができ
る。
【００５５】実施の形態５．図８，図９は、この発明の
実施の形態５によるフリップチップ実装基板を示す断面
図である。
【００５６】構成１．この発明の実施の形態５における
フリップチップ実装基板について説明する。図８におい
て、図７と同一符号は、同一又は相当する部分を示す。
図８におけるフリップチップ実装基板の構成としては、
フリップチップ実装基板１５の半導体チップ接続用電極
は、信号を伝達させる信号線路１６，及び該信号線路を
保護する保護膜１７とからなり、該保護膜１７の設けら
れていない上記信号線路１６上に上記導電性熱可塑性ポ
リイミド７を固着してなるものである。
【００５７】以上のように本実施の形態５によれば、上
記導電性熱可塑性ポリイミド７が銅への被着性が良好で
あり、同時に金またはアルミニウムへの被着性も良好で
あるため、銅製のフリップチップ実装基板１５上の半導
体チップの信号線路１６と、金，アルミニウム製の電極
パッド６の間を上記導電性熱可塑性ポリイミド７を介し
て接続することができ、このため、フリップチップ実装
基板１５の半導体チップ接続用電極上に半田材を形成す
る必要がなくなり、また半導体チップの外部接続用電極
に電極パッドを構成する必要もなくなり、実装の低コス
ト化を図ることができる。
【００５８】構成２．さらに、この実施の形態における
フリップチップ実装基板について説明する。図９におい
て、図７と同一符号は、同一又は相当する部分を示し、
１９は導電性熱可塑性ポリイミドにより形成された信号
線路を示す。図９におけるフリップチップ実装基板の構
成としては、フリップチップ実装基板１５上の信号を伝
達させる信号線路は導電性熱可塑性ポリイミドにより形
成されているもの１９である。
【００５９】以上のように本実施の形態５によれば、上
記導電性熱可塑性ポリイミドにより形成された信号線路
１９は、銅への被着性が良好であり、同時に金またはア
ルミニウムへの被着性も良好であるため、これにより、
フリップチップ実装基板１５上に銅製の信号線路を形成
する必要がなくなり、また半導体チップの外部接続用電
極に電極パッドを構成する必要もなくなり、実装の低コ
スト化を図ることができる。
【００６０】実施の形態６．図１０は、本発明の実施の
形態６によるマイクロ波装置の製造方法，及びマイクロ
波装置を示す図である。
【００６１】構成１．この発明の実施の形態６における
マイクロ波装置の製造方法について説明する。図１０に
おいて、図１と同一符号は、同一又は相当する部分を示
し、６ａは信号用電極パッド、６ｂはグランド用電極パ
ッド、２０はモジュール基板、２１はチップ抵抗、２２
はチップコンデンサ、２３はインダクタを示す。図１０
におけるマイクロ波装置の構成としては、半導体チップ
２は、信号用電極パッド６ａ，グランド用電極パッド６
ｂ等からなる外部接続用電極上に導電性熱可塑性ポリイ
ミド７を固着してなるものであり、これを該半導体チッ
プ２を実装するよう設計されたＴＡＢテープ８に実装
し、さらにこのＴＡＢテープ８を、チップ抵抗２１，チ
ップコンデンサ２２，及びインダクタ２３等を備えたモ
ジュール基板２０に実装するものである。
【００６２】以上のように本実施の形態６によるフリッ
プチップ実装基板１５においては、上記導電性熱可塑性
ポリイミド７は、銅への被着性が良好であり、同時に金
またはアルミニウムへの被着性も良好であるため、銅製
のインナーリード９と、金，アルミニウム製の電極パッ
ド６の間を上記導電性熱可塑性ポリイミド７を介して接
続することができ、このため、ＴＡＢテープのインナー
リードに金メッキを施す必要がなくなり、マイクロ波装
置を製造する際、低コスト化を図ることができる。
【００６３】
【実施例】
実施例１．図１０はこの発明の一実施例によるマイクロ
波部品の製造方法を示す図であり、図１０(a) は、マイ
クロ波部品となる半導体チップを示す斜視図、図１０
(b)は、上記半導体チップと上記半導体チップを実装す
るＴＡＢテープを示す斜視図、図１０(c) は、図１０
(b) における半導体チップと上記半導体チップを実装す
るＴＡＢテープを示す断面図、図１０(d) は図１０(c)
において形成された半導体チップとＴＡＢテープからな
る電子部品とそれを実装するモジュール基板を示す斜視
図であり、図１と同一符号は、同一又は相当部分を示
し、６ａは信号用電極パッド、６ｂはグランド用電極パ
ッド、２０はモジュール基板、２１はチップ抵抗、２２
はチップコンデンサ、２３はインダクタを示している。
【００６４】次に、本実施例のマイクロ波部品の製造方
法を図１０を用いて説明する。本実施例１の半導体チッ
プ２は、１つ以上のＦＥＴ等の能動素子あるいは信号線
路，ＭＩＭ，インダクタ，フィルタ等の受動素子，及び
ＲＦ信号，ミリ波，マイクロ波信号ＤＣ信号を伝達する
ための金，アルミニウム等からなる電極パッド６を有し
ている。特にＲＦ〜ミリ波信号用の電極としては、伝送
損失の低減のため、信号用電極パッド６ａをグランド用
電極パッド６ｂで挟み込むようなコプレーナ型に形成さ
れた電極を形成しており、またそれぞれの電極パッド６
上には導電性熱可塑性ポリイミド７を固着してある（図
１０(a) ）。次に、半導体チップ２や、整合回路等のＲ
Ｆ〜ミリ波部品を、ＴＡＢテープ８上に配置し、実装す
る場合、各々の半導体チップの電極パッド６とＴＡＢテ
ープのインナーリード９とを位置合わせし、熱圧着する
（図１０(b) ，図１０(c) ）。次に、モジュール基板２
０に、図１０(c) に示される半導体チップ２とＲＦ〜ミ
リ波部品等と，ＴＡＢテープからなるマイクロ波部品を
配し、他の電子部品、例えばチップ抵抗２１，チップコ
ンデンサ２２，インダクタ２３等とともに、所要のＲＦ
モジュールを構成する。（図１０(d) ） このようにマイクロ波部品を製造する際、半導体チップ
２の電極パッド６上に導電性熱可塑性ポリイミド７を固
着したため、ＴＡＢテープ８のインナーリード９に金メ
ッキを施す必要がなく、低コストでマイクロ波部品を製
造することが可能である。
【００６５】実施例２．上記実施例１においては、半導
体チップ２の電極部に電極パッド６を備え、該電極パッ
ド６上に導電性熱可塑性ポリイミド７を固着する構造と
したが、本実施例２は、図４に示すように、上記半導体
チップの電極部には電極パッドを備えず、半導体チップ
２の信号線路４上に、導電性熱可塑性ポリイミド７を固
着する構造としたものである。これにより、実施例１同
様、ＴＡＢテープ８のインナーリード９に金メッキを施
す必要がなく、また、金，又はアルミニウムからなる電
極パッド６を備える必要がなく、低コストなマイクロ波
部品の製造が可能である。
【００６６】実施例３．上記実施例１においては、半導
体チップ２の電極部に電極パッドを備え、該電極パッド
６上に導電性熱可塑性ポリイミド７を固着する構造とし
たが、本実施例３は、図５に示すように、ＴＡＢテープ
のインナーリード９上に導電性熱可塑性ポリイミド７を
固着する構造としたものである。これにより、実施例１
同様、ＴＡＢテープ８のインナーリード９に金メッキを
施す必要がなく、また、金，又はアルミニウムからなる
電極パッド６を備える必要がなく、低コストなマイクロ
波部品の製造が可能である。
【００６７】実施例４．上記実施例１においては、半導
体チップ２の電極部に電極パッド６を備え、該電極パッ
ド６上に導電性熱可塑性ポリイミド７を固着する構造と
したが、本実施例４は、図６に示すように、ＴＡＢテー
プ８のインナーリードを導電性熱可塑性ポリイミド１３
により形成した構造としたものである。これにより、実
施例１同様、ＴＡＢテープ８のインナーリード９に金メ
ッキを施す必要がなく、また、金，又はアルミニウムか
らなる電極パッド６を備える必要がなく、低コストなマ
イクロ波部品の製造が可能である。
【図面の簡単な説明】
【図１】 この発明の第１の実施の形態による半導体チ
ップのＴＡＢテープへの実装方法を示す断面図である。
【図２】 この発明の第２の実施の形態による半導体チ
ップを示す断面図である。
【図３】 この発明の第２の実施の形態による半導体チ
ップの製造方法を示す断面図である。
【図４】 この発明の第２の実施の形態による半導体チ
ップを示す断面図である。
【図５】 この発明の第３の実施の形態によるＴＡＢテ
ープを示す断面図である。
【図６】 この発明の第３の実施の形態によるＴＡＢテ
ープを示す断面図である。
【図７】 この発明の第４の実施の形態による半導体チ
ップのフリップチップ実装基板への実装方法を示す断面
図である。
【図８】 この発明の第５の実施の形態によるフリップ
チップ実装基板を示す断面図である。
【図９】 この発明の第５の実施の形態によるフリップ
チップ実装基板を示す断面図である。
【図１０】 この発明の第６の実施の形態によるマイク
ロ波部品の製造方法を示す図である。
【図１１】 従来の半導体チップのＴＡＢテープへの実
装方法を示す断面図である。
【図１２】 従来の半導体チップのフリップチップ実装
基板への実装方法を示す断面図である。
【符号の説明】
１ ホットステージ、２ 半導体チップ、３ 半導体基
板、４ 信号線路（半導体基板上）、５ 保護膜（半導
体基板上）、６ 電極パッド、６ａ 信号用電極パッ
ド、６ｂ グランド用電極パッド、７ 導電性熱可塑性
ポリイミド、８ ＴＡＢテープ、９ インナーリード、
１０ ウエッジ、１１ 半導体ウエハ、１２ レジス
ト、１３ 導電性熱可塑性ポリイミドにより形成された
インナーリード、１４ 熱可塑性でない樹脂、１５ フ
リップチップ実装基板、１６ 信号線路（フリップチッ
プ実装基板上）、１７ 保護膜（フリップチップ実装基
板上）、１８ コレット、１９ 導電性熱可塑性ポリイ
ミドにより形成された信号線路、２０ モジュール基
板、２１ チップ抵抗、２２ チップコンデンサ、２３
インダクタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 康晴 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 井上 晃 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 松林 弘人 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 ＴＡＢテープのインナーリードに半導体
    チップの外部接続用電極を接着させて、該半導体チップ
    を上記ＴＡＢテープのインナーリードに実装する方法に
    おいて、 上記ＴＡＢテープのインナーリードと該半導体チップの
    外部接続用電極との間に、ボンディング材として導電性
    熱可塑性ポリイミドを配置し、該導電性熱可塑性ポリイ
    ミドを，上記半導体チップをその上に配置するホットス
    テージにより該半導体チップを介して加熱することによ
    り該導電性熱可塑性ポリイミドに可塑性を与えながら、
    上記導電性熱可塑性ポリイミドに対し、上記インナーリ
    ードを上から押圧するウエッジにより上記半導体チップ
    の上部より加圧することにより、該半導体チップを上記
    ＴＡＢテープのインナーリードに実装することを特徴と
    するＴＡＢテープへの半導体チップの実装方法。
  2. 【請求項２】 ＴＡＢテープのインナーリードに半導体
    チップの外部接続用電極を接着させて、該半導体チップ
    を上記ＴＡＢテープのインナーリードに実装する方法に
    おいて、 上記ＴＡＢテープのインナーリードと該半導体チップの
    外部接続用電極との間に、ボンディング材として導電性
    熱可塑性ポリイミドを配置し、該導電性熱可塑性ポリイ
    ミドを，上記インナーリードを上から押圧するウエッジ
    により加熱することにより該導電性熱可塑性ポリイミド
    に可塑性を与えながら、上記導電性熱可塑性ポリイミド
    に対し、上記インナーリードを上から押圧するウエッジ
    により上記半導体チップの上部より加圧することによ
    り、該半導体チップを上記ＴＡＢテープのインナーリー
    ドに実装することを特徴とするＴＡＢテープへの半導体
    チップの実装方法。
  3. 【請求項３】 ＴＡＢテープのインナーリードに半導体
    チップの外部接続用電極を接着させて、該半導体チップ
    を上記ＴＡＢテープのインナーリードに実装する半導体
    チップの実装方法において、 上記半導体チップは、その外部接続用電極上に導電性熱
    可塑性ポリイミドを固着したものであることを特徴とす
    る半導体チップの実装方法。
  4. 【請求項４】 ＴＡＢテープのインナーリードに半導体
    チップの外部接続用電極を接着させることにより、上記
    ＴＡＢテープのインナーリードに実装されてなる半導体
    チップにおいて、 上記半導体チップは、その外部接続用電極上に導電性熱
    可塑性ポリイミドを固着してなるものであることを特徴
    とする半導体チップ。
  5. 【請求項５】 請求項４記載の半導体チップにおいて、 上記外部接続用電極が、信号を伝達させる信号線路，該
    信号線路を保護する保護膜，及び該保護膜の設けられて
    いない上記信号線路上に配された電極パッドからなり、
    該電極パッド上に導電性熱可塑性ポリイミドを固着して
    なるものであることを特徴とする半導体チップ。
  6. 【請求項６】 請求項４記載の半導体チップにおいて、 上記外部接用電極部が、信号を伝達させる信号線路，及
    び該信号線路を保護する保護膜からなり、該保護膜の設
    けられていない上記信号線路上に導電性熱可塑性ポリイ
    ミドを固着してなるものであることを特徴とする半導体
    チップ。
  7. 【請求項７】 半導体ウエハ上に、信号を伝達させる信
    号線路，及び該信号線路を保護する保護膜と，かつ該保
    護膜の設けられていない上記信号線路上に、電極パッド
    を形成する工程と、 導電性熱可塑性ポリイミド層をスピンコーターにより上
    記半導体ウエハ上に形成する工程と、 上記導電性熱可塑性ポリイミド層上にレジストを形成
    し、これをマスクとしてエッチングすることにより、上
    記電極パッド上に導電性熱可塑性ポリイミドを形成する
    工程を含むことを特徴とする半導体チップの製造方法。
  8. 【請求項８】 ＴＡＢテープのインナーリードに半導体
    チップの外部接続用電極を接着させて、該半導体チップ
    を上記ＴＡＢテープのインナーリードに実装する半導体
    チップの実装方法において、 上記半導体チップは、その外部接続用電極上に導電性熱
    可塑性ポリイミドを固着してなり、上記ＴＡＢテープの
    インナーリード表面には金メッキが施されていないこと
    を特徴とする半導体チップの実装方法。
  9. 【請求項９】 ＴＡＢテープのインナーリードに半導体
    チップの外部接続用電極を接着させて、上記半導体チッ
    プを実装するＴＡＢテープにおいて、 上記ＴＡＢテープのインナーリード表面には金メッキが
    施されていないことを特徴とするＴＡＢテープ。
  10. 【請求項１０】 ＴＡＢテープのインナーリードに半導
    体チップの外部接続用電極を接着させて、該半導体チッ
    プを上記ＴＡＢテープのインナーリードに実装する半導
    体チップの実装方法において、 該ＴＡＢテープのインナーリードは、その半導体チップ
    の外部接続用電極との接着部に導電性熱可塑性ポリイミ
    ドを固着してなるものであることを特徴とする半導体チ
    ップの実装方法。
  11. 【請求項１１】 ＴＡＢテープのインナーリードに半導
    体チップの外部接続用電極を接着させて該半導体チップ
    を実装するＴＡＢテープにおいて、 該ＴＡＢテープのインナーリードは、その半導体チップ
    の外部接続用電極との接着部に導電性熱可塑性ポリイミ
    ドを固着してなるものであることを特徴とするＴＡＢテ
    ープ。
  12. 【請求項１２】 ＴＡＢテープのインナーリードに半導
    体チップの外部接続用電極を接着させて、該半導体チッ
    プを上記ＴＡＢテープのインナーリードに実装する半導
    体チップの実装方法において、 上記ＴＡＢテープのインナーリードは、導電性熱可塑性
    ポリイミドにより形成されてなるものであることを特徴
    とする半導体チップの実装方法。
  13. 【請求項１３】 ＴＡＢテープのインナーリードに半導
    体チップの外部接続用電極を接着させて、該半導体チッ
    プを該インナーリードに実装するＴＡＢテープにおい
    て、 上記ＴＡＢテープのインナーリードは、導電性熱可塑性
    ポリイミドにより形成してなるものであることを特徴と
    するＴＡＢテープ。
  14. 【請求項１４】 フリップチップ実装基板の半導体チッ
    プ接続用電極に半導体チップの外部接続用電極を接着さ
    せて該半導体チップを上記フリップチップ実装基板の半
    導体チップ接続用電極に実装する方法において、 上記フリップチップ実装基板の半導体チップ接続用電極
    と上記半導体チップの外部接続用電極との間に、ボンデ
    ィング材として導電性熱可塑性ポリイミドを配置し、該
    導電性熱可塑性ポリイミドを、上記フリップチップ実装
    基板をその上に配置するホットステージによりフリップ
    チップ実装基板を介して加熱することにより上記導電性
    熱可塑性ポリイミドに可塑性を与えながら、上記半導体
    チップを上から押圧するコレットにより上記半導体チッ
    プ上部より加圧することにより、上記半導体チップを上
    記フリップチップ実装基板の半導体チップ接続用電極に
    実装することを特徴とするフリップチップ実装基板への
    半導体チップの実装方法。
  15. 【請求項１５】 フリップチップ実装基板の半導体チッ
    プ接続用電極と該半導体チップの外部接続用電極を接着
    させて、該半導体チップを実装するためのフリップチッ
    プ実装基板において、 該フリップチップ実装基板の半導体チップ接続用電極は
    信号を伝達させる信号線路、及び該信号線路を保護する
    保護膜からなり、該保護膜の設けられていない上記信号
    線路上に導電性熱可塑性ポリイミドを固着してなるもの
    であることを特徴とするフリップチップ実装基板。
  16. 【請求項１６】 フリップチップ実装基板の半導体チッ
    プ接続用電極と該半導体チップの外部接続用電極を接着
    させて、該半導体チップを実装するためのフリップチッ
    プ実装基板において、 上記フリップチップ実装基板上の信号を伝達させる信号
    線路は、導電性熱可塑性ポリイミドにより形成されてい
    ることを特徴とするフリップチップ実装基板。
  17. 【請求項１７】 ＴＡＢテープのインナーリードに半導
    体チップの外部接続用電極を接着させて、該半導体チッ
    プを上記ＴＡＢテープのインナーリードに実装してな
    る，マイクロ波装置を製造する方法において、 上記半導体チップは、その外部接続用電極上に導電性熱
    可塑性ポリイミドを固着してなるものであることを特徴
    とするマイクロ波装置の製造方法。
  18. 【請求項１８】 ＴＡＢテープのインナーリードに半導
    体チップの外部接続用電極を接着させて、上記半導体チ
    ップを上記ＴＡＢテープのインナーリードに実装してな
    る，マイクロ波装置において、 上記半導体チップは、その外部接続用電極上に導電性熱
    可塑性ポリイミドを固着してなるものであることを特徴
    とするマイクロ波装置。
JP7201177A 1995-08-07 1995-08-07 半導体チップの実装方法，半導体チップ，半導体チップの製造方法，ｔａｂテープ，フリップチップ実装方法，フリップチップ実装基板，マイクロ波装置の製造方法及びマイクロ波装置 Pending JPH0951062A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7201177A JPH0951062A (ja) 1995-08-07 1995-08-07 半導体チップの実装方法，半導体チップ，半導体チップの製造方法，ｔａｂテープ，フリップチップ実装方法，フリップチップ実装基板，マイクロ波装置の製造方法及びマイクロ波装置
US08/584,293 US5767569A (en) 1995-08-07 1996-01-11 Tab tape and semiconductor chip mounted on tab tape
EP96108575A EP0758146A3 (en) 1995-08-07 1996-05-30 Flip chip semiconductor device
US08/692,441 US5837388A (en) 1995-08-07 1996-08-05 Aluminum alloy solder material, its manufacturing method, brazing sheet using this material, and method of manufacturing aluminum alloy heat exchanger using this sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7201177A JPH0951062A (ja) 1995-08-07 1995-08-07 半導体チップの実装方法，半導体チップ，半導体チップの製造方法，ｔａｂテープ，フリップチップ実装方法，フリップチップ実装基板，マイクロ波装置の製造方法及びマイクロ波装置

Publications (1)

Publication Number Publication Date
JPH0951062A true JPH0951062A (ja) 1997-02-18

Family

ID=16436640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7201177A Pending JPH0951062A (ja) 1995-08-07 1995-08-07 半導体チップの実装方法，半導体チップ，半導体チップの製造方法，ｔａｂテープ，フリップチップ実装方法，フリップチップ実装基板，マイクロ波装置の製造方法及びマイクロ波装置

Country Status (3)

Country Link
US (1) US5767569A (ja)
EP (1) EP0758146A3 (ja)
JP (1) JPH0951062A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937278A (en) * 1996-10-15 1999-08-10 Sony Corporation Method of manufacturing lead frame having inner lead connected to outer lead by metal etch stop layer
JPH11305205A (ja) * 1998-04-22 1999-11-05 Hitachi Ltd 液晶表示装置
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
US7564138B2 (en) * 2004-12-23 2009-07-21 Alcatel-Lucent Usa Inc. Method for attaching chips in a flip-chip arrangement

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3696229A (en) * 1970-04-14 1972-10-03 Thomas L Angelucci Bonding tool for through the tool observation bonding and method of bonding
JPS5961940A (ja) * 1982-09-30 1984-04-09 Sharp Corp 半導体チツプのボンデイング方法
JPS6116534A (ja) * 1984-07-03 1986-01-24 Hitachi Chem Co Ltd 半導体装置の製造法
US5270253A (en) * 1986-01-27 1993-12-14 Mitsubishi Denki Kabushiki Kaisha Method of producing semiconductor device
JPS6315448A (ja) * 1986-07-07 1988-01-22 Nitto Electric Ind Co Ltd 半導体装置
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules
JPH03291947A (ja) * 1990-04-09 1991-12-24 Mitsubishi Electric Corp ハイブリッド型デバイス
US5338975A (en) * 1990-07-02 1994-08-16 General Electric Company High density interconnect structure including a spacer structure and a gap
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
JPH04320390A (ja) * 1991-04-19 1992-11-11 Hitachi Ltd 表面実装型半導体部品の実装方法
CA2108542A1 (en) * 1992-02-18 1993-08-19 Bidyut K. Bhattacharyya Advance multilayer molded plastic package using mesic technology
KR100269281B1 (ko) * 1992-12-17 2000-10-16 윤종용 반도체장치
JPH06232189A (ja) * 1993-02-01 1994-08-19 Toshiba Chem Corp 半導体装置
US5399902A (en) * 1993-03-04 1995-03-21 International Business Machines Corporation Semiconductor chip packaging structure including a ground plane
EP0641019A3 (en) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.

Also Published As

Publication number Publication date
US5767569A (en) 1998-06-16
EP0758146A3 (en) 1999-08-04
EP0758146A2 (en) 1997-02-12

Similar Documents

Publication Publication Date Title
US6977441B2 (en) Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
KR20010070230A (ko) 반도체 칩의 실장방법, 플립 칩 접속을 위한 배선 기판과그것을 위한 제조방법, 전자파 판독 가능한 데이터캐리어와 그 제조방법 및 전자파 판독 가능한 데이터캐리어를 위한 전자 부품모듈
JP3565090B2 (ja) 半導体装置の製造方法
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
US6414397B1 (en) Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device
JP3579740B2 (ja) 電子部品の製造方法
KR100501018B1 (ko) 범프 형성 방법, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기
JP3269390B2 (ja) 半導体装置
JPH0951062A (ja) 半導体チップの実装方法，半導体チップ，半導体チップの製造方法，ｔａｂテープ，フリップチップ実装方法，フリップチップ実装基板，マイクロ波装置の製造方法及びマイクロ波装置
JP2001093926A (ja) 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ
JPS6290937A (ja) 半導体装置の製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP2001210676A (ja) 半導体装置およびその製造方法
JPH03283646A (ja) 半導体装置
JP3122170B2 (ja) 電子回路装置及びその製造方法
JP4442426B2 (ja) 半導体装置及びその製造方法
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
US20020096751A1 (en) Integrated circuit structure having an adhesive agent and method for manufacturing the same
JP3706519B2 (ja) 半導体装置の実装方法
JPH02137293A (ja) 多層回路基板
JPH10112475A (ja) 半導体装置及び半導体装置の製造方法
JPH05129514A (ja) リードフレームおよびその製造方法
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置
JP2003045911A (ja) 半導体素子の実装構造および実装用配線基板
JPH0685004A (ja) 液晶パネルの実装構造