JPH04320390A - 表面実装型半導体部品の実装方法 - Google Patents
表面実装型半導体部品の実装方法Info
- Publication number
- JPH04320390A JPH04320390A JP3088117A JP8811791A JPH04320390A JP H04320390 A JPH04320390 A JP H04320390A JP 3088117 A JP3088117 A JP 3088117A JP 8811791 A JP8811791 A JP 8811791A JP H04320390 A JPH04320390 A JP H04320390A
- Authority
- JP
- Japan
- Prior art keywords
- package
- resin
- printed circuit
- circuit board
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 16
- 239000003365 glass fiber Substances 0.000 claims abstract description 13
- 239000010419 fine particle Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 16
- 239000000919 ceramic Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 abstract description 14
- 229920000647 polyepoxide Polymers 0.000 abstract description 14
- 239000003566 sealing material Substances 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000000853 adhesive Substances 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract description 5
- 229920001721 polyimide Polymers 0.000 abstract description 3
- 239000009719 polyimide resin Substances 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000011889 copper foil Substances 0.000 description 11
- 239000004033 plastic Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 239000005350 fused silica glass Substances 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 239000010954 inorganic particle Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000004745 nonwoven fabric Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000002966 varnish Substances 0.000 description 3
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical compound [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 1
- 229910000019 calcium carbonate Inorganic materials 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 229910002026 crystalline silica Inorganic materials 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035936 sexual power Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
Landscapes
- Woven Fabrics (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、プリント基板上に表面
実装型樹脂封止半導体部品を搭載する半導体の実装方法
に関する。
実装型樹脂封止半導体部品を搭載する半導体の実装方法
に関する。
【０００２】
【従来の技術】プリント基板に半導体を実装する方式は
、従来部品のリードピンをプリント基板のスルーホール
に挿入した後、はんだ付けする方式が広く用いられてき
た。しかし、最近は電子機器や装置の小型軽量化，高性
能化を図るために実装の高密度化が強く求められ、部品
の実装方式として表面実装方式が広く用いられるように
なってきた。それに伴い部品のパッケージ形状も従来の
ＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅＰｌａｓｔｉｃ Ｐ
ａｃｋａｇｅ），ＺＩＰ（Ｚｉｇｚａｇ Ｉｎｌｉｎｅ
Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ），ＳＩＰ（Ｓｉｇ
ｌｅＩｎｌｉｎｅ Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ）
などで代表されるピン挿入型よりもＳＯＰ（Ｓｍａｌｌ
Ｏｕｔ−ｌｉｎｅ Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ
），ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ｌｅａ
ｄｅｄ Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ），ＱＦＰ（
Ｑｕａｄ Ｆｌａｔ Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ
）等の表面実装型パッケージの需要が急速に伸びている
。
、従来部品のリードピンをプリント基板のスルーホール
に挿入した後、はんだ付けする方式が広く用いられてき
た。しかし、最近は電子機器や装置の小型軽量化，高性
能化を図るために実装の高密度化が強く求められ、部品
の実装方式として表面実装方式が広く用いられるように
なってきた。それに伴い部品のパッケージ形状も従来の
ＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅＰｌａｓｔｉｃ Ｐ
ａｃｋａｇｅ），ＺＩＰ（Ｚｉｇｚａｇ Ｉｎｌｉｎｅ
Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ），ＳＩＰ（Ｓｉｇ
ｌｅＩｎｌｉｎｅ Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ）
などで代表されるピン挿入型よりもＳＯＰ（Ｓｍａｌｌ
Ｏｕｔ−ｌｉｎｅ Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ
），ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ｌｅａ
ｄｅｄ Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ），ＱＦＰ（
Ｑｕａｄ Ｆｌａｔ Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ
）等の表面実装型パッケージの需要が急速に伸びている
。
【０００３】また、最近は実装密度を一段と高めるため
にパッケージの小型薄型化が進んでおり、ＴＳＯＰ（Ｔ
ｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐｌａｓｔｉｃ
Ｐａｃｋａｇｅ），ＴＳＯＪ（Ｔｈｉｎ Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｊ−ｌｅａｄ Ｐｌａｓｔｉｃ Ｐａ
ｃｋａｇｅ），ＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａ
ｔ Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ）などの厚さが１
ｍｍ前後の薄型パッケージが生産されるようになってい
る。
にパッケージの小型薄型化が進んでおり、ＴＳＯＰ（Ｔ
ｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐｌａｓｔｉｃ
Ｐａｃｋａｇｅ），ＴＳＯＪ（Ｔｈｉｎ Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｊ−ｌｅａｄ Ｐｌａｓｔｉｃ Ｐａ
ｃｋａｇｅ），ＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａ
ｔ Ｐｌａｓｔｉｃ Ｐａｃｋａｇｅ）などの厚さが１
ｍｍ前後の薄型パッケージが生産されるようになってい
る。
【０００４】
【発明が解決しようとする課題】しかし、半導体は素子
の高集積度化とともにチップが大型化している。このよ
うな状況のもとでパッケージの小型薄型化が進められる
ため、樹脂封止型半導体部品の封止樹脂層は次第に薄型
化の趨勢にある。現在半導体部品の９０％近くがエポキ
シ樹脂を主体とする封止材料で樹脂封止されているが、
このような封止材料の熱膨張係数は、一般に、１．６〜
２．３×１０−５／℃の範囲にあり、シリコンチップの
熱膨張係数０．４×１０−５／℃ に比べるとかなり大
きい。 チップが小さい場合には、パッケージ全体に占める封止
材料の体積比率が大きいためパッケージ全体の熱膨張係
数は封止材料の熱膨張係数に支配され、チップに比べる
とかなり大きい。しかし、大きなチップを薄く樹脂封止
した場合には、パッケージ全体に占めるチップの体積比
率が大きくなり、パッケージ全体の熱膨張係数はチップ
によって大きく支配され、前者に比べて熱膨張係数はか
なり小さな値を示すようになる。
の高集積度化とともにチップが大型化している。このよ
うな状況のもとでパッケージの小型薄型化が進められる
ため、樹脂封止型半導体部品の封止樹脂層は次第に薄型
化の趨勢にある。現在半導体部品の９０％近くがエポキ
シ樹脂を主体とする封止材料で樹脂封止されているが、
このような封止材料の熱膨張係数は、一般に、１．６〜
２．３×１０−５／℃の範囲にあり、シリコンチップの
熱膨張係数０．４×１０−５／℃ に比べるとかなり大
きい。 チップが小さい場合には、パッケージ全体に占める封止
材料の体積比率が大きいためパッケージ全体の熱膨張係
数は封止材料の熱膨張係数に支配され、チップに比べる
とかなり大きい。しかし、大きなチップを薄く樹脂封止
した場合には、パッケージ全体に占めるチップの体積比
率が大きくなり、パッケージ全体の熱膨張係数はチップ
によって大きく支配され、前者に比べて熱膨張係数はか
なり小さな値を示すようになる。
【０００５】そのため、大きなチップを薄く樹脂封止し
た表面実装型半導体装置を通常のプリント基板に実装す
ると、パッケージに比べてプリント基板の熱膨張係数（
Ｘ軸及びＹ軸とも１．３〜１．６×１０−５／℃）が大
きいために両者の熱膨張係数の違いによって大きな熱応
力が発生する。そのため、急激な熱衝撃が加わるとリー
ドピンとプリント基板の配線部の接合部の近くに剥離，
断線といった不良を発生し易い。このような熱応力の問
題には、パッケージの小型薄型化によってリードピンが
細く、かつ、短くなリ、リードピンの変形の自由度が減
ることも大きく影響するようになっている。
た表面実装型半導体装置を通常のプリント基板に実装す
ると、パッケージに比べてプリント基板の熱膨張係数（
Ｘ軸及びＹ軸とも１．３〜１．６×１０−５／℃）が大
きいために両者の熱膨張係数の違いによって大きな熱応
力が発生する。そのため、急激な熱衝撃が加わるとリー
ドピンとプリント基板の配線部の接合部の近くに剥離，
断線といった不良を発生し易い。このような熱応力の問
題には、パッケージの小型薄型化によってリードピンが
細く、かつ、短くなリ、リードピンの変形の自由度が減
ることも大きく影響するようになっている。
【０００６】本発明の目的は、プリント基板の熱膨張係
数を出来るだけパッケージに近付け、それによって熱応
力を低減し、プリント基板と半導体部品の接合部の耐熱
衝撃寿命の大幅な改善を図ることにある。
数を出来るだけパッケージに近付け、それによって熱応
力を低減し、プリント基板と半導体部品の接合部の耐熱
衝撃寿命の大幅な改善を図ることにある。
【０００７】
【課題を解決するための手段】プリント基板と半導体部
品の接合部に発生する熱応力を低減するには両者の熱膨
張係数を合わせる必要がある。特に、プリント基板の熱
膨張係数を従来よりも小さくする必要がある。この目的
を達成する手段は次の通りである。
品の接合部に発生する熱応力を低減するには両者の熱膨
張係数を合わせる必要がある。特に、プリント基板の熱
膨張係数を従来よりも小さくする必要がある。この目的
を達成する手段は次の通りである。
【０００８】（１）配線パターンが形成されたプリント
基板に樹脂封止型半導体部品を表面実装する半導体の実
装方法において、プリント基板はＸ軸及びＹ軸の熱膨張
係数がいずれも１．０×１０−５／℃ 以下であり、か
つ、樹脂封止型半導体部品は外部リードがパッケージの
外側にガルウイング状、あるいは、パッケージの下側に
Ｊ字状に成形された表面実装型のパッケージ構造をもつ
ことを特徴とする表面実装型半導体部品の実装方法。
基板に樹脂封止型半導体部品を表面実装する半導体の実
装方法において、プリント基板はＸ軸及びＹ軸の熱膨張
係数がいずれも１．０×１０−５／℃ 以下であり、か
つ、樹脂封止型半導体部品は外部リードがパッケージの
外側にガルウイング状、あるいは、パッケージの下側に
Ｊ字状に成形された表面実装型のパッケージ構造をもつ
ことを特徴とする表面実装型半導体部品の実装方法。
【０００９】（２）前記プリント基板はガラス繊維に無
機微粒子及び熱硬化性樹脂を含浸させた基材で構成され
ていることを特徴とする（１）の表面実装型半導体の実
装方法。 （３）前記プリント基板はガラス繊維に熱硬化性樹脂及
び必要に応じ無機微粒子を含浸させた基材とセラミック
を組み合わせた複合材で構成されていることを特徴とす
る（１）の表面実装型半導体の実装方法。
機微粒子及び熱硬化性樹脂を含浸させた基材で構成され
ていることを特徴とする（１）の表面実装型半導体の実
装方法。 （３）前記プリント基板はガラス繊維に熱硬化性樹脂及
び必要に応じ無機微粒子を含浸させた基材とセラミック
を組み合わせた複合材で構成されていることを特徴とす
る（１）の表面実装型半導体の実装方法。
【００１０】（４）前記表面実装型樹脂封止半導体部品
は、パッケージの投影面積に対するチップの投影面積が
５０％以上であり、かつ、パッケージ全体の厚さに対す
るチップまたはチップ及びリードフレームの厚さの合計
が５０％以上であることを特徴とする（１）から（３）
に記載の表面実装型半導体部品の実装方法。
は、パッケージの投影面積に対するチップの投影面積が
５０％以上であり、かつ、パッケージ全体の厚さに対す
るチップまたはチップ及びリードフレームの厚さの合計
が５０％以上であることを特徴とする（１）から（３）
に記載の表面実装型半導体部品の実装方法。
【００１１】本発明において、プリント基板の熱膨張係
数を１．０×１０−５／℃ 以下とするのは、パッケー
ジの投影面積に対するチップの投影面積が５０％、かつ
、パッケージ全体の厚さに対するチップ、または、チッ
プ及びリードフレームの厚さの合計が５０％を超えるよ
うな表面実装型半導体のパッケージはその熱膨張係数が
チップによって著しく支配され、１．０×１０−５／℃
以下の小さな値を示すようになるためである。
数を１．０×１０−５／℃ 以下とするのは、パッケー
ジの投影面積に対するチップの投影面積が５０％、かつ
、パッケージ全体の厚さに対するチップ、または、チッ
プ及びリードフレームの厚さの合計が５０％を超えるよ
うな表面実装型半導体のパッケージはその熱膨張係数が
チップによって著しく支配され、１．０×１０−５／℃
以下の小さな値を示すようになるためである。
【００１２】プリント基板の熱膨張係数を１．０×１０
−５／℃ 以下にする具体的手法としては次の方法が挙
げられる。通常、プリント基板はガラスクロスまたは不
織布にワニス（溶剤に熱硬化性樹脂を溶解した組成物）
を含浸し、予備加熱により溶剤を除去、樹脂を半硬化状
態にしてプリプレグを作製する。次いでこのプリプレグ
を必要枚数重ね、更に、その最外層に銅箔を重ね、加圧
成形して銅貼り積層板を作製する。こうして作製した銅
貼り積層板の表面に回路パターンを形成しプリント基板
が完成する。また、多層プリント基板は、表面に回路を
形成したプリント基板を複数枚重ね、それをプリプレグ
を用いて多層化接着し、スルーホールを介して内層回路
を導通させて作製される。プリント基板の熱膨張係数を
１．０×１０−５／℃以下にするには、このような銅貼
り積層板の製造過程で、（ａ）ガラスクロスまたは不織
布にワニスを含浸する際、ワニスとして無機微粒子を分
散したものを用いる。（ｂ）銅箔のプリプレグと接着す
る側にセラミックスを溶射した銅箔を用いる（日立化成
テクニカルレポート，Ｎｏ．１３，ｐｐ．１５−１８，
（１９８９））。 （ｃ）プリプレグと銅箔を重ねて加圧成形する際、プリ
プレグの間に薄いセラミックスシ−トを挾むといった方
法が有効である。ワニスに配合する無機粒子は結晶性シ
リカ，溶融シリカ，アルミナ，ガラス，窒化珪素，窒化
アルミ，炭化珪素，ジルコニア，水酸化アルミニウム，
炭酸カルシウム等の各種無機粉末が挙げられるが、配合
量を余り増やさずに熱膨張係数を小さくし、プリント基
板の各種信頼性を確保するためには溶融シリカが有効で
ある。また、加圧成形時の樹脂の流動性を良くするため
には無機粒子の形状はなるべく球形のものが望ましい。 また、これらの無機粒子をガラスクロスまたは不織布に
なるべく均一に分散させるためには、最大粒径は４４μ
ｍ以下、平均粒径は０．１〜１０μｍ、特に、０．３〜
６μｍの範囲が望ましい。一方、銅箔に溶射するセラミ
ックスあるいは銅貼り積層板の内層に挾むセラミックス
シートは、酸化物，窒化物あるいは炭化物系の各種セラ
ミックスが挙げられるが、特に、アルミナ，ジルコニア
，マグネシア，チタニア，ムライト，クロムオキサイド
，コージライト等が有効である。
−５／℃ 以下にする具体的手法としては次の方法が挙
げられる。通常、プリント基板はガラスクロスまたは不
織布にワニス（溶剤に熱硬化性樹脂を溶解した組成物）
を含浸し、予備加熱により溶剤を除去、樹脂を半硬化状
態にしてプリプレグを作製する。次いでこのプリプレグ
を必要枚数重ね、更に、その最外層に銅箔を重ね、加圧
成形して銅貼り積層板を作製する。こうして作製した銅
貼り積層板の表面に回路パターンを形成しプリント基板
が完成する。また、多層プリント基板は、表面に回路を
形成したプリント基板を複数枚重ね、それをプリプレグ
を用いて多層化接着し、スルーホールを介して内層回路
を導通させて作製される。プリント基板の熱膨張係数を
１．０×１０−５／℃以下にするには、このような銅貼
り積層板の製造過程で、（ａ）ガラスクロスまたは不織
布にワニスを含浸する際、ワニスとして無機微粒子を分
散したものを用いる。（ｂ）銅箔のプリプレグと接着す
る側にセラミックスを溶射した銅箔を用いる（日立化成
テクニカルレポート，Ｎｏ．１３，ｐｐ．１５−１８，
（１９８９））。 （ｃ）プリプレグと銅箔を重ねて加圧成形する際、プリ
プレグの間に薄いセラミックスシ−トを挾むといった方
法が有効である。ワニスに配合する無機粒子は結晶性シ
リカ，溶融シリカ，アルミナ，ガラス，窒化珪素，窒化
アルミ，炭化珪素，ジルコニア，水酸化アルミニウム，
炭酸カルシウム等の各種無機粉末が挙げられるが、配合
量を余り増やさずに熱膨張係数を小さくし、プリント基
板の各種信頼性を確保するためには溶融シリカが有効で
ある。また、加圧成形時の樹脂の流動性を良くするため
には無機粒子の形状はなるべく球形のものが望ましい。 また、これらの無機粒子をガラスクロスまたは不織布に
なるべく均一に分散させるためには、最大粒径は４４μ
ｍ以下、平均粒径は０．１〜１０μｍ、特に、０．３〜
６μｍの範囲が望ましい。一方、銅箔に溶射するセラミ
ックスあるいは銅貼り積層板の内層に挾むセラミックス
シートは、酸化物，窒化物あるいは炭化物系の各種セラ
ミックスが挙げられるが、特に、アルミナ，ジルコニア
，マグネシア，チタニア，ムライト，クロムオキサイド
，コージライト等が有効である。
【００１３】
【作用】本発明によりプリント基板と表面実装型樹脂封
止型半導体パッケージの熱膨張係数を近付けることがで
きる。それによって半導体部品を搭載したプリント基板
を温度サイクル試験にかけた場合、両者の熱膨張係数差
によって発生する熱応力が著しく低減され、プリント基
板と半導体のリード接合部の近くに発生する剥離，断線
等の不良が大幅に低減する。
止型半導体パッケージの熱膨張係数を近付けることがで
きる。それによって半導体部品を搭載したプリント基板
を温度サイクル試験にかけた場合、両者の熱膨張係数差
によって発生する熱応力が著しく低減され、プリント基
板と半導体のリード接合部の近くに発生する剥離，断線
等の不良が大幅に低減する。
【００１４】
【実施例】〈実施例１〉表面に回路を形成したシリコン
チップ（６．４ ×１６．６ｍｍ２ ，厚み４００μｍ
）を４２アロイ製リードフレーム（厚み２５０μｍ）に
ポリイミド樹脂系の導電性接着剤（厚み１００μｍ）で
接着した。次いで、このものをエポキシ樹脂系の封止材
料で封止した（図１参照）。封止したパッケージの寸法
は７．１ ×２２．０ｍｍ，厚み１．２ｍｍで、パッケ
ージの投影面積に対するチップの投影面積は６８％、パ
ッケージの全体厚みに対するチップ及びリードフレーム
の厚みの合計は５４％である。このパッケージの平面長
さ方向の熱膨張係数を測定した結果０．９０×１０−５
／℃ であった。なお、使用したエポキシ樹脂系封止材
料はフィラ−として溶融シリカを６５容量％含有し、硬
化後は熱膨張係数が１．７ ×１０−５／℃ を示す材
料である。
チップ（６．４ ×１６．６ｍｍ２ ，厚み４００μｍ
）を４２アロイ製リードフレーム（厚み２５０μｍ）に
ポリイミド樹脂系の導電性接着剤（厚み１００μｍ）で
接着した。次いで、このものをエポキシ樹脂系の封止材
料で封止した（図１参照）。封止したパッケージの寸法
は７．１ ×２２．０ｍｍ，厚み１．２ｍｍで、パッケ
ージの投影面積に対するチップの投影面積は６８％、パ
ッケージの全体厚みに対するチップ及びリードフレーム
の厚みの合計は５４％である。このパッケージの平面長
さ方向の熱膨張係数を測定した結果０．９０×１０−５
／℃ であった。なお、使用したエポキシ樹脂系封止材
料はフィラ−として溶融シリカを６５容量％含有し、硬
化後は熱膨張係数が１．７ ×１０−５／℃ を示す材
料である。
【００１５】次に、樹脂封止型半導体装置をガラス繊維
にエポキシ樹脂と無機微粒子を含浸して作製したプリン
ト基板（図４）にはんだ付け実装した。なお、このプリ
ント基板は樹脂含有量が３０容量％，溶融シリカ含有量
３０容量％，ガラス繊維含有量４０容量％で、Ｘ軸方向
の熱膨張係数が０．８５×１０−５／℃ 、Ｙ軸方向の
熱膨張係数が０．９０×１０−５／℃ である。
にエポキシ樹脂と無機微粒子を含浸して作製したプリン
ト基板（図４）にはんだ付け実装した。なお、このプリ
ント基板は樹脂含有量が３０容量％，溶融シリカ含有量
３０容量％，ガラス繊維含有量４０容量％で、Ｘ軸方向
の熱膨張係数が０．８５×１０−５／℃ 、Ｙ軸方向の
熱膨張係数が０．９０×１０−５／℃ である。
【００１６】〈実施例２〉片面にアルミナを溶射した銅
箔のアルミナ溶射面とプリプレグを接着した基材に回路
を形成したプリント基板（図５）を作製した。このプリ
ント基板は樹脂含有量が３５容量％，アルミナ含有量３
０容量％，ガラス繊維含有量３５容量％で、Ｘ軸方向の
熱膨張係数が０．８０×１０−５／℃ 、Ｙ軸方向の熱
膨張係数が０．８５×１０−５／℃ である。次いで、
このプリント基板に実施例１で作製したパッケージの平
面長さ方向の熱膨張係数が０．９０×１０−５／℃ の
樹脂封止型半導体装置をはんだ付け実装した。
箔のアルミナ溶射面とプリプレグを接着した基材に回路
を形成したプリント基板（図５）を作製した。このプリ
ント基板は樹脂含有量が３５容量％，アルミナ含有量３
０容量％，ガラス繊維含有量３５容量％で、Ｘ軸方向の
熱膨張係数が０．８０×１０−５／℃ 、Ｙ軸方向の熱
膨張係数が０．８５×１０−５／℃ である。次いで、
このプリント基板に実施例１で作製したパッケージの平
面長さ方向の熱膨張係数が０．９０×１０−５／℃ の
樹脂封止型半導体装置をはんだ付け実装した。
【００１７】〈実施例３〉表面に回路を形成したシリコ
ンチップ（６．４×１６．６ｍｍ２ ，厚み４００μｍ
）を４２アロイ製リードフレーム（厚み２５０μｍ）に
ポリイミド樹脂系の導電性接着剤（厚み１００μｍ）で
接着した。次いで、このものをエポキシ樹脂系の封止材
料を用いチップの裏面を露出させた状態で樹脂封止した
（図２参照）。封止したパッケージの寸法は７．１×２
２．０ｍｍ，厚み１．０ｍｍ で、パッケージの投影面
積に対するチップの投影面積は６８％、パッケージの全
体厚みに対するチップ及びリードフレームの厚みの合計
は６２．５％ である。このパッケージの平面長さ方向
の熱膨張係数を測定した結果、０．６０×１０−５／℃
であった。 なお、使用したエポキシ樹脂系封止材料はフィラとして
溶融シリカを８０容量％含有し、硬化後は熱膨張係数が
０．７５×１０−５／℃ を示す材料である。
ンチップ（６．４×１６．６ｍｍ２ ，厚み４００μｍ
）を４２アロイ製リードフレーム（厚み２５０μｍ）に
ポリイミド樹脂系の導電性接着剤（厚み１００μｍ）で
接着した。次いで、このものをエポキシ樹脂系の封止材
料を用いチップの裏面を露出させた状態で樹脂封止した
（図２参照）。封止したパッケージの寸法は７．１×２
２．０ｍｍ，厚み１．０ｍｍ で、パッケージの投影面
積に対するチップの投影面積は６８％、パッケージの全
体厚みに対するチップ及びリードフレームの厚みの合計
は６２．５％ である。このパッケージの平面長さ方向
の熱膨張係数を測定した結果、０．６０×１０−５／℃
であった。 なお、使用したエポキシ樹脂系封止材料はフィラとして
溶融シリカを８０容量％含有し、硬化後は熱膨張係数が
０．７５×１０−５／℃ を示す材料である。
【００１８】樹脂封止型半導体装置を実装するため、プ
リプレグ層間にセラミックシートを挟み最外層に通常の
銅箔を重ねて接着した基材に回路を形成したプリント基
板（図６）を作製した。このプリント基板は樹脂含有量
が１０−５／℃ ），３５容量％，アルミナ含有量３０
容量％，ガラス繊維含有量３５容量％で、Ｘ軸方向の熱
膨張係数が０．７０×１０−５／℃ 、Ｙ軸方向の熱膨
張係数が０．７５×１０−５／℃である。次いで、この
プリント基板にパッケージの平面長さ方向の熱膨張係数
が０．６０×１０−５／℃ の樹脂封止型半導体装置を
はんだ付け実装した。
リプレグ層間にセラミックシートを挟み最外層に通常の
銅箔を重ねて接着した基材に回路を形成したプリント基
板（図６）を作製した。このプリント基板は樹脂含有量
が１０−５／℃ ），３５容量％，アルミナ含有量３０
容量％，ガラス繊維含有量３５容量％で、Ｘ軸方向の熱
膨張係数が０．７０×１０−５／℃ 、Ｙ軸方向の熱膨
張係数が０．７５×１０−５／℃である。次いで、この
プリント基板にパッケージの平面長さ方向の熱膨張係数
が０．６０×１０−５／℃ の樹脂封止型半導体装置を
はんだ付け実装した。
【００１９】〈比較例１及び２〉実施例１及び３で用い
た樹脂封止型半導体を通常のガラス／エポキシ樹脂系の
プリント基板にはんだ付け実装した。このプリント基板
は樹脂含有量が６０容量％，ガラス繊維含有量が４０容
量％でＸ軸方向の熱膨張係数は１．４５ ×１０−５／
℃、Ｙ軸方向の熱膨張係数は１．５０×１０−５／℃
であった。
た樹脂封止型半導体を通常のガラス／エポキシ樹脂系の
プリント基板にはんだ付け実装した。このプリント基板
は樹脂含有量が６０容量％，ガラス繊維含有量が４０容
量％でＸ軸方向の熱膨張係数は１．４５ ×１０−５／
℃、Ｙ軸方向の熱膨張係数は１．５０×１０−５／℃
であった。
【００２０】〈比較例３〉表面に回路を形成したシリコ
ンチップ（４．０４×８．７８ｍｍ２，厚み４００μｍ
）を４２アロイ製リードフレーム（厚み２５０μｍ）に
エポキシ樹脂系の導電性接着剤（厚み１００μｍ）で接
着した。次いで、このものをエポキシ樹脂系の封止材料
で樹脂封止した（図３参照）。封止したパッケージの寸
法は６．６×１９．２ｍｍ，厚み３．６ｍｍで、パッケ
ージの投影面積に対するチップの投影面積は２８％、パ
ッケージの全体厚みに対するチップ及びリードフレーム
の厚みの合計は１８％である。このパッケージの平面長
さ方向の熱膨張係数は１．５ ×１０−５／℃であった
。なお、使用したエポキシ樹脂系封止材料はフィラーと
して溶融シリカを６５容量％含有し、硬化後は熱膨張係
数が１．７×１０−５／℃ を示す材料である。
ンチップ（４．０４×８．７８ｍｍ２，厚み４００μｍ
）を４２アロイ製リードフレーム（厚み２５０μｍ）に
エポキシ樹脂系の導電性接着剤（厚み１００μｍ）で接
着した。次いで、このものをエポキシ樹脂系の封止材料
で樹脂封止した（図３参照）。封止したパッケージの寸
法は６．６×１９．２ｍｍ，厚み３．６ｍｍで、パッケ
ージの投影面積に対するチップの投影面積は２８％、パ
ッケージの全体厚みに対するチップ及びリードフレーム
の厚みの合計は１８％である。このパッケージの平面長
さ方向の熱膨張係数は１．５ ×１０−５／℃であった
。なお、使用したエポキシ樹脂系封止材料はフィラーと
して溶融シリカを６５容量％含有し、硬化後は熱膨張係
数が１．７×１０−５／℃ を示す材料である。
【００２１】樹脂封止型半導体を比較例１で用いたプリ
ント基板（Ｘ軸方向の熱膨張係数１．４５×１０−５／
℃、Ｙ軸方向の熱膨張係数１．５０×１０−５／℃）に
はんだ付け実装した。
ント基板（Ｘ軸方向の熱膨張係数１．４５×１０−５／
℃、Ｙ軸方向の熱膨張係数１．５０×１０−５／℃）に
はんだ付け実装した。
【００２２】〈比較例４〉実施例２で作製したプリント
基板（Ｘ軸方向の熱膨張係数０．８０×１０−５／℃、
Ｙ軸方向の熱膨張係数０．８５×１０−５／℃ ）に、
比較例３で作製したパッケージの平面長さ方向の熱膨張
係数が１．５×１０−５／℃ の樹脂封止型半導体装置
をはんだ付け実装した。
基板（Ｘ軸方向の熱膨張係数０．８０×１０−５／℃、
Ｙ軸方向の熱膨張係数０．８５×１０−５／℃ ）に、
比較例３で作製したパッケージの平面長さ方向の熱膨張
係数が１．５×１０−５／℃ の樹脂封止型半導体装置
をはんだ付け実装した。
【００２３】〈比較例５〉実施例３で作製したプリント
基板（Ｘ軸方向の熱膨張係数０．７０×１０−５／℃、
Ｙ軸方向の熱膨張係数０．７５×１０−５／℃ ）に、
比較例３で作製したパッケージの平面長さ方向の熱膨張
係数が１．５×１０−５／℃ の樹脂封止型半導体装置
をはんだ付け実装した。
基板（Ｘ軸方向の熱膨張係数０．７０×１０−５／℃、
Ｙ軸方向の熱膨張係数０．７５×１０−５／℃ ）に、
比較例３で作製したパッケージの平面長さ方向の熱膨張
係数が１．５×１０−５／℃ の樹脂封止型半導体装置
をはんだ付け実装した。
【００２４】次に、半導体装置を実装した各プリント基
板を−２０℃／３０ｍｉｎ ⇔１２０℃／３０ｍｉｎ
の温度サイクル試験にかけ、はんだ接合部の接合不良（
リード断線またははんだ接合部の剥離）発生状況を調べ
た。結果を表１にまとめて示す。
板を−２０℃／３０ｍｉｎ ⇔１２０℃／３０ｍｉｎ
の温度サイクル試験にかけ、はんだ接合部の接合不良（
リード断線またははんだ接合部の剥離）発生状況を調べ
た。結果を表１にまとめて示す。
【００２５】
【表１】
【００２６】
【発明の効果】本発明によれば、パッケージとプリント
基板の熱膨張係数差を極めて小さくすることができるた
めに、接合部に発生する熱応力を大幅に低減することが
でき、接合部の信頼性を向上することができる。
基板の熱膨張係数差を極めて小さくすることができるた
めに、接合部に発生する熱応力を大幅に低減することが
でき、接合部の信頼性を向上することができる。
【図１】本発明の一実施例の樹脂封止型半導体装置の断
面図。
面図。
【図２】本発明の他の実施例の断面図。
【図３】従来の樹脂封止型半導体装置の断面図。
【図４】本発明のガラス繊維にエポキシ樹脂と無機微粒
子を含浸しこれに銅箔を接着した基材を用いて作製した
プリント回路基板の断面図。
子を含浸しこれに銅箔を接着した基材を用いて作製した
プリント回路基板の断面図。
【図５】本発明の片面にアルミナを溶射した銅箔とプリ
プレグを接着した基材を用いて作製したプリント基板の
断面図。
プレグを接着した基材を用いて作製したプリント基板の
断面図。
【図６】セラミックシートの両面にプリプレグ及び通常
の銅箔を接着した基材を用いて作製したプリント基板の
断面図。
の銅箔を接着した基材を用いて作製したプリント基板の
断面図。
１…シリコンチップ、２…金ワイヤ、３…接着剤、４…
リードフレーム、５…封止材料、６…銅箔、７…ガラス
繊維、８…エポキシ樹脂、９…無機微粒子、１０…溶射
したセラミック層、１１…セラミックシート。
リードフレーム、５…封止材料、６…銅箔、７…ガラス
繊維、８…エポキシ樹脂、９…無機微粒子、１０…溶射
したセラミック層、１１…セラミックシート。
Claims (4)
- 【請求項１】配線パターンが形成されたプリント基板に
樹脂封止型半導体部品を表面実装する半導体の実装方法
において、前記プリント基板はＸ軸及びＹ軸の熱膨張係
数がいずれも１．０×１０−５／℃ 以下であり、かつ
、前記樹脂封止型半導体部品は外部リードがパッケージ
の外側にガルウイング状あるいは前記パッケージの下側
にＪ字状に成形された表面実装型のパッケージ構造とす
ることを特徴とする表面実装型半導体部品の実装方法。 - 【請求項２】請求項１において、前記プリント基板はガ
ラス繊維に無機微粒子及び熱硬化性樹脂を含浸させた基
材で構成している表面実装型半導体の実装方法。 - 【請求項３】請求項１において、前記プリント基板はガ
ラス繊維に熱硬化性樹脂及び必要に応じ無機微粒子を含
浸させた基材とセラミックを組み合わせた複合材で構成
されている表面実装型半導体の実装方法。 - 【請求項４】請求項１，２または３において、前記表面
実装型樹脂封止半導体部品は、前記パッケージの投影面
積に対するチップの投影面積が５０％以上であり、前記
パッケージ全体の厚さに対するチップまたはチップ及び
リードフレームの厚さの合計が５０％以上である表面実
装型半導体部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3088117A JPH04320390A (ja) | 1991-04-19 | 1991-04-19 | 表面実装型半導体部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3088117A JPH04320390A (ja) | 1991-04-19 | 1991-04-19 | 表面実装型半導体部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04320390A true JPH04320390A (ja) | 1992-11-11 |
Family
ID=13933953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3088117A Pending JPH04320390A (ja) | 1991-04-19 | 1991-04-19 | 表面実装型半導体部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04320390A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750342A3 (en) * | 1995-06-21 | 1997-10-08 | Oki Electric Ind Co Ltd | Semiconductor device having the inner end of conductors disposed on the surface of a semiconductor chip |
| US5767569A (en) * | 1995-08-07 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Tab tape and semiconductor chip mounted on tab tape |
| JP2001313474A (ja) * | 2000-02-21 | 2001-11-09 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2008537641A (ja) * | 2005-03-24 | 2008-09-18 | フェデラル−モーグル コーポレイション | 不織布要素を組込んだ基板 |
| JP2013211597A (ja) * | 2010-03-31 | 2013-10-10 | Kyocera Corp | インターポーザーの製造方法 |
-
1991
- 1991-04-19 JP JP3088117A patent/JPH04320390A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750342A3 (en) * | 1995-06-21 | 1997-10-08 | Oki Electric Ind Co Ltd | Semiconductor device having the inner end of conductors disposed on the surface of a semiconductor chip |
| US5874783A (en) * | 1995-06-21 | 1999-02-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip |
| EP1396886A3 (en) * | 1995-06-21 | 2004-07-07 | Oki Electric Industry Company, Limited | Semiconductor device having the inner end of connector leads placed onto the surface of semiconductor chip |
| KR100473464B1 (ko) * | 1995-06-21 | 2005-05-17 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체장치 |
| US5767569A (en) * | 1995-08-07 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Tab tape and semiconductor chip mounted on tab tape |
| JP2001313474A (ja) * | 2000-02-21 | 2001-11-09 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2008537641A (ja) * | 2005-03-24 | 2008-09-18 | フェデラル−モーグル コーポレイション | 不織布要素を組込んだ基板 |
| JP4704459B2 (ja) * | 2005-03-24 | 2011-06-15 | フェデラル−モーグル コーポレイション | 不織布要素を組込んだ基板 |
| JP2013211597A (ja) * | 2010-03-31 | 2013-10-10 | Kyocera Corp | インターポーザーの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6507102B2 (en) | Printed circuit board with integral heat sink for semiconductor package | |
| KR100498174B1 (ko) | 반도체 패키지용 칩 지지 기판, 반도체 패키지 및 반도체패키지의 제조법 | |
| JPH1126478A (ja) | 半導体パッケージの製造方法 | |
| JPH1154552A (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| JP3169781B2 (ja) | 半導体装置用のリードフレーム | |
| JPH11135679A (ja) | 電子装置および半導体パッケージ | |
| EP1420441A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH04320390A (ja) | 表面実装型半導体部品の実装方法 | |
| KR100642356B1 (ko) | 반도체장치와 반도체장치용 다층 기판 | |
| JPH0258361A (ja) | リード付電子部品搭載用基板 | |
| JPH11186440A (ja) | 半導体装置 | |
| JP2005101312A (ja) | 半導体装置の製造方法 | |
| JP3951407B2 (ja) | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 | |
| JPH06104375A (ja) | 半導体集積回路装置 | |
| JP2675077B2 (ja) | 半導体装置用リードフレーム | |
| KR100840869B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH11274372A (ja) | 半導体装置及びその半導体パッケージ | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JPH09199857A (ja) | 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート | |
| JP2869565B2 (ja) | 半導体パッケージおよびその製造法 | |
| JP2004047563A (ja) | 半導体装置 | |
| JPH04111386A (ja) | 電子装置 | |
| JPH10214849A (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP4019550B2 (ja) | 半導体パッケージの製造法 | |
| JPH03297159A (ja) | 半導体装置 |