KR100498174B1 - 반도체 패키지용 칩 지지 기판, 반도체 패키지 및 반도체패키지의 제조법 - Google Patents

반도체 패키지용 칩 지지 기판, 반도체 패키지 및 반도체패키지의 제조법 Download PDF

Info

Publication number
KR100498174B1
KR100498174B1 KR1020040116036A KR20040116036A KR100498174B1 KR 100498174 B1 KR100498174 B1 KR 100498174B1 KR 1020040116036 A KR1020040116036 A KR 1020040116036A KR 20040116036 A KR20040116036 A KR 20040116036A KR 100498174 B1 KR100498174 B1 KR 100498174B1
Authority
KR
South Korea
Prior art keywords
support substrate
semiconductor
semiconductor chip
wiring
insulating
Prior art date
Application number
KR1020040116036A
Other languages
English (en)
Inventor
요시끼 소따
고지 미야따
도시오 야마자끼
후미오 이노우에
히데히로 나까무라
요시아끼 쯔보마쯔
야스히꼬 아와노
시게끼 이찌무라
마사미 유사
요리오 이와사끼
Original Assignee
샤프 가부시키가이샤
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤, 히다치 가세고교 가부시끼가이샤 filed Critical 샤프 가부시키가이샤
Application granted granted Critical
Publication of KR100498174B1 publication Critical patent/KR100498174B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 반도체 패키지용 칩 지지 기판은 절연성 지지 기판과 그 기판상에 배치된 배선과, 이 배선상에 배치된 절연성 필름을 포함한다. 배선은 반도체 칩 전극에 접속하는 내부 접속부와 반도체 칩 탑재 영역부를 포함한다. 또, 절연성 지지 기판의 배선의 형성 개소로서, 내부 접속부와 도통하는 외부 접속부가 배치되는 개소에는 개구부가 배치되어 있다. 절연성 필름은 배선의 반도체 칩 탑재 영역부를 포함하여 반도체 칩이 탑재되는 개소에 배치되어 있다.
본 발명의 제1 형태에서는 절연성 지지 기판의 반도체 칩 탑재 영역내에서의 배선 상호간에 제1의 관통 구멍이 배치되어 있고, 이 제1 관통 구멍의 주변부의 절연성 필름과 절연성 기판 사이에 중공 개소가 배치되어 있다.
본 발명의 제2의 형태에서는 절연성 지지 기판의 절연성 필름이 형성되는 개소에, 이 절연성 필름의 평판성을 유지하기 위한 금속 패턴이 배치되어 있다.

Description

반도체 패키지용 칩 지지 기판, 반도체 패키지 및 반도체 패키지의 제조법 {CHIP SUPPORT SUBSTRATE FOR SEMICONDUCTOR, PACKAGE SEMICONDUCTOR AND A PROCESS FOR PREPARING THE SEMICONDUCTOR PACKAGE}
본 발명은, 반도체 패키지용 칩 지지 기판, 반도체 패키지 및 반도체 패키지의 제조법에 관한 것이다.
반도체의 집적도가 향상됨에 따라 입출력 단자수가 증가되고 있다. 따라서, 많은 입출력 단자수를 갖는 반도체 패키지가 필요하게 되었다. 일반적으로 입출력 단자는 패키지의 주변에 일렬 배치하는 유형과, 주변뿐만이 아니라 내부까지 다열로배치하는 유형이 있다. 전자는 QFP(Quad Flat Package)가 대표적이다. 이것을 다단자화하는 경우는 단자의 피치를 축소하는 것이 필요한데, 0.5 ㎜ 피치 이하의 영역에서는 배선판과의 접속에 고도의 기술이 필요해진다. 후자의 어레이 유형은 비교적 큰 피치로 단자 배열이 가능하기 때문에 다핀(pin)화에 적합하다. 종래의 어레이 유형은 접속 핀을 갖는 PGA(Pin Grid Array)가 일반적인데, 배선판과의 접속은 삽입형이 되어 표면 실장에는 적합하지 않다. 이 때문에 표면 실장이 가능한 BGA(Ball Grid Array)라는 패키지가 개발되어 있다.
한편, 전자 기기의 소형화에 따라, 패키지 크기의 보다 더 소형화의 요구가 강해지고 있다. 이 소형화에 대응하는 것으로써, 반도체 칩과 거의 동등한 크기의 이른바 칩 사이즈 패키지(CSP: Chip Size Package)가 제안되어 있다. 이것은 반도체 칩의 주변부가 아니라, 실장 영역내에 외부 배선 기판과의 접속부를 갖는 패키지이다. 구체예로서는 범프(bump)가 있는 폴리이미드 필름을 반도체 칩의 표면에 접착하고, 칩과 금속 리드선에 의해 전기적 접속을 도모한 후, 에폭시 수지 등을 포팅(potting)하여 봉지한 것(NIKKEI MATERIALS ＆ TECHNOLOGY 94. 4, No. 140, p18-19)과 가기판상에 반도체 칩 및 외부 배선 기판과의 접속부에 상당하는 위치에 금속 범프를 형성하여, 반도체 칩을 페이스다운(Facedown) 본딩한 후, 가기판상에서 트랜스퍼 몰드한 것(“Smallest Flip-Chip-Like Package CSP”: The Second VLSI Packaging Workshop of Japan, p46-50, 1994) 등이 있다.
그러나, 종래 제안되어 있는 반도체 패키지의 대부분은, 소형으로 고집적도화에 대응할 수 있으며 패키지의 균열을 방지하고 신뢰성이 우수하며 생산성이 우수한 것이 아니었다.
본 발명은 패키지의 균열을 방지하고, 신뢰성이 우수한 소형 반도체 패키지의 제조를 가능케 하는 반도체 패키지용 칩 지지 기판, 반도체 패키지 및 반도체 패키지의 제조법을 제공하는 것이다.
본 발명의 제1의 반도체 패키지용 칩 지지 기판은
A. 절연성 지지 기판의 한쪽 표면에는 복수의 배선이 형성되어 있고, 상기 배선은 적어도 반도체 칩 전극과 접속하는 내부 접속부 및 반도체 칩 탑재 영역부를 갖는 것이며,
B. 상기 절연성 지지 기판에는 상기 절연성 지지 기판의 상기 배선이 형성되어 있는 개소로서, 상기 내부 접속부와 도통하는 외부 접속부가 배치되는 개소에 개구가 배치되어 있으며,
C. 상기 절연성 지지 기판의 상기 반도체 칩 탑재 영역내에서의 상기 배선 상호간에 적어도 1개의 제1 관통 구멍이 배치되어 있으며,
D. 상기 배선의 반도체 칩 탑재 영역부를 포함하여 상기 반도체 칩이 탑재되는 개소에 절연성 필름이 형성되어 있으며,
E. 상기 절연성 필름은, 상기 관통 구멍 주변부에서 상기 절연성 지지 기판과의 사이에 중공 개소를 형성하도록 구성되어 있는 것을 특징으로 하는 것이다.
본 발명의 제2의 반도체 패키지용 칩 지지 기판은
A. 절연성 지지 기판의 한쪽 표면에는 복수의 배선이 형성되어 있고, 상기 배선은 적어도 반도체 칩 전극과 접속하는 내부 접속부 및 반도체 칩 탑재 영역부를 갖는 것이며,
B. 상기 절연성 지지 기판에는 상기 절연성 지지 기판의 상기 배선이 형성되어 있는 개소로서, 상기 내부 접속부와 도통하는 외부 접속부가 배치되는 개소에 개구가 배치되어 있으며,
C. 상기 배선의 반도체 칩 탑재 영역부를 포함하여 상기 반도체 칩이 탑재되는 개소에 절연성 필름이 형성되어 있으며,
D. 상기 절연성 지지 기판의 상기 절연성 필름이 형성되는 개소에는 상기 절연성 필름의 평판성을 유지하기 위한 적어도 하나 이상의 금속 패턴이 형성되어 있는 것을 특징으로 하는 것이다.
본 발명의 반도체 패키지는 상기 본 발명의 패키지용 칩 지지 기판과, 상기지지 기판의 절연성 필름면에 탑재된 반도체 칩과 상기 반도체 칩을 봉지하는 수지 봉지를 포함하는 것이다.
본 발명의 반도체 패키지의 제조법은 상기 본 발명의 반도체 패키지용 칩 지지 기판의 절연성 필름면에 반도체 칩을 접착하는 공정, 반도체 칩 전극을 배선의 내부 접속부와 와이어 본딩에 의해 접속하는 공정, 반도체 칩을 수지 봉지하는 공정, 상기 지지 기판의 개구에 내부 접속부와 도통하는 외부 접속부를 배치하는 공정을 포함하는 것이다.
절연성 필름으로서는 절연성의 필름상 접착재가 바람직하게 사용된다.
절연성 지지 기판에 배치되는 개구는 반도체 칩 탑재 영역부의 배선이 형성되어 있는 개소의 절연성 지지 기판에 배치하는 것이 바람직하다. 이와 같이 개구를 배선의 반도체 칩 탑재 영역부의 절연성 지지 기판에 배치함으로써, 소형의 반도체 패키지를 제조하는 것이 용이해진다.
또, 절연성 지지 기판에는 반도체 칩 봉지용의 봉지 수지가 피복되는 봉지 영역이 배치되며, 상기 봉지 영역에는 적어도 1개의 제2 관통 구멍을 배치할 수가 있다.
본 발명의 제2의 반도체 패키지용 칩 지지 기판에서, 절연성 지지 기판의 반도체 칩 탑재 영역내에서의 배선 상호간에 적어도 1개의 제1 관통 구멍을 배치할 수 있으며, 절연성 필름은 제1 관통 구멍 주변부에서 절연성 지지 기판과의 사이에 중공 개소를 형성하도록 구성할 수가 있다. 금속 패턴은 복수개 형성되며, 상호간의 간격은 1 밀리미터 이하가 되도록 형성하는 것이 바람직하다. 즉, 임의의 점에서 반경 1 밀리미터의 범위에 적어도 1개 이상의 금속 패턴이 형성되도록 하는 것이 바람직하다. 이와 같은 복수개의 금속 패턴은 균등 배치하는 것이 바람직하다.
절연성 지지 기판으로서는 폴리이미드, 에폭시 수지, 폴리이미드 등의 플라스틱 필름, 폴리이미드, 에폭시 수지, 폴리이미드 등의 플라스틱을 유리 부직포 등의 기재에 함침, 경화한 것을 사용할 수 있다.
절연성 지지 기판의 한쪽 표면에 복수의 배선을 형성하기 위해서는 동박을 에칭하는 방법, 소정 개소에 동 도금을 하는 방법, 그러한 것들을 병용하는 방법 등을 사용할 수 있다.
절연성 지지 기판에 외부 접속부, 관통 구멍 등의 개구를 배치하기 위해서는 드릴 가공 또는 펀칭 등의 기계 가공, 엑시머 레이저 또는 탄산 가스 레이저 등의 레이저 가공 등에 의해 행할 수 있다. 또, 접착성이 있는 절연 기재 등에 개구부를 미리 배치하고, 그것을 동박 등의 배선 형성용 금속박과 접합하는 방법, 동박 붙이기 또는 미리 배선이 형성된 절연 기재에 개구부를 배치하는 방법, 그러한 것들을 병용하는 것 등이 가능하다. 내부 접속부와 도통하는 외부 접속부는, 절연성 지지 기판 개구부에 땜납 볼, 도금 등에 의해 범프 등을 형성함으로써 작성할 수가 있다. 이것은 외부의 기판 등에 접속된다.
반도체 칩 탑재 영역은 가능한 한 균일하게 배선 패턴이 배치되어 있는 것이 바람직하다. 구체적으로는 반도체 칩 탑재 영역의 절연성 지지 기판에는 임의의 점에서 그 임의의 점을 포함하는 반경 1 밀리미터의 범위에 적어도 하나 이상의 배선이 형성되어 있도록 배선이 배치되어 있는 것이 바람직하다. 그러나, 배선만으로 이와 같은 조건을 만족할 수 없는 경우는, 별도로 독립된 더미 패턴, 위치 맞추기용 표시, 문자, 부호 등을 배치해도 좋다. 이에 따라, 절연성 필름을 접착할 때에 제1 관통 구멍 주변부에서 절연성 필름이 절연성 지지 기판에 접착되기 어려워진다.
본 발명에서 금속 패턴은 외부 접속부, 내부 접속부와 외부 접속부를 연결하는 전개 배선, 전개 배선간을 연결하는 배선, 이것과는 독립된 더미 패턴, 위치 맞추기용 표시, 문자, 부호 등을 포함하는 어떠한 소정의 패턴이다.
금속 패턴은 임의이지만, 특히 접착 필름 탑재 영역은 가능한 한 균일하게 배치되어 있는 것이 바람직하다. 구체적으로는 절연성 필름상 접착재가 형성되는 영역의 절연성 지지 기판에는 임의의 점에서 그 임의의 점을 포함하는 반경 1 밀리미터 범위에 적어도 하나 이상이 금속 패턴이 형성되도록 금속 패턴이 배치되어 있는 것이 바람직하다.
절연성 필름에는 폴리이미드, 에폭시 수지, 폴리이미드 등의 플라스틱 필름에 접착재를 한쪽면 또는 양쪽면에 도포한 것, 또는 절연성 필름상 접착재를 사용할 수가 있다.
절연성의 필름상 접착재로서는 예를 들면 하기 화학식 1
(단, n=2 내지 20의 정수를 나타낸다.)
로 표시되는 테트라카르복실산 이무수물(1)의 함량이 전체 테트라카르복실산 이무수물의 70 몰% 이상인 테트라카르복실산 이무수물과, 디아민을 반응시켜 얻어지는 폴리이미드 수지, 그리고 에폭시 수지 등의 열경화성 수지를 포함하는 필름상 접착재가 있다. 또한 여기에 실리카, 알루미나 등의 무기 물질 충전제를 함유시킬 수도 있다.
절연성의 필름상 접착재를 사용하는 경우의 두께에 대해서는 반도체 칩과 배선간의 절연성을 확보할 수 있는 한, 얇게 하는 것이 접착제의 홀림이 적어져 절연성 지지 기판의 제1 관통 구멍 주변부에 접착되기 어려워진다. 접착전의 접착 필름의 두께로서는 구체적으로는 0.005 ㎜ 이상, 0.030 ㎜ 이하가 바람직하며, 모든 기재, 배선 패턴 등에 대하여 안정한 리플로우(reflow) 내성 및 절연성을 나타내는 두께로서 0.01 ㎜ 이상 0.020 ㎜ 이하의 범위가 보다 바람직하다.
제1 관통 구멍은 절연성 필름 탑재 영역에 형성된다. 구멍 지름은 특별히 제한은 없지만, 예를 들면 0.05 ㎜ 이상, 1.0 ㎜ 이하가 바람직하다. 배치도 특별히 제한은 없지만, 가능한 한 균등하게 복수개 배치되어 있는 것이 바람직하며, 이들의 구멍 지름 및 배치는 배선 패턴에 따라 선택된다.
제2 관통 구멍은 후 공정에서 사용되는 봉지 수지와 접하는 부분(단, 패키지로서 유효한 부분이며, 수지를 주입하기 위한 라이너부 등은 포함되지 않음)에 적어도 1개 이상 형성된다. 구멍 지름은 특별히 제한은 없지만, 예를 들면 0.001 ㎜ 이상 1.0 ㎜ 이하의 지름이 선택된다. 배치도 특별히 제한은 없지만, 특히 코너부, 주변부 등에 형성해 두는 것이 효과적이다. 형상은 직사각형, 일체 L자형, 원형 등이 있다. 복수의 구멍을 봉지재 코너부에 L자형 등으로 배치하여 전체적으로 효과를 갖게하는 방법도 있다.
본 발명의 반도체 패키지용 칩 지지 기판을 사용하여 반도체 패키지를 제조하기 위해서는 우선, 본 발명의 반도체 패키지용 칩 지지 기판의 절연성 필름면에 반도체 칩을 탑재한다. 이때, 절연성 필름에 접착 기능이 있는 경우는 그대로 탑재하는 것도 가능하지만, 페이스트상의 다이본드 접착재를 병용할 수도 있다. 이어서 반도체 칩 전극을 지지 기판의 내부 접속부와 와이어 본딩 등에 의해 접속한다. 또한 반도체 칩의 적어도 반도체 칩 전극면을 수지 봉지하고, 외부 접속부로서 개구부에 땜납 볼, 도금 등에 의해 범프 등을 형성함으로써 반도체 패키지를 제조할 수가 있다.
<실시예>
<실시예 1>
도 1에 의해, 본 발명의 일 실시예에 대하여 설명한다.
폴리이미드 접착재를 폴리이미드 필름의 양면에 도포했다. 두께 0.07 ㎜의 폴리이미드 본딩 시트(1)에, 외부 접속부가 되는 개구(3) 및 관통 구멍(벤트 홀)(9)를 드릴 가공으로 형성해했다. 이어서, 두께 0.018 ㎜의 동박(닛본 덴까이 제품, 상품명: SLP-18)을 접착 후, 내부 접속부 및 전개 배선(2)를 통상의 에칭법으로 형성했다. 또한, 노출되어 있는 배선에 무전해 니켈 도금(막 두께: 5 ㎛)과 무전해 금 도금(막 두게: 0.8 ㎛)을 순차 시행하였다(도시 안함). 여기에서는 무전해 도금을 사용했는데, 전해 도금을 사용해도 좋다.
이어서, 타발 금형을 사용하여 프레임상으로 타발하고, 복수개의 내부 접속부, 전개 배선, 외부 접속부를 형성한 지지 기판을 준비하였다(도 1a). 지지 기판의 제작 방법으로서 시판하는 2층(동/폴리이미드)의 가요성 기판의 폴리이미드에 레이저 가공에 의해 외부 접속부 구멍 등을 형성하는 방법도 좋다.
이어서, 지지 기판의 반도체 칩 탑재 영역에 다이본드 필름(4)(히다치 가세이 고교 가부시끼가이샤 제품, 상품명: DF-335, 두께 0.015 ㎜)를 접착했다(도 1b). 접착의 조건은 에를 들면 160 ℃, 시간 5초, 압력 3 kgf/㎠이다. 이와 같은 조건에 의하면, 다이본드 필름(4)는 평판상 필름의 상태를 유지할 수 있으며, 접착재가 흐르는 일도 없으므로, 다이본드 필름(4)는 배선 등의 금속 패턴부의 상부 표면 부근에서만 접착할 수 있고, 본딩 시트(1)과는 접착되지 않으며, 다이본드 필름(4)와 본딩 시트(1) 사이에 중공 영역(중공 개소)(11)을 형성했다.
이어서, 접착한 다이본드 필름상에 페이스트상 접착제(히다치 가세이 고교 가부시끼가이샤 제품, 상품명: EN-4322)(10)을 사용하여 반도체 칩(6)을 지지 기판의 소정 위치에 접착하고, 180℃, 1 시간의 후 경화를 하여, 다이본드 필름과 페이스트상 접착제를 경화시켰다. 또한, 반도체 칩 전극과 내부 접속부를 금속 와이어(5)를 본딩하여 전기적으로 접속시켰다(도 1c). 이와 같이 하여 형성한 것을 트랜스퍼 몰드 금형에 넣고, 반도체 봉지용 에폭시 수지(7)(히다치 가세이 고교(주) 제품, 상품명: CL-7700)을 사용하여 각각 봉지했다(도 1d). 그 후, 외부 접속부가 되는 개구부에 땜납 볼(8)을 배치하여 용융시키고(도 1e), 펀치에 의해 개개의 패키지로 분리하여 반도체 패키지를 얻었다(도 1f).
<실시예 2>
도 2, 도 3에 의해, 본 발명의 다른 실시예에 대하여 설명하다.
폴리이미드 접착제를 폴리이미드 필름의 양면에 도포한, 두께 0.07 ㎜의 폴리이미드 본딩 시트(21)에, 외부 접속부(22) 및 관통 구멍(a)(23), 관통 구멍(b)(24)를 형성했다. 관통 구멍(a)(23)(제1 관통 구멍) 및 관통 구멍 (b)(24)(제2 관통 구멍)은 각각, 후 공정에서 절연성 접착재가 형성되는 개소 및 봉지재와 접하는 개소에 형성되어 있다.
이어서 두께 0.018 ㎜의 동박(닛본 덴까이 제품, 상품명: SLP-18)을 접착 후, 내부 접속부(25)와 외부 접속부(22)까지의 전개 배선(26) 및 더미 패턴(27)(이들 22,25,26을 합하여 금속 패턴이라 함)을 통상의 에칭법으로 형성했다. 또한 노출되어 있는 배선에, 무전해 니켈 도금(막 두께: 5 ㎛), 무전해 금 도금(막 두께: 0.8 ㎛)을 순차 시행하였다(도시 안함). 여기에서는 무전해 도금을 사용했는데, 전해 도금을 사용해도 좋다.
이어서, 타발 금형을 사용하여 프레임상으로 타발하고, 복수개의 내부 접속부, 전개 배선, 외부 접속부를 형성한 지지 기판을 준비하였다(도 2a). 지지 기판의 제작 방법으로써 시판하는 2층(동/폴리이미드)의 가요성 기판의 폴리이미드에 레이저 가공에 의해 외부 접속부 구멍 등을 형성하는 방법도 좋다.
이어서, 지지 기판의 반도체 칩 탑재 영역에 다이본드 필름(28)(히다치 가세이 고교 가부시끼가이샤 제품, 상품명: DF-335, 두께 0.015 ㎜)를 가접착했다(도 2b). 가접착의 조건은 접착재의 조성에도 의존하지만, 예를 들면 160℃, 시간 5초, 압력 3 kgf/㎠ 등을 사용할 수 있다.
도 3에 지금까지의 공정으로 제작한 반도체 패키지용 칩 지지 기판의 평면 배치도의 일례를 나타냈다. 이 예와 같이 내부 단자가 칩의 양단에 배치되어 있는 경우 뿐만아니라, 4변측에 배치되어 있어도 관계없다. 또한 도3에서, (33)은 접착 필름 탑재 영역, (34)는 봉지 영역이다.
이어서, 앞서 가접착한 다이본드 필름을 사용하여 반도체 칩(29)를 지지 기판의 소정의 위치에 접착했다. 접착 조건은 예를 들면 온도 220℃, 시간 5초, 압력 300 gf/㎠이다. 또한, 반도체 칩 전극과 내부 접속부(25)를 금속 와이어(30)을 본딩하여 전기적으로 접속시켰다(도 2c). 이와 같이 하여 형성한 것을 트랜스퍼 몰드 금형에 넣고, 반도체 봉지용 에폭시 수지(31)(히다치 가세이 고교(주) 제품, 상품명: CL-7700)을 사용하여 각각 봉지했다(도 2d). 그 후 외부 접속부에 땜납 볼(32)을 배치하여 용융시키고(도 2e), 마지막으로 펀치에 의해 개개의 패키지에 분리시켰다(도 2f).
이 실시예에서는 0.015 ㎜ 두께의 다이본드 필름을 사용했는데, 비교를 위하여 다이본드의 두께를 달리 한 샘플을 제작하고, 흡습 리플로우 시험(시험 조건, 온도 : 30 ℃ , 습도: 75%, 96 시간 방지 후, 온도: 230℃, IR 리플로우를 2 사이클 실시)을 실시했다. 그 결과 두께가 0.030 ㎜ 이하이면, 양호한 리플로우내성(리플로우에 의한 박리, 팽창, 내부 균열이 없음)을 나타낸다는 것을 알 수 있었다. 또, 마찬가지로 두께를 달리 한 샘플을 항온 항습조(조건, 온도: 85℃, 습도: 85%)에 방치하고, 배선간(라인/스페이스: 0.040/0.040 ㎜)의 절연 저항을 조사한 결과, 다이본드 필름의 두께가 0.005 ㎜ 미만이 되면, 1000 시간 후의 절연 저항이 급격히 저하되어, 초기 1012Ω에 대하여 시험 후 102Ω 이하가 되었으며, 다이본드 필름의 두께가 0.005 ㎜ 이상인 경우, 초기 1012Ω 이상, 시험후 1012Ω 이상으로 절연 저항의 저하가 나타나지 않았다. 따라서, 다이본드 필름의 두께로서는 0.005 ㎜ 이상 0.030 ㎜ 이하인 것이 바람직하다.
또, 비교를 위하여 더미 패턴(27)을 배치하지 않은 샘플을 제작하여, 실시예 2에서 제작한 샘플과 함께 상술한 흡습 리플로우 시험을 실시하였다. 그 결과, 더미 패턴을 배치하지 않은 샘플에서는 리플로우내성을 만족할 수 없었다.
또, 비교를 위하여 관통 구멍(a)(23), 관통 구멍(b)(24)가 없는 샘플을 제작하여, 실시예 2에서 제작한 샘플과 함게 상술한 흡습 리플로우 시험을 실시했다.
그 결과, 어떤 관통 구멍을 배치하지 않은 샘플에서도 리플로우내성을 만족할 수 없었다.
a. 절연성 지지 기판의 한쪽 표면에 복수개의 배선(적어도 반도체 칩 전극과 접속하는 내부 접속부 및 반도체 칩 탑재 영역부를 갖는)을 형성하고,
b. 절연성 지지 기판의 배선이 형성되어 있는 개소로서, 내부 접속부와 도통하는 외부 접속부가 배치되는 개소에 개구를 배치하고,
c. 절연성 지지 기판의 배선이 없는 반도체 칩 탑재 영역에 1개 이상의 관통 구멍을 배치하고,
d. 배선의 반도체 칩 탑재 영역부를 포함하여 반도체 칩이 탑재되는 개소에 절연성 필름을 형성하고,
e. 반도체 칩을 지지 기판의 내부 접속부가 배치되어 있는 면에 접착하고,
f. 반도체 칩 전극을 기판의 내부 접속부와 와이어 본딩에 의해 접속하고,
g. 반도체 칩의 적어도 반도체 칩 전극면을 수지 봉지하여 제조하는 반도체 패키지에서는, 절연성 필름을 붙이는 경우, 배선의 요철을 접착재 또는 필름상 접착재로 채워 넣어 절연성 지지 기판과 접착시킴으로써, 신뢰성을 향상시키기 위한 제1 관통 구멍(벤트 홀)을 막아버리게 되어 관통 구멍이 배기 기능을 충분히 활용할 수 없었다. 이 때문에 IR 리플로우 등으로 외부 기판에 실장할 때에, 박리 또는 패키지의 균열이 발생하기 쉬워, 신뢰성을 떨어뜨리는 원인이 되고 있었다.
또, 상기 반도체 패키지에서는 지지 기판의 반도체 칩 탑재 영역에 노출된 배선이 있기 때문에 통상의 페이스트상 접착재(은 페이스트, 페이스트상 접착제)를 사용하면, 반도체 칩과 배선이 쇼트되어 버릴 우려가 있다. 이 때문에, 반도체 칩 탑재 영역에 레지스트 등의 절연 재료를 도포한 구조 또는 절연 필름을 붙인 구조가 되는데, 이 구조에는 많은 재료 계면이 생기며, 또한 접착재의 페이스트가 반도체 칩 접착시에 접착제를 혼입하기 쉽기 때문에, 흡습 리플로우 시험에서 박리 또는 패키지의 균열이 발생하기 쉬워, 신뢰성을 떨어뜨리는 원인이 된다.
본 발명에서는 절연성 필름을 배선상에 텐트상으로 붙임으로써, 벤트홀부의 중공 상태를 유지할 수 있어, 벤트홀의 기능을 충분히 발휘할 수 있으며, 리플로우시에 다이본드재로부터 발생하는 가스 또는 수증기를 확실히 패키지 밖으로 방출할수 있다. 따라서, 패키지의 균열을 방지하여 신뢰성이 높은 소형 반도체 패키지의 제조가 가능해진다.
본 발명에서는 절연성 필름이 형성되는 개소에 절연성 필름상의 평판성을 유지하기 위한 적어도 하나 이상이 금속 패턴이 형성되어 있으므로, 배선이 드문 부분의 절연성 접착 필름의 함몰을 방지할 수 있고, 절연 필름의 평판성을 유지하여 칩과 절연 필름 사이에 공극부가 발생하는 것을 방지하며, 따라서 접착 필름과 칩의 접착성을 향상시킬 수가 있다. 이에 따라, 리플로우내성 또는 장기 신뢰성을 향상시킬 수가 있다.
또한, 절연 필름 두께를 0.030 ㎜ 이하로 얇게 함으로써, 패키지 내부의 흡습의 원인이 되는 물질의 체적을 극히 작게 하고, 리플로우내성을 향상시킬 수가 있다. 단, 절연 저항을 확보한다는 관점에서, 두께로서 0.005 ㎜ 이상은 필요했다. 그리고, 이와 같이 절연 필름의 두께를 0.005 ㎜ 이상 0.030 ㎜ 이하로 함으로써, 신뢰성이 높은 패키지를 얻을 수 있다. 이와 같은 막 두께의 정확한 제어는 필름상 접착재를 사용함으로써 달성이 용이해진다.
또한, 절연성 지지 기판의 절연 필름이 형성되어 있는 개소의 관통 구멍(a)(제1 관통 구멍)은 절연 기판에 절연 필름을 접착할 때에 절연 필름과 절연 기판 사이에 공기를 끌어들이는 것을 방지한다. 공기가 들어간 상태로 칩을 탑재하여 봉지하면, 상술한 리플로우 공정에서 박리 또는 균열 등이 발생하여 신뢰성을 떨어뜨리는 원인이 된다. 또 이 관통 구멍은 리플로우 공정에서 그 공정 이전에 절연 필름 등이 흡습한 수분을 이 관통 구멍으로 적절하게 방출시켜, 패키지내에서 발생하는 박리 또는 균열 등을 방지할 수 있다.
또한, 절연성 지지 기판의 봉지 수지와 접하는 개소에 적어도 하나 이상의 관통 구멍(b)(제2 관통 구멍)을 배치함으로써, 봉지 공정에서 수지 봉지의 일부가 흘러 지지 기판과 봉지재와의 접착성을 높이는 효과가 있다. 이에 따라, 리플로우내성 또는 장기 신뢰성, 봉지 후의 취급성을 향상시킬 수가 있다.
따라서, 본 발명에 의해 패키지의 균열을 방지하여 신뢰성이 높은 소형 반도체 패키지의 제조가 가능하다.
도 1은 실시예 1의 반도체 패키지 제조 공정을 나타내는 단면도.
도 2는 실시예 2의 반도체 패키지 제조 공정을 나타내는 단면도.
도 3은 실시예 2의 반도체 패키지용 칩 지지 기판의 평면도.
<도면의 주요부분에 대한 부호의 설명>
1 : 폴리이미드 본딩 시트
2 : 내부 접속부 및 전개 배선
3 : 개구
4 : 다이본드(Die bond) 필름
5 : 금속 와이어
6 : 반도체 칩
7 : 반도체 봉지용 에폭시 수지
8 : 땜납 볼
9 : 관통 구멍
10 : 페이스트상 접착제
11 : 중공 영역(중공 개소)
21 : 폴리이미드 본딩 시트
22 : 외부 접속부
23 : 관통 구멍(a)
24 : 관통 구멍(b)
25 : 내부 접속부
26 : 전개 배선
27 : 더미 패턴
28 : 다이본드 필름
29 : 반도체 칩
30 : 금속 와이어
31 : 반도체 봉지용 에폭시 수지
32 : 땜납 볼
33 : 접착 필름 탑재 영역
34 : 봉지 영역

Claims (6)

  1. A. 절연성 지지 기판의 한쪽 표면에는 복수의 배선이 형성되어 있고, 상기 배선은 적어도 반도체 칩 전극과 접속하는 내부 접속부 및 반도체 칩 탑재 영역부를 갖는 것이며,
    B. 상기 절연성 지지 기판에는 상기 절연성 지지 기판의 상기 배선이 형성되어 있는 개소로서, 상기 내부 접속부와 도통하는 외부 접속부가 배치되는 개소에 개구가 배치되어 있으며,
    C. 상기 절연성 지지 기판의 상기 반도체 칩 탑재 영역내에서의 상기 배선 상호간에 적어도 1개의 제1 관통 구멍이 배치되어 있으며,
    D. 상기 배선의 반도체 칩 탑재 영역부를 포함하여 상기 반도체 칩이 탑재되는 개소에 절연성 필름이 형성되어 있으며,
    E. 상기 절연성 필름은, 상기 제1 관통 구멍 주변부에서 상기 절연성 지지 기판과의 사이에 중공 개소를 형성하도록 구성되어 있는 것을 특징으로 하는 반도체 패키지용 칩 지지 기판.
  2. 제1항에 있어서, 절연성 필름이 절연성의 필름상 접착재인 반도체 패키지용 칩 지지 기판.
  3. 제1항에 있어서, 개구가 반도체 칩 탑재 영역부의 배선이 형성되어 있는 개소의 절연성 지지 기판에 배치되어 있는 반도체 패키지용 칩 지지 기판.
  4. 제1항에 있어서, 절연성 지지 기판에는 반도체 칩 봉지용의 봉지 수지가 피복되는 봉지 영역이 배치되고, 상기 봉지 영역에는 적어도 1개의 제2 관통 구멍이 배치되어 있는 반도체 패키지용 칩 지지 기판.
  5. 제1항에 기재한 반도체 패키지용 칩 지지 기판과 상기 지지 기판의 절연성 필름면에 탑재된 반도체 칩과, 상기 반도체 칩을 봉지하는 수지 봉지를 구비하는 반도체 패키지.
  6. 제1항에 기재한 반도체 패키지용 칩 지지 기판의 절연성 필름면에 반도체 칩을 접착하는 공정, 반도체 칩 전극을 배선의 내부 접속부와 와이어 본딩에 의해 접속하는 공정, 반도체 칩을 수지 봉지하는 공정, 상기 지지 기판의 개구에 내부 접속부와 도통하는 외부 접속부를 배치하는 공정을 포함하는 반도체 패키지의 제조법.
KR1020040116036A 1996-07-31 2004-12-30 반도체 패키지용 칩 지지 기판, 반도체 패키지 및 반도체패키지의 제조법 KR100498174B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-1996-00201906 1996-07-31
JP20190896 1996-07-31
JP20190696 1996-07-31
JPJP-P-1996-00201908 1996-07-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019970036353A Division KR100498175B1 (ko) 1996-07-31 1997-07-31 반도체패키지용칩지지기판,반도체패키지및반도체패키지의제조법

Publications (1)

Publication Number Publication Date
KR100498174B1 true KR100498174B1 (ko) 2005-07-01

Family

ID=26513070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116036A KR100498174B1 (ko) 1996-07-31 2004-12-30 반도체 패키지용 칩 지지 기판, 반도체 패키지 및 반도체패키지의 제조법

Country Status (3)

Country Link
US (2) US6064111A (ko)
KR (1) KR100498174B1 (ko)
TW (1) TW345710B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW345710B (en) * 1996-07-31 1998-11-21 Hitachi Chemical Co Ltd Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package
JPH11186432A (ja) * 1997-12-25 1999-07-09 Canon Inc 半導体パッケージ及びその製造方法
TW434760B (en) * 1998-02-20 2001-05-16 United Microelectronics Corp Interlaced grid type package structure and its manufacturing method
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
US6488198B1 (en) * 1999-07-01 2002-12-03 International Business Machines Corporation Wire bonding method and apparatus
DE60128656T2 (de) 2000-02-25 2007-10-04 Ibiden Co., Ltd., Ogaki Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
US6798054B1 (en) * 2000-07-28 2004-09-28 Siliconware Precision Industries Co., Ltd. Method of packaging multi chip module
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
CN1901177B (zh) 2000-09-25 2010-05-12 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US6774501B2 (en) * 2000-09-29 2004-08-10 Hitachi Chemical Co., Ltd. Resin-sealed semiconductor device, and die bonding material and sealing material for use therein
JP3793413B2 (ja) * 2000-11-21 2006-07-05 シャープ株式会社 半導体レーザ装置の製造方法
US6882042B2 (en) * 2000-12-01 2005-04-19 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
JP3866033B2 (ja) * 2000-12-14 2007-01-10 シャープ株式会社 半導体装置の製造方法
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
KR100400032B1 (ko) * 2001-02-07 2003-09-29 삼성전자주식회사 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지
US20030205828A9 (en) * 2001-04-05 2003-11-06 Larry Kinsman Circuit substrates, semiconductor packages, and ball grid arrays
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
US6903449B2 (en) * 2003-08-01 2005-06-07 Micron Technology, Inc. Semiconductor component having chip on board leadframe
US7432586B2 (en) * 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
JP2007063333A (ja) * 2005-08-29 2007-03-15 Nippon Steel Chem Co Ltd 半導体素子固定用フィルム状接着剤、それを用いた半導体装置、及び、その半導体装置の製造方法
JP4799385B2 (ja) * 2006-05-11 2011-10-26 パナソニック株式会社 樹脂封止型半導体装置の製造方法およびそのための配線基板
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
TWI314774B (en) * 2006-07-11 2009-09-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP5543058B2 (ja) * 2007-08-06 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
JP5590814B2 (ja) * 2009-03-30 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2010245337A (ja) * 2009-04-07 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
US8709874B2 (en) * 2010-08-31 2014-04-29 Advanpack Solutions Pte Ltd. Manufacturing method for semiconductor device carrier and semiconductor package using the same
US9141157B2 (en) * 2011-10-13 2015-09-22 Texas Instruments Incorporated Molded power supply system having a thermally insulated component

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
DE4326816A1 (de) * 1993-08-10 1995-02-16 Giesecke & Devrient Gmbh Elektronisches Modul für Karten und Herstellung eines solchen Moduls
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JP3414017B2 (ja) * 1994-12-09 2003-06-09 ソニー株式会社 半導体装置
US5721450A (en) * 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
TW345710B (en) * 1996-07-31 1998-11-21 Hitachi Chemical Co Ltd Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package

Also Published As

Publication number Publication date
US6064111A (en) 2000-05-16
TW345710B (en) 1998-11-21
US6236108B1 (en) 2001-05-22

Similar Documents

Publication Publication Date Title
KR100498174B1 (ko) 반도체 패키지용 칩 지지 기판, 반도체 패키지 및 반도체패키지의 제조법
US6389689B2 (en) Method of fabricating semiconductor package
US7042072B1 (en) Semiconductor package and method of manufacturing the same which reduces warpage
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
KR19980042617A (ko) 웨이퍼 레벨 패키징
US6407333B1 (en) Wafer level packaging
KR100282290B1 (ko) 칩규모패키지및그제조방법
US6284566B1 (en) Chip scale package and method for manufacture thereof
US6650005B2 (en) Micro BGA package
JP3616742B2 (ja) 半導体パッケージ用チップ支持基板
KR100498175B1 (ko) 반도체패키지용칩지지기판,반도체패키지및반도체패키지의제조법
JP3143081B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JP3915226B2 (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
JP3247638B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JP3314142B2 (ja) 半導体パッケージの製造方法
JP3293753B2 (ja) 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ
JP3448010B2 (ja) 半導体パッケージ用チップ支持基板
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JP3393026B2 (ja) 半導体パッケ−ジ用チップ支持基板
JP3599142B2 (ja) 半導体パッケ−ジの製造法
JP2001024033A (ja) 半導体素子実装用テープ、半導体装置及びそれらの製造方法
JP3445895B2 (ja) 半導体パッケ−ジ用チップ支持基板
JP3386967B2 (ja) 基板の検査法
JP2000114414A (ja) 半導体パッケージおよびその製造方法
JPH098171A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee