KR100840869B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100840869B1
KR100840869B1 KR1020060049562A KR20060049562A KR100840869B1 KR 100840869 B1 KR100840869 B1 KR 100840869B1 KR 1020060049562 A KR1020060049562 A KR 1020060049562A KR 20060049562 A KR20060049562 A KR 20060049562A KR 100840869 B1 KR100840869 B1 KR 100840869B1
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductor die
semiconductor
substrate
conductive wire
Prior art date
Application number
KR1020060049562A
Other languages
English (en)
Other versions
KR20070115322A (ko
Inventor
김윤상
나석호
정지영
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020060049562A priority Critical patent/KR100840869B1/ko
Publication of KR20070115322A publication Critical patent/KR20070115322A/ko
Application granted granted Critical
Publication of KR100840869B1 publication Critical patent/KR100840869B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 해결하고자 하는 기술적 과제는 스택된 반도체 다이들의 전체 높이를 낮추는데 있다.
이를 위해 본 발명에 의한 해결 방법의 요지는 평평한 제1면과, 제1면의 반대면으로서 평평한 제2면을 갖고, 제2면에는 적어도 하나의 본드 패드가 형성된 제1반도체 다이와, 제1반도체 다이가 접착되는 서브스트레이트와, 제1반도체 다이의 제1면에 형성된 접착제와, 일단이 접착제를 관통하여 본드 패드에 접속되고, 타단은 서브스트레이트에 접속된 적어도 하나의 제1도전성 와이어와, 제1반도체 다이, 서브스트레이트, 접착제 및 제1도전성 와이어를 인캡슐레이션하는 인캡슐란트로 이루어진 반도체 패키지가 개시된다.
스택, 반도체 다이, 접착제, 도전성 와이어, 서브스트레이트

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and the manufacturing method thereof}
도 1a는 본 발명에 따른 반도체 패키지를 도시한 단면도이고, 도 1b는 도 1a의 1b 영역 확대도이다.
도 2a는 본 발명에 따른 반도체 패키지중 볼 본딩 영역을 확대 도시한 사시도이고, 도 2b는 스티치 본딩 영역을 확대 도시한 사시도이다.
도 3은 본 발명의 반도체 패키지에 이용된 접착제의 점도 대 온도 특성을 도시한 그래프이다.
도 4는 본 발명에 따른 반도체 패키지의 제조 방법을 도시한 순서도이다.
도 5a 내지 도 5h는 본 발명에 따른 반도체 패키지의 제조 방법을 도시한 순차 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100; 본 발명에 의한 반도체 패키지
110; 제1반도체 다이 111; 제1면
112; 제2면 113; 본드 패드
120; 제2반도체 다이 121; 제1면
122; 제2면 123; 본드 패드
130; 서브스트레이트 140; 제1접착제
150; 제2접착제 160; 제1도전성 와이어
170; 제2도전성 와이어 180; 인캡슐란트
190; 도전성 볼
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 보다 상세히는 스택된 반도체 다이의 전체 높이를 낮출 수 있는 반도체 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 스택 패키지 또는 3D 패키지라고 알려진 최근의 반도체 패키지는 하나의 서브스트레이트 위에 적어도 2개의 반도체 다이를 수직 방향으로 스택한 후 인캡슐란트로 인캡슐레이션 한 형태를 한다. 상기 스택되는 반도체 다이는 플래시 메모리, EEPROM, DSP, 로직, 아날로그 등 매우 다양한 종류가 가능하며, 또한 그 넓이 역시 매우 다양하게 존재한다. 이와 같이 하나의 반도체 패키지 내부에 다수의 반도체 다이를 스택함으로써, 메모리의 경우 용량이 급격히 증가함은 물론 기능은 더욱 고기능화되는 장점이 있다.
그런데, 이러한 종래의 반도체 패키지는 하부 반도체 다이와 상부 반도체 다이 사이에 적어도 3mil 이상의 스페이서와 1mil 이상의 보호 필름이 위치되어야 한다. 즉, 하부 반도체 다이에 와이어 본딩이 수행되는데, 이러한 와이어의 루프 하 이트를 적절히 확보하기 위해 적어도 3mil 이상의 스페이서가 필요하고, 또한 상기 와이어와 상부 반도체 다이의 바닥면 사이의 전기적 쇼트 방지를 위해 상부 반도체 다이의 바닥면에 1mil 이상의 보호 필름이 부착된다.
따라서, 상기 하부 반도체 다이와 상부 반도체 다이 사이에는 적어도 4mil 정도의 갭이 필요하고, 이에 따라 반도체 패키지의 두께도 대략 4mil 정도 두꺼워지는 문제가 있다.
더불어, 이러한 하부 반도체 다이와 상부 반도체 다이의 갭은 스택되는 반도체 다이의 개수가 많아질수록 점점 커짐으로써, 최근 이를 줄이려는 연구가 활발하게 진행중이다.
여기서, 1mil은 1/1000inch이고, 1inch는 25.4mm이다. 따라서, SI 단위로 환산하면 1mil은 25.4㎛이고, 3mil은 76.2㎛이며, 4mil은 101.6㎛이다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 스택된 반도체 다이의 전체 높이를 낮출 수 있는 반도체 패키지 및 그 제조 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지는 평평한 제1면과, 상기 제1면의 반대면으로서 평평한 제2면을 갖고, 상기 제2면에는 적어도 하나의 본드 패드가 형성된 제1반도체 다이와, 상기 반도체 다이가 접착되는 서브스트레이트와, 상기 제1반도체 다이의 제2면에 형성된 접착제와, 일단이 상기 접착제를 관통하여 상기 본드 패드에 접속되고, 타단은 상기 서브스트레이트에 접속된 적어도 하나의 제1도전성 와이어와, 상기 제1반도체 다이, 서브스트레이트, 접착제 및 제1도전성 와이어를 인캡슐레이션하는 인캡슐란트를 포함한다.
여기서, 상기 접착제는 상기 제1반도체 다이의 본드패드가 외측으로 보일 수 있도록 투명하게 형성될 수 있다.
또한, 상기 접착제는 1~2mil(25.4~50.8㎛)의 두께로 형성될 수 있다.
또한, 상기 제1반도체 다이는 100~120℃의 온도에서 접착제에 의해 상기 서브스트레이트에 접착될 수 있다.
또한, 상기 접착제는 와이어 본딩 온도에서 겔(gel)처럼 되어, 도전성 와이어의 일단이 상기 접착제를 관통하여 본드 패드에 접속될 수 있다.
또한, 상기 접착제는 120~160℃의 온도에서 겔(gel)처럼 되어, 도전성 와이어의 일단이 상기 접착제를 관통하여 본드 패드에 접속될 수 있다.
또한, 상기 접착제는 Easy StackTM ATB-225-8, Nitto의 EM-310, Sumitomo Bakelite의 IBF-X6101, ACE Industry의 AWD-1과 같은 접착제 필름일 수 있다.
또한, 상기 도전성 와이어는 일단이 서브스트레이트에 볼 본딩되고, 타단이 상기 접착제를 관통하여 본드 패드에 스티치 본딩될 수 있다.
또한, 상기 접착제 위에는 평평한 제1면과, 상기 제1면의 반대면으로서 평평한 제2면을 갖고, 상기 제2면에는 적어도 하나의 본드 패드가 형성된 제2반도체 다이가 더 접착될 수 있다.
또한, 상기 제2반도체 다이의 본드 패드와 서브스트레이트는 적어도 하나의 제2도전성 와이어에 의해 상호 전기적으로 접속될 수 있다.
또한, 상기 제2반도체 다이 및 제2도전성 와이어는 인캡슐란트로 인캡슐레이션될 수 있다.
더불어, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지의 제조 방법은 다수의 제1반도체 다이가 형성된 웨이퍼의 제1면 및 제2면에 제1접착제 및 제2접착제를 각각 접착하는 접착제 접착 단계와, 상기 웨이퍼로부터 낱개의 제1반도체 다이를 소잉하는 소잉 단계와, 상기 소잉된 제1반도체 다이를 서브스트레이트에 접착하는 제1반도체 다이 접착 단계와, 상기 제1반도체 다이와 서브스트레이트를 적어도 하나의 제1도전성 와이어로 본딩하되, 상기 제1도전성 와이어의 일단은 상기 제1접착제를 관통하여 제1반도체 다이에 본딩되도록 하는 제1와이어 본딩 단계와, 상기 제1반도체 다이 위에 제2반도체 다이를 접착하는 제2반도체 다이 접착 단계와, 상기 제2반도체 다이와 서브스트레이트를 적어도 하나의 제2도전성 와이어로 본딩하는 제2와이어 본딩 단계와, 상기 제1반도체 다이, 제1도전성 와이어, 제2반도체 다이 및 제2도전성 와이어를 인캡슐란트로 인캡슐레이션하는 단계를 포함한다.
여기서, 상기 접착제 접착 단계에서 사용된 제1접착제는 상기 제1반도체 다이의 본드패드가 외측으로 보일 수 있도록 투명하게 형성될 수 있다.
또한, 상기 접착제 접착 단계에서 사용된 제1접착제는 두께가 1~2mil로 형성될 수 있다.
또한, 상기 접착제 접착 단계에서 사용된 제1접착제는 Easy StackTM ATB- 225-8, Nitto의 EM-310, Sumitomo Bakelite의 IBF-X6101, ACE Industry의 AWD-1과 같은 접착제 필름일 수 있다.
또한, 상기 제1반도체 다이 접착 단계에서 상기 제1반도체 다이는 100~120℃의 온도에서 상기 서브스트레이트에 접착될 수 있다.
또한, 상기 제1와이어 본딩 단계에서 상기 제1접착제는 120~160℃의 온도에서 겔(gel)처럼 되어, 도전성 와이어의 일단이 상기 접착제를 관통하여 본드 패드에 접속될 수 있다.
또한, 상기 제1와이어 본딩 단계에서 상기 제1접착제는 와이어 본딩 온도에서 겔(gel)처럼 되어, 도전성 와이어의 일단이 상기 접착제를 관통하여 본드 패드에 접속될 수 있다.
또한, 상기 제1와이어 본딩 단계는 상기 제1도전성 와이어의 일단이 서브스트레이트에 볼 본딩되고, 타단이 상기 접착제를 관통하여 본드 패드에 스티치 본딩될 수 있다.
마지막으로, 상기 제1와이어 본딩 단계는 상기 제1도전성 와이어가 60~140Khz의 주파수로 제1반도체 다이의 본드 패드에 접속될 수 있다.
상술한 바와 같이, 본 발명에 따른 반도체 패키지 및 그 제조 방법은 제1반도체 다이와 제2반도체 다이 사이의 갭(gap)을 대략 1~2mil(25.4~50.8㎛) 정도로 감소시킬 수 있어, 전체적인 스택 반도체 패키지의 두께를 상당히 줄일 수 있다.
또한, 본 발명은 제1반도체 다이 위에 미리 형성된 접착제(또는 제1접착제)가 소정 온도 범위(예를 들면, 와이어 본딩 온도인 120~180℃)에서 점도가 충분히 낮아짐으로써, 도전성 와이어가 상기 접착제를 뚫고 본드 패드에 용이하게 본딩될 수 있다. 따라서, 본 발명은 반도체 패키지의 작업성이 좋아진다. 즉, 종래와 같이 대략 3mil 이상의 스페이서를 접착하고, 또한 보호 필름 등을 부착하는 작업 공정이 생략될 수 있다.
더욱이, 본 발명은 상기 접착제가 상기 와이어 본딩 온도 범위를 벗어난 경우, 점도가 충분히 높아짐으로써 반도체 패키지의 딜라미네이션(delamination)과 같은 불량이 발생하지 않게 된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1a는 본 발명에 따른 반도체 패키지(100)를 도시한 단면도이고, 도 1b는 도 1a의 1b 영역 확대도이다.
도시된 바와 같이 본 발명에 의한 반도체 패키지(100)는 제1반도체 다이(110)와, 상기 제1반도체 다이(110) 위에 스택된 제2반도체 다이(120)와, 상기 제1반도체 다이(110)가 접착되는 서브스트레이트(130)와, 상기 제1반도체 다이(110)를 서브스트레이트(130)에 접착시키는 제1접착제(140)와, 상기 제1반도체 다이(110)와 제2반도체 다이(120)를 상호 접착시키는 제2접착제(150)와, 상기 제1반도체 다이(110)와 서브스트레이트(130)를 전기적으로 연결하는 적어도 하나의 제1도전성 와이어(160)와, 상기 제2반도체 다이(120)와 서브스트레이트(130)를 전기 적으로 연결하는 적어도 하나의 제2도전성 와이어(170)와, 상기 제1,2반도체 다이(110,120), 상기 제1,2도전성 와이어(160,170)를 인캡슐레이션하는 인캡슐란트(180)와, 상기 서브스트레이트(130)의 리플로우(reflow)된 적어도 하나의 도전성 볼(190)을 포함한다.
상기 제1반도체 다이(110)는 대략 평평하거나 완전히 평평한 제1면(111)과, 상기 제1면(111)의 반대면으로서 대략 평평하거나 완전히 평평한 제2면(112)을 갖는다. 또한, 상기 제2면(112)에는 적어도 하나의 본드 패드(113)가 형성되어 있다. 도면에서는 비록 상기 본드 패드(113)가 제1반도체 다이(110)의 가장 자리에 형성된 것으로 도시되어 있으나, 이는 상기 제1반도체 다이(110)의 중앙에 형성될 수도 있다.
상기 제2반도체 다이(120) 역시 대략 평평하거나 완전히 평평한 제1면(121)과, 상기 제1면(121)의 반대면으로서 대략 평평하거나 완전히 평평한 제2면(122)을 갖는다. 또한, 상기 제2면(122)에는 적어도 하나의 본드 패드(123)가 형성되어 있다. 마찬가지로 도면에서는 비록 상기 본드 패드(123)가 제1반도체 다이(110)의 가장 자리에 형성된 것으로 도시되어 있으나, 이는 상기 제1반도체 다이(110)의 중앙에 형성될 수도 있다. 또한, 도면에서는 상기 제1반도체 다이(110) 및 제2반도체 다이(120)의 좌우폭이 동일한 것으로 도시되어 있으나, 이는 서로 다를 수 있다. 즉, 상기 제1반도체 다이(110)의 좌우폭이 제2반도체 다이(120)의 좌우폭보다 크거나, 또는 상기 제2반도체 다이(120)의 좌우폭이 제1반도체 다이(110)의 좌우폭보다 클 수 있다.
상기 서브스트레이트(130)는 대략 평판 형태로서 상기 제1반도체 다이(110)의 제1면(111) 아래에 위치한다. 이러한 서브스트레이트(130)는 기본적으로 제1반도체 다이(110) 및 제2반도체 다이(120)를 마더보드(mother board)에 전기적으로 연결하는 역할을 한다. 물론, 이러한 서브스트레이트(130)는 하기할 인캡슐란트(180)와 함께 상기 제1반도체 다이(110) 및 제2반도체 다이(120)를 소정 형태로 유지하는 동시에, 외부 환경으로부터 보호하는 역할도 한다. 이러한 서브스트레이트(130)의 좌우폭은 통상 상기 제1반도체 다이(110) 또는 제2반도체 다이(120)의 좌우폭보다 클 수 있으나 이러한 형태로 본 발명을 한정하는 것은 아니다. 또한, 상기 서브스트레이트(130)는 구조적인 측면에서 봤을 때 리드프레임, 경성 인쇄회로기판, 연성 인쇄회로기판 또는 그 등가물중 선택된 어느 하나일 수 있으나, 이러한 구조로 본 발명을 한정하는 것은 아니다. 또한 상기 서브스트레이트(130)는 재료적인 측면에서 봤을 때 은(Ag) 계열, 구리(Cu) 계열, 금(Au) 계열, 니켈(Ni) 계열, 얼로이 42(Alloy 42) 계열, 팔라듐(Pd) 계열, 비스 말레마이드 트리아진(BT) 계열, 폴리이미드(Polyimide) 계열 또는 그 등가 계열중 선택된 어느 한 계열일 수 있으나, 여기서 그 재료를 한정하는 것은 아니다.
상기 제1접착제(140)는 상기 제1반도체 다이(110)를 서브스트레이트(130)에 기계적으로 접착시키는 역할을 하며, 이는 통상의 다이 어태치 매터리얼(die attach material)일 수 있다. 이러한 제1접착제(140)에 의해 상기 제1반도체 다이(110)는 대략 100~120℃의 다이 어태치 온도에서 상기 서브스트레이트(130)에 접착된다. 여기서, 상기 제1반도체 다이(110)의 접착 온도를 대략 120℃ 이상으로 하 게 되면, 하기할 제2접착제(150)가 겔(gel)화 될 수 있기 때문에, 그 접착 온도가 대략 120℃ 이상이 되지 않도록 조절함이 좋다. 물론, 상기 접착 온도를 100℃ 이하로 하게 되어도, 상기 제1반도체 다이(110)가 서브스트레이트(130)에 잘 접착되지 않게 된다. 또한, 상기 제1접착제(140)는 은(Ag) 충진 에폭시일 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다. 물론, 상기 제1접착제(140)는 페이스트(paste) 형태, 프린터블 페이스트(printable paste) 형태, 필름(film) 형태 또는 그 등가 형태중 선택된 어느 하나일 수 있으나, 여기서 그 형태를 한정하는 것은 아니다. 더욱이, 이러한 제1접착제(140)는 하기할 제2접착제(150)와 물리화학적 특성 및 형태 등이 완전히 동일한 것일 수도 있다.
상기 제2접착제(150)는 기본적으로 상기 제1반도체 다이(110) 위에 제2반도체 다이(120)가 안정적으로 스택(stack)되도록 하는 동시에, 제1반도체 다이(110)와 제2반도체 다이(120) 사이에 소정 갭(gap)이 형성되도록 하여 상기 제1도전성 와이어(160)가 제2반도체 다이(120)에 쇼트되지 않도록 하는 역할을 한다. 이러한 제2접착제(150)는 하기하겠지만 와이어 본딩 공정중 와이어 본더가 제1반도체 다이(110)에 형성된 본드 패드(113)를 정확하게 인식할 수 있도록 투명한 재질로 형성됨이 좋다. 여기서 상기 제2접착제(150)는 완전히 투명할 필요는 없으며, 상기 본드 패드(113)를 와이어 본더가 인식할 정도로만 투명해도 좋다. 즉, 상기 제2접착제(150)는 반투명해도 좋다. 또한, 상기 제2접착제(150)는 상기 제1반도체 다이(110)와 제2반도체 다이(120) 사이의 갭(gap)이 종래보다 대폭 작아질 수 있도록 두께가 1~2mil이 되도록 함이 좋다. 상기 제2접착제(150)의 두께가 1mil 보다 작을 경우에는 제1도전성 와이어(160)와 제2반도체 다이(120)가 상호 쇼트될 위험이 있고, 상기 제2접착제(150)의 두께가 2mil 보다 두꺼울 경우에는 불필요하게 제1반도체 다이(110)와 제2반도체 다이(120) 사이의 갭이 커지는 단점이 있다. 더욱이, 상기 제2접착제(150)는 와이어 본딩 온도에서 겔(gel)처럼 되어, 도전성 와이어의 일단이 상기 접착제를 용이하게 관통하여 본드 패드(113)에 접속되도록 함이 좋다. 좀더 구체적으로, 상기 제2접착제(150)는 대략 120~160℃의 온도에서 겔(gel)처럼 되는 것을 이용함이 좋다. 다른 말로, 도 3을 참조하면, 상기 제2접착제(150)는 대략 120~160℃의 온도 범위에서, 점도가 최저치가 되는 것을 이용한다. 즉, 와이어 본딩 온도인 대략 120~180℃의 온도 범위에서 상기 제2접착제(150)가 겔화됨으로써, 와이어 본딩시 와이어가 쉽게 상기 제2접착제(150)를 관통하여 본드 패드(113)에 본딩될 수 있다. 일례로, 이러한 제2접착제(150)는 내쇼날스타치에이블스틱 회사의 Easy StackTM ATB-225-8, Nitto의 EM-310, Sumitomo Bakelite의 IBF-X6101, ACE Industry의 AWD-1과 같은 접착제 필름일 수 있으나, 이러한 종류로 제2접착제(150)를 한정하는 것은 아니다. 또한, 상기 제2접착제(150)는 주로 폴리머(polymer) 계열로 이루어진 것일 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다.
상기 적어도 하나의 제1도전성 와이어(160)는 상기 제1반도체 다이(110)와 서브스트레이트(130)를 상호 전기적으로 연결하는 역할을 한다. 이러한 제1도전성 와이어(160)는 일단이 도 2a에 도시된 바와 같이 제2접착제(150)를 뚫고 제1반도체 다이(110)의 본드 패드(113)에 볼 본딩되고, 도 2b에 도시된 바와 같이 서브스트레이트(130)의 회로패턴(131)에 스티치 본딩될 수 있다. 물론, 제1도전성 와이어(160)의 루프 하이트(loop height)를 더욱 최소화하기 위해, 상기 제1도전성 와이어(160)의 일단은 상기 서브스트레이트(130)에 볼 본딩되고, 타단은 상기 제1반도체 다이(110)의 본드 패드(113)에 제2접착제(150)를 뚫고 스티치 본딩될 수 있다. 이러한 제1도전성 와이어(160)는 골드 와이어, 알루미늄 와이어, 구리 와이어 또는 그 등가물중 선택된 어느 하나일 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.
상기 적어도 하나의 제2도전성 와이어(170)는 상기 제2반도체 다이(120)와 서브스트레이트(130)를 상호 전기적으로 연결하는 역할을 한다. 이러한 제2도전성 와이어(170) 역시 일단이 상기 제2반도체 다이(120)의 본드 패드(123)에 볼 본딩(또는 스티치 본딩)되고, 타단이 상기 서브스트레이트(130)에 스티치 본딩(또는 볼 본딩)될 수 있다.
상기 인캡슐란트(180)는 상기 제1반도체 다이(110), 제2반도체 다이(120), 제1도전성 와이어(160) 및 제2도전성 와이어(170)를 인캡슐레이션함으로써, 소정 형태로 반도체 패키지(100)가 유지되도록 할 뿐만 아니라, 외부의 물리적, 기계적 및 화학적 환경으로부터 상기 구성 요소를 보호하는 역할을 한다. 이러한 인캡슐란트(180)는 에폭시 몰딩 컴파운드, 액상 봉지재 또는 그 등가물중 선택된 어느 하나일 수 있으나, 여기서 그 종류를 한정하는 것은 아니다.
상기 적어도 하나의 도전성 볼(190)은 상기 서브스트레이트(130)의 저면에 리플로우(reflow)됨으로써, 반도체 패키지(100)와 이것이 실장되는 마더보드(mother board) 사이에 전기적 신호 전달이 가능해지도록 한다. 물론, 이러한 도전성 볼(190)은 솔더볼 또는 그 등가물중 선택된 어느 하나가 가능하지만, 여기서 그 재질을 한정하는 것은 아니다.
도 4는 본 발명에 따른 반도체 패키지(100)의 제조 방법을 도시한 순서도이다.
도시된 바와 같이 본 발명에 의한 반도체 패키지(100)의 제조 방법은 다수의 제1반도체 다이가 형성된 웨이퍼의 제1면 및 제2면에 제1접착제 및 제2접착제를 각각 접착하는 접착제 접착 단계(S1)와, 상기 웨이퍼로부터 낱개의 제1반도체 다이를 소잉하는 소잉 단계(S2)와, 서브스트레이트 준비 단계(S3)와, 상기 소잉된 제1반도체 다이를 상기 서브스트레이트에 접착하는 제1반도체 다이 접착 단계(S4)와, 상기 제1반도체 다이와 서브스트레이트를 적어도 하나의 제1도전성 와이어로 본딩하되, 상기 제1도전성 와이어의 일단은 상기 제1접착제를 관통하여 제1반도체 다이에 본딩되도록 하는 제1와이어 본딩 단계(S5)와, 상기 제1반도체 다이 위에 제2반도체 다이를 접착하는 제2반도체 다이 접착 단계(S6)와, 상기 제2반도체 다이와 서브스트레이트를 적어도 하나의 제2도전성 와이어로 본딩하는 제2와이어 본딩 단계(S7)와, 상기 제1반도체 다이, 제1도전성 와이어, 제2반도체 다이 및 제2도전성 와이어를 인캡슐란트로 인캡슐레이션하는 인캡슐레이션 단계(S8) 및 도전성 볼 리플로우 단계(S9)를 포함한다.
이러한 본 발명에 의한 반도체 패키지(100)의 제조 방법을 첨부된 도 5a 내지 도 5h를 참조하여 좀더 자세하게 설명한다.
먼저 도 5a에 도시된 바와 같이, 접착제 접착 단계(S1)에서는, 다수의 제1반도체 다이(110)가 대략 바둑판 형태로 형성된 웨이퍼(w)의 제1면(111) 및 제2면(112)에 제1접착제(140) 및 제2접착제(150)를 각각 접착한다. 물론, 이와 같은 웨이퍼(w)는 마운트 테이프(mt) 위에 마운트되며, 상기 마운트 테이프는 웨이퍼 링(wr)에 접착된다. 여기서, 상기 제1접착제(140) 및 제2접착제(150)는 동일 재질 또는 서로 다른 재질일 수 있다. 또한, 도면에서는 각 제1반도체 다이(110)가 일정 간격으로 소잉된 상태가 도시되어 있다.
더불어, 여기서 상기 제1접착제(140)는 상기 제1반도체 다이(110)의 본드 패드(113)가 외측에서 보일 수 있도록 투명한 재질을 이용함이 좋다. 또한, 상기 제1접착제(140)는 두께가 대략 1~2mil(25.4~50.8㎛)정도로 형성됨으로써, 반도체 다이의 스택 두께가 최소화되도록 함이 좋다. 실제로, 상기 제1접착제(140)는 내쇼날스타치에이블스틱 회사의 Easy StackTM ATB-225-8, Nitto의 EM-310, Sumitomo Bakelite의 IBF-X6101, ACE Industry의 AWD-1과 같은 접착제 필름 또는 그 등가물중 선택된 어느 하나일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
이어서 도 5b에 도시된 바와 같이, 웨이퍼 소잉 단계(S2)에서는, 각 제1반도체 다이(110)가 소잉되어 분리된다. 여기서, 상기 제1반도체 다이(110)는 제1면(111)과 이것의 반대면인 제2면(112)을 갖고, 상기 제1면(111)에는 다수의 본드 패드(113)가 형성되어 있다. 물론, 상기 제1면(111)에는 제1접착제(140)가 상기 제2면(112)에는 제2접착제(150)가 접착되어 있다.
이어서 도 5c에 도시된 바와 같이, 서브스트레이트 준비 단계(S3)에서는, 대략 평판 형태의 서브스트레이트(130)를 준비한다. 이러한 서브스트레이트(130)는 반도체 패키지(100)의 분야에서 이용되는 모든 종류의 서브스트레이트(130)가 가능하다. 일례로, 상기 서브스트레이트(130)는 구조적인 측면에서 봤을 때 리드프레임, 경성 인쇄회로기판, 연성 인쇄회로기판 또는 그 등가물중 선택된 어느 하나일 수 있으나, 이러한 구조로 본 발명을 한정하는 것은 아니다. 또한 상기 서브스트레이트(130)는 재료적인 측면에서 봤을 때 은(Ag) 계열, 구리(Cu) 계열, 금(Au) 계열, 니켈(Ni) 계열, 얼로이 42(Alloy 42) 계열, 팔라듐(Pd) 계열, 비스 말레마이드 트리아진(BT) 계열, 폴리이미드(Polyimide) 계열 또는 그 등가 계열중 선택된 어느 한 계열일 수 있으나, 여기서 그 재료를 한정하는 것은 아니다.
이어서 도 5d에 도시된 바와 같이, 제1반도체 다이 접착 단계(S4)에서는, 상기 제1반도체 다이(110)를 제1접착제(140)를 이용하여 상기 서브스트레이트(130)에 접착시킨다. 여기서, 상기 제1반도체 다이(110)의 접착 온도는 대략 100~120℃ 정도가 되도록 함이 바람직하다. 상기 접착 온도가 대략 100℃ 이하가 되면, 제1반도체 다이(110)가 서브스트레이트(130)에 잘 접착되지 않고, 상기 접착 온도가 대략 120℃ 이상이 되면, 상기 제2접착제(150)가 미리 겔화될 수 있어 차후 와이어 본딩이 제대로 수행되지 않을 염려가 있다.
이어서, 도 5e에 도시된 바와 같이, 제1도전성 와이어 본딩 단계(S5)에서는, 상기 제1반도체 다이(110)에 형성된 본드 패드(113)와 서브스트레이트(130)를 적어도 하나의 제1도전성 와이어(160)를 이용하여 상호 본딩한다. 여기서, 상기 와이어 본딩은 120~180℃의 온도에서 수행됨이 바람직하다. 왜냐하면, 상기 제2접착층은 점도가 상기 120~160℃에서 가장 최소화되기 때문이다. 달리 말하면, 상기 제1도전성 와이어(160)는 120~180℃의 온도에서 와이어 본딩이 수행되어야 상기 제2접착제(150)를 뚫을 수 있으며, 온도가 120℃ 이하이거나 또는 180℃ 이상에서는 상기 제1도전성 와이어(160)가 상기 제2접착제(150)를 뚫을 수 없다. 여기서, 상기 제1도전성 와이어(160)의 일단은 제1반도체 다이(110)의 본드 패드(113)에 볼 본딩(또는 스티치 본딩)되고, 타단은 상기 서브스트레이트(130)에 스티치 본딩(또는 볼 본딩)될 수 있다. 더욱이, 상기 제1도전성 와이어(160)는 와이어 본더에 의해 대략 60~140Khz의 주파수로 제1반도체 다이(110)의 본드 패드(113)에 접속됨이 좋다. 상기 와이어 본더의 본딩 주파수가 60Khz 이하일 경우에는 본딩 에너지가 너무 작아 적절한 본딩이 이루어지지 않고, 상기 본딩 주파수가 140Khz 이상일 경우에는 본딩 에너지가 너무 커서 과본딩될 염려가 있다.
이어서, 도 5f에 도시된 바와 같이, 제2반도체 다이 스택 단계(S6)에서는, 상기 제1반도체 다이(110) 위에 제2반도체 다이(120)를 접착한다. 이러한 제2반도체 다이(120)는 상기 제1반도체 다이(110)와 같이 평평한 제1면(121)과 평평한 제2면(122)을 갖고, 또한 제2면(122)에는 적어도 하나의 본드 패드(123)가 형성되어 있다. 더불어, 상기 제2반도체 다이(120)는 제1면(121)에 별도의 접착제(또는 보호 필름)가 접착되거나 또는 접착되지 않은 채 상기 제1반도체 다이(110) 위에 접착될 수 있다. 여기서, 상기 제2접착제(150)의 두께는 1~2mil(25.4~50.8㎛) 이기 때문에, 상기 제1반도체 다이(110)와 제2반도체 다이(120) 사이의 갭(gap) 역시 1~2mil (25.4~50.8㎛)정도가 된다.
계속해서, 도 5f에 도시된 바와 같이, 제2와이어 본딩 단계(S7)에서는, 상기 제2반도체 다이(120)의 본드 패드(123)와 서브스트레이트(130)를 제2도전성 와이어(170)를 이용하여 상호 전기적으로 본딩한다.
계속해서, 도 5g에 도시된 바와 같이, 인캡슐레이션 단계(S8)에서는, 상기 서브스트레이트(130) 위의 제1반도체 다이(110), 제2반도체 다이(120), 제1도전성 와이어(160), 제2도전성 와이어(170)가 인캡슐란트(180)로 인캡슐레이션될 수 있다. 이러한 인캡슐란트(180)는 통상의 몰드에서 트랜스퍼 몰딩(몰딩 온도:200~500℃)되는 에폭시 몰딩 컴파운드, 통상의 디스펜서로 디스펜싱(디스펜싱 온도: 상온)되는 액상 봉지재 또는 그 등가물중 선택된 어느 하나일 수 있으나, 여기서 그 종류를 한정하는 것은 아니다.
마지막으로, 도 5h에 도시된 바와 같이, 도전성 볼 리플로우(S9)에서는, 상기 서브스트레이트(130)의 하면에 적어도 하나의 도전성 볼(190)을 리플로우함으로써, 하나의 반도체 패키지(100)가 완성되도록 한다. 이러한 도전성 볼(190)은 차후 마더보드에 전기적으로 접속되는 부분이다. 일례로 이러한 도전성 볼(190)은 먼저 서브스트레이트(130)를 뒤집어 놓은 후 도전성 볼(190)을 리플로우할 영역에 플럭스(flux)를 돗팅(dotting)한다. 이어서, 상기 플럭스 위에 도전성 볼(190)을 임시로 부착한다. 이어서, 이러한 서브스트레이트(130)를 대략 160~250℃의 온도를 갖는 노(furnace)에 집어넣음으로써 상기 플럭스는 휘발되어 제거되고 상기 도전성 볼(190)만이 서브스트레이트(130)에 전기적 및 기계적으로 접속되도록 한다. 이후 마지막으로 상기 서브스트레이트(130)를 노에서 꺼내어 냉각한다. 물론, 이러한 리플로우 온도는 상기 제2접착제(150)의 겔화 온도보다 높기 때문에, 상기 제2접착제(150)가 다시 겔화되지는 않는다.
상술한 바와 같이, 본 발명에 따른 반도체 패키지 및 그 제조 방법은 제1반도체 다이와 제2반도체 다이 사이의 갭(gap)을 대략 1~2mil(25.4~50.8㎛) 정도로 감소시킬 수 있어, 전체적인 스택 반도체 패키지의 두께를 상당히 줄일 수 있는 효과가 있다.
또한, 본 발명은 제1반도체 다이 위에 미리 형성된 접착제(또는 제1접착제)가 소정 온도 범위(예를 들면, 와이어 본딩 온도인 120~160℃)에서 점도가 충분히 낮아짐으로써, 도전성 와이어가 상기 접착제를 뚫고 본드 패드에 용이하게 본딩될 수 있는 효과가 있다. 따라서, 본 발명은 반도체 패키지의 작업성이 좋아진다. 즉, 종래와 같이 대략 3mil(76.2㎛) 이상의 스페이서를 접착하고, 또한 보호 필름 등을 부착하는 작업 공정이 생략될 수 있다.
더욱이, 본 발명은 상기 접착제가 상기 와이어 본딩 온도 범위를 벗어난 경우, 점도가 충분히 높아짐으로써 반도체 패키지의 딜라미네이션(delamination)과 같은 불량이 발생하지 않게 된다.
이상에서 설명한 것은 본 발명에 따른 반도체 패키지 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (20)

  1. 평평한 제1면과, 상기 제1면의 반대면으로서 평평한 제2면을 갖고, 상기 제2면에는 적어도 하나의 본드 패드가 형성된 제1반도체 다이와,
    상기 제1반도체 다이가 접착되는 서브스트레이트와,
    상기 제1반도체 다이의 제2면에 형성된 접착제와,
    일단이 상기 접착제를 관통하여 상기 본드 패드에 접속되고, 타단은 상기 서브스트레이트에 접속된 적어도 하나의 제1도전성 와이어와,
    상기 제1반도체 다이, 서브스트레이트, 접착제 및 제1도전성 와이어를 인캡슐레이션하는 인캡슐란트를 포함하고,
    상기 접착제는 25.4~50.8㎛의 두께로 형성된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 접착제는 상기 제1반도체 다이의 본드패드가 외측으로 보일 수 있도록 투명하게 형성된 것을 특징으로 하는 반도체 패키지.
  3. 삭제
  4. 제 1 항에 있어서, 상기 제1반도체 다이는 100~120℃의 온도에서 접착제에 의해 상기 서브스트레이트에 접착된 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 접착제는 와이어 본딩 온도에서 겔(gel)처럼 되어, 도전성 와이어의 일단이 상기 접착제를 관통하여 본드 패드에 접속되도록 함을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서, 상기 접착제는 120~160℃의 온도에서 겔(gel)처럼 되어, 도전성 와이어의 일단이 상기 접착제를 관통하여 본드 패드에 접속되도록 함을 특징으로 하는 반도체 패키지.
  7. 삭제
  8. 제 1 항에 있어서, 상기 도전성 와이어는 일단이 서브스트레이트에 볼 본딩되고, 타단이 상기 접착제를 관통하여 본드 패드에 스티치 본딩된 것을 특징으로 하는 반도체 패키지.
  9. 제 1 항에 있어서, 상기 접착제 위에는
    평평한 제1면과, 상기 제1면의 반대면으로서 평평한 제2면을 갖고, 상기 제2 면에는 적어도 하나의 본드 패드가 형성된 제2반도체 다이가 더 접착된 것을 특징으로 하는 반도체 패키지.
  10. 제 9 항에 있어서, 상기 제2반도체 다이의 본드 패드와 서브스트레이트는 적어도 하나의 제2도전성 와이어에 의해 상호 전기적으로 접속된 것을 특징으로 하는 반도체 패키지.
  11. 제 10 항에 있어서, 상기 제2반도체 다이 및 제2도전성 와이어는 인캡슐란트로 인캡슐레이션된 것을 특징으로 하는 반도체 패키지.
  12. 다수의 제1반도체 다이가 형성된 웨이퍼의 제1면 및 제2면에 제1접착제 및 제2접착제를 각각 접착하는 접착제 접착 단계와,
    상기 웨이퍼로부터 낱개의 제1반도체 다이를 소잉하는 소잉 단계와,
    상기 소잉된 제1반도체 다이를 서브스트레이트에 접착하는 제1반도체 다이 접착 단계와,
    상기 제1반도체 다이와 서브스트레이트를 적어도 하나의 제1도전성 와이어로 본딩하되, 상기 제1도전성 와이어의 일단은 상기 제1접착제를 관통하여 제1반도체 다이에 본딩되도록 하는 제1와이어 본딩 단계와,
    상기 제1반도체 다이 위에 제2반도체 다이를 접착하는 제2반도체 다이 접착 단계와,
    상기 제2반도체 다이와 서브스트레이트를 적어도 하나의 제2도전성 와이어로 본딩하는 제2와이어 본딩 단계와,
    상기 제1반도체 다이, 제1도전성 와이어, 제2반도체 다이 및 제2도전성 와이어를 인캡슐란트로 인캡슐레이션하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지의 제조 방법.
  13. 제 12 항에 있어서, 상기 접착제 접착 단계에서 사용된 제1접착제는 상기 제1반도체 다이의 본드패드가 외측으로 보일 수 있도록 투명하게 형성된 것을 특징으로 하는 반도체 패키지의 제조 방법.
  14. 제 12 항에 있어서, 상기 접착제 접착 단계에서 사용된 제1접착제는 두께가 25.4~50.8㎛로 형성됨을 특징으로 하는 반도체 패키지의 제조 방법.
  15. 삭제
  16. 제 12 항에 있어서, 상기 제1반도체 다이 접착 단계에서 상기 제1반도체 다 이는 100~120℃의 온도에서 상기 서브스트레이트에 접착됨을 특징으로 하는 반도체 패키지의 제조 방법.
  17. 제 12 항에 있어서, 상기 제1와이어 본딩 단계에서, 상기 제1접착제는 와이어 본딩 온도에서 겔(gel)처럼 되어, 도전성 와이어의 일단이 상기 접착제를 관통하여 본드 패드에 접속되도록 함을 특징으로 하는 반도체 패키지의 제조 방법.
  18. 제 12 항에 있어서, 상기 제1와이어 본딩 단계에서 상기 제1접착제는 120~160℃의 온도에서 겔(gel)처럼 되어, 도전성 와이어의 일단이 상기 접착제를 관통하여 본드 패드에 접속되도록 함을 특징으로 하는 반도체 패키지의 제조 방법.
  19. 제 12 항에 있어서, 상기 제1와이어 본딩 단계는 상기 제1도전성 와이어의 일단이 서브스트레이트에 볼 본딩되고, 타단이 상기 접착제를 관통하여 본드 패드에 스티치 본딩됨을 특징으로 하는 반도체 패키지의 제조 방법.
  20. 제 12 항에 있어서, 상기 제1와이어 본딩 단계는 상기 제1도전성 와이어가 60~140Khz의 주파수로 제1반도체 다이의 본드 패드에 접속됨을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020060049562A 2006-06-01 2006-06-01 반도체 패키지 및 그 제조 방법 KR100840869B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060049562A KR100840869B1 (ko) 2006-06-01 2006-06-01 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060049562A KR100840869B1 (ko) 2006-06-01 2006-06-01 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070115322A KR20070115322A (ko) 2007-12-06
KR100840869B1 true KR100840869B1 (ko) 2008-06-23

Family

ID=39141800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049562A KR100840869B1 (ko) 2006-06-01 2006-06-01 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100840869B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101494371B1 (ko) * 2013-10-22 2015-02-23 앰코 테크놀로지 코리아 주식회사 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059711A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 적층패키지의 제조방법
KR20060005721A (ko) * 2004-07-14 2006-01-18 (주) 윈팩 멀티 칩 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059711A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 적층패키지의 제조방법
KR20060005721A (ko) * 2004-07-14 2006-01-18 (주) 윈팩 멀티 칩 패키지

Also Published As

Publication number Publication date
KR20070115322A (ko) 2007-12-06

Similar Documents

Publication Publication Date Title
US7282392B2 (en) Method of fabricating a stacked die in die BGA package
JP4998268B2 (ja) 半導体装置及びその製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US8815645B2 (en) Multi-chip stacking method to reduce voids between stacked chips
CN107808880B (zh) 半导体装置的制造方法
US6423580B2 (en) Method for manufacturing a dual chip package
US7696618B2 (en) POP (package-on-package) semiconductor device
KR101474189B1 (ko) 집적회로 패키지
KR100840869B1 (ko) 반도체 패키지 및 그 제조 방법
KR101432486B1 (ko) 집적회로 패키지 제조방법
CN115985783B (zh) 一种mosfet芯片的封装结构和工艺
US7638880B2 (en) Chip package
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
JP4473668B2 (ja) 半導体装置およびその製造方法
KR20010066269A (ko) 반도체 패키지 및 그 제조방법
KR20080058013A (ko) 멀티칩 패키지 및 그 제조방법
KR20000040323A (ko) 반도체패키지 및 그 제조 방법
KR20090043946A (ko) 플립 칩 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130613

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160609

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170608

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190611

Year of fee payment: 12