JP2001093926A - 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ - Google Patents

半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ

Info

Publication number
JP2001093926A
JP2001093926A JP2000212613A JP2000212613A JP2001093926A JP 2001093926 A JP2001093926 A JP 2001093926A JP 2000212613 A JP2000212613 A JP 2000212613A JP 2000212613 A JP2000212613 A JP 2000212613A JP 2001093926 A JP2001093926 A JP 2001093926A
Authority
JP
Japan
Prior art keywords
thermoplastic resin
semiconductor element
semiconductor
manufacturing
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000212613A
Other languages
English (en)
Other versions
JP2001093926A5 (ja
JP4179736B2 (ja
Inventor
Norito Tsukahara
法人 塚原
Naoshi Akiguchi
尚士 秋口
Hideki Miyagawa
秀規 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000212613A priority Critical patent/JP4179736B2/ja
Publication of JP2001093926A publication Critical patent/JP2001093926A/ja
Publication of JP2001093926A5 publication Critical patent/JP2001093926A5/ja
Application granted granted Critical
Publication of JP4179736B2 publication Critical patent/JP4179736B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 高品質、高生産性で薄型の半導体素子パッケ
ージの製造方法及びそれを用いた電子部品モジュールの
製造方法、非接触ＩＣカードの製造方法、及び、上記製
造方法により製造された半導体素子パッケージを提供す
る。 【解決手段】 半導体素子３の素子電極５上にバンプ
４，４Ａを形成し、熱可塑性樹脂シート７ａと半導体素
子を位置合わせし、シートと半導体素子を熱プレスして
シートを溶融して半導体素子のバンプの端面９以外の部
分を覆う熱可塑性樹脂部７を形成し、熱プレス後の熱可
塑性樹脂部をカットする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を高密
度・薄型、高生産性、高信頼性で実装することを可能に
する半導体素子パッケージの製造方法及びそれを用いた
電子部品モジュールの製造方法、非接触ＩＣカードの製
造方法、及び、半導体素子パッケージ製造方法により製
造された半導体素子パッケージ、及び、半導体素子パッ
ケージや電子部品モジュールなどの半導体素子実装済部
品の製造方法、上記半導体素子実装済部品の製造方法を
利用した半導体素子実装済完成品の製造方法、上記半導
体素子実装済完成品の製造方法により製造された半導体
素子実装済完成品に関するものである。
【０００２】
【従来の技術】従来の上記半導体素子パッケージについ
て、図１８〜図２１を参照しながら説明する。
【０００３】図２０及び図２１は、製造方法を工程ごと
に図示したものである。図１９に工程図を示す。
【０００４】まず、図１９のステップＳ１０１におい
て、ウェハーのダイシングが行われたのち、ステップＳ
１０２において、図２０（Ａ）に示すように、半導体素
子１０３の各素子電極１０５上にワイヤボンディング法
によりバンプ１０４を形成する。１０６は半導体素子１
０３のアクティブ面を保護するパッシベーション膜であ
る。
【０００５】次に、ステップＳ１０３において、図２０
（Ｂ）に示すように、バンプ１０４上に導電性接着剤１
１６を転写法により形成する。導電性接着剤１１６は主
として、Ａｇ、Ｃｕ等の粒子をフィラーとしたエポキシ
系の接着剤が用いられる。
【０００６】次に、ステップＳ１０４において、図２０
（Ｃ）に示すように、セラミック、ガラスエポキシ等で
形成された回路基板１１５の各電極１１７と半導体素子
１０３の各バンプ１０４が電気的に接続するように搭載
し、ステップＳ１０５において導電性接着剤１１６を熱
硬化する。導電性接着剤１１６の標準的な硬化条件は、
１４０℃、２０分である。
【０００７】次に、ステップＳ１０６において、図２０
（Ｄ）に示すように、半導体素子１０３と回路基板１１
５の隙間にディスペンサー１２２により信頼性を確保す
る為の封止剤１２１を充填し、ステップＳ１０７におい
て熱硬化させる。熱硬化の平均的な条件は、１４０℃で
４時間である。
【０００８】次に、ステップＳ１０８において、図２１
に示すように、回路基板１１５の半導体素子１０３の搭
載面と反対側に形成された電極１１８上にクリーム半田
１２０を印刷した後、ステップＳ１０９においてＡｕ、
Ｃｕ、Ａｇ等の金属粒子１１９をマウントし、ステップ
Ｓ１１０においてリフロー炉に通して、図１８に示す半
導体素子パッケージを得る。
【０００９】以上、ステップＳ１０１からステップＳ１
１０までの工程を経て、図１８の半導体素子パッケージ
が完成する。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子パッケージの製造方法及び構造では、工
程数が多く、また導電性接着剤１１６及び封止剤１２１
の硬化に時間を要する為、生産性が悪いという問題があ
った。また、回路基板１１５は厚み約０．５ｍｍあり、
半導体素子１０３の厚みと合わせると半導体素子パッケ
ージ厚みが約１ｍｍとなり、パッケージの薄型性に難が
あり、例えば、非接触ＩＣカードのように厚み０．７６
ｍｍ以下に規制されている商品には適用できないという
問題があった。
【００１１】従って、本発明の目的は、上記問題を解決
することにあって、高品質、高生産性で薄型の半導体素
子パッケージの製造方法及びそれを用いた電子部品モジ
ュールの製造方法、非接触ＩＣカードの製造方法、及
び、半導体素子パッケージ製造方法により製造された半
導体素子パッケージ、及び、半導体素子パッケージや電
子部品モジュールなどの半導体素子実装済部品の製造方
法、上記半導体素子実装済部品の製造方法を利用した半
導体素子実装済完成品の製造方法、上記半導体素子実装
済完成品の製造方法により製造された半導体素子実装済
完成品を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下のように構成する。
【００１３】本発明の第１態様によれば、半導体素子の
素子電極上にワイヤボンディング法を用いてバンプを形
成する工程と、熱可塑性樹脂シートと上記半導体素子を
位置合わせする工程と、上記熱可塑性樹脂シートと上記
半導体素子を熱プレスして上記熱可塑性樹脂シートを溶
融して上記半導体素子の上記バンプの端面以外の部分を
覆う熱可塑性樹脂部を形成する工程と、熱プレス後の上
記熱可塑性樹脂部をカットする工程とを備えることを特
徴とする半導体素子パッケージ製造方法を提供する。
【００１４】本発明の第２態様によれば、半導体ウェー
ハをダイシングして得られた個片の半導体素子の素子電
極上にワイヤボンディング法を用いてバンプを形成する
工程と、熱可塑性樹脂シート上に一個若しくは複数個の
上記個片半導体素子を位置合わせする工程と、上記熱可
塑性樹脂シートと上記個片半導体素子を熱プレスして上
記熱可塑性樹脂シートを溶融して上記個片半導体素子の
上記バンプの端面以外の部分を覆う熱可塑性樹脂部を形
成する工程と、熱プレス後の上記熱可塑性樹脂部をカッ
トする工程とを備えることを特徴とする半導体素子パッ
ケージ製造方法を提供する。
【００１５】本発明の第３態様によれば、半導体ウェー
ハの半導体素子電極上にワイヤボンディング法を用いて
バンプを形成する工程と、上記バンプが形成された上記
半導体ウェーハをダイシングし、個片の半導体素子に分
割する工程と、熱可塑性樹脂シート上に一個若しくは複
数個の上記個片半導体素子を位置合わせする工程と、上
記熱可塑性樹脂シートと上記個片半導体素子を熱プレス
して上記熱可塑性樹脂シートを溶融して上記個片半導体
素子の上記バンプの端面以外の部分を覆う熱可塑性樹脂
部を形成する工程と、熱プレス後の上記熱可塑性樹脂部
をカットする工程とを備えることを特徴とする半導体素
子パッケージ製造方法を提供する。
【００１６】本発明の第４態様によれば、半導体ウェー
ハの半導体素子電極上にワイヤボンディング法を用いて
バンプを形成する工程と、上記半導体ウェーハに熱可塑
性樹脂シートを位置合わせする工程と、上記半導体ウェ
ーハと上記熱可塑性樹脂シートを熱プレスして上記熱可
塑性樹脂シートを溶融して上記半導体ウェーハの上記バ
ンプの端面以外の部分を覆う熱可塑性樹脂部を形成する
工程と、熱プレスされた上記半導体ウェーハ及び上記熱
可塑性樹脂部をダイシングする工程とを備えることを特
徴とする半導体素子パッケージ製造方法を提供する。
【００１７】本発明の第５態様によれば、第１態様又は
第２態様又は第３態様に記載の半導体素子パッケージ製
造方法により製造された半導体素子パッケージのバンプ
の露出した端面側の熱可塑性樹脂部に導電性ペーストを
用いて回路パターンを印刷する工程と、上記回路パター
ンの所定位置に金属粒子を配置し、上記導電性ペースト
を硬化する工程と、導電性ペースト硬化後の上記半導体
素子パッケージを熱可塑性樹脂シート上に位置合わせ
し、熱プレスして上記熱可塑性樹脂シートを溶融して上
記半導体素子パッケージの上記金属粒子の端面以外の部
分を覆う熱可塑性樹脂部を形成する工程と、熱プレス後
の上記熱可塑性樹脂部をカットする工程とを備えること
を特徴とする半導体素子パッケージ製造方法を提供す
る。
【００１８】本発明の第６態様によれば、第５態様に記
載の半導体素子パッケージ製造方法により製造された半
導体素子パッケージの電極面側に導電性ペーストを用い
て回路パターンを印刷する工程と、上記回路パターンの
所定位置に金属粒子を配置し、上記導電性ペーストを硬
化する工程と、導電性ペースト硬化後の上記半導体素子
パッケージを熱可塑性樹脂シート上に位置合わせし、熱
プレスして上記熱可塑性樹脂シートを溶融して上記半導
体素子パッケージの上記金属粒子の端面以外の部分を覆
う熱可塑性樹脂部を形成する工程と、熱プレス後の上記
熱可塑性樹脂部をカットする工程とを所定回数行い、パ
ッケージを多層化することを特徴とする半導体素子パッ
ケージ製造方法を提供する。
【００１９】本発明の第７態様によれば、第４態様に記
載の半導体素子パッケージ製造方法において、熱プレス
された上記半導体ウェーハ及び上記熱可塑性樹脂部をダ
イシングする前の上記半導体ウェーハの電極面側に導電
性ペーストを用いて回路パターンを印刷する工程と、上
記回路パターンの所定位置に金属粒子を配置し、上記導
電性ペーストを硬化する工程と、導電性ペースト硬化後
の上記半導体ウェーハを熱可塑性樹脂シートに位置合わ
せし、熱プレスして上記熱可塑性樹脂シートを溶融して
上記半導体ウェーハの上記金属粒子の端面以外の部分を
覆う熱可塑性樹脂部を形成する工程と、上記金属粒子を
有しかつ熱プレスされた上記半導体ウェーハをダイシン
グする工程とを備える半導体素子パッケージ製造方法を
提供する。
【００２０】本発明の第８態様によれば、第４態様に記
載の半導体素子パッケージ製造方法において、熱プレス
された上記半導体ウェーハ及び上記熱可塑性樹脂部をダ
イシングする前の上記半導体ウェーハの電極面側に導電
性ペーストを用いて回路パターンを印刷する工程と、上
記回路パターンの所定位置に金属粒子を配置し、上記導
電性ペーストを硬化する工程と、導電性ペースト硬化後
の上記半導体ウェーハを熱可塑性樹脂シートに位置合わ
せし、熱プレスして上記熱可塑性樹脂シートを溶融して
上記半導体ウェーハの上記金属粒子の端面以外の部分を
覆う熱可塑性樹脂部を形成する工程とを所定回数繰り返
して多層化した後、上記金属粒子を有しかつ熱プレスさ
れた上記半導体ウェーハをダイシングする工程を備える
半導体素子パッケージ製造方法を提供する。
【００２１】本発明の第９態様によれば、第１熱可塑性
樹脂シート上に導電性ペーストを用いて回路パターンを
印刷する工程と、上記第１熱可塑性樹脂シートの上記回
路パターンの所定位置に第１態様から第８態様のいずれ
かに記載の上記半導体素子パッケージ製造方法により製
造された半導体素子パッケージ及び電子部品を搭載する
工程と、上記半導体素子パッケージ及び上記電子部品が
搭載された上記第１熱可塑性樹脂シートに第２熱可塑性
樹脂シートを位置合わせし、熱プレスして上記第２熱可
塑性樹脂シートを溶融して上記半導体パッケージ及び上
記電子部品を覆う熱可塑性樹脂部を形成する工程とを備
えることを特徴とする電子部品モジュール製造方法を提
供する。
【００２２】本発明の第１０態様によれば、ＩＣチップ
と外部と送受信を行う為のアンテナコイルとを有する非
接触ＩＣカードであって、熱可塑性樹脂基材に導電性ペ
ーストにて、上記ＩＣチップのＩＣ電極部と電気的に接
続可能な回路パターン、若しくは、上記アンテナコイル
を構成するコイルパターンを含む上記ＩＣ電極部と電気
的に接続する回路パターンを印刷する工程と、上記ＩＣ
チップを有しかつ第１態様から第８態様のいずれかに記
載の上記半導体素子パッケージ製造方法により製造され
た半導体素子パッケージの上記ＩＣチップの上記ＩＣ電
極部が上記回路パターンと接続するように、上記回路パ
ターンの上に上記半導体素子パッケージを配置する工程
と、上記導電性ペーストを硬化させる工程と、上記導電
性ペースト硬化後の上記熱可塑性樹脂基材の上記半導体
素子パッケージ搭載面側に熱可塑性樹脂シートを位置合
わせし、熱プレスして上記熱可塑性樹脂シートを溶融し
て上記半導体素子パッケージを覆う熱可塑性樹脂部を形
成する工程と、熱プレス後の上記熱可塑性樹脂部をカッ
トし、カード化する工程とを備えることを特徴とする非
接触ＩＣカードの製造方法を提供する。
【００２３】本発明の第１１態様によれば、第１態様か
ら第８態様のいずれかに記載の半導体素子パッケージ製
造方法により製造される半導体素子パッケージを提供す
る。
【００２４】本発明の第１２態様によれば、半導体素子
のバンプに接触して上記半導体素子と電気的に接続され
導電性ペーストにて形成される回路パターンを基材のパ
ターン形成面上に形成して当該回路パターンへの上記半
導体素子の実装を行なう半導体素子実装済部品の製造方
法において、上記基材に上記半導体素子を挿入するとと
もに、上記パターン形成面に上記半導体素子の上記バン
プを露出させた状態で近接させ、上記パターン形成面に
露出した上記バンプに対して、上記回路パターンと上記
バンプとの接触面積を増加させる接触面積増加部を形成
することを備える半導体素子実装済部品の製造方法を提
供する。
【００２５】本発明の第１３態様によれば、上記接触面
積増加時に、上記バンプ又は上記バンプ近傍の上記パタ
ーン形成面に接触して増加部形成部材により上記接触面
積増加部を形成し、上記増加部形成部材を上記バンプ又
は上記バンプ近傍の上記パターン形成面に押圧する第１
２の態様に記載の半導体素子実装済部品の製造方法を提
供する。
【００２６】本発明の第１４態様によれば、上記増加部
形成部材は円筒形状であるとき、上記増加部形成部材で
押圧する押圧動作にて上記バンプを成形して上記バンプ
に上記接触面積増加部としての突部を形成する、第１３
の態様に記載の半導体素子実装済部品の製造方法を提供
する。
【００２７】本発明の第１５態様によれば、上記増加部
形成部材が先端に凹凸部を有するとき、上記増加部形成
部材で押圧する押圧動作にて上記バンプを成形して上記
バンプに上記接触面積増加部としての凹凸部を形成す
る、請求項１３記載の半導体素子実装済部品の製造方法
を提供する。
【００２８】本発明の第１６態様によれば、上記増加部
形成部材が円筒形状であるとき、上記増加部形成部材で
押圧する押圧動作にて上記バンプ近傍の上記パターン形
成面を押圧して上記バンプ近傍に接触面積増加用溝を形
成して上記バンプを上記基材から露出させる、第１３の
態様に記載の半導体素子実装済部品の製造方法を提供す
る。
【００２９】本発明の第１７態様によれば、請求項１２
から１６のいずれか１つの態様に記載の半導体素子実装
済部品の製造方法により製造された半導体素子実装済部
品を封止する半導体素子実装済完成品の製造方法を提供
する。
【００３０】本発明の第１８態様によれば、第１２から
１６のいずれか１つの態様に記載の半導体素子実装済部
品の製造方法にて製造された半導体素子実装済部品を備
える半導体素子実装済完成品を提供する。
【００３１】本発明の第１９態様によれば、第１７の態
様に記載の半導体素子実装済完成品の製造方法にて製造
される半導体素子実装済完成品を提供する。
【００３２】本発明の第２０態様によれば、上記半導体
素子実装済完成品は非接触ＩＣカードである、第１８又
は１９の態様に記載の半導体素子実装済完成品を提供す
る。
【００３３】
【発明の実施の形態】以下、添付図面を参照して本発明
のいくつかの実施形態について説明し、本発明の理解に
供する。なお、以下の実施形態は本発明を具現化した一
例であって、本発明の技術範囲を限定するものではな
い。
【００３４】（第１実施形態及び第２実施形態）図１
（Ａ），（Ｂ）は、それぞれ、本発明の第１実施形態及
び第２実施形態にかかる半導体素子パッケージの概略構
成を示す一部断面図である。
【００３５】図１の（Ａ）に示すように第１実施形態に
かかる半導体素子パッケージは、各素子電極５上にワイ
ヤボンディング法によりバンプ４が形成された半導体素
子３と、半導体素子３の周囲を覆う熱可塑性樹脂部７と
で構成されている。各バンプ４の端面９は図１（Ａ）に
示すように熱可塑性樹脂部７の表面に露出しており、外
部と電気的接続が取れる構造になっている。図１の
（Ａ）における６は半導体素子３のアクティブ面を保護
するパッシベーション膜である。
【００３６】図１の（Ａ）において半導体素子３の側部
の端面は丸印で囲まれたに示すように熱可塑性樹脂部
７で覆われた構造になっているが、図１の（Ｂ）の丸印
で囲まれたに示すように半導体素子３の側部の端面が
露出した構造でも良い。
【００３７】その違いは、以下に後述する半導体素子パ
ッケージの製造方法の違いに起因する。
【００３８】（第１実施形態）図２は本発明の第１実施
形態にかかる半導体素子パッケージの製造方法を示す工
程図である。図３（Ａ）〜（Ｅ）は図２の上記第１実施
形態にかかる半導体素子パッケージの製造方法を説明す
るための一部断面図である。図４（Ａ），（Ｂ）は、図
３（Ｅ）に続く、図２の上記第１実施形態にかかる半導
体素子パッケージの製造方法を説明するための一部断面
図である。図５（Ａ）〜（Ｃ）は上記第１実施形態にか
かる半導体素子電極上のバンプ形状の外観を説明するた
めの一部断面図である。
【００３９】図３（Ａ）において、１は半導体ウェーハ
であり、２はダイシングソーを示す。図２のステップＳ
１において、半導体ウェーハ１はダイシングされ、個片
の半導体素子３に分割される。
【００４０】次に、ステップＳ２において、図３（Ｂ）
に示すように、個片に分割された半導体素子３の各素子
電極５上にＡｕやＣｕ、半田等で形成された金属ワイヤ
を用いたワイヤボンディング法により、バンプ４を形成
する。
【００４１】次に、ステップＳ３において、図３（Ｃ）
に示すように、バンプ４が形成された半導体素子３をポ
リエチレンテレフタレート、塩化ビニル、ポリカーボネ
ート、若しくはアクリロニトリルブタジエンスチレン等
の熱可塑性樹脂で形成されたシート７ａ上に一個若しく
は複数個マウントする。熱可塑性樹脂シート７ａの厚み
は、基本的に半導体素子３の厚みとバンプ４の高さを合
わせた厚み以下にすることが望ましい。例えば、半導体
素子３の厚みが０．１８ｍｍ、バンプ４の高さが０．０
４ｍｍの場合、熱可塑性樹脂シート７ａは厚み０．２ｍ
ｍのものを用いる。
【００４２】次に、ステップＳ４において、図３（Ｄ）
に示すように、熱プレス板８Ａに対向する熱プレス板８
Ｂに熱可塑性樹脂シート７ａが載置して、半導体素子３
がマウントされた熱可塑性樹脂シート７ａを熱プレス板
８Ａ、８Ｂの間に挟み、熱プレス板８Ａを熱プレス板８
Ｂに対して相対的に押圧させることにより、熱プレスを
実施して熱可塑性樹脂シート７ａを溶融させて半導体素
子３の上面以外の面を覆うともに、半導体素子３の各バ
ンプ４の側面も覆いかつその端面９のみが露出するよう
にする。溶融後の熱可塑性樹脂シート７ａは冷却されて
熱可塑性樹脂部７を構成する。熱プレスの条件は、例え
ばポリエチレンテレフタレートを熱可塑性樹脂シート７
ａに用いた場合、圧力３０ｋｇ／ｃｍ2（約３０×１０5
Ｐａ）、温度１２０℃、プレス時間１分である。尚、温
度、圧力は熱可塑性樹脂シート７ａの材質により、異な
る。図３（Ｅ）は熱プレス後の状態を示した断面図であ
る。
【００４３】次に、ステップＳ５において、熱可塑性樹
脂部７を図４（Ａ）に示す所定の位置Ａでカットする。
半導体素子３の側部の端面からカット位置Ａまでの距離
は特に指定しない。
【００４４】以上の工程を経て、ステップＳ７におい
て、図４（Ｂ）に示すように、第１実施形態における半
導体素子パッケージが完成する。これが、図１（Ａ）に
示す半導体素子パッケージである。
【００４５】また、半導体素子３の電極５上に形成する
バンプ４は図５（Ａ）に示す形状のバンプ４（一般的
に、引きちぎりバンプと呼ばれている。）でも図５
（Ｂ）に示す形状のバンプ４Ａ（一般的に、２段突起バ
ンプと呼ばれている。）でもよい。しかし、好適には、
高さのばらつき寸法Ｂが小さい２段突起バンプ４Ａの方
が、図５（Ｃ）に示すように、熱プレス後、熱可塑性樹
脂部７の表面から露出するバンプ４の端面９の面積Ｃが
安定する為、望ましい。
【００４６】この第１実施形態では、図２のステップＳ
７に示すように半導体素子パッケージの厚みは、半導体
素子３と熱可塑性樹脂部７を合わせた厚みしかない為、
従来例に示す図２１の半導体素子パッケージとは異な
り、大幅な薄型化が可能となる。また、図２１に示す導
電性接着剤１６及び封止剤２１が無い為、また、導電性
接着剤や封止剤の硬化に要する時間が無い為、大幅な生
産性の向上が図れる。
【００４７】（第２実施形態）図６は本発明の第２実施
形態にかかる半導体素子パッケージの製造方法を示す工
程図である。上記第２実施形態にかかる半導体素子パッ
ケージの製造方法では、図６のステップＳ１１において
半導体ウェーハ１の状態でバンプ４を形成した後、ステ
ップＳ１２においてダイシングして個片の半導体素子３
に分割する点で第１実施形態とは異なる。その後、ステ
ップＳ１３において、熱可塑性樹脂シート７ａの上にマ
ウントし、ステップＳ１４において熱プレス後、ステッ
プＳ１５において熱可塑性樹脂部７をカットする点にお
いては、それぞれ、第１実施形態のステップＳ３、Ｓ
４、Ｓ５と同様である。
【００４８】この第２実施形態においても、半導体素子
パッケージの厚みは、半導体素子３と熱可塑性樹脂部７
を合わせた厚みしかない為、従来例に示す図２１の半導
体素子パッケージとは異なり、大幅な薄型化が可能とな
る。また、図２１に示す導電性接着剤１６及び封止剤２
１が無い為、また、導電性接着剤や封止剤の硬化に要す
る時間が無い為、大幅な生産性の向上が図れる。
【００４９】（第３実施形態）次に図７は本発明の第３
実施形態にかかる半導体素子パッケージの製造方法の工
程図である。図８（Ａ）〜（Ｃ）はそれぞれ図７の上記
第３実施形態にかかる半導体素子パッケージの製造方法
を説明するための説明図である。図９（Ａ）〜（Ｃ）
は、図８（Ｃ）に続く、図７の上記第３実施形態にかか
る半導体素子パッケージの製造方法を説明するための一
部断面図である。
【００５０】図７のステップＳ２１において、図８
（Ａ）に示すように、半導体ウェーハ１の電極素子上に
ワイヤボンディング法により、バンプ４を形成する。６
１は、ワイヤボンディング装置に備えられ、かつ、Ａｕ
やＣｕ、半田等で形成された金属ワイヤを保持するキャ
ピラリーであり、６０はそのキャピラリー６１を保持
し、圧力・超音波を印可する為のワイヤボンディング装
置のホーンである。
【００５１】次に、ステップＳ２２において、図８
（Ｂ）に示すように、バンプ４が形成された半導体ウェ
ーハ１に対向する形で、ポリエチレンテレフタレート、
塩化ビニル、ポリカーボネート、若しくはアクリロニト
リルブタジエンスチレン等の熱可塑性樹脂で形成された
熱可塑性樹脂シート７ｂを配置する。熱可塑性樹脂シー
ト７ｂの厚みは、基本的にバンプ４の高さ以下にするこ
とが望ましい。例えば、バンプ４の高さが０．０４ｍｍ
の場合、熱可塑性樹脂シート７ｂは厚み０．０３ｍｍの
ものを用いる。
【００５２】次に、ステップＳ２３において、図８
（Ｃ）に示すように、熱プレス板８Ｃに対向する熱プレ
ス板８Ｄに半導体ウェーハ１が載置され、半導体ウェー
ハ１とそれに対向する形で配置された熱可塑性樹脂シー
ト７ｂを熱プレス板８Ｃ、８Ｄの間に挟み、熱プレス板
８Ｃを熱プレス板８Ｄに対して相対的に押圧させること
により、熱プレスを実施して熱可塑性樹脂シート７ｂを
溶融させて半導体ウェーハ１の上面を覆うともに、半導
体ウェーハ１の各バンプ４の側面も覆いかつその端面９
のみが露出するようにする。溶融後の熱可塑性樹脂シー
ト７ｂは冷却されて熱可塑性樹脂部７を構成する。熱プ
レスの条件は、例えばポリエチレンテレフタレートを熱
可塑性樹脂シート７ｂに用いた場合、圧力３０ｋｇ／ｃ
ｍ2（約３０×１０5Ｐａ）、温度１２０℃、プレス時間
１分である。尚、温度、圧力は熱可塑性樹脂シート７ｂ
の材質により、異なる。図９（Ａ）は熱プレス後の状態
を示した断面図である。
【００５３】次に、ステップＳ２４において、図９
（Ｂ）に示すように、熱可塑性樹脂シート７ｂが熱プレ
スされて熱可塑性樹脂部７となった半導体ウェーハ１
を、ダイシングソー２により、ダイシングし、個片の半
導体素子パッケージ３に分割する。
【００５４】図９（Ｃ）は分割後の半導体素子パッケー
ジ３を示した断面図であり、図１（Ｂ）に示す半導体素
子３の側部の端面が露出したの構造となる。
【００５５】以上の工程を経て、第３実施形態における
半導体素子パッケージが完成する。
【００５６】この第３実施形態においても、半導体素子
パッケージの厚みは、半導体素子３と熱可塑性樹脂部７
を合わせた厚みしかない為、従来例に示す図１２の半導
体素子パッケージとは異なり、大幅な薄型化が可能とな
る。また、図２１に示す導電性接着剤１６及び封止剤２
１が無い為、また、導電性接着剤及び封止剤の硬化に要
する時間が無い為、大幅な生産性の向上が図れる。
【００５７】（第４実施形態）図１０（Ａ），（Ｂ）は
本発明の第４実施形態にかかる半導体素子パッケージを
説明するための一部断面図である。図１１は図１０の上
記第４実施形態にかかる半導体素子パッケージの製造方
法を示す工程図である。上記第４実施形態にかかる半導
体素子パッケージは、図１０（Ａ）及び（Ｂ）に示すよ
うに、図１（Ａ），（Ｂ）に示す第１実施形態若しくは
及び第２実施形態の半導体素子パッケージにおいて、各
バンプ４の端面９が露出した熱可塑性樹脂部７上に導電
性ペースト１２により回路パターンが形成され、その上
にマウントされた金属粒子１１が熱可塑性樹脂部７ｃで
覆われ、且つ、金属粒子１１の端面が熱可塑性樹脂部７
ｃの表面に露出した構造となっている。
【００５８】まず、図１１のステップＳ３１において、
第１実施形態若しくは第２実施形態により作製された図
１（Ａ）若しくは図１（Ｂ）に示す半導体素子パッケー
ジの各電極端面側すなわち各バンプ４の端面側に導電性
ペースト１２により、回路パターンを形成する。導電性
ペースト１２は熱硬化型、熱可塑性のどちらでも良い。
【００５９】次に、ステップＳ３２において、上記ステ
ップＳ３１で形成した回路パターンの所定の位置の位置
に金属粒子１１をマウントし、ステップＳ３３において
回路パターンを形成する導電性ペースト１２を熱硬化す
る。
【００６０】上記金属粒子１１は電気的導通が図れるＡ
ｕ、Ｃｕ、若しくはＮｉ等を用い、その形状は球状で
も、それ以の形状でも良い。その大きさは、ステップＳ
３４におけるカバーする側の熱可塑性樹脂シートの厚み
で決まり、ステップＳ３５の熱プレス後に金属粒子１１
の端面が熱可塑性樹脂シートから露出して、外部と電気
的導通が取れる大きさとする。例えば、厚さ１００μｍ
の熱可塑性樹脂フィルムを用いた場合には、直径０．５
ｍｍ前後の金属粒子１１を用いる。
【００６１】また、導電性ペースト１２の熱硬化条件
は、標準的なもので１４０℃、１０分程である。
【００６２】ステップＳ３４では、半導体素子パッケー
ジの回路パターンが形成された面と対向する形で、熱可
塑性樹脂シートを配置する。
【００６３】次に、ステップＳ３５において熱プレス
し、必要であれば熱可塑性樹脂シートをカットすること
により、図１０（Ａ）に示す半導体素子パッケージが完
成する。ここでは、上記熱可塑性樹脂シートにより熱可
塑性樹脂部７ｃが構成されている。
【００６４】上記ステップＳ３５の後、ステップＳ３６
に進むことなく停止することにより、上記図１０（Ａ）
に示す半導体素子パッケージが完成する一方、更に、必
要に応じて、ステップＳ３５の後、ステップＳ３６の回
路パターン印刷工程（ステップＳ３１と同様な工程）、
ステップＳ３７の金属粒子マウント工程（ステップＳ３
２と同様な工程）、ステップＳ３８のペースト硬化工程
（ステップＳ３３と同様な工程）、ステップＳ３９のシ
ート上へのマウント工程（ステップＳ３４と同様な工
程）、ステップＳ４０の熱プレス工程（ステップＳ３５
と同様な工程）までの５工程を行うことにより、図１０
（Ａ）の半導体パッケージの熱可塑性樹脂部７ｃから露
出した金属粒子１１の端面側に導電性ペースト１２によ
り、回路パターンを形成し、当該回路パターンの所定の
位置の位置に金属粒子１１をマウントし、導電性ペース
ト１２を熱硬化し、熱可塑性樹脂シートをマウントした
のち熱プレスして熱可塑性樹脂部７ｃの上にさらに別の
熱可塑性樹脂部７ｄを形成する。これにより、図１０
（Ｂ）に示す多層化された半導体パッケージを作製する
ことが出来る。上記ステップＳ３６〜Ｓ４０までの５工
程を必要回数繰り返すことにより、回路パターンと金属
粒子１１を含む熱可塑性樹脂部を熱可塑性樹脂部７ｄ上
にさらに必要数だけ形成することができる。
【００６５】この第４実施形態においても、半導体素子
パッケージの厚みは、半導体素子３と熱可塑性樹脂部を
合わせた厚みしかない為、従来例に示す図２１５の半導
体素子パッケージとは異なり、大幅な薄型化が可能とな
る。また、図２１に示す導電性接着剤１６及び封止剤２
１が無い為、また、導電性接着剤及び封止剤の硬化に要
する時間が無い為、大幅な生産性の向上が図れる。更
に、安価に多層化された高密度の半導体パッケージの供
給が可能となる。
【００６６】（第５実施形態）図１２は本発明の第５実
施形態にかかる半導体素子パッケージを説明するための
一部断面図である。図１３は上記第５実施形態にかかる
半導体素子パッケージの製造方法を示す工程図である。
【００６７】上記第５実施形態にかかる半導体素子パッ
ケージの製造方法は、図１２に示すように、第３実施形
態で示した半導体素子パッケージにおいて、各バンプ４
の端面９が露出した熱可塑性樹脂部７上に導電性ペース
ト１２により回路パターンが形成され、その上にマウン
トされた金属粒子１１が熱可塑性樹脂部７ｃで覆われ、
且つ、各金属粒子１１の端面が熱可塑性樹脂部７ｃの表
面に露出した構造となっている。
【００６８】図１３のステップＳ５１からステップＳ５
３は、第３実施形態における図７のステップＳ２１〜ス
テップＳ２３、すなわち、半導体ウェーハ１にバンプ４
を形成した後、熱可塑性樹脂シート７を対向させ、熱プ
レスする工程までと同様である。
【００６９】その後、ステップＳ５４において、上記熱
可塑性樹脂シート７が熱プレスされた半導体ウェーハ１
の電極端面側すなわちバンプ端面側に導電性ペースト１
２により、回路パターンを形成する。導電性ペースト１
２は熱硬化型、熱可塑性のどちらでも良い。
【００７０】次に、ステップＳ５５において、回路パタ
ーンの所定の位置の位置に金属粒子１１をマウントし、
ステップＳ５６において、回路パターンを形成する導電
性ペースト１２を熱硬化する。
【００７１】上記金属粒子１１は電気的導通が図れるＡ
ｕ、Ｃｕ、若しくはＮｉ等を用い、その形状は球状で
も、それ以の形状でも良い。その大きさはカバーする側
の先の熱可塑性樹脂シート７とは別の新たな熱可塑性樹
脂シートの厚みで決まり、熱プレス後に金属粒子１１の
端面が熱可塑性樹脂シートから露出して、外部と電気的
導通が取れる大きさとする。例えば１００μｍの熱可塑
性樹脂シートを用いた場合で、直径０．５ｍｍ前後の金
属粒子１１を用いる。
【００７２】また、導電性ペースト１２の熱硬化条件
は、標準的なもので１４０℃、１０分程である。
【００７３】次に、ステップＳ５７において、図８
（Ｃ）に示したす熱プレス板８Ｃ，８Ｄと同様な熱プレ
ス板を使用して、一方の熱プレス板に対向する他方の熱
プレス板に半導体ウェーハ１が載置され、半導体ウェー
ハ１の回路パターンが形成された面と対向する形で、熱
可塑性樹脂シートを配置して上記一対の熱プレス板の間
に挟み、一方の熱プレス板を他方の熱プレス板に対して
相対的に押圧させることにより、ステップＳ５８におい
て熱プレスを実施して熱可塑性樹脂シートを溶融させて
半導体ウェーハ１の上面を覆うともに、半導体ウェーハ
１の各金属粒子１１の側面も覆いかつその端面のみが露
出するようにする。溶融後の熱可塑性樹脂シートは冷却
されて熱可塑性樹脂部７ｃを構成する。この結果、熱可
塑性樹脂部７の上に回路パターンと金属粒子１１を含む
熱可塑性樹脂部７ｃが形成されることになり、さらに、
ステップＳ５４〜ステップＳ５８を繰り返すことによ
り、図１２に示すように、回路パターンと金属粒子を含
む熱可塑性樹脂部７ｄを熱可塑性樹脂部７ｃ上に形成す
ることができて、多層化が容易に行える。このように、
ステップＳ５４〜ステップＳ５８を必要回数繰り返すこ
とにより、回路パターンと金属粒子を含む熱可塑性樹脂
部を先に形成されている熱可塑性樹脂部上に必要数だけ
形成することができる。
【００７４】最後に、ステップＳ５９において、熱可塑
性樹脂シートが熱プレスされた半導体ウェーハ１をダイ
シングすることにより、図１２に示す半導体素子パッケ
ージが完成する。
【００７５】この第５実施形態においても半導体素子パ
ッケージの厚みは、半導体素子と熱可塑性樹脂部を合わ
せた厚みしかない為、従来例に示す図２１の半導体素子
パッケージとは異なり、大幅な薄型化が可能となる。ま
た、図２１に示す導電性接着剤１６及び封止剤２１が無
い為、また、導電性接着剤及び封止剤の硬化に要する時
間が無い為、大幅な生産性の向上が図れる。更に、安価
に多層化された高密度の半導体パッケージの供給が可能
となる。
【００７６】（第６実施形態）図１４は本発明の第６実
施形態にかかる電子部品モジュールの製造方法を説明す
るための一部断面図である。図１５は上記第６実施形態
にかかる電子部品モジュールの製造方法を示す工程図で
ある。
【００７７】上記第６実施形態にかかる電子部品モジュ
ールの製造方法は、第１実施形態〜第５実施形態で示し
た半導体素子パッケージを用いた電子部品モジュールに
関するものである。
【００７８】図１４（Ａ）に示すように、図１５のステ
ップＳ６１において、１３はポリエチレンテレフタレー
ト、塩化ビニル、ポリカーボネート、若しくはアクリロ
ニトリルブタジエンスチレン等の熱可塑性樹脂で形成さ
れたフィルム基板である。フィルム基板１３上には、熱
硬化型又は熱可塑性導電性ペースト１２により回路パタ
ーンが形成されている。
【００７９】次に、図１４（Ｂ）に示すように、ステッ
プＳ６２において、回路パターンの所定の位置に、半導
体パッケージ１４、並びに、抵抗及びコンデンサ等の受
動部品などの電子部品１５をマウントした後、導電性ペ
ースト１２を熱硬化する。
【００８０】次に、図１４（Ｃ）に示すように、ステッ
プＳ６３において、熱プレス板８Ｅに対向する熱プレス
板８Ｆにフィルム基板１３が載置され、フィルム基板１
３の回路基板が形成されている側に対向する形で、半導
体パッケージ１４及び電子部品１５の上に、カバーシー
トとして熱可塑性樹脂シート１３Ａを配置して熱プレス
板８Ｅ、８Ｆの間に挟む。熱可塑性樹脂シート１３Ａの
厚みは、半導体素子パッケージ１４又は電子部品１５の
うちのいずれか厚い方の厚み以上であることが望まし
い。その後、ステップＳ６４において、熱プレス板８Ｅ
を熱プレス板８Ｆに対して相対的に押圧させることによ
り、熱プレスを実施して熱可塑性樹脂シート１３Ａを溶
融させて半導体パッケージ１４及び電子部品１５の上面
及び側面を少なくとも覆うようにする。溶融後の熱可塑
性樹脂シート１３Ａは冷却されて熱可塑性樹脂部１３Ｂ
を構成する。この結果、図１４（Ｄ）に示す電子部品モ
ジュールが完成する。
【００８１】この第６実施形態によると、電子部品モジ
ュールの厚みは、半導体素子パッケージ１４及び電子部
品１５の厚みと熱可塑性樹脂部を合わせた厚みとほぼ同
等となる為、従来例の電子部品モジュールには無い薄型
化が可能となる。また、熱可塑性樹脂部が半導体素子及
び電子部品の信頼性を確保する為、従来のように封止剤
を必要とせず、封止剤の硬化に要する時間が無く、大幅
な生産性の向上が図れる。更に、材料コストも安いた
め、安価な電子部品モジュールの供給が可能となる。
【００８２】（第７実施形態）図１６は本発明の第７実
施形態にかかる非接触ＩＣカードの製造方法を説明する
ための一部断面図である。図１７は上記第７実施形態に
かかる非接触ＩＣカードの製造方法を示す工程図であ
る。
【００８３】上記第７実施形態は、非接触ＩＣカード用
ＩＣチップを有する半導体素子と外部と送受信を行う為
のアンテナコイルとより構成される非接触ＩＣカードに
適用した例である。
【００８４】図１６（Ａ）に示すように、図１７のステ
ップＳ７１において、２３はポリエチレンテレフタレー
ト、塩化ビニル、ポリカーボネート、若しくはアクリロ
ニトリルブタジエンスチレン等の熱可塑性樹脂で形成さ
れ、熱可塑性樹脂基材の一例としてのフィルム基板であ
る。フィルム基板２３上には、熱硬化型又は熱可塑性導
電性ペースト２２により、回路パターンが形成されてい
るとともに、外部とデータの送受信を行う為のコイル２
６が形成されている。
【００８５】ステップＳ７２において、図１６（Ｂ）に
示すように、回路パターンの所定の位置に、非接触ＩＣ
カード用ＩＣチップを有する半導体パッケージ１４をマ
ウントした後、ステップＳ７３において導電性ペースト
２２を熱硬化する。
【００８６】次に、ステップＳ７４において、図１６
（Ｃ）に示すように、熱プレス板８Ｇに対向する熱プレ
ス板８Ｈにフィルム基板２３が載置され、かつ、フィル
ム基板２３の回路基板が形成されている側に対向する形
で、半導体パッケージ１４の上に、カバーシートとして
熱可塑性樹脂シート２３Ａを配置して熱プレス板８Ｇ、
８Ｈの間に挟む。熱可塑性樹脂シート２３Ａの厚みは、
半導体素子パッケージ１４の厚み以上であることが望ま
しく、また、要求されるカード厚みに応じて任意に選定
が可能である。例えば、ＪＩＳ規格の０．７６ｍｍ厚み
のカードであれば、フィルム基板２３の厚みを０．２ｍ
ｍ、熱可塑性樹脂シート２３Ａの厚みを０．５ｍｍとす
る。その後、ステップＳ７５において、熱プレス板８Ｇ
を熱プレス板８Ｈに対して相対的に押圧させることによ
り、熱プレスを実施して熱可塑性樹脂シート２３Ａを溶
融させてフィルム基板２３の回路基板が形成されている
側の半導体素子パッケージ１４やコイル２６を完全に覆
う。溶融後の熱可塑性樹脂シート２３Ａは冷却されて熱
可塑性樹脂部２３Ｂを構成する。次いで、ステップＳ７
６において、打ち抜きなどによりカードサイズにカット
すれば、図１６（Ｄ）に示す断面構造の非接触ＩＣカー
ドが完成する。
【００８７】この第７実施形態によると、非接触ＩＣカ
ードの筐体が基板を兼ねている為、従来に無い薄型のＩ
Ｃカードが形成できる。従来は、半導体素子をガラスエ
ポキシ基板やセラミック基板上へ載せ、カード筐体に挟
み込む構造であった為、薄型化が困難であった。
【００８８】また、導電性ペーストにより形成された回
路パターンへペースト乾燥前に半導体素子パッケージを
直接的に実装できる為、生産性が大幅に向上する。従来
は、ペーストを乾燥させた後、異方性導電性樹脂シート
または異方性導電性粒子を介して半導体素子をマウント
し、熱圧着する工程をとっていた為、工程が複雑で且つ
生産性も悪かった。
【００８９】更に、封止剤や異方性導電性樹脂シートま
たは異方性導電性粒子といった材料が必要でない為、大
幅なコストダウンが図れる。以上の説明のとおり、第７
実施形態によれば、非接触ＩＣカードの製造において、
大幅な生産性の向上、コストダウン、薄型化が可能にな
る。
【００９０】（第８実施形態）次に、本発明の第８実施
形態は、例えば非接触ＩＣカードを製造する場合のよう
に導電性ペーストにてなる回路パターンに設けられた接
続パッドにＩＣチップを電気的に接続する場合にて使用
される、ＩＣチップ等の電子部品を基材に実装して半導
体部品実装済部品を製造する半導体部品実装済部品の製
造方法及び製造装置、該製造方法又は製造装置にて製造
される半導体部品実装済部品を有する半導体部品実装済
完成品の製造方法又は製造装置、及び該半導体部品実装
済完成品製造方法又は製造装置にて製造される半導体部
品実装済完成品に関する。
【００９１】本発明の第８実施形態の内容について詳細
に説明する前に、その背景についてまず説明する。
【００９２】非接触ＩＣカードを例に取り、従来の半導
体部品実装済完成品の製造方法について、図４１〜図４
８を参照しながら以下に説明する。
【００９３】従来、コイルとＩＣチップとを内蔵し、該
コイルを介して外部とのデータの授与を行なう非接触Ｉ
Ｃカードを製造する際において、上記コイルの形成方法
としては、銅にてなる巻線コイルを用いる方法や、銀ペ
ースト等の導体ペーストを印刷して形成する方法や、銅
箔等の金属箔をエッチングしてコイルを形成する方法等
が用いられており、なかでも上記導体ペーストを印刷し
て回路パターン及びコイルを形成する方法が盛んになっ
ている。
【００９４】図４１〜図４８は従来の非接触ＩＣカード
及びその製造方法を示す。
【００９５】図４１に示すように、従来の非接触ＩＣカ
ードは、第１基材５０１ａに導電性ペーストにてコイル
パターン５０２が形成され、このコイルパターン５０２
の外周端５０３ａに設けた接続パッド５０６、及びコイ
ルパターン２の内周端５０３ｂに設けた接続パッド５０
６のそれぞれがＩＣチップ５０４の電極部と電気的に接
続される構成となっている。
【００９６】その製造工程は、図４２に示すように、ま
ずステップ（図内では「Ｓ」にて示す）３０１では、第
１基材５０１ａの表面に導電性ペーストにてコイルパタ
ーン５０２を含む回路パターンを印刷する。上記導電性
ペーストとしては、銀ペーストが好適に使用される。上
記導電性ペーストの印刷は、スクリーン印刷やオフセッ
ト印刷やグラビア印刷等によって行われ、例えばスクリ
ーン印刷の場合、１６５メッシュ／インチ、乳剤厚み１
０μｍのマスクを介して導電性ペーストを第１基材５０
１ａに印刷し、導体厚み約３０μｍの回路パターンを形
成する。上記第１基材５０１ａ及び後述の第２基材５０
２ｂには、ポリエチレンテレフタレート、塩化ビニル、
ポリカーボネイト、アクリロニトリルブタジエンスチレ
ン等からなる厚さ０．１〜０．５ｍｍ程度の熱可塑性樹
脂が用いられる。
【００９７】ステップ３０２では、上記印刷方法により
第１基材５０１ａ上に形成した上記導電性ペーストにて
なる上記回路パターンを１２０℃の温度で１０分間加熱
して上記導電性ペーストを硬化させる。
【００９８】ステップ３０３では、図４３に示すよう
に、上記回路パターンにおける上記外周端５０３ａや内
周端５０３ｂに設けられた接続パッド５０６に異方導電
性シート５０９を貼り付ける。該異方導電性シートと
は、金属粒子を含有する樹脂シートであり、加熱、加圧
されることで上記金属粒子と上記接続パッド５０６とを
電気的に接続する。
【００９９】ステップ３０４では、異方導電性シート５
０９を１００℃で５秒加熱して、接続パッド５０６に仮
圧着する。
【０１００】ステップ３０５では、仮圧着した異方導電
性シート５０９に半導体素子５０４やコンデンサ等の部
品をマウントする。半導体素子の実装面には、図４４に
示すように半導体素子５０４上の電極パッド５０７にバ
ンプ５１０が形成されており、図４５に示すようにバン
プ５１０と接続パッド５０６とが異方導電性シート５０
９を介して電気的に接続される。尚、バンプ５１０は、
ワイヤボンディング法やメッキ法、具体的には半田、
金、銀、銅等を用いたメッキ法により、半導体素子５０
４の電極パッド５０７上に形成される。
【０１０１】ステップ３０６では、２００℃の温度で３
０秒間加熱して、図４６に示すように異方導電性シート
を硬化して、半導体素子５０４を本圧着する。
【０１０２】尚、第１基材５０１ａにガラスエポキシ基
板やセラミック基板を用いた一般的な半導体実装におい
ては、このステップ３０６までで半導体素子の実装は完
了する。
【０１０３】そして、ステップ３０７では、第１基材５
０１ａに第２基材５０１ｂを貼り合わせてラミネート処
理することにより、図４７に示すように、接続パッド５
０６とバンプ５１０とが異方導電性ペースト５０９を介
して電気的に接続されたＩＣカードが得られる。図４７
にて、５０５はコイルパターン５０２に並列接続される
コンデンサを示す。
【０１０４】しかし、上述した従来の半導体部品実装済
完成品製造方法、及び該製造方法にて製造される、半導
体部品実装済完成品としての非接触ＩＣカードの構成で
は、以下の問題があった。
【０１０５】上記第１基材５０１ａや第２基材５０１ｂ
には、一般的にポリエチレンテレフタレートや塩化ビニ
ル等の安価な熱可塑性樹脂が使用されている。一方、従
来の製造工程では、上記ステップ３０６において異方導
電性シート５０９を介して半導体素子５０４を本圧着す
る際の温度が２００℃以上と高温である為、耐熱性に劣
る第１基材５０１ａや第２基材５０１ｂが劣化し易いと
いう問題がある。
【０１０６】又、異方導電性シート５０９を用いて半導
体素子５０４等の部品を第１基材５０１ａに固定する
為、異方導電性シート５０９の第１基材５０１ａへの仮
圧着及び本加圧工程が必要となる。よって、工程数が多
くなり生産性が悪くコスト高になるという問題がある。
【０１０７】又、異方導電性シート５０９の代わりに異
方導電性粒子を用いた場合も同様である。
【０１０８】又、上記ステップ３０７においてラミネー
ト処理する際に、半導体素子５０４が加熱、加圧される
為、図４８に示すように、半導体素子５０４が第１基材
５０１ａに沈み込み、導体ペーストによる回路パターン
５０６が湾曲した形に変形してしまう。その結果、回路
パターン断線の可能性が高く、動作不良の不具合が発生
する。
【０１０９】本発明の第８実施形態は、このような問題
点を解決する為になされたもので、高品質、高生産性で
安価な、半導体部品実装済部品の製造方法及び装置、半
導体部品実装済完成品の製造方法及び装置、及び半導体
部品実装済完成品を提供することを目的とする。
【０１１０】本発明の第８実施形態である、半導体部品
実装済部品の製造方法及び製造装置、半導体部品実装済
完成品の製造方法及び製造装置、及び半導体部品実装済
完成品について、図を参照しながら以下に説明する。こ
こで、上記半導体部品実装済完成品の製造方法及び製造
装置は、上記半導体部品実装済部品の製造方法及び製造
装置にて製造された半導体部品実装済部品を有する半導
体部品実装済完成品を製造する製造方法及び装置であ
り、及び上記半導体部品実装済完成品は、上記半導体部
品実装済部品の製造方法及び製造装置にて製造された半
導体部品実装済部品を有するものであり、又、上記半導
体部品実装済完成品の製造方法及び製造装置にて製造さ
れたものである。尚、各図において同じ構成部分につい
ては同じ符合を付している。
【０１１１】上記「基材」の機能を果たす一例として本
第８実施形態では第１熱可塑性樹脂基材４２２を例に取
り、又「回路接続部」の機能を果たす一例として本第８
実施形態では、バンプ４１３を例にとる。さらに又、
「接触面積増加部」の機能を果たす一例として本第８実
施形態では、突部４１８、凹凸部１１３１、露出面１１
３２を例に採り、「接触面積増加装置」の機能を果たす
一例として本第８実施形態では、増加部形成部材４５
０、４５５、４５７、加熱装置４５３、及び増加部形成
部材用押圧装置４５４を例に採る。又、「半導体部品実
装済完成品」の機能を果たす一例として本第８実施形態
では非接触ＩＣカードを例にとるが、勿論これに限定さ
れるものではない。
【０１１２】図２２は、本第８実施形態の半導体部品実
装済部品の製造方法及び製造装置を用いて作製された半
導体部品実装済部品を備えた、半導体部品実装済完成品
の一例として非接触ＩＣカード４０１を示している。該
非接触ＩＣカード４０１において、半導体素子４１４は
予め第１熱可塑性樹脂基材４２２に埋め込まれ、該第１
熱可塑性樹脂基材４２２のパターン形成面４２３に露出
したバンプ４１３の部材形成面４１５に突部４１８を形
成する。そして、導電性ペーストにより形成した回路パ
ターン４１６と突部４１８とは異方導電性ペースト等を
介さずに直接導通を得る点で従来例とは異なる。４２
４，４２５は、半導体素子４１４及び回路パターン４１
６を有する半導体部品実装済部品４２１を保護する為に
ラミネート処理を行なう第２の熱可塑性樹脂シート基材
及び第３の熱可塑性樹脂シート基材であり、封止装置４
２６、４２７にて半導体部品実装済部品４２１の封止動
作に相当する上記ラミネート処理に使用される。以下
に、非接触ＩＣカード４０１の製造手順について図２３
〜図２９及び図３６を参照し、説明する。
【０１１３】図２３において、４１７は半導体部品に相
当する半導体素子４１４の電極、４１２は半導体素子４
１４のアクティブ面を保護するパッシベーション膜を示
す。
【０１１４】図２３及び図３６に示すステップ（図３６
では「Ｓ」にて示す）２０１において半導体素子４１４
の電極４１７上にＡｕやＣｕ、半田等にてなる金属ワイ
ヤを用いたワイヤボンディング法により、バンプ４１３
を形成する。
【０１１５】次に、図２４及び図３６に示すステップ２
０２において、バンプ４１３を形成した半導体素子４１
４を、ポリエチレンテレフタレート、塩化ビニル、ポリ
カーボネイト、アクリロニトリルブタジエンスチレン等
の電気的絶縁性を有する熱可塑性樹脂で形成されたシー
ト状の第１熱可塑性樹脂基材４２２上に一個もしくは複
数個マウントする。ここで、第１熱可塑性樹脂基材４２
２の厚みは、本第８実施形態の場合、後述するように少
なくともバンプ４１３の部材形成面４１５を第１熱可塑
性樹脂基材４２２から露出させる必要から、基本的に半
導体素子４１４の厚み以上、半導体素子４１４の厚みと
バンプ４１３の高さを合わせた厚み以下にすることが望
ましい。例えば、半導体素子４１４の厚みが０．１８ｍ
ｍ、バンプ４１３の高さが０．０４ｍｍの場合、第１熱
可塑性樹脂基材４２２の厚みは０．２ｍｍが好ましい。
【０１１６】次に、図２５及び図３６に示すステップ２
０３において、バンプ４１３付の半導体素子４１４がマ
ウントされた第１の熱可塑性樹脂基材４２２を熱プレス
板４７１、４７２間に挟み、バンプ４１３付半導体素子
４１４と第１熱可塑性樹脂基材４２２とを加熱しなが
ら、半導体部品押圧装置４７３にて相対的に押圧し、半
導体素子４１４を第１熱可塑性樹脂基材４２２内に挿入
する。該熱プレスの条件は、例えばポリエチレンテレフ
タレート製の第１熱可塑性樹脂基材を用いた場合、圧力
３０×１０5Ｐａ、温度１２０℃、プレス時間１分であ
る。上記温度、圧力は、第１熱可塑性樹脂基材４２２の
材質により異ならせる。
【０１１７】ステップ２０４に対応する図２６は、上記
プレス後における半導体素子４１４及び第１熱可塑性樹
脂基材４２２の状態を示した断面図である。第１熱可塑
性樹脂基材４２２への半導体素子４１４の上記挿入動作
により、本第８実施形態では図２６に示すように、バン
プ４１３の端面、つまり上記プレスによりバンプ４１３
が熱プレス板４７１に接触した面である部材形成面４１
５を第１熱可塑性樹脂基材４２２のパターン形成面４２
３に露出させた状態で、半導体素子４１４及びバンプ４
１３は第１熱可塑性樹脂基材に埋設される。
【０１１８】このとき、本第８実施形態では、薄型化を
図るため、半導体素子４１４の上記アクティブ面に対向
する裏面４１４ａと、上記パターン形成面に対向する第
１熱可塑性樹脂基材４２２の裏面４２２ａとは、図示す
るように同一面となるようにしているが、これに限定さ
れるものではない。つまり、製造する半導体部品実装済
部品によっては、上述した第１熱可塑性樹脂基材４２２
の厚みや、熱プレス板４７１、４７２の押圧力等の調整
により、例えば、第１熱可塑性樹脂基材４２２の裏面４
２２ａより半導体素子４１４の裏面４１４ａを突出させ
ても良い。
【０１１９】尚、上記部材形成面４１５が電気的接続面
の機能を果たす一例である。又、本第８実施形態では、
部材形成面４１５のみが第１熱可塑性樹脂基材４２２の
パターン形成面４２３から露出しているが、例えばプレ
ス板４７１の形状を工夫する等により、部材形成面４１
５だけでなくバンプ４１３の一部又は全部をパターン形
成面４２３より露出させても良い。このように構成した
ときには、上記電気的接続面は、パターン形成面４２３
より露出した部分の外表面に相当する。尚、図３８には
バンプ４１３の部材形成面４１５及びその近傍部分をパ
ターン形成面４２３より露出された場合を示している。
【０１２０】次に、図２７及び図３６におけるステップ
２０５において、第１熱可塑性樹脂基材４２２のパター
ン形成面４２３に露出したバンプ４１３の部材形成面４
１５上を増加部形成部材４５０で押圧することで、部材
形成面４１５にバンプ４１３から突部４１８をバンプ４
１３と一体的に成形する。
【０１２１】即ち、増加部形成部材４５０は、例えば、
内部に中空部４５１を有する円筒構造となったものを用
いる。該増加部形成部材４５０に接続される加熱装置４
５３にて増加部形成部材４５０を例えば２００℃に加熱
し、増加部形成部材用押圧装置４５４にて、１バンプ当
たり荷重１００ｇで、増加部形成部材４５０の先端４５
２を上記部材形成面４１５に押圧することで、部材形成
面４１５が変形し、バンプ４１３の一部が中空部４５０
ａに入り込む。よって、押圧後において、部材形成面４
１５には、該部材形成面４１５より突出した凸形状の突
部４１８がバンプ４１３と一体的に成形される。
【０１２２】このような突部４１８を形成することで、
後述する導電性ペーストによる回路パターンとの接触面
積が、単に部材形成面４１５上に回路パターンを形成す
る場合と比較して増大する為に、接合信頼性がより増
す。又、増加部形成部材４５０にて突部４１８を形成す
ることから、例えばバンプ４１３上にさらにバンプを形
成するような場合に比べてコスト低減を図ることができ
る。
【０１２３】又、上記増加部形成部材４５０は、上述の
形状のものに限定されるものではなく、例えば図３９に
示す棒状の増加部形成部材４５５のように、その先端４
５６に、好ましくは端部を尖らした、好ましくは複数の
凹凸部１５６１を形成したものを使用することもでき
る。このような増加部形成部材４５５の凹凸部１５６１
をバンプ４１３の上記部材形成面４１５上に押圧するこ
とで、部材形成面４１５に凹凸部１１３１を形成するこ
とができ、後述する導電性ペーストによる回路パターン
とバンプ４１３との接触面積を増大させることができ、
接合の信頼性を増すことができる。
【０１２４】さらに増加部形成部材４５０の変形例とし
て、図４０に示すような増加部形成部材４５７を用いる
こともできる。該増加部形成部材４５７は、バンプ４１
３が収納される程度の中空部１５７１と、該増加部形成
部材４５７の先端部が第１熱可塑性樹脂基材４２２のパ
ターン形成面４２３に押圧されたときバンプ４１３の周
囲に、後述の導電性ペーストによる回路パターンとバン
プ４１３との接触面積を増加させるための接触面積増加
用溝１５７２を形成する先端部１５７３とを有する。こ
のような増加部形成部材４５７を第１熱可塑性樹脂基材
４２２のパターン形成面４２３に押圧することで、バン
プ４１３の周囲には上記接触面積増加用溝１５７２が形
成され、該接触面積増加用溝１５７２によって第１熱可
塑性樹脂基材４２２から露出した露出面１１３２がバン
プ４１３に形成される。よって、パターン形成面４２３
から露出するバンプ４１３の表面積を増大させることが
でき、後述する導電性ペーストによる回路パターンとバ
ンプ４１３との接触面積を増大させることができ、接合
の信頼性を増すことができる。
【０１２５】即ち、バンプ４１３に対して、後述する導
電性ペーストによる回路パターンとバンプ４１３との接
触面積を増加させるための接触面積増加部を形成する増
加部形成部材を使用することができる。ここで上記接触
面積増加部としては、上記突部４１８や、上記凹凸部１
５６１にて部材形成面４１５に形成される凹凸部１１３
１や、上記接触面積増加用溝１５７２により露出した上
記露出面１１３２等が相当する。又、上記バンプに上記
凹凸部１１３１を形成する場合、ステップ２０３にて熱
プレス板４７１に半導体素子４１４を埋設するときを利
用して、凹凸を設けた熱プレス板にてバンプに凹凸を形
成するように構成することもできる。
【０１２６】次に、図２８及び図３６におけるステップ
２０６において、Ａｇ、Ｃｕ等の導電性ペーストを用い
て、突部４１８に接触するように、好ましくは図示する
ように突部４１８を埋設するようにして半導体素子４１
４と電気的に接続される回路パターン４１６を、第１熱
可塑性樹脂基材４２２のパターン形成面４２３上に形成
する。又、上述したバンプ４１３における上記凹凸部１
１３１や上記露出面１１３２の場合においても、上記凹
凸部１１３１や上記露出面１１３２と接触するように、
好ましくはこれらを埋設するようにして半導体素子４１
４と電気的に接続される回路パターン４１６が、第１熱
可塑性樹脂基材４２２のパターン形成面４２３上に形成
される。
【０１２７】該導電性ペーストによる回路パターン４１
６の形成は、一般的にスクリーン印刷やオフセット印刷
やグラビア印刷等によって行われる。例えばスクリーン
印刷の場合、１６５メッシュ／インチ、乳剤厚み１０μ
ｍのマスクを介して導電性ペーストを印刷し、導体厚み
約３０μｍの回路パターン４１６を形成する。尚、形成
される回路パターン４１６は、本第８実施形態では、半
導体素子４１４と無線にて情報の送受信を行なう為のア
ンテナコイルの形状である。勿論、上記回路パターン４
１６は、上記アンテナコイル形状に限定されるものでは
なく、製造物としての半導体部品実装済部品の機能に応
じた形態に形成される。
【０１２８】このようにして、回路パターン４１６への
半導体素子４１４の実装を行なう。又、該実装された図
２８に示す状態の構成部分を、半導体部品実装済部品４
２１とする。
【０１２９】次に、図２９及び図３６におけるステップ
２０７において、上記半導体部品実装済部品４２１をそ
の厚み方向からポリエチレンテレフタレート、塩化ビニ
ル、ポリカーボネート、アクリロニトリルブタジエンス
チレン等電気的絶縁性を有するシート状の第２熱可塑性
樹脂基材４２４及び第３熱可塑性樹脂基材４２５にてサ
ンドイッチして、封止装置４２６、４２７にてラミネー
ト処理し、半導体部品４２１の封止を行なう。該ラミネ
ート処理の条件は、例えばポリエチレンテレフタレート
製の第１熱可塑性樹脂基材を用いた場合、圧力３０×１
０5Ｐａ、温度１２０℃、プレス時間１分、圧力保持時
間１分である。
【０１３０】以上の工程を経て、図２２に示すような、
半導体素子４１４が実装されたモジュールとしての半導
体部品実装済部品や、本第８実施形態の場合のように上
記半導体部品実装済部品を有する半導体部品実装済完成
品としての機能を果たす一例に相当する非接触ＩＣカー
ド４０１が完成する。
【０１３１】このように本第８実施形態によれば、第１
熱可塑性樹脂基材４２２に半導体素子４１４を予め埋め
込んだ後に、カード化を実施する為、従来例における図
４８に示すようなカード化後における半導体素子５０４
の基材５０１ａへの沈み込みは発生しない。
【０１３２】よって、回路パターン４１６が断線するこ
とは無く、高品質の半導体部品実装済部品及び半導体部
品実装済完成品を製造することが可能になる。
【０１３３】さらに、異方導電性シート又は異方導電性
粒子等の接合材料を用いる必要が無い為、異方導電性シ
ート等の処理に要する工程は無く、高生産性且つ安価な
半導体部品実装済部品及び半導体部品実装済完成品を提
供することが可能になる。
【０１３４】又、ステップ２０６にてパターン形成面４
２３上に回路パターン４１６を形成した後、図３０に示
すように、当該回路パターンの所定の位置にコンデン
サ、抵抗等の受動部品である電子部品４２９をマウント
した、半導体部品実装済部品４２８を形成することも出
来る。そして、図３１に示すように、該半導体部品実装
済部品４２８をその厚み方向から第２熱可塑性樹脂基材
４２４及び第３熱可塑性樹脂基材４２５にてサンドイッ
チしてラミネート処理して、図３１に示す非接触ＩＣカ
ード４０２を製造することも出来る。
【０１３５】又、上述した図２２〜図３１では、半導体
素子４１４と回路パターン４１６との接続箇所のみを示
しているが、図２８に示す半導体部品実装済部品４２１
の全体を示す平面図を図３２に、図３２に示すＩ−Ｉ部
の断面図を図３３に示し、さらに半導体部品実装済部品
４２１の全体を第２熱可塑性樹脂基材４２４及び第３熱
可塑性樹脂基材４２５にてラミネート処理してなる非接
触ＩＣカード４０１における上記Ｉ−Ｉ部分の断面図を
図３４に示す。
【０１３６】又、図３５に示すように回路パターン４１
６の外周端４３０と半導体素子４１４の電極４１７の対
応部分４３１とをジャンパー接続する為に、回路パター
ン４１６に絶縁膜４３２を設けた後、外周端４３０と上
記電極対応部分４３１とを導電性ペーストの印刷や導電
性箔４３３等にて電気的に接続する。これにより、図示
するようなジャンパーが完成する。尚、絶縁膜４３２の
形成は、ポリエステル系の絶縁箔の接着や絶縁塗料の印
刷により行なう。
【０１３７】又、回路パターン４１６の外周端４３０と
半導体素子４１４の電極４１７の対応部分４３１とのジ
ャンパー接続は、上述の方法に限定されるものではな
く、例えば図３７に示すように、第１熱可塑性樹脂基材
４２２に予め設けておいたスルーホール４８０を介し
て、導電性ペーストの印刷により回路パターン４１６の
形成面とは反対側に回路パターン４３３を形成すること
によっても行うことができる。回路パターン４３３の形
成は、半導体素子４１４を第１熱可塑性樹脂基材４２２
に埋め込む前に実施しても良いし、回路パターン４１６
形成後に実施しても良い。スルーホール４８０への導電
性ペーストの充填は、回路パターン４１６の印刷時、も
しくは、回路パターン４３３の印刷時に同時に行うこと
ができる。
【０１３８】又、本第８実施形態では、回路パターン４
１６の形成面と反対側に形成するパターン４３３はコイ
ルジャンパーであるが、該構成に限定されるものではな
い。第１熱可塑性樹脂基材４２２を両面基板として、製
造物としての半導体部品実装済部品の機能に応じた形態
に形成することができる。
【０１３９】以上の説明において、半導体部品実装済完
成品の機能を果たす一例としての非接触ＩＣカードを製
造する際に、半導体部品実装済部品４２１や半導体部品
実装済部品４２８を、２つの熱可塑性樹脂基材４２４、
４２５にてサンドイッチする構成をとっているが、該構
成に限定されるものではない。例えば、第１熱可塑性樹
脂基材４２２をプレート上に載置して、これを封止する
ようなときには、第３熱可塑性樹脂基材４２５のみを使
用すればよく、製造する半導体部品実装済部品の種類
や、機能に応じて、２つの熱可塑性樹脂基材４２４、４
２５の使用を適宜工夫すれば良い。
【０１４０】又、上述の第８実施形態では、上述のよう
に第１熱可塑性樹脂基材４２２の厚み調整、及び熱プレ
ス動作の制御を行なうことで、上記ステップ２０３に
て、第１熱可塑性樹脂基材４２２へのバンプ４１３付半
導体素子４１４の挿入動作と、バンプ４１３の部材形成
面４１５のパターン形成面４２３への露出動作とを同じ
工程にて処理しているが、これに限定されるものではな
い。即ち、上記電気的接続面、例えば部材形成面４１５
をパターン形成面４２３に露出させず、上記ステップ２
０６にて、押圧増加部形成部材４５０にて、突部４１８
として露出させ、回路パターン４１６との電気的接続を
図るように構成してもよい。
【０１４１】以上詳述したように本発明における、半導
体部品実装済部品の製造方法及び製造装置、半導体部品
実装済完成品の製造方法及び製造装置、及び第３態様の
半導体部品実装済完成品によれば、半導体部品押圧装置
にて半導体部品を基材に挿入後、挿入された半導体部品
の回路接続部に対して接触面積増加装置にて接触面積増
加部を形成し、該接触面積増加部を有する上記回路接続
部に対して回路パターンを形成することで実装を完成さ
せる。よって、実装時には異方導電性シートや異方導電
性粒子を用いない為、従来に比べて大幅な生産性の向上
とコストダウンが可能になる。又、上記基材に挿入され
た半導体部品に対して回路パターンを形成することか
ら、従来発生したような半導体部品の基材への沈み込み
を防ぐことが出来、その結果、回路パターンの断線が無
く、高品質の半導体部品実装済部品、及び半導体部品実
装済完成品を安定して生産することができる。
【０１４２】なお、本発明は上記実施形態に限定される
ものではなく、その他種々の態様で実施できる。
【０１４３】
【発明の効果】以上の説明のとおり、本発明によれば、
従来に無い薄型の半導体素子パッケージを安価に高生産
性で提供することが可能となる。
【０１４４】また、その半導体素子パッケージを用いる
ことにより、電子部品モジュール及び非接触ＩＣカード
を安価に高生産性で提供することが可能となる。
【０１４５】すなわち、本発明の一態様によれば、半導
体素子の素子電極上にワイヤボンディング法を用いてバ
ンプを形成する工程と、熱可塑性樹脂シートと上記半導
体素子を位置合わせする工程と、上記熱可塑性樹脂シー
トと上記半導体素子を熱プレスして上記熱可塑性樹脂シ
ートを溶融して上記半導体素子の上記バンプの端面以外
の部分を覆う熱可塑性樹脂部を形成する工程と、熱プレ
ス後の上記熱可塑性樹脂部をカットする工程とを備える
ようにしている。従って、半導体素子パッケージの厚み
は、半導体素子と熱可塑性樹脂部を合わせた厚みしかな
い為、従来例に示す図２１の半導体素子パッケージとは
異なり、大幅な薄型化が可能となる。また、図２１に示
す導電性接着剤及び封止剤が無い為、また、導電性接着
剤や封止剤の硬化に要する時間が無い為、大幅な生産性
の向上が図れる。
【０１４６】また、本発明の電子部品モジュール製造方
法によれば、第１熱可塑性樹脂シート上に導電性ペース
トを用いて回路パターンを印刷する工程と、上記第１熱
可塑性樹脂シートの上記回路パターンの所定位置に、上
記半導体素子パッケージ製造方法により製造された半導
体素子パッケージ及び電子部品を搭載する工程と、上記
半導体素子パッケージ及び上記電子部品が搭載された上
記第１熱可塑性樹脂シートに第２熱可塑性樹脂シートを
位置合わせし、熱プレスして上記第２熱可塑性樹脂シー
トを溶融して上記半導体パッケージ及び上記電子部品を
覆う熱可塑性樹脂部を形成する工程とを備えるようにし
ている。従って、電子部品モジュールの厚みは、半導体
素子パッケージ及び電子部品の厚みと熱可塑性樹脂部を
合わせた厚みとほぼ同等となる為、従来例の電子部品モ
ジュールには無い薄型化が可能となる。また、熱可塑性
樹脂部が半導体素子及び電子部品の信頼性を確保する
為、従来のように封止剤を必要とせず、封止剤の硬化に
要する時間が無く、大幅な生産性の向上が図れる。更
に、材料コストも安いため、安価な電子部品モジュール
の供給が可能となる。
【０１４７】また、本発明の非接触ＩＣカードの製造方
法によれば、ＩＣチップと外部と送受信を行う為のアン
テナコイルとを有する非接触ＩＣカードであって、熱可
塑性樹脂基材に導電性ペーストにて、上記ＩＣチップの
ＩＣ電極部と電気的に接続可能な回路パターン、若しく
は、上記アンテナコイルを構成するコイルパターンを含
む上記ＩＣ電極部と電気的に接続する回路パターンを印
刷する工程と、上記ＩＣチップを有しかつ上記半導体素
子パッケージ製造方法により製造された半導体素子パッ
ケージの上記ＩＣチップの上記ＩＣ電極部が上記回路パ
ターンと接続するように、上記回路パターンの上に上記
半導体素子パッケージを配置する工程と、上記導電性ペ
ーストを硬化させる工程と、上記導電性ペースト硬化後
の上記熱可塑性樹脂基材の上記半導体素子パッケージ搭
載面側に熱可塑性樹脂シートを位置合わせし、熱プレス
して上記熱可塑性樹脂シートを溶融して上記半導体素子
パッケージを覆う熱可塑性樹脂部を形成する工程と、熱
プレス後の上記熱可塑性樹脂部をカットし、カード化す
る工程とを備える用にしている。従って、非接触ＩＣカ
ードの筐体が基板を兼ねている為、従来に無い薄型のＩ
Ｃカードが形成できる。従来は、半導体素子をガラスエ
ポキシ基板やセラミック基板上へ載せ、カード筐体に挟
み込む構造であった為、薄型化が困難であった。また、
導電性ペーストにより形成された回路パターンへペース
ト乾燥前に半導体素子パッケージを直接的に実装できる
為、生産性が大幅に向上する。従来は、ペーストを乾燥
させた後、異方性導電性樹脂シートまたは異方性導電性
粒子を介して半導体素子をマウントし、熱圧着する工程
をとっていた為、工程が複雑で且つ生産性も悪かった。
更に、封止剤や異方性導電性樹脂シートまたは異方性導
電性粒子といった材料が必要でない為、大幅なコストダ
ウンが図れる。以上の説明のとおり、第７実施形態によ
れば、非接触ＩＣカードの製造において、大幅な生産性
の向上、コストダウン、薄型化が可能になる。
【図面の簡単な説明】
【図１】 （Ａ），（Ｂ）は、それぞれ、本発明の第１
実施形態及び第２実施形態にかかる半導体素子パッケー
ジの製造方法により製造される半導体素子パッケージの
一部断面図である。
【図２】 本発明の第１実施形態にかかる半導体素子パ
ッケージの製造方法を示す工程図である。
【図３】 （Ａ）〜（Ｅ）は図２の上記第１実施形態に
かかる半導体素子パッケージの製造方法を説明するため
の一部断面図である。
【図４】 （Ａ），（Ｂ）は、図３（Ｅ）に続く、図２
の上記第１実施形態にかかる半導体素子パッケージの製
造方法を説明するための一部断面図である。
【図５】 （Ａ）〜（Ｃ）は上記第１実施形態にかかる
半導体素子電極上のバンプ形状の外観を説明するための
一部断面図である。
【図６】 本発明の第２実施形態にかかる半導体素子パ
ッケージの製造方法を示す工程図である。
【図７】 本発明の第３実施形態にかかる半導体素子パ
ッケージの製造方法を示す工程図である。
【図８】 （Ａ）〜（Ｃ）はそれぞれ図７の上記第３実
施形態にかかる半導体素子パッケージの製造方法を説明
するための説明図である。
【図９】 （Ａ）〜（Ｃ）は、図８（Ｃ）に続く、図７
の上記第３実施形態にかかる半導体素子パッケージの製
造方法を説明するための一部断面図である。
【図１０】 （Ａ），（Ｂ）は本発明の第４実施形態に
かかる半導体素子パッケージを説明するための一部断面
図である。
【図１１】 図１０の上記第４実施形態にかかる半導体
素子パッケージの製造方法を示す工程図である。
【図１２】 本発明の第５実施形態にかかる半導体素子
パッケージを説明するための一部断面図である。
【図１３】 上記第５実施形態にかかる半導体素子パッ
ケージの製造方法を示す工程図である。
【図１４】 （Ａ）〜（Ｄ）は本発明の第６実施形態に
かかる電子部品モジュールの製造方法を説明するための
一部断面図である。
【図１５】 上記第６実施形態にかかる電子部品モジュ
ールの製造方法を示す工程図である。
【図１６】 （Ａ）〜（Ｄ）は本発明の第７実施形態に
かかる非接触ＩＣカードの製造方法を説明するための一
部断面図である。
【図１７】 上記第７実施形態にかかる非接触ＩＣカー
ドの製造方法を示す工程図である。
【図１８】 従来の半導体素子パッケージを説明するた
めの一部断面図である。
【図１９】 従来の半導体素子パッケージの製造方法を
示す工程図である。
【図２０】 （Ａ）〜（Ｄ）はそれぞれ従来の半導体素
子パッケージを説明するための一部断面図である。
【図２１】 従来の半導体素子パッケージを説明するた
めの一部断面図である。
【図２２】 本発明の第８実施形態における半導体部品
実装済完成品の断面図である。
【図２３】 図２２に示す半導体部品実装済完成品の製
造過程を説明する為の図である。ステップ２０１におけ
る状態を示す図である。
【図２４】 図２２に示す半導体部品実装済完成品の製
造過程を説明する為の図である。ステップ２０２におけ
る状態を示す図である。
【図２５】 図２２に示す半導体部品実装済完成品の製
造過程を説明する為の図である。ステップ２０３におけ
る状態を示す図である。
【図２６】 図２２に示す半導体部品実装済完成品の製
造過程を説明する為の図である。ステップ２０４におけ
る状態を示す図である。
【図２７】 図２２に示す半導体部品実装済完成品の製
造過程を説明する為の図である。ステップ２０５におけ
る状態を示す図である。
【図２８】 図２２に示す半導体部品実装済完成品の製
造過程を説明する為の図である。ステップ２０６におけ
る状態を示す図である。
【図２９】 図２２に示す半導体部品実装済完成品の製
造過程を説明する為の図である。ステップ２０７におけ
る状態を示す図である。
【図３０】 図２２に示す半導体部品実装済完成品に備
わる半導体部品実装済部品について、電子部品を回路パ
ターン上に装着した状態を示す図である。
【図３１】 図３０に示す半導体部品実装済部品をラミ
ネート処理した状態を示す断面図である。
【図３２】 図２２に示す半導体部品実装済完成品が非
接触ＩＣカードの場合であって、該非接触ＩＣカードに
備わる半導体部品実装済部品の平面図である。
【図３３】 図３２に示すＩ−Ｉ部における断面図であ
る。
【図３４】 図３２における非接触ＩＣカードの上記Ｉ
−Ｉ部における断面図である。
【図３５】 図３２における非接触ＩＣカードにて、ジ
ャンパーを設けた状態を示す平面図である。
【図３６】 図２２に示す半導体部品実装済完成品の製
造過程を示すフローチャートである。
【図３７】 ジャンパーを設けた図３２における非接触
ＩＣカードの変形例の断面図である。
【図３８】 図２８に示す半導体部品実装済部品の変形
例における断面図である。
【図３９】 図２７に示す増加部形成部材の変形例を示
す図である。
【図４０】 図２７に示す増加部形成部材の別の変形例
を示す図である。
【図４１】 従来の非接触ＩＣカードの構造を示す斜視
図である。
【図４２】 従来の非接触ＩＣカードの製造工程を示す
フローチャートである。
【図４３】 従来の非接触ＩＣカードの製造工程を示す
断面図である。
【図４４】 従来の非接触ＩＣカードの製造工程を示す
断面図である。
【図４５】 従来の非接触ＩＣカードの製造工程を示す
断面図である。
【図４６】 従来の非接触ＩＣカードの製造工程を示す
断面図である。
【図４７】 従来の非接触ＩＣカードの構造を示す断面
図である。
【図４８】 従来の非接触ＩＣカードの不具合状態を示
す断面図である。
【符号の説明】
１…半導体ウェーハ、２…ダイシングソー、３…半導体
素子、４…バンプ、４Ａ…２段突起バンプ、５…素子電
極、６…パッシベーション膜、７…熱硬化性樹脂部、７
ａ…熱硬化性樹脂シート、７ｂ…熱可塑性樹脂シート、
７ｃ…熱可塑性樹脂部、７ｄ…熱可塑性樹脂部、８Ａ，
８Ｂ，８Ｃ，８Ｄ，８Ｅ，８Ｆ…熱プレス板、９…バン
プの端面、１１…金属粒子、１２…導電性ペースト、１
３…フィルム基板、１３Ａ…熱可塑性樹脂シート、１３
Ｂ…熱可塑性樹脂部、１４…半導体パッケージ、１５…
電子部品、２２…熱硬化型又は熱可塑性導電性ペース
ト、２３…フィルム基板、２３Ａ…熱可塑性樹脂シー
ト、２６…コイル、６０…ホーン、６１…キャピラリ
ー、４０１，４０２…非接触ＩＣカード、４１３…バン
プ、４１４…半導体素子、４１５…部材形成面、４１６
…回路パターン、４１７…電極、４１８…回路接続用部
材、４２１…半導体部品実装済部品、４２２…第１熱可
塑性樹脂基材、４２３…パターン形成面、４２４…第２
熱可塑性樹脂基材、４２５…第３熱可塑性樹脂基材、４
２８…半導体部品実装済部品、４２９…電子部品、４５
０…増加部形成部材。

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子（３）の素子電極（５）上に
    ワイヤボンディング法を用いてバンプ（４，４Ａ）を形
    成する工程と、 熱可塑性樹脂シート（７ａ）と上記半導体素子を位置合
    わせする工程と、 上記熱可塑性樹脂シートと上記半導体素子を熱プレスし
    て上記熱可塑性樹脂シートを溶融して上記半導体素子の
    上記バンプの端面（９）以外の部分を覆う熱可塑性樹脂
    部（７）を形成する工程と、 熱プレス後の上記熱可塑性樹脂部をカットする工程とを
    備えることを特徴とする半導体素子パッケージ製造方
    法。
  2. 【請求項２】 半導体ウェーハ（１）をダイシングして
    得られた個片の半導体素子（３）の素子電極（５）上に
    ワイヤボンディング法を用いてバンプ（４，４Ａ）を形
    成する工程と、 熱可塑性樹脂シート（７ａ）上に一個若しくは複数個の
    上記個片半導体素子を位置合わせする工程と、 上記熱可塑性樹脂シートと上記個片半導体素子を熱プレ
    スして上記熱可塑性樹脂シートを溶融して上記個片半導
    体素子の上記バンプの端面（９）以外の部分を覆う熱可
    塑性樹脂部（７）を形成する工程と、 熱プレス後の上記熱可塑性樹脂部をカットする工程とを
    備えることを特徴とする半導体素子パッケージ製造方
    法。
  3. 【請求項３】 半導体ウェーハ（１）の半導体素子電極
    上にワイヤボンディング法を用いてバンプ（４，４Ａ）
    を形成する工程と、 上記バンプが形成された上記半導体ウェーハをダイシン
    グし、個片の半導体素子（３）に分割する工程と、 熱可塑性樹脂シート（７ｂ）上に一個若しくは複数個の
    上記個片半導体素子を位置合わせする工程と、 上記熱可塑性樹脂シートと上記個片半導体素子を熱プレ
    スして上記熱可塑性樹脂シートを溶融して上記個片半導
    体素子の上記バンプの端面（９）以外の部分を覆う熱可
    塑性樹脂部（７）を形成する工程と、 熱プレス後の上記熱可塑性樹脂部をカットする工程とを
    備えることを特徴とする半導体素子パッケージ製造方
    法。
  4. 【請求項４】 半導体ウェーハ（１）の半導体素子電極
    （５）上にワイヤボンディング法を用いてバンプ（４，
    ４Ａ）を形成する工程と、 上記半導体ウェーハに熱可塑性樹脂シート（７ａ）を位
    置合わせする工程と、 上記半導体ウェーハと上記熱可塑性樹脂シートを熱プレ
    スして上記熱可塑性樹脂シートを溶融して上記半導体ウ
    ェーハの上記バンプの端面（９）以外の部分を覆う熱可
    塑性樹脂部（７）を形成する工程と、 熱プレスされた上記半導体ウェーハ及び上記熱可塑性樹
    脂部をダイシングする工程とを備えることを特徴とする
    半導体素子パッケージ製造方法。
  5. 【請求項５】 請求項１又は請求項２又は請求項３に記
    載の半導体素子パッケージ製造方法により製造された半
    導体素子パッケージのバンプの露出した端面側の熱可塑
    性樹脂部に導電性ペースト（１２）を用いて回路パター
    ンを印刷する工程と、 上記回路パターンの所定位置に金属粒子（１１）を配置
    し、上記導電性ペーストを硬化する工程と、 導電性ペースト硬化後の上記半導体素子パッケージを熱
    可塑性樹脂シート上に位置合わせし、熱プレスして上記
    熱可塑性樹脂シートを溶融して上記半導体素子パッケー
    ジの上記金属粒子の端面以外の部分を覆う熱可塑性樹脂
    部（７ｃ）を形成する工程と、 熱プレス後の上記熱可塑性樹脂部をカットする工程とを
    備えることを特徴とする半導体素子パッケージ製造方
    法。
  6. 【請求項６】 請求項５に記載の半導体素子パッケージ
    製造方法により製造された半導体素子パッケージの電極
    面側に導電性ペースト（１２）を用いて回路パターンを
    印刷する工程と、 上記回路パターンの所定位置に金属粒子（１１）を配置
    し、上記導電性ペーストを硬化する工程と、 導電性ペースト硬化後の上記半導体素子パッケージを熱
    可塑性樹脂シート上に位置合わせし、熱プレスして上記
    熱可塑性樹脂シートを溶融して上記半導体素子パッケー
    ジの上記金属粒子の端面以外の部分を覆う熱可塑性樹脂
    部（７ｄ）を形成する工程と、 熱プレス後の上記熱可塑性樹脂部をカットする工程とを
    所定回数行い、パッケージを多層化することを特徴とす
    る半導体素子パッケージ製造方法。
  7. 【請求項７】 請求項４に記載の半導体素子パッケージ
    製造方法において、熱プレスされた上記半導体ウェーハ
    及び上記熱可塑性樹脂部をダイシングする前の上記半導
    体ウェーハの電極面側に導電性ペースト（１２）を用い
    て回路パターンを印刷する工程と、 上記回路パターンの所定位置に金属粒子（１１）を配置
    し、上記導電性ペーストを硬化する工程と、 導電性ペースト硬化後の上記半導体ウェーハを熱可塑性
    樹脂シートに位置合わせし、熱プレスして上記熱可塑性
    樹脂シートを溶融して上記半導体ウェーハの上記金属粒
    子の端面以外の部分を覆う熱可塑性樹脂部（７ｃ）を形
    成する工程と、 上記金属粒子を有しかつ熱プレスされた上記半導体ウェ
    ーハをダイシングする工程とを備える半導体素子パッケ
    ージ製造方法。
  8. 【請求項８】 請求項４に記載の半導体素子パッケージ
    製造方法において、熱プレスされた上記半導体ウェーハ
    及び上記熱可塑性樹脂部をダイシングする前の上記半導
    体ウェーハの電極面側に導電性ペースト（１２）を用い
    て回路パターンを印刷する工程と、 上記回路パターンの所定位置に金属粒子（１１）を配置
    し、上記導電性ペーストを硬化する工程と、 導電性ペースト硬化後の上記半導体ウェーハを熱可塑性
    樹脂シートに位置合わせし、熱プレスして上記熱可塑性
    樹脂シートを溶融して上記半導体ウェーハの上記金属粒
    子の端面以外の部分を覆う熱可塑性樹脂部（７ｃ）を形
    成する工程とを所定回数繰り返して多層化した後、上記
    金属粒子を有しかつ熱プレスされた上記半導体ウェーハ
    をダイシングする工程を備える半導体素子パッケージ製
    造方法。
  9. 【請求項９】 第１熱可塑性樹脂シート（１３）上に導
    電性ペースト（１２）を用いて回路パターンを印刷する
    工程と、 上記第１熱可塑性樹脂シートの上記回路パターンの所定
    位置に請求項１から請求項８のいずれかに記載の上記半
    導体素子パッケージ製造方法により製造された半導体素
    子パッケージ及び電子部品（１５）を搭載する工程と、 上記半導体素子パッケージ及び上記電子部品が搭載され
    た上記第１熱可塑性樹脂シートに第２熱可塑性樹脂シー
    ト（１３Ａ）を位置合わせし、熱プレスして上記第２熱
    可塑性樹脂シートを溶融して上記半導体パッケージ及び
    上記電子部品を覆う熱可塑性樹脂部（１３Ｂ）を形成す
    る工程とを備えることを特徴とする電子部品モジュール
    製造方法。
  10. 【請求項１０】 ＩＣチップと外部と送受信を行う為の
    アンテナコイル（２６）とを有する非接触ＩＣカードで
    あって、 熱可塑性樹脂基材（２３）に導電性ペースト（２２）に
    て、上記ＩＣチップのＩＣ電極部と電気的に接続可能な
    回路パターン、若しくは、上記アンテナコイルを構成す
    るコイルパターンを含む上記ＩＣ電極部と電気的に接続
    する回路パターンを印刷する工程と、 上記ＩＣチップを有しかつ請求項１から請求項８のいず
    れかに記載の上記半導体素子パッケージ製造方法により
    製造された半導体素子パッケージの上記ＩＣチップの上
    記ＩＣ電極部が上記回路パターンと接続するように、上
    記回路パターンの上に上記半導体素子パッケージを配置
    する工程と、 上記導電性ペーストを硬化させる工程と、 上記導電性ペースト硬化後の上記熱可塑性樹脂基材の上
    記半導体素子パッケージ搭載面側に熱可塑性樹脂シート
    （２３Ａ）を位置合わせし、熱プレスして上記熱可塑性
    樹脂シートを溶融して上記半導体素子パッケージを覆う
    熱可塑性樹脂部（２３Ｂ）を形成する工程と、 熱プレス後の上記熱可塑性樹脂部をカットし、カード化
    する工程とを備えることを特徴とする非接触ＩＣカード
    の製造方法。
  11. 【請求項１１】 請求項１から請求項８のいずれかに記
    載の半導体素子パッケージ製造方法により製造される半
    導体素子パッケージ。
  12. 【請求項１２】 半導体素子（４１４）のバンプ（４１
    ３）に接触して上記半導体素子と電気的に接続され導電
    性ペーストにて形成される回路パターン（４１６）を基
    材（４２２）のパターン形成面（４２３）上に形成して
    当該回路パターンへの上記半導体素子の実装を行なう半
    導体素子実装済部品の製造方法において、 上記基材に上記半導体素子を挿入するとともに、上記パ
    ターン形成面に上記半導体素子の上記バンプを露出させ
    た状態で近接させ、 上記パターン形成面に露出した上記バンプに対して、上
    記回路パターンと上記バンプとの接触面積を増加させる
    接触面積増加部（４１８，１１３１，１１３２）を形成
    することを備える半導体素子実装済部品の製造方法。
  13. 【請求項１３】 上記接触面積増加時に、上記バンプ又
    は上記バンプ近傍の上記パターン形成面に接触して増加
    部形成部材（４５０、４５５、４５７）により上記接触
    面積増加部を形成し、 上記増加部形成部材を上記バンプ又は上記バンプ近傍の
    上記パターン形成面に押圧する請求項１２記載の半導体
    素子実装済部品の製造方法。
  14. 【請求項１４】 上記増加部形成部材は円筒形状である
    とき、上記増加部形成部材で押圧する押圧動作にて上記
    バンプを成形して上記バンプに上記接触面積増加部とし
    ての突部（４１８）を形成する、請求項１３記載の半導
    体素子実装済部品の製造方法。
  15. 【請求項１５】 上記増加部形成部材が先端（４５６）
    に凹凸部（１５６１）を有するとき、上記増加部形成部
    材で押圧する押圧動作にて上記バンプを成形して上記バ
    ンプに上記接触面積増加部としての凹凸部（１１３１）
    を形成する、請求項１３記載の半導体素子実装済部品の
    製造方法。
  16. 【請求項１６】 上記増加部形成部材が円筒形状である
    とき、上記増加部形成部材で押圧する押圧動作にて上記
    バンプ近傍の上記パターン形成面を押圧して上記バンプ
    近傍に接触面積増加用溝（１５７２）を形成して上記バ
    ンプを上記基材から露出させる、請求項１３記載の半導
    体素子実装済部品の製造方法。
  17. 【請求項１７】 請求項１２から１６のいずれか１つに
    記載の半導体素子実装済部品の製造方法により製造され
    た半導体素子実装済部品（４２１）を封止する半導体素
    子実装済完成品の製造方法。
  18. 【請求項１８】 請求項１２から１６のいずれか１つに
    記載の半導体素子実装済部品の製造方法にて製造された
    半導体素子実装済部品（４２１）を備える半導体素子実
    装済完成品。
  19. 【請求項１９】 請求項１７に記載の半導体素子実装済
    完成品の製造方法にて製造される半導体素子実装済完成
    品。
  20. 【請求項２０】 上記半導体素子実装済完成品は非接触
    ＩＣカードである、請求項１８又は１９記載の半導体素
    子実装済完成品。
JP2000212613A 1999-07-16 2000-07-13 半導体素子実装済部品の製造方法及び半導体素子実装済完成品の製造方法 Expired - Fee Related JP4179736B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000212613A JP4179736B2 (ja) 1999-07-16 2000-07-13 半導体素子実装済部品の製造方法及び半導体素子実装済完成品の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-202847 1999-07-16
JP20284799 1999-07-16
JP2000212613A JP4179736B2 (ja) 1999-07-16 2000-07-13 半導体素子実装済部品の製造方法及び半導体素子実装済完成品の製造方法

Publications (3)

Publication Number Publication Date
JP2001093926A true JP2001093926A (ja) 2001-04-06
JP2001093926A5 JP2001093926A5 (ja) 2005-06-09
JP4179736B2 JP4179736B2 (ja) 2008-11-12

Family

ID=26513604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000212613A Expired - Fee Related JP4179736B2 (ja) 1999-07-16 2000-07-13 半導体素子実装済部品の製造方法及び半導体素子実装済完成品の製造方法

Country Status (1)

Country Link
JP (1) JP4179736B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007929A (ja) * 2001-06-27 2003-01-10 Nichia Chem Ind Ltd 半導体チップとその製造方法
JP2003017979A (ja) * 2001-06-28 2003-01-17 Nagase Chemtex Corp 弾性表面波デバイスおよびその製法
JP2003092310A (ja) * 2001-09-17 2003-03-28 Nagase & Co Ltd 封止樹脂付突起電極付ｉｃチップとその製造方法
JP2003092311A (ja) * 2001-09-17 2003-03-28 Nagase & Co Ltd 突起電極付ｉｃチップの実装方法
JP2006504275A (ja) * 2002-10-29 2006-02-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 熱可塑性物質からなるアンダーフィル材を有する電子部品、およびその製造方法
US7084008B2 (en) 2002-10-30 2006-08-01 Matsushita Electric Industrial Co., Ltd. Manufacturing method for electronic component-mounted component, manufacturing method for electronic component-mounted completed product with the electronic component-mounted component, and electronic component-mounted completed product
US7176055B2 (en) 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP2011243977A (ja) * 2010-05-18 2011-12-01 Seoul Semiconductor Co Ltd 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法
JP2015228512A (ja) * 2010-02-09 2015-12-17 日亜化学工業株式会社 発光装置および発光装置の製造方法
US9419186B2 (en) 2010-05-18 2016-08-16 Seoul Semiconductor Co., Ltd. Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007929A (ja) * 2001-06-27 2003-01-10 Nichia Chem Ind Ltd 半導体チップとその製造方法
JP4529319B2 (ja) * 2001-06-27 2010-08-25 日亜化学工業株式会社 半導体チップとその製造方法
JP2003017979A (ja) * 2001-06-28 2003-01-17 Nagase Chemtex Corp 弾性表面波デバイスおよびその製法
JP2003092310A (ja) * 2001-09-17 2003-03-28 Nagase & Co Ltd 封止樹脂付突起電極付ｉｃチップとその製造方法
JP2003092311A (ja) * 2001-09-17 2003-03-28 Nagase & Co Ltd 突起電極付ｉｃチップの実装方法
US7176055B2 (en) 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP2006504275A (ja) * 2002-10-29 2006-02-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 熱可塑性物質からなるアンダーフィル材を有する電子部品、およびその製造方法
US7084008B2 (en) 2002-10-30 2006-08-01 Matsushita Electric Industrial Co., Ltd. Manufacturing method for electronic component-mounted component, manufacturing method for electronic component-mounted completed product with the electronic component-mounted component, and electronic component-mounted completed product
JP2015228512A (ja) * 2010-02-09 2015-12-17 日亜化学工業株式会社 発光装置および発光装置の製造方法
JP2011243977A (ja) * 2010-05-18 2011-12-01 Seoul Semiconductor Co Ltd 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法
US9419186B2 (en) 2010-05-18 2016-08-16 Seoul Semiconductor Co., Ltd. Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
US9793448B2 (en) 2010-05-18 2017-10-17 Seoul Semiconductor Co., Ltd. Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
US10043955B2 (en) 2010-05-18 2018-08-07 Seoul Semiconductor Co., Ltd. Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same

Also Published As

Publication number Publication date
JP4179736B2 (ja) 2008-11-12

Similar Documents

Publication Publication Date Title
WO2001006558A1 (fr) Emballage de dispositifs a semi-conducteurs et leur procede de fabrication
JP3889856B2 (ja) 突起電極付きプリント配線基板の製造方法
US6664645B2 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US5949142A (en) Chip size package and method of manufacturing the same
US20040112636A1 (en) Manufacturing method for electronic component module and electromagnetically readable data carrier
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JPH1084014A (ja) 半導体装置の製造方法
JPH09321439A (ja) 積層回路基板
JPH10199934A (ja) 半導体素子実装構造体及び半導体素子実装方法
JP3565090B2 (ja) 半導体装置の製造方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP4179736B2 (ja) 半導体素子実装済部品の製造方法及び半導体素子実装済完成品の製造方法
JP4353181B2 (ja) 電子装置の製造方法
JPH11250214A (ja) 部品の実装方法とｉｃカード及びその製造方法
JP2003142797A (ja) 電子部品実装済完成品の製造方法及び電子部品実装済完成品
JP3891743B2 (ja) 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JPH1159040A (ja) 無線モジュール及び無線カード
JPH10125725A (ja) 半導体装置およびその製造方法
JP4209574B2 (ja) 半導体部品実装済部品の製造方法
JP4030220B2 (ja) 半導体チップの実装構造
JP3979797B2 (ja) 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品
JPH0677285A (ja) Ｉｃ素子の実装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees