JP4353181B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP4353181B2
JP4353181B2 JP2005515960A JP2005515960A JP4353181B2 JP 4353181 B2 JP4353181 B2 JP 4353181B2 JP 2005515960 A JP2005515960 A JP 2005515960A JP 2005515960 A JP2005515960 A JP 2005515960A JP 4353181 B2 JP4353181 B2 JP 4353181B2
Authority
JP
Japan
Prior art keywords
antenna
chips
chip
electronic device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005515960A
Other languages
English (en)
Other versions
JPWO2005055130A1 (ja
Inventor
耕司 田崎
裕宣 石坂
正仁 渋谷
耕輔 田中
正久 新沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2005055130A1 publication Critical patent/JPWO2005055130A1/ja
Application granted granted Critical
Publication of JP4353181B2 publication Critical patent/JP4353181B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

本発明は、ＩＣチップを搭載した非接触式個体識別装置に関して、安価で生産性に優れかつ良好な通信特性を得るのに好適な電子装置の製造方法及びそれに用いる部材に関する。
近年、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグを用いる非接触式個体識別システムは、物のライフサイクル全体を管理するシステムとして製造、物流、販売の全ての業態で注目されている。特に、２．４５ＧＨｚのマイクロ波を用いる電波方式のＲＦＩＤタグは、ＩＣチップに外部アンテナを取り付けた構造で数メートルの通信距離が可能であるという特徴によって注目されており、現在、大量の商品の物流及び物品管理や製造物履歴管理等を目的にシステムの構築が進められている。
前記マイクロ波を用いる電波方式のＲＦＩＤタグとしては、例えば、株式会社日立製作所と株式会社ルネサステクノロジ社によって開発されたＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）型インレットを用いたものが知られており、ＴＣＰ型インレットの製造は、ポリイミド基材と銅アンテナ回路を連続して形成したテープキャリヤに、同一面上に全ての外部電極が形成されたＩＣチップを１個ずつ実装するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）工法が採用されている（香山 晋、成瀬 邦彦「ＶＬＳＩパッケージング技術（上）、（下）」、日経ＢＰ社、１９９３年）。以下、一般的なＴＡＢ工法を用いたＲＦＩＤタグの製造工程について図１を用いて説明する。
図１において、まず、図１（ａ）に示すように、金バンプ１０４が回路面に形成された同一面上に全ての外部電極が形成されたＩＣチップ１１０をダイシング加工によって個片化した後に、ダイシングフィルム１０から真空吸着器２０によって吸着する。次に、図１（ｂ）に示すように、同一面上に全ての外部電極が形成されたＩＣチップ１１０の金バンプ１０４が表面になるように真空吸着ステーション３０に移す。次に、図１（ｃ）に示すように、金バンプ１０４が下面になるように真空吸着ステーション３０を上下反転させる。前記同一面上に全ての外部電極が形成されたＩＣチップ１１０を、銅箔付きポリイミド基材の銅箔をアンテナ回路加工して作製したアンテナ基板５００の所定の位置に位置合せをした後、ヒータ４０を用いて加熱圧着し、固定する。アンテナ回路５０１上の金バンプと接続する部分には錫めっき又ははんだめっきを施しておくことで金−錫合金による接続を得ることができる。次に、図１（ｄ）に示すように、同一面上に全ての外部電極が形成されたＩＣチップ１１０とアンテナ基板５００の空隙を熱硬化性樹脂６００によって封止する。前記熱硬化性樹脂の硬化が終了した状態はインレットと呼ばれるＲＦＩＤタグの中間形態である。このインレットをラベルや薄型ケースに格納することでＲＦＩＤタグとしての使用が可能になる。
その他のインレット構造としては、例えば、株式会社日立製作所の宇佐美により、ＩＣチップの外部電極が向かい合った１組の各々の面に１個ずつ形成されたＩＣチップにおいて、各々の面に形成された各外部電極にダイポールアンテナを接続するガラスダイオード・パッケージ構造が開発されている（特開２００２−２６９５２０号公報）。さらに、宇佐美らにより、上記２個の外部電極がＩＣチップの向かい合った１組の各々の面に１個ずつ形成されたＩＣチップを励振スリット型ダイポールアンテナに実装する際に、アンテナによって前記ＩＣチップの向かい合った１組の各々の面に１個ずつ形成された各外部電極を挟む、サンドイッチ・アンテナ構造が開発されている（ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．３９８−３９９，２００３年）。励振スリットを有するダイポールアンテナ構造は、このスリットの幅及び長さを変えることで、アンテナのインピーダンスと上記ＩＣチップの入力インピーダンスを整合することが可能で、通信距離を向上することができる。
ＲＦＩＤタグを用いた非接触式個体識別システムで大量の商品の物流及び物品管理を実現するためには、商品の１つ１つにＲＦＩＤタグを取り付ける必要があり、そのためにはＲＦＩＤタグの大量かつ安価な生産が不可欠となる。
しかしながら、良好な通信特性が得られる励振型ダイポールアンテナ構造ではＩＣチップの２つの外部電極が励振スリットを跨いでアンテナに接続されることで共振回路を形成するため、同一面上に全ての外部電極が形成されたＩＣチップでは、信号入力用の２個の外部電極とスリットを精度良く位置合せする必要がある。そのため、従来は図１に示したＴＡＢ工法を用いてＩＣチップを１個ずつアンテナ基板に実装していたが、前記ＴＡＢ工法では、ダイシングフィルムからの真空吸着器による同一面上に全ての外部電極が形成されたＩＣチップの吸着や同一面上に全ての外部電極が形成されたＩＣチップとアンテナ基板の位置合せ及び加熱圧着、さらに樹脂封止等の各工程を同一面上に全ての外部電極が形成されたＩＣチップについて１個ずつ行うため、各工程のタクト時間を１秒程度又は１秒以下に短縮することは非常に困難であり、大量生産性における大きな課題となっていた。
また、タクト時間が長いとその分人件費等がかかり低コスト化の妨げになることに加え、同一面上に全ての外部電極が形成されたＩＣチップとアンテナ基板との接続は金−錫又は金−はんだ接合によって行うために、基板材料として耐熱性に優れ、高価であるポリイミドフィルムに銅箔を貼り合わせたテープ基材を用いる必要があることから、安価なインレットの生産が困難となっている。
上記アンテナによって２個の外部電極が向かい合った１組の各々の面に１個ずつ形成されたＩＣチップの各々の面に１個ずつ形成された各外部電極を挟むサンドイッチ・アンテナ構造を用いれば、励振スリットと前記ＩＣチップの各々の面に１個ずつ形成された各外部電極との高精度な位置合せが不要となるものの、ＴＡＢ工法を用いた従来通りの生産方法では、２個の外部電極が向かい合った１組の各々の面に１個ずつ形成されたＩＣチップにおけるＩＣチップの大きさを０．４ｍｍ以下にすると、従来の真空吸着器によるＩＣチップの吸着が困難となり、インレットの大量生産及び低コスト化が困難となる。
本発明は、前記に鑑みてなされたものであり、安価で生産性に優れかつ良好な通信特性を得ることができる電子装置の製造方法及びそれに用いる部材を提供するものである。
即ち、本発明は以下の通りである。
（１）外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、整列した複数の前記ＩＣチップのうち少なくとも１個のＩＣチップと対応する搭載すべきアンテナ回路上の所定の位置との位置合せをすれば、それに従って残りのＩＣチップについても高精度な位置合わせをすることなくアンテナ回路上の所定の位置に一括して配置することができることを特徴とする電子装置の製造方法。
（２）外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列又は横列のうちの少なくとも一方の列を整列する工程、整列した複数の前記ＩＣチップを電気的に接続するように第２の金属箔を形成した短絡板に第１の異方導電性接着剤層を介して一括して仮固定し、ＩＣチップ付き短絡板を作製する工程、前記複数のアンテナ回路上の所定の位置に、複数の前記ＩＣチップが電気的に接続するように、前記ＩＣチップ付き短絡板を位置合せする工程、アンテナ基板上の所定の位置に、前記ＩＣチップ付き短絡板を第２の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有することを特徴とする電子装置の製造方法。
（３）外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列及び横列のうちの少なくとも一方の列を整列する工程、対応する搭載すべき前記複数のアンテナ回路上の所定の位置に複数の前記ＩＣチップが電気的に接続するように、整列した複数の前記ＩＣチップを一括して位置合せした後、第１の異方導電性接着剤層を介して仮固定する工程、仮固定した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した短絡板を位置合せする工程、前記短絡板を、複数の前記ＩＣチップ及びアンテナ基板上に第２の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有することを特徴とする電子装置の製造方法。
（４）外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、前記アンテナ回路上の所定の位置に第１の異方導電性接着剤層を形成する工程、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列及び横列のうちの少なくとも一方の列を整列する工程、対応する搭載すべき前記複数のアンテナ回路上の所定の位置に複数の前記ＩＣチップが電気的に接続するように、第１の異方導電性接着剤層上に整列した複数の前記ＩＣチップを一括して位置合せした後、仮固定する工程、仮固定した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に第２の異方導電性接着剤層を形成する工程、仮固定した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した短絡板を位置合せする工程、前記短絡板を、複数の前記ＩＣチップ及びアンテナ基板上に一括して加熱圧着する工程、を少なくとも有することを特徴とする電子装置の製造方法。
（５）外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、アンテナ基板の幅方向に前記ＩＣチップを並べたときの列を１列ずつ、一括して加熱圧着することができる個数分を１個片として短絡板を分割する工程、前記短絡板をアンテナ基板の幅方向に並べられたアンテナ回路の１列と位置合せする工程、短絡板を前記ＩＣチップ及びアンテナ基板上に異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有することを特徴とする電子装置の製造方法。
（６）前記（１）〜（５）の製造方法において、第１及び第２の金属箔の少なくとも一方がアルミニウムであることを特徴とする電子装置の製造方法。
（７）前記（１）〜（５）の製造方法において、第１及び第２の金属箔の少なくとも一方が有機樹脂からなるベース基材に支持されており、前記有機樹脂は、塩化ビニル樹脂（ＰＶＣ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、グリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート樹脂（ＰＣ）、２軸延伸ポリエステル（Ｏ−ＰＥＴ）、ポリイミド樹脂から選択されることを特徴とする電子装置の製造方法。
（８）前記（１）〜（５）の製造方法において、第１及び第２の金属箔の少なくとも一方が紙からなるベース基材に支持されていることを特徴とする電子装置の製造方法。
（９）前記（１）〜（５）の製造方法において、第１及び第２の異方導電性接着剤層の加熱圧着によって、アンテナ基板と短絡板との空隙を封止することを特徴とする電子装置の製造方法。
（１０）前記（１）〜（５）の製造方法において、複数の前記ＩＣチップをアンテナ基板及び短絡板と一括して加熱圧着する工程の後に、連続しているアンテナ回路を１個ずつの個片に切断する工程を有することを特徴とする電子装置の製造方法。
（１１）外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置における部材において、前記ＩＣチップの外部電極が付いている各々の面に異方導電性接着剤層を形成して、前記ＩＣチップを前記異方導電性接着剤層で予め挟み込んだ状態の半導体素子であることを特徴とする電子装置の部材。
（１２）外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置における部材において、前記ＩＣチップの外部電極が付いている各々の面に異方導電性接着剤層を形成して、前記ＩＣチップを前記異方導電性接着剤層で挟み込んだ状態の半導体素子の前記異方導電性接着剤層のうちの一方の面上に、短絡板をさらに予め設けていることを特徴とする電子装置の部材。
（１３）前記（１）〜（５）の製造方法において、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列及び横列のうちの少なくとも一方の列を整列して、複数の前記ＩＣチップを一括して整列する方法が、前記ＩＣチップが収まる寸法の凹部を数個から数万個程度形成した治具を用いて、治具を振動させることで治具上の前記ＩＣチップを各凹部に収める方法であることを特徴とする電子装置の製造方法。
（１４）前記（１）〜（５）の製造方法において、短絡板と前記ＩＣチップ及びアンテナ基板を一括して加熱圧着することを特徴とする電子装置の製造方法。
本発明の電子装置の製造方法及びそれに用いる部材により次のような効果を得ることができる。外部電極が向かい合った１組の各々の面に形成されたＩＣチップを複数個整列し、アンテナ基板及び短絡板に一括して実装することによって、優れた生産性を実現することができ、また、良好な通信特性を得ることができる。インレット１個当りの生産タクト時間を１秒程度又は１秒以下に短縮することができること並びに異方導電性接着剤層を介して前記ＩＣチップとアンテナ基板及び短絡板を接続するためにベース基材及びアンテナ回路の材料に安価な材料を使用することができることから、低価格のインレットを実現することができる。
図１は、従来の製造方法を説明するための図である。 図２は、本発明の製造方法によって得られるインレットの構造を示す図である。 図３は、本発明のＩＣチップの整列方法の一例を説明するための図である。 図４は、本発明の第１の実施の形態を説明するための製造工程図である。 図５は、本発明の第２の実施の形態を説明するための製造工程図である。
以下、本発明の実施形態について図面を用いて詳細に説明する。
本発明における電子装置は、外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板と、を備えるものである。
前記電子装置は、本発明の製造方法を用いたＲＦＩＤタグ用インレットである。図２（ａ）はＲＦＩＤタグ用インレットを上面から見た概略図である。また、図２（ｂ）は図２（ａ）のＡ−Ａ’部の断面概略図である。図２を用いて、前記インレットの構造を簡単に説明する。
図２において、図２（ｂ）に示すように、前記ＩＣチップ１００の向かい合った１組の各々の面には、第１の外部電極１０２及び第２の外部電極１０３が各々形成されている。前記ＩＣチップ１００は第１の外部電極１０２によって、ベース基材２０２及びアンテナ回路２０１で構成されるアンテナ基板２００に第１の接続部２において、異方導電性接着剤層４００に含有される導電粒子４０１を介して接続されている。同様に、ベース基材３０２及び金属箔３０１で構成される短絡板３００と前記ＩＣチップ１００の第２の外部電極１０３が第２の接続部３において、また、短絡板３００とアンテナ基板２００が第３の接続部４において、異方導電性接着剤層４００に含有される導電粒子４０１を介して各々接続されている。前記ＩＣチップの第２の外部電極１０３の第２の接続部３とアンテナ基板上の第３の接続部４は、アンテナ基板に形成されたスリット１を跨いで接続される構造となる。すなわち、前記ＩＣチップの第１の外部電極１０２と第２の外部電極１０３は、第１の接続部２、アンテナ回路２０１、第３の接続部４、短絡板の金属箔３０１及び第２の接続部３を介して電気的に接続される。また、アンテナ基板２００と短絡板３００の空隙は、異方導電性接着剤層のマトリクス樹脂４０２によって封止されている。
次に、前記電子装置の製造方法について例を挙げて、図面を用いて説明する。
本発明における前記電子装置の製造方法の第１の例は、外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列又は横列のうちの少なくとも一方の列を整列する工程、整列した複数の前記ＩＣチップを電気的に接続するように第２の金属箔を形成した短絡板に第１の異方導電性接着剤層を介して一括して仮固定し、ＩＣチップ付き短絡板を作製する工程、前記複数のアンテナ回路上の所定の位置に、複数の前記ＩＣチップが電気的に接続するように、前記ＩＣチップ付き短絡板を位置合せする工程、アンテナ基板上の所定の位置に、前記ＩＣチップ付き短絡板を第２の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有するものである。
また、本発明における前記電子装置の製造方法の第２の例は、外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列及び横列のうちの少なくとも一方の列を整列する工程、対応する搭載すべき前記複数のアンテナ回路上の所定の位置に複数の前記ＩＣチップが電気的に接続するように、整列した複数の前記ＩＣチップを一括して位置合せした後、第１の異方導電性接着剤層を介して仮固定する工程、仮固定した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した短絡板を位置合せする工程、前記短絡板を、複数の前記ＩＣチップ及びアンテナ基板上に第２の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有するものである。
また、本発明における前記電子装置の製造方法の第３の例は、外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、前記アンテナ回路上の所定の位置に第１の異方導電性接着剤層を形成する工程、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列及び横列のうちの少なくとも一方の列を整列する工程、対応する搭載すべき前記複数のアンテナ回路上の所定の位置に複数の前記ＩＣチップが電気的に接続するように、第１の異方導電性接着剤層上に整列した複数の前記ＩＣチップを一括して位置合せした後、仮固定する工程、仮固定した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に第２の異方導電性接着剤層を形成する工程、仮固定した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した短絡板を位置合せする工程、前記短絡板を、複数の前記ＩＣチップ及びアンテナ基板上に一括して加熱圧着する工程、を少なくとも有するものである。
前記第１〜第３の例において、第１及び第２の金属箔の少なくとも一方はアルミニウムである。前記第１〜第３の例において、第１及び第２の金属箔の少なくとも一方は有機樹脂又は紙からなるベース基材に支持されている。前記有機樹脂は、塩化ビニル樹脂（ＰＶＣ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、グリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート樹脂（ＰＣ）、２軸延伸ポリエステル（Ｏ−ＰＥＴ）、ポリイミド樹脂から選択される。
前記第１〜第３の例において、アンテナ基板を形成する方法としては、例えば、第１の金属箔を用いて複数のアンテナ回路を形成してからベース基材上に設けることでアンテナ基板を形成する方法、ベース基材上に第１の金属箔を設けてからエッチング等により複数のアンテナ回路を形成することでアンテナ基板を形成する方法がある。
前記第１〜第３の例において、前記ＩＣチップの整列方法としては、例えば、金属板表面に前記ＩＣチップが収まる寸法の凹部を、数個から数万個程度形成した治具を準備し、凹部の個数又はそれ以上のＩＣチップを治具上に供給した後、治具を振動させることで凹部に前記ＩＣチップを収める方法を用いることができる。図３に前記整列方法に用いる治具の例を模式的に示す。図３において、図３（ａ）に示すように、治具６０において、６１は前記ＩＣチップを収めるための凹部、６２は各凹部の底面に設けた真空吸引するための穴、６３は真空ポンプである。治具の振動とともに真空吸引を行うことで、一度凹部に収まった前記ＩＣチップがさらなる振動で脱落することを防止でき、また凹部に前記ＩＣチップが収まった後に余剰なＩＣチップを除去することも容易にできる。凹部はＩＣチップの形状に合せて作られ、真空吸引するための穴６２はＩＣチップの面積大よりも微細に形成されており、容易にＩＣチップの着脱をすることができる。図３（ｂ）は前記ＩＣチップを治具上に供給した様子、図３（ｃ）は治具を振動させ、前記ＩＣチップが凹部に収まった後に余剰なＩＣチップを除去し、前記ＩＣチップの整列が完了した様子を示す。
また、他の前記ＩＣチップの整列方法としては、例えば、チップコンデンサやチップ抵抗等のチップ部品を１列に整列する高速バルクフィーダーやパーツフィーダーと、１列に整列した部品をプリント基板等に実装する高速チップマウンタとを組合せる方法がある。
この場合、以下のようにして製造することができる。
この場合、例えば、高速バルクフィーダーから排出された複数の前記ＩＣチップを、高速チップマウンタを用いて、異方導電性接着剤層付短絡板上に対応する搭載すべきアンテナ回路上の配置と等間隔に整列して仮固定し、前記ＩＣチップ付短絡板をアンテナ基板上の所定の位置に一括して実装することができる。
前記第１〜第３の例において、整列した複数の前記ＩＣチップのうち少なくとも１個のＩＣチップと対応する搭載すべきアンテナ回路上の所定の位置との位置合せをすれば、それに従って残りのＩＣチップについても高精度な位置合せをすることなくアンテナ回路上の所定の位置に一括して配置することができる。
前記第１〜第３の例において、アンテナ基板の幅方向に前記ＩＣチップを並べたときの列を１列ずつ、一括して加熱圧着することができる個数分を１個片として短絡板を分割する工程、前記短絡板をアンテナ回路上の所定の位置に位置合せする工程、短絡板を前記ＩＣチップ及びアンテナ基板上に異方導電性接着剤層を介して一括して加熱圧着する工程、を有する場合、タクト時間を短縮することができる点で好ましい。
前記第１〜第３の例において、前記ＩＣチップの外部電極が付いている各々の面に異方導電性接着剤層を形成して、前記ＩＣチップを前記異方導電性接着剤層で予め挟み込んだ状態の半導体素子を用いてもよく、この場合より効率的にインレットを製造することができる。
前記第１〜第３の例において、前記第１及び第２の異方導電性接着剤層の加熱圧着によって、複数の前記ＩＣチップをアンテナ基板及び短絡板と一括して加熱圧着するとともに、アンテナ基板と短絡板との空隙を封止することができる。
この場合、前記第１及び第２の異方導電性接着剤層の厚みの合計を少なくとも前記ＩＣチップの厚みの２分の１以上にすることが、アンテナ基板と短絡板との封止性を得ることができ、高信頼性を実現することができる点で好ましい。
前記加熱圧着前に短絡板を複数個に分割しておくと、熱歪みによる位置ずれを防止することができる点で好ましい。
前記第１〜第３の例において、前記ＩＣチップの外部電極が付いている各々の面に異方導電性接着剤層を形成して、前記ＩＣチップを前記異方導電性接着剤層で予め挟み込んだ状態の半導体素子の前記異方導電性接着剤層のうちの１方の面上に、短絡板をさらに予め設けているものを用いてもよく、この場合さらに効率的にインレットを製造することができる。
前記第１〜第３の例において、短絡板を形成するために第２の金属箔をベース基材上に設ける方法としては、例えば、第２の金属箔を単に前記ベース基材上に貼り付けるだけの方法があり、前記第２の金属箔についてエッチング等の処理をする必要がないことから工程が少なくて済み、タクト時間を短縮することができ、低コスト化することができる点で好ましい。
前記第１〜第３の例において、短絡板を前記ＩＣチップ及びアンテナ基板上に異方導電性接着剤層を介して一括して加熱圧着する工程の後、連続しているアンテナ回路を１個ずつの個片に切断する工程を有する。
前記第１〜第３の例において、前記切断する工程において、図２におけるＡーＡ’方向を幅方向としたとき、短絡板はスリットを跨いで前記ＩＣチップにかかる程度の長さを有することが必要であり、アンテナ回路の幅とほぼ同等の長さを有していることがインレット全体の外観上好ましい。
前記第１〜第３の例において、前記各工程を経て、本発明の電子装置であるインレット構造を得ることができる。
前記インレットについて、ＲＦＩＤタグの形態で使用する際には、インレットの上下にカバーシートを設けることが、回路を保護してショート等を防ぐ点で好ましい。
前記第１〜第３の例において、複数の前記ＩＣチップを整列し、短絡板及びアンテナ基板に一括して固定することによって、前記ＩＣチップを１個ずつ実装する場合に比べて優れた生産性を実現することができる。生産性を向上することでインレット１個当たりのタクト時間を短縮することができる。
前記第１〜第３の例において、前記ＩＣチップと短絡板を用い、スリットを跨ぐ接続構造とすることで、前記ＩＣチップのアンテナ回路に接する側の面の外部電極とアンテナ回路上の励振スリットの高精度な位置合せが不要であり、篩いや金型を用いて整列する前記ＩＣチップの粗い位置精度でも、一括してアンテナ基板に良好に実装することができる。
前記第１〜第３の例において、前記ＩＣチップとアンテナ基板及び短絡板、短絡板及びアンテナ基板の各電気的接続は、異方導電性接着剤層を介して行う。異方導電性接着剤層による接続は、被接続体である前記ＩＣチップの各々の面に形成された各外部電極を前記異方導電性接着剤層に含有される導電粒子との接触によって得られるものであり、アンテナ回路上の表面めっきが不要であること、かつ、金属接合を形成するために２００°Ｃ以上の高温でのボンディングに耐えうる高耐熱性ベース基材が不要であることから、安価なベース基材及びアンテナ回路の使用が可能となり、低コスト化を実現することができる。
前記電気的接続を異方導電性接着剤層を介して行うため、例えば、従来の金−錫接合等で接続する場合にはアンテナ基板のベース基材として耐熱性の高いポリイミドを使用する必要があったのに対し、例えば、安価なポリエチレンテレフタレート等を使用することができる。また、前記接続部のアンテナ回路上の表面に錫めっき等を施す必要がないことから、錫やはんだのめっき性が悪いものの安価なアルミニウムをアンテナ回路の材料に使用することができる。従って、例えば、ポリエチレンテレフタレートのベース基材にアルミニウムのアンテナ回路を形成して得られるアンテナ基板は、安価なＲＦＩＤタグ用インレットを製造するために好適な部材である。
前記第１の例において、第１の異方導電性接着剤層は予め短絡板に形成してもよいし、前記ＩＣチップの第２の外部電極側に形成してもよい。また、第２の異方導電性接着剤層は予めアンテナ基板上に形成してもよいし、前記ＩＣチップの第１の外部電極１０２側に形成してもよい。
前記第２の例において、第１の異方導電性接着剤層は予めアンテナ基板上に形成してもよいし、前記ＩＣチップの第１の外部電極１０２側に形成してもよい。また、第２の異方導電性接着剤層は予め短絡板に形成してもよいし、ＩＣチップ及びアンテナ回路上に形成してもよい。
前記第１〜第３の例において、整列した複数の前記ＩＣチップのうち少なくとも１個のＩＣチップと対応する搭載すべきアンテナ回路上の所定の位置との位置合せをすれば、それに従って残りのＩＣチップについても高精度な位置合わせをすることなくアンテナ回路上の所定の位置に一括して配置することができる。
即ち、本発明の電子装置の製造方法は、外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、整列した複数の前記ＩＣチップのうち少なくとも１個のＩＣチップと対応する搭載すべきアンテナ回路上の所定の位置との位置合せをすれば、それに従って残りのＩＣチップについても高精度な位置合わせをすることなくアンテナ回路上の所定の位置に一括して配置することができることを特徴とする電子装置の製造方法である。
前記第１〜第３の例で説明したように、複数の前記ＩＣチップを整列させた後、短絡板及びアンテナ基板に電気的に接続するよう一括して固定することで、インレットの生産性を飛躍的に向上することができる。
以下、本発明の好適な実施例について図面を用いてさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
図２（ａ）は本発明の実施形態であり、本発明の製造方法を用いたＲＦＩＤタグ用インレットを上面から見た概略図である。また、図２（ｂ）は図２（ａ）のＡ−Ａ’部の断面概略図である。図２を用いて、インレットの構造を簡単に説明する。
図２において、図２（ｂ）に示すように、ＩＣチップ１００の向かい合った１組の各々の面には、第１の外部電極１０２及び第２の外部電極１０３が形成されている。ＩＣチップ１００は第１の外部電極１０２によって、ベース基材２０２及びアンテナ回路２０１で構成されるアンテナ基板２００に第１の接続部２において、異方導電性接着剤層４００に含有される導電粒子４０１を介して接続されている。同様に、ベース基材３０２及び金属箔３０１で構成される短絡板３００とＩＣチップ１００の第２の外部電極１０３が第２の接続部３において、また、短絡板３００とアンテナ基板２００が第３の接続部４において、前記導電粒子４０１を介して各々接続されている。すなわち、前記ＩＣチップの第２の外部電極１０３の第２の接続部３とアンテナ基板上の第３の接続部４は、アンテナ基板に形成されたスリット１を跨いで接続される構造となる。すなわち、前記ＩＣチップの第１の外部電極１０２と第２の外部電極１０３は、第１の接続部２、アンテナ回路２０１、第３の接続部４、短絡板の金属箔３０１及び第２の接続部３を介して電気的に接続される。また、アンテナ基板２００と短絡板３００の空隙は、異方導電性接着剤層のマトリクス樹脂４０２によって封止されている。
＜第１の実施の形態＞
以下、図４を用いて、第１の実施の形態を説明する。
まず、図４（ａ）に示すように、厚み５０μｍのポリエチレンテレフタレート基材２０２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せたテープ状基材のアルミニウム箔面に、スクリーン印刷でエッチングレジストを形成した後、エッチング液に塩化第二鉄水溶液を用いて、アンテナ回路２０１を連続して形成する。ここで、アンテナ回路１個当りのアンテナの幅を２．５ｍｍ、スリット幅を０．５ｍｍ、アンテナ回路の形成ピッチを３ｍｍとした。紙面の都合上、以下の工程ではＢの部分のみを示す。
次に、図４（ｂ）に示すように、外部電極が向かい合った１組の各々の面に形成された縦横各０．４ｍｍで厚さ０．１５ｍｍのＩＣチップ１００を約１００００個準備し、金属板表面に前記ＩＣチップが収まる寸法の凹部を、横（製造ラインの進行方向に対する幅方向）が３ｍｍピッチで４０個、縦（製造ラインの進行方向）が２ｍｍピッチで５０個の合計２０００個分形成した治具を準備した。次に約１００００個の前記ＩＣチップを治具上に供給した後、治具を約６０秒振動させることで各凹部に前記ＩＣチップを納め、整列した。この際、各凹部の底面に真空吸引するための穴を設けておき、治具の振動とともに真空吸引を行うことで、一度凹部に収まった前記ＩＣチップがさらなる振動で脱落することを防止し、さらに凹部に前記ＩＣチップが収まった後に刷毛で余剰なＩＣチップを除去した。
次に、図４（ｃ）に示すように、厚み５０μｍのポリエチレンテレフタレート基材に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せた短絡板３００のアルミニウム箔面上に、幅が１１０ｍｍの異方導電性接着フィルム４００（ＡＣ−２０５２Ｐ−４５（日立化成工業（株）製））を８０°Ｃでラミネートし、セパレータフィルムを剥がして異方導電性接着剤層を形成した。その上に、前記ＩＣチップを真空吸引したまま、治具を上下反転し、真空吸引を止めることで２０００個の前記ＩＣチップの外部電極が付いている各々の面のうちの一方の面を下にして一括で整列した状態で配置した。
次に、図４（ｄ）に示すように、整列した前記ＩＣチップの短絡板側の外部電極とは反対側の外部電極面上に、前記幅の前記異方導電性接着フィルム４００を８０°Ｃでラミネートした後、セパレータフィルムを剥がして異方導電性接着剤層を形成し、前記ＩＣチップ付き短絡板とした。このとき、前記ＩＣチップの外部電極の付いている各々の面は前記異方導電性接着剤層で挟み込まれた状態になっている。
次に、図４（ｅ）に示すように、前記ＩＣチップ付き短絡板を２ｍｍ幅でアンテナ基板の幅方向に実装するように切断し、３ｍｍピッチで４０個のＩＣチップが１列に並んだ前記ＩＣチップ付き短絡板に分割した。
次に、図４（ｆ）に示すように、ＣＣＤカメラと画像処理装置を用いて、前記分割した前記ＩＣチップ付き短絡板の異方導電性接着剤層上から透かして見た前記ＩＣチップと、アンテナ回路上の所定の位置とを位置合せすることで、前記ＩＣチップ付き短絡板のＩＣチップがアンテナ基板に接続する向きに仮固定した。このとき、１個のＩＣチップのみＣＣＤカメラと画像処理装置を用いてアンテナ回路上の所定の位置との位置合わせをすればよく、それに従って残りの３９個のＩＣチップについても前記カメラ及び前記装置を用いて高精度な位置合わせをすることなくアンテナ回路上の所定の位置に一括して配置することができる。また、ＣＣＤカメラと画像処理装置を用いる替わりに異方導電性接着剤層上から目視で透かして見た前記ＩＣチップの位置精度でも問題はない。続いて、短絡板側から圧着ヘッドを降下し、圧力３ＭＰａ、温度１８０°Ｃ、加熱時間１５秒の条件で、前記ＩＣチップ付き短絡板をアンテナ基板の幅方向に並んだアンテナ回路の１列分に対して所定の位置に一括して加熱圧着するとともに、アンテナ基板と短絡板との空隙を封止した。続いて、残りの４９列分についても同様の工程を経てアンテナ基板に加熱圧着した。圧着ヘッドには、前記ＩＣチップとアンテナ基板及び短絡板の接続と、短絡板及びアンテナ基板の接続が同時にできるように、前記ＩＣチップの厚み分の突起を所定の位置に形成してある。次に、図４（ｇ）に示すように、プレス切断機を用いて１個の個片ずつに切断し、図２に示す形状のインレット構造を得た。
本工程を用いれば、前記ＩＣチップの整列に要した時間がインレット１個あたり０．０３秒、前記ＩＣチップ付き短絡板をアンテナ基板に接続するのに要した時間がインレット１個あたり０．３７５秒であった。圧着ヘッドを複数個用いれば、さらにインレット１個当りのタクト時間を短縮することができる。
また、前記ＩＣチップの実装位置精度は所定の位置から±０．３ｍｍ以内に収まっており、位置ずれによる組み立て不良及び通信不良はなかった。
即ち、短絡板を、対応する搭載すべきアンテナ回路の配置と等間隔にＩＣチップを配置して、一括して加熱圧着できるＩＣチップの個数分を１個片として分割する方法において、前記ＩＣチップ又は異方導電性接着剤層はアンテナ回路上に設けておいてもよい。
＜第２の実施の形態＞
以下、図５を用いて、第２の実施の形態を説明する。
まず、図５（ａ）に示すように、厚み５０μｍのポリエチレンテレフタレート基材２０２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せたテープ状基材のアルミニウム箔面に、スクリーン印刷でエッチングレジストを形成した後、エッチング液に塩化第二鉄水溶液を用いて、アンテナ回路２０１を連続して形成する。ここで、アンテナ回路１個当りのアンテナの幅を２．５ｍｍ、スリット幅を０．５ｍｍ、アンテナ回路の形成ピッチを３ｍｍとした。紙面の都合上、以下の工程ではＢ’の部分のみを示す。
次に、図５（ｂ）に示すように、アンテナ回路上の所定の位置に、幅２ｍｍの異方導電性接着フィルム４００（ＡＣ−２０５２Ｐ−４５（日立化成工業（株）製））を８０°Ｃでラミネートし、セパレータフィルムを剥がして異方導電性接着剤層を形成した。
次に、図５（ｃ）に示すように、外部電極が向かい合った１組の各々の面に形成された縦横各０．４ｍｍで厚さ０．１５ｍｍのＩＣチップ１００を約１００００個準備し、金属板表面に前記ＩＣチップが収まる寸法の凹部を、横（製造ラインの進行方向に対する幅方向）が３ｍｍピッチで４０個、縦（製造ラインの進行方向）が２ｍｍピッチで５０個の合計２０００個形成した治具を準備した。次に約１００００個の前記ＩＣチップを治具上に供給した後、治具を約６０秒振動させることで各凹部に前記ＩＣチップを納め、整列した。この際、第１の実施例と同様に、各凹部の底面に真空吸引するための穴を設けておき、治具の振動とともに真空吸引を行うことで、一度凹部に収まった上記ＩＣチップがさらなる振動で脱落することを防止し、さらに凹部に前記ＩＣチップが収まった後に刷毛で余剰なＩＣチップを除去した。
次に、図５（ｄ）に示すように、整列した前記ＩＣチップのうち、横１列分の４０個のみ真空吸引したまま、治具を上下反転し、ＣＣＤカメラと画像処理装置を用いてアンテナ回路上の所定の位置に位置合せし、真空吸引を止めることで、仮固定した。このとき、１個のＩＣチップのみＣＣＤカメラと画像処理装置を用いてアンテナ回路上の所定の位置との位置合わせをすればよく、それに従って残りの３９個のＩＣチップについても前記カメラ及び前記装置を用いて高精度な位置合わせをすることなくアンテナ回路上の所定の位置に一括して配置することができる。
次に、図５（ｅ）に示すように、厚み５０μｍのポリエチレンテレフタレート基材に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せた、幅２ｍｍのテープ状基材のアルミニウム箔面上に、前記テープ状基材と同幅の前記異方導電性接着フィルム４００を８０°Ｃでラミネートし、セパレータフィルムを剥がし、異方導電性接着剤層付き短絡板とした。
次に、図５（ｆ）に示すように、異方導電性接着剤層付き短絡板とアンテナ基板とを外形寸法を基準にして所定の位置に合せ、仮固定した。続いて異方導電性接着剤層付き短絡板側から圧着ヘッドを降下し、圧力３ＭＰａ、温度１８０°Ｃ、加熱時間１５秒の条件で、前記異方導電性接着剤層付き短絡板をアンテナ基板の幅方向に並んだ前記ＩＣチップ及びアンテナ回路の１列分に対して所定の位置に一括して加熱圧着するとともに、アンテナ基板と短絡板との空隙を封止した。続いて、残りの４９列分についても同様の工程を経てアンテナ基板に加熱圧着した。圧着ヘッドには、前記ＩＣチップとアンテナ基板及び短絡板の接続と、短絡板及びアンテナ基板の接続が同時にできるように、前記ＩＣチップの厚み分の突起を所定の位置に形成してある。
次に、図５（ｇ）に示すように、プレス切断機を用いて１個の個片ずつに切断し、図２及び図３に示す形状のインレットを得た。
本工程を用いれば第１の実施の形態と同様に、前記ＩＣチップの整列に要した時間がインレット１個あたり０．０３秒、前記短絡板をアンテナ基板に接続するのに要した時間がインレット１個あたり０．３７５秒であった。圧着ヘッドを複数個用いれば、さらにインレット１個当りのタクト時間を短縮することができる。
また、第１の実施の形態と同様に、前記ＩＣチップの実装位置精度は所定の位置から±０．３ｍｍ以内に収まっており、位置ずれによる組み立て不良及び通信不良はなかった。即ち、短絡板を、対応する搭載すべきアンテナ回路の配置と等間隔にＩＣチップを配置して、一括して加熱圧着できるＩＣチップの個数分を１個片として分割する方法において、前記ＩＣチップ又は異方導電性接着剤層はアンテナ回路上に設けておいてもよい。
＜第３の実施の形態＞
以下、第３の実施形態を説明する。
図５における図５（ｄ）までは第２の実施の形態と同様の工程を用いて、前記アンテナ基板の加工を行い、前記異方導電性接着フィルムをアンテナ回路上にラミネートして異方導電性接着剤層を形成し、前記外部電極が向かい合った１組の各々の面に形成されたＩＣチップを整列して、アンテナ回路上の所定の位置に前記ＩＣチップを、アンテナ基板の幅方向に並んだ１列分に対して一括して仮固定した。
次に、仮固定した前記ＩＣチップ上に、上記ラミネートした異方導電性接着フィルムと同幅の異方導電性接着フィルムを８０°Ｃでラミネートし、セパレータフィルムを剥がして異方導電性接着剤層を形成した。
次に、厚み５０μｍのポリエチレンテレフタレート基材に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せた幅２ｍｍのテープ状基材を準備し、これを短絡板とした。前記短絡板のアルミニウム箔面側を前記ＩＣチップに向け、外形寸法を基準にして前記異方導電性接着フィルムと重なるように位置合せをし、仮固定した。続いて短絡板側から圧着ヘッドを降下し、圧力３ＭＰａ、温度１８０°Ｃ、加熱時間１５秒の条件で、短絡板をアンテナ基板の幅方向に並んだ前記ＩＣチップ及びアンテナ回路の１列分に対して所定の位置に一括して加熱圧着するとともに、アンテナ基板と短絡板との空隙を封止した。続いて、残りの４９列分についても同様の工程を経てアンテナ基板に加熱圧着した。圧着ヘッドには、ＩＣチップとアンテナ基板及び短絡板の接続と、短絡板及びアンテナ基板の接続が同時にできるように、前記ＩＣチップの厚み分の突起を所定の位置に形成してある。
次に、プレス切断機を用いて１個の個片ずつに切断し、図２及び図４に示す形状のインレット構造を得た。
本工程を用いれば第１及び第２の実施の形態と同様に、前記ＩＣチップの整列に要した時間がインレット１個あたり０．０３秒、前記短絡板をアンテナ基板に接続するのに要した時間がインレット１個あたり０．３７５秒であった。圧着ヘッドを複数個用いれば、さらにインレット１個当りのタクト時間を短縮することができる。
また、第１及び第２の実施の形態と同様に、前記ＩＣチップの実装位置精度は所定の位置から±０．３ｍｍ以内に収まっており、位置ずれによる組み立て不良及び通信不良はなかった。
即ち、短絡板を、対応する搭載すべきアンテナ回路の配置と等間隔にＩＣチップを配置して、一括して加熱圧着できるＩＣチップの個数分を１個片として分割する方法において、前記ＩＣチップ又は異方導電性接着剤層はアンテナ回路上に設けておいてもよい。
以上の実施例の結果をまとめて表１に示す。
Figure 0004353181

Claims (14)

  1. 外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、このＩＣチップの一方の外部電極と電気的に接続される、スリットが形成された送受信アンテナと、前記ＩＣチップの他方の外部電極と前記アンテナとを前記スリットを跨いで電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列又は横列のうちの少なくとも一方の列を整列する工程、整列した複数の前記ＩＣチップのうち少なくとも１個のＩＣチップと対応する搭載すべきアンテナ回路上の所定の位置との位置合せを行い、それに従って残りのＩＣチップについてもアンテナ回路上の所定の位置に一括して配置する工程、を少なくとも有することを特徴とする電子装置の製造方法。
  2. 外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列又は横列のうちの少なくとも一方の列を整列する工程、整列した複数の前記ＩＣチップを電気的に接続するように第２の金属箔を形成した短絡板に第１の異方導電性接着剤層を介して一括して仮固定し、ＩＣチップ付き短絡板を作製する工程、前記複数のアンテナ回路上の所定の位置に、複数の前記ＩＣチップが電気的に接続するように、前記ＩＣチップ付き短絡板を位置合せする工程、アンテナ基板上の所定の位置に、前記ＩＣチップ付き短絡板を第２の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有することを特徴とする電子装置の製造方法。
  3. 外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列及び横列のうちの少なくとも一方の列を整列する工程、対応する搭載すべき前記複数のアンテナ回路上の所定の位置に複数の前記ＩＣチップが電気的に接続するように、整列した複数の前記ＩＣチップを一括して位置合せした後、第１の異方導電性接着剤層を介して仮固定する工程、仮固定した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した短絡板を位置合せする工程、前記短絡板を、複数の前記ＩＣチップ及びアンテナ基板上に第２の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有することを特徴とする電子装置の製造方法。
  4. 外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、前記アンテナ回路上の所定の位置に第１の異方導電性接着剤層を形成する工程、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列及び横列のうちの少なくとも一方の列を整列する工程、対応する搭載すべき前記複数のアンテナ回路上の所定の位置に複数の前記ＩＣチップが電気的に接続するように、第１の異方導電性接着剤層上に整列した複数の前記ＩＣチップを一括して位置合せした後、仮固定する工程、仮固定した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に第２の異方導電性接着剤層を形成する工程、仮固定した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した短絡板を位置合せする工程、前記短絡板を、複数の前記ＩＣチップ及びアンテナ基板上に一括して加熱圧着する工程、を少なくとも有することを特徴とする電子装置の製造方法。
  5. 外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、このＩＣチップの一方の外部電極と電気的に接続される、スリットが形成された、第１の金属箔により形成される送受信アンテナと、前記ＩＣチップの他方の外部電極と前記アンテナとを前記スリットを跨いで電気的に接続する、第２の金属箔により形成される短絡板とを備えた電子装置の製造方法において、アンテナ基板の幅方向に前記ＩＣチップを並べたときの列を１列ずつ、一括して加熱圧着することができる個数分を１個片として短絡板を分割する工程、前記短絡板をアンテナ基板の幅方向に並べられたアンテナ回路の１列と位置合せする工程、前記短絡板と前記ＩＣチップとを第１の異方導電性接着剤層を介して、前記ＩＣチップと前記アンテナ基板とを第２の異方導電性接着剤を介して一括して加熱圧着する工程、を少なくとも有することを特徴とする電子装置の製造方法。
  6. 請求の範囲第１項〜第５項に記載の電子装置の製造方法において、第１及び第２の金属箔の少なくとも一方がアルミニウムであることを特徴とする電子装置の製造方法。
  7. 請求の範囲第１項〜第６項に記載の電子装置の製造方法において、第１及び第２の金属箔の少なくとも一方が有機樹脂からなるベース基材に支持されており、前記有機樹脂は、塩化ビニル樹脂（ＰＶＣ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、グリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート樹脂（ＰＣ）、２軸延伸ポリエステル（Ｏ−ＰＥＴ）、ポリイミド樹脂から選択されることを特徴とする電子装置の製造方法。
  8. 請求の範囲第１項〜第６項に記載の電子装置の製造方法において、第１及び第２の金属箔の少なくとも一方が紙からなるベース基材に支持されていることを特徴とする電子装置の製造方法。
  9. 請求の範囲第２項〜第８項に記載の電子装置の製造方法において、第１及び第２の異方導電性接着剤層の加熱圧着によって、アンテナ基板と短絡板との空隙を封止することを特徴とする電子装置の製造方法。
  10. 請求の範囲第１項〜第９項に記載の電子装置の製造方法において、複数の前記ＩＣチップをアンテナ基板及び短絡板と一括して加熱圧着する工程の後に、連続しているアンテナ回路を１個ずつの個片に切断する工程を有することを特徴とする電子装置の製造方法。
  11. 外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、このＩＣチップの一方の外部電極と電気的に接続される、スリットが形成された送受信アンテナとを備え、前記ＩＣチップの他方の外部電極が前記アンテナと前記スリットを跨いで電気的に接続される電子装置における部材において、前記アンテナが複数のアンテナ回路を有し、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列又は横列のうちの少なくとも一方の列が整列され、前記ＩＣチップの外部電極が付いている各々の面に異方導電性接着剤層を形成して、前記ＩＣチップを前記異方導電性接着剤層で挟み込んだ状態の半導体素子であることを特徴とする電子装置の部材。
  12. 外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置における部材において、前記アンテナが複数のアンテナ回路を有し、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列又は横列のうちの少なくとも一方の列が整列され、前記ＩＣチップの外部電極が付いている各々の面に異方導電性接着剤層を形成して、前記ＩＣチップを前記異方導電性接着剤層で挟み込んだ状態の半導体素子の前記異方導電性接着剤層のうちの一方の面上に、前記ＩＣチップの一方の外部電極と前記アンテナとをスリットを跨いで電気的に接続する短絡板をさらに設けていることを特徴とする電子装置の部材。
  13. 請求の範囲第１項〜第１０項に記載の電子装置の製造方法において、複数の前記ＩＣチップを対応する搭載すべき前記複数のアンテナ回路上の所定の位置に配置するときと同じ間隔により、複数の前記ＩＣチップを整列する縦列及び横列のうちの少なくとも一方の列を整列して、複数の前記ＩＣチップを一括して整列する方法が、前記ＩＣチップが収まる寸法の凹部を数個から数万個程度形成した治具を用いて、治具を振動させることで治具上の前記ＩＣチップを各凹部に収める方法であることを特徴とする電子装置の製造方法。
  14. 請求の範囲第１項〜第１０項及び第１３項に記載の電子装置の製造方法において、短絡板と前記ＩＣチップ及びアンテナ基板を一括して加熱圧着することを特徴とする電子装置の製造方法。
JP2005515960A 2003-12-05 2004-12-02 電子装置の製造方法 Expired - Fee Related JP4353181B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003407182 2003-12-05
JP2003407182 2003-12-05
PCT/JP2004/017939 WO2005055130A1 (ja) 2003-12-05 2004-12-02 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2005055130A1 JPWO2005055130A1 (ja) 2007-12-06
JP4353181B2 true JP4353181B2 (ja) 2009-10-28

Family

ID=34650298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005515960A Expired - Fee Related JP4353181B2 (ja) 2003-12-05 2004-12-02 電子装置の製造方法

Country Status (7)

Country Link
US (1) US8273605B2 (ja)
EP (1) EP1830309A4 (ja)
JP (1) JP4353181B2 (ja)
KR (1) KR100895567B1 (ja)
CN (1) CN100562889C (ja)
TW (1) TW200527311A (ja)
WO (1) WO2005055130A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230580B1 (en) * 2003-08-29 2007-06-12 National Semiconductor Corporation Design of a two interconnect IC chip for a radio frequency identification tag and method for manufacturing same
WO2005069205A1 (ja) * 2004-01-15 2005-07-28 Hitachi Chemical Co., Ltd. 電子装置の製造方法
JP4992465B2 (ja) * 2007-02-22 2012-08-08 富士通株式会社 Ｒｆｉｄタグおよびｒｆｉｄタグの製造方法
JP5299749B2 (ja) * 2008-03-19 2013-09-25 Ｎｅｃ東芝スペースシステム株式会社 広帯域給電回路及びそれを備えたスロットアンテナ
KR101288165B1 (ko) * 2011-08-29 2013-07-18 삼성전기주식회사 바이오칩 스탬핑 장치 및 스탬핑 방법
JP6179843B2 (ja) * 2012-12-04 2017-08-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 実装装置及び実装方法
JP2015053418A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体製造装置
JP6212011B2 (ja) * 2014-09-17 2017-10-11 東芝メモリ株式会社 半導体製造装置
JP6442707B2 (ja) * 2015-04-09 2018-12-26 パナソニックＩｐマネジメント株式会社 部品実装装置及び部品実装方法
WO2016179023A1 (en) * 2015-05-01 2016-11-10 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
JP2019032733A (ja) * 2017-08-09 2019-02-28 日本メクトロン株式会社 貼付タグ、タグシステム
JP7082874B2 (ja) * 2017-12-26 2022-06-09 ヤマシンフィルタ株式会社 フィルタ装置
TWI684135B (zh) * 2018-07-17 2020-02-01 昱盛國際企業股份有限公司 智能膠帶及使用其的物流系統

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217487A (ja) * 1988-07-06 1990-01-22 Hitachi Ltd 周波数センサ
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP2002190003A (ja) * 2000-12-21 2002-07-05 Hitachi Ltd Ｉｃモジュールの製造方法
JP4433629B2 (ja) 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
JP2002366917A (ja) 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するｉｃカード
US7204425B2 (en) * 2002-03-18 2007-04-17 Precision Dynamics Corporation Enhanced identification appliance
JP3803085B2 (ja) * 2002-08-08 2006-08-02 株式会社日立製作所 無線ｉｃタグ
JP4525002B2 (ja) * 2003-06-06 2010-08-18 株式会社日立製作所 無線認識半導体装置および無線認識半導体装置製造方法
JP4177241B2 (ja) * 2003-12-04 2008-11-05 株式会社日立情報制御ソリューションズ 無線ｉｃタグ用アンテナ、無線ｉｃタグ及び無線ｉｃタグ付き容器

Also Published As

Publication number Publication date
US8273605B2 (en) 2012-09-25
KR100895567B1 (ko) 2009-04-29
JPWO2005055130A1 (ja) 2007-12-06
KR20060105880A (ko) 2006-10-11
TWI296392B (ja) 2008-05-01
TW200527311A (en) 2005-08-16
CN100562889C (zh) 2009-11-25
EP1830309A1 (en) 2007-09-05
WO2005055130A1 (ja) 2005-06-16
EP1830309A4 (en) 2009-05-13
US20110133345A1 (en) 2011-06-09
CN1890678A (zh) 2007-01-03

Similar Documents

Publication Publication Date Title
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
US6780668B1 (en) Package of semiconductor device and method of manufacture thereof
KR100615019B1 (ko) 반도체 패키지, 멀티칩 모듈 및 그 제조방법
JP4697228B2 (ja) 電子装置の製造方法
US20020149098A1 (en) Multichip module having chips mounted on upper and under surfaces of a thin film closing an opening formed in a rigid substrate
JP4386023B2 (ja) Ｉｃ実装モジュールの製造方法および製造装置
JP4353181B2 (ja) 電子装置の製造方法
JP4518024B2 (ja) 電子装置
JP2004310619A (ja) Ｉｃカードの製造方法
JP4386038B2 (ja) 電子装置の製造方法
JP2001093926A (ja) 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ
JP5098313B2 (ja) 配線基板
JP2000208667A (ja) 積層基板製造方法、積層基板製造装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees