TW200527311A - Electronic device manufacturing method - Google Patents

Electronic device manufacturing method Download PDF

Info

Publication number
TW200527311A
TW200527311A TW093137524A TW93137524A TW200527311A TW 200527311 A TW200527311 A TW 200527311A TW 093137524 A TW093137524 A TW 093137524A TW 93137524 A TW93137524 A TW 93137524A TW 200527311 A TW200527311 A TW 200527311A
Authority
TW
Taiwan
Prior art keywords
antenna
chip
short
circuit
electronic device
Prior art date
Application number
TW093137524A
Other languages
English (en)
Other versions
TWI296392B (zh
Inventor
Kouji Tasaki
Hironori Ishizaka
Masahito Shibutani
Kousuke Tanaka
Masahisa Shinzawa
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW200527311A publication Critical patent/TW200527311A/zh
Application granted granted Critical
Publication of TWI296392B publication Critical patent/TWI296392B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Details Of Aerials (AREA)
  • Support Of Aerials (AREA)

Description

200527311 (1) 九、發明說明 【發明所屬之技術領域】 本發明是關於載置1C晶片之非觸式個體識別裝置，是 有關廉價而生產力優越且適合於獲得良好通信特性之電子 裝置之製造方法及其使用之構件。 【先前技術】 近年來，使用RFID (射頻識別（radio frequency identification )標籤之非觸式個體識別系統做爲管理物品 之壽命周期（life cycle )整體之系統正受到製造，物流， 銷售之一切業種之注目。尤其是，使用2.4 5 GHz之微波之 電波方式之RFID標籤因爲在1C晶片上裝設外部天線之構 造而可以有數公尺之通信距離之特徵而受到注目，因此現 在正在構築以大量商品之物流與物品管理’或產品經歷管 理爲目的之系統。 利用上述微波之電波方式之RFID標籤已知者有利用 例如日立製作所與魯內沙斯技術公司所開發之T C P ( T ap e Carrier Package，輸送膠帶封裝體）式嵌入物（inlet)者 ，TCP式嵌入物之製造係採用在連續形成聚醯亞胺基材與 銅天線電路之輸送膠帶（tape earrier)上，將同一面上形 成有全部之外部電極之1C晶片一個個封裝之TAB ( Tape Automated Bonding，膠帶自動接合）工法（參照香山普 ，成瀨邦彥「VLSI封裝技術（上）、（下）」，日經BP 公司，1993年）。以下利用圖1說明利用通常之TAB工法 200527311 (2) 之RFID標籤之製造方法。 在圖1中，首先如圖1 ( a )所示，在藉由切割加工在 形成金凸塊1 〇 4之電路面之相同面上形成全部外部電極之 1C晶片110切割成單片後，由切割膜（dicing film) 10藉 由真空吸附器吸附。然後，如圖1 ( b )所示，移到真空吸 附站3 0俾在同一面上形成全部外部電極之I C晶片1 1 〇之金 凸塊104成爲表面。然後，如圖1 ( c )所示，使真空吸附 站3 0上下顛倒俾金凸塊1 04成爲下面。將上述同一面上形 成全部外部電極之1C晶片對準於附有銅箔之聚醯亞胺基材 之銅箔天線電路加工而製成之天線基板5 00之特定位置後 ，利用加熱器40加熱壓接固定。在與天線電路501上之金 凸塊連接之部分施行鍍錫或鍍焊（solder plating )，即可 獲得金錫合金之連接。然後，如圖1 ( d )所示，利用熱固 性樹脂600密封在同一面上形成全部外部電極之1C晶片1 10 與天線基板5 0 0之空隙。上述熱固性樹脂之硬化結束之狀 態爲所謂嵌入物（inlet )之RFID標籤之中間形態。將該 嵌入物儲存於標籤或薄片盒中，即可當做RFID標籤來使 用。 其他之嵌入物（i n 1 e t )構造有例如由日立製作所之宇 佐美所開發之玻璃二極管套裝（glass diode package)， 係在形成於1C晶片之外部電極對向之每一組表面逐一形成 之1C晶片上連接雙極天線（dipole antenna)於形成於每 一面之各外部電極（特開2 0 0 2 — 2 6 9 5 2 0號公報）。另外， 宇佐美等人也開發了 一種夾心天線（sandwich antenna) -6 - 200527311 (3) 構造，係在將上述兩個外部電極分別形成於一組1C晶片相 對之各表面之IC晶片封裝於激勵縫隙型雙極天線時，利用 天線夾持在上述1C晶片對向之一組之各表面逐一形成之各 外部電極（ISSCC技術文摘），第3 9 8至3 99，2 003年）。 具有激勵縫隙之雙極天線構造藉由改變該縫隙之寬度與長 度即可以整合天線之阻抗（impedance)與上述1C晶片之 輸入阻抗，並提升通信距離。 【發明內容】 要以使用RFID標籤非觸式個體識別系統實現大量商 品之物流與物品管理，必須在每一商品裝設RFID標籤， 爲此RFID標籤之大量且廉價之生產成爲不可或缺。 但是，可獲得良好之通信特性之激勵型雙極天線構造 係1C晶片之兩個外部電極橫跨激勵縫隙而連接到天線以形 成諧振電路，因此，在同一面上形成有所有外部電極之1C 晶片上必須精確地對準輸入信號之用之兩個外部電極與縫 隙。因此，先前係利用圖1所示之TAB工法將1C晶片逐一 封裝於天線基板上，但是在上述TAB工法中，須對同一面 上形成有全部外部電極之1C晶片逐一進行利用來自分割膜 之真空吸附器吸附在同一面上形成全部之外部電極之1C晶 片之吸附，或在同一面上形成全部之外部電極之1C晶片與 天線基板之對準與加熱壓接，以及樹脂密封等之各工程， 因此要將各工程之生產週期（tact time)縮短至1秒鐘左 右或1秒鐘以下是非常困難，而成爲大量生產上之一大課 -7- 200527311 (4) 題。 另外，生產週期長則人事費用隨等增高，不但阻礙低 成本化，而且在同一面上形成有全部外部電極之1C晶片與 天線基板之連接須以金錫或金焊接合進行，因此必須使用 耐熱性優異而昂貴之聚醯亞胺上黏貼銅箔之膠帶基材，因 此不易生產廉價之嵌入物。 若利用以上述天線夾持，在兩個外部電極對向之一組 之各面上逐一形成之1C晶片之各面上逐一形成之各外部電 極之夾心天線構造，雖可不必進行激勵縫隙與上述1C晶片 之各面上逐一形成之各外部電極之高精確之對準，但是在 使用TAB工法之先前之生產方法中，如將在2個外部電極 對向之一組之各面逐一形成之1C晶片之1C尺寸定爲〇.4mm 以下時，即不易以先前之真空吸附器吸附1C晶片，且不易 大量生產與低成本化嵌入物（inlet)。 本發明爲鑒及上述問題而完成者，其目的在提供一種 廉價而生產力優異且可以得到良好之通信特性之電子裝置 之製造方法及其使用之零件。 亦即，本發明之內容如下。 (1) 一種電子裝置之製造方法，該電子裝置具備 形成於外部電極相對向之一組之各面上之I C晶片，形成有 縫隙（slit )之收發信天線，以及將上述1C晶片與天線電 連接之短路板，其特徵爲：在已排序之多個上述I C晶片中 ，至少一個1C晶片與相對應之應載置之天線電路上之特定 位置對準，則剩餘之1C晶片即可不必進行高精確之對準而 200527311 (5) 成批隨其配置於天線電路上之特定位置。 (2) —種電子裝置之製造方法，該電子裝置具備 形成於外部電極相對向之一組之各面上之IC晶片’形成有 縫隙（slit )之收發信天線，以及將上述1C晶片與天線電 連接之短路板，其特徵爲至少包括：利用第1金屬箔形成 多個天線電路之工程與在底座基材上設置上述天線電路以 形成天線基板之工程或由設置於底座基材上之第1金屬箔 設置多個天線電路以形成天線基板之工程；以與將多個上 述1C晶片配置於相對應之應載置之上述多個天線電路上之 特定位置時之相同間隔排序用於排序多個上述1C晶片之縱 列或橫列之中至少一方之列之工程；在形成有第2金屬箔 之短路板上藉由第1向異性導電性黏接劑層成批暫時固定 ，俾電連接已排序之多個上述1C晶片，以製造附有1C晶片 之短路板之工程；對準附有上述1C晶片之短路板，俾多個 上述1C晶片電連接於上述多個天線電路上之特定位置之工 程；以及透過第2向異性導電性黏著劑層將上述附有1C晶 片之短路板成批加熱壓接之工程。 (3) —種電子裝置之製造方法，該電子裝置具備 形成於外部電極相對向之一組之各面上之1C晶片，形成有 縫隙（slit )之收發信天線，以及將上述1C晶片與天線電 連接之短路板，其特徵爲至少包括：利用第1金屬箔形成 多個天線電路之工程與在底座基材上設置上述天線電路以 形成天線基板之工程或由設置於底座基材上之第1金屬箔 設置多個天線電路以形成天線基板之工程；以與將多個上 -9- 200527311 (6) 述I C晶片配置於相對應之應載置之上述多個天線電路上之 特定位置時之相同間隔排序用於排序多個上述1C晶片之縱 列或橫列之中至少一方之列之工程；將已排序之多個上述 1C晶片成批對準俾多個上述1C晶片電連接於相對應之應載 置之上述多個天線電路上之特定位置後，藉由第1向異性 導電性黏合劑層暫時固定之工程；將形成有第2金屬箔之 短路板對準俾電連接於暫時固定之多個上述1C晶片及天線 電路上之特定位置之工程；以及透過第2向異性導電性黏 合劑層將短路板成批加熱壓接於多個上述1C晶片與天線基 板上。 (4) 一種電子裝置之製造方法，該電子裝置具備 形成於外部電極相對向之一組之各面上之1C晶片，形成有 縫隙（slit )之收發信天線，以及將上述1C晶片與天線電 連接之短路板，其特徵爲至少包括：利用第1金屬箔形成 天線電路之工程與在底座基材上設置上述天線電路以形成 天線基板之工程或由設置於底座基材上之第1金屬箔設置 多個天線電路以形成天線基板之工程，在上述天線電路上 之特定位置形成第1向異性導電性黏合劑層之工程；以與 將多個上述I c晶片配置於相對應之應載置之上述多個天線 電路上之特定位置時之相同間隔，排序用於排序多個上述 1C晶片之縱列與橫列之中至少一方之列之工程；在成批排 序已排序於第1向異性導電性黏合劑層上之多個上述1 c晶 片俾使多個上述1C晶片電連接於相對應之應載置之上述多 個天線電路上之特定位置後，暫時固定之工程，在暫時固 •10- 200527311 (7) 定之多個上述1C晶片與天線電路上之特定位置上形成第2 向異性導電性黏合劑層之工程；將形成有第2金屬箔之短 路板排序俾電連接於暫時固定之多個上述1C晶片與天線電 路上之特定位置之工程；以及將上述短路板成批加熱壓接 於多個上述1C晶片與天線基板上之工程。 (5) —種電子裝置之製造方法，該電子裝置具備 形成於外部電極相對向之一組之各面上之1C晶片，形成有 縫隙之收發信天線，以及將上述1C晶片與天線電連接之短 路板，其特徵爲至少包括：將短路板分割俾可將上述1C晶 片排列於天線基板之寬度方向時之列逐列成批加熱壓接之 個數分做爲一片之工程；將上述短路板與被排列於天線基 板之寬度方向之天線電路之一列對準之工程；以及隔著向 異性導電性黏合劑層將短路板成批加熱壓接於上述I C晶片 與天線基板上之工程。 (6) 在上述第（1)至（5)項之電子裝置之製造 方法，其中第1與第2金屬箔之至少一方爲鋁。 (7) 在上述第（1)至（6)項之電子裝置之製造 方法，其中第Ϊ與第2金屬箔之至少一方係由有機樹脂所形 成之底座基材所支撐，而上述有機樹脂係由聚氯乙烯樹脂 (PVC )，丙烯腈一丁二烯一苯乙烯（ABS )，聚對苯二 甲酸乙二醇酯（PET )，乙二醇改性聚對苯二甲酸乙二醇 酯（PETG )，聚萘二甲酸乙二醇酯（PEN )，聚碳酸酯樹 月旨（PC )，雙軸拉伸聚酯（〇 — PET )，與聚醯亞胺樹脂 所選擇。 - 11 - 200527311 (8) (8 ) 在上述第（1)至（5)項之電子裝 方法，其中第1與第2金屬箔之至少一方係由紙所 座基材所支撐。 (9 ) 在上述第（1)至（6)項之電子裝 方法，其中利用第1與第2之向異性導電性黏合劑 壓接密封天線基板與短路板之空隙。 (1〇) 在上述第（1)至（5)項之電子裝 方法，其中在將多個I C晶片與天線基板及短路板 壓接之工程後有將連接之天線電路切斷成單獨之 程。 (11) 一種電子裝置之構件，該電子裝置 於外部相對向之一組之各面上之1C晶片，形成有 發信天線，以及將上述1C晶片與天成電連接之短 特徵爲：係在附有上述1C晶片之外部電極之每一 有異方性導電性黏合劑層，且將上述1C晶片以上 導電性黏合劑層事先夾入之狀態下之半導體元件 (12) —種電子裝置之構件，該電子裝置 於外部相對向之一組之各面上之1C晶片，形成有 發信天線，以及將上述1C晶片與天線電連接之短 特徵爲：在附有上述1C晶片之外部電極之每一面 異性導電性黏合劑層，並在以上述向異性導電性 夾入上述1C晶片之狀態之半導體元件之上述向異 黏合劑層中之一方之表面事先再設置短路板。 (13) 在上述第（1)至（5)項之電子裝 置之製造 形成之底 置之製造 層之加熱 置之製造 成批加熱 個片之工 具備形成 縫隙之收 路板，其 面上形成 述向異性 〇 具備形成 縫隙之收 路板，其 形成有向 黏合劑層 性導電性 置之製造 -12- 200527311 (9) 方法，其中以與將多個上述1C晶片配置於相對應之應載置 之上述多個天線電路上之特定位置時之相同間隔排序用於 排序多個上述I c晶片之縱列與橫列之中之至少一方之列’ 以成批排列多個1C晶片之方法，爲利用形成有可收容上述 1C晶片之尺寸之凹部數個至數萬個之夾具，並振盪夾具俾 將夾具上之晶片收容於凹部之方法。 (14) 在上述第（1)至（5)項之電子裝置之製造 方法，其中短路板與上述1C晶片與天線基板係成批加熱壓 接著。 利用本發明之電子裝置之製造方法與其所用構件’可 以獲得以下之效果。藉將形成於外部電極相對向之一組之 各表面所形成之1C晶片排序多個，而與天線基板與短路板 成批封裝，即可實現優越之生產力並獲得良好之通信特性 。由於可以將每一嵌入物之生產週期時間（tact )縮短至1 秒左右或1秒以下，以及隔著向異性導電性黏合劑層連接 I C晶片與天線基板以及短路板而可以在底座基材與天線電 路之材料使用廉價者，因此可以實現廉價之嵌入物（inlet 【實施方式】 以下利用圖式詳細說明本發明之實施形態。 本發明之電子裝置具備：形成於外部電極相對向之一 組之各表面上之IC晶片，形成有縫隙（slit )之收發信天 線’以及電連接上述1C晶片與天線之短路線。 -13- 200527311 (10) 上述電子裝置爲使用本發明之製造方法之RFID標籤 用嵌入物（inlet )。圖2 ( a )是由上面所見之RFID標籤 用肷入物之槪略圖。又圖2(b)是圖2 (a)之A — A’部分 之剖面槪略圖。茲利用圖2簡單說明上述嵌入物之構造。 在圖2中，如圖2 ( b )所示，在上述1C晶片100之相對 向之1組之各面分別形成有第1外部電極102與第2外部電極 103。上述1C晶片100利用第1外部電極102在第1連接部2藉 由向異性導電性黏合劑層400中所含之導電粒子40 1連接到 底座基材2 0 2與天線電路2 0 1所構成之天線基板2 0 0。相同 地，以底座基材3 02與金屬箔301所構成之短路板3 00與上 述1C晶片100之第2外部電極103在第2連接部3，以及短路 板300與天線基板200在第3連接部4分別藉由向異性導電性 黏合劑層400中所含有之導電粒子401所連接。上述1C晶片 之第2外部電極1〇3之第2連接部3與天線基板上之第3連接 部4成爲跨越形成於天線基板之縫隙丨而連接之構造◦亦即 ，上述1C晶片之第1外部電極1〇2與第2外部電極103係藉由 第1連接部2，天線電路2 0 1，第3之連接部4，短路板之金 屬箔30】與第2連接部3電連接。另外，天線基板200與短路 板3 00之空隙係以向異性導電性黏合劑層之增強樹脂4〇2密 封。 其次’要利用圖式，舉例說明上述電子裝置之製造方 法。 本發明之上述電子裝置之製造方法之第1例是該電子 裝置具備形成於外部電極相對向之一組之各表面之IC晶片 -14- 200527311 (11) ’形成有縫隙之收發信天線，以及將上述I C晶片與天線電 連接之短路板，其特徵爲至少包括··利用第1金屬箱形成 多個天線電路之工程與在底座基材上設置上述天線電路以 形成天線基板之工程或由設置於底座基材上之第丨金屬范 設置多個天線電路以形成天線基板之工程，以與將多個上 述1C晶片配置於相對應之應載置之上述多個天線電路上之 特定位置時之相同間隔排序用於排序多個上述I c晶片之縱 列或橫列之中至少一方之列之工程；在形成第2金屬箔之 短路板上藉由第1向異性導電性黏合劑層成批暫時固定 以電連接已排序之多個上述1C晶片以製作附有1C晶片之短 路板之工程；對準附有上述I C晶片之短路板，俾多個上述 1C晶片電連接於上述多個天線電路上之特定之位置之工程 ;以及透過第2向異性導電性黏合劑層將上述附有IC晶片 之短路板成批加熱壓接之工程。 另外，本發明之上述電子裝置之製造方法之第2例是 該電子裝置具備形成於外部電極相對向之一組之各表面上 之1C晶片，形成有縫隙之收發信天線，以及將上述1C晶片 與天線電連接之短路板；其特徵爲至少包括：利用第1金 屬箔形成多個電路之工程與在底座基材上設置上述天線電 路以形成天線基板之工程或由設置於底座基材上之第1金 屬箔設置多個天線電路以形成天線基板之工程；以與將多 個上述1C晶片配置於相對應之應載置之上述多個天線電路 上之特定位置時之相同間隔排序用於排序多個上述1C晶片 之縱列或橫列之中至少一側之列之工程；將已排序之多個 -15- 200527311 (12) 上述I C晶片成批對準俾多個上述I c晶片電連接於相對應之 應載置之上述多個天線電路上之特定位置後，藉由第1 向異性導電性黏合劑層暫時固定之工程；將形成有第2 金屬箔之短路板對準俾電連接於暫時固定之多個上述1C晶 片及天線電路上之特定位置之工程；以及透過第2向異 性導電性黏合劑層將短路板成批加熱壓接於多個上述I C晶 片與天線基板上。 此外，本發明之上述電子裝置之製造方法之第3例是 該電子裝置具備形成於外部電極相對向之一組之各表面上 之1C晶片，形成有縫隙之收發信天線，以及將上述1C晶片 與天線電連接之短路板；其特徵爲至少包括：利用第1金 屬箔形成天線電路之工程與在底座基材上設定上述天線電 路以形成天線基板之工程或由設置於底座基材上之第1金 屬箔設置多個天線電路以形成天線基板之工程，在上述天 線電路上之特定位置形成第1向異性導電性黏合劑層之工 程；以與將多個上述1C晶片配置於相對應之應載置之上述 多個天線電路上之特定位置時之相同間隔排序用於排序多 個上述1C晶片之縱列與橫列之中至少一方之列之工程；在 成批排序已排序於第1向異性導電性黏合劑層上之多個上 述1C晶片俾使多個上述1C晶片電連接於相對應之應載置之 上述多個天線電路上之特定位置後，暫時固定之工程’在 暫時固定之多個上述1C晶片與天線電路上之特定位置上形 成第2向異性導電性黏合劑層之工程；將形成有第2金屬箔 之短路板對準俾電連接於暫時固定之多個上述IC晶片與天 -16- 200527311 (13) 線電路上之特定位置之工程；以及將上述短路板成批 壓接於多個上述1C晶片與天線基板上之工程。 在上述第1至第3例中，第1與第2金屬箔之至少一 鋁。在上述第1至第3例中，第1與第2金屬箔之至少一 由有機樹脂或紙所構成之底座基材所支撐。上述有機 係由聚氯乙烯樹脂（PVC )，丙烯腈一 丁二烯—苯乙 ABS )，聚對苯二甲酸乙二醇酯（PET )，乙二醇改 對苯二甲酸乙二醇酯（PETG )，聚苯二甲酸乙二醇 PEN )，聚碳酸酯樹脂（PC )，雙軸拉伸聚酯（Ο -)，與聚醯亞胺樹脂所選擇。 在上述第1至第3例中，形成天線基板之方法有例 用第1金屬箔形成多個天線電路再設置於底座基材上 成天線基板之方法，或在基座基材上設置第1金屬箔 用蝕刻法等形成多個天線電路以形成天線基板之方法 在上述第1至第3例中，上述1C晶片之對準方法可 用例如，在金屬板表面準備形成有數個至數萬個左右 容上述1C晶片之尺寸之凹部之夾具，並對夾具上供應 之個數或更多之1C晶片後，使夾具振動以將IC晶片收 凹部之方法。圖3爲表示利用於上述對準方法之夾具 之模式圖。在圖3中，如圖3 (a)所示，在夾具1〇〇中 爲用於收容上述1C晶片之凹部，62爲用於吸引設置於 部底面之真空之孔，63爲真空泵。藉由夾具之振動同 空吸引，可以防止一度收容於凹部之上述1C晶片會因 之振動而脫落，另外，也在凹部收容有上述I C晶片後 加熱 方爲 方係 樹脂 烯（ 性聚 酯（ PET 如先 以形 後利 〇 以利 之收 凹部 容於 之例 ，5 1 各凹 時進 再度 容易 -17- 200527311 (14) 去除過剩之1C晶片。凹部係配合…晶片之形狀而做，而用 於真空吸引之孔62係形成得比IC晶片之面積爲細小，可以 容易地裝卸1C晶片。圖3(b)表示將上述1C晶片供應至夾 具上之情形，圖3 ( c )表示振動夾具，在上述；[C晶片收容 於凹部後，去除多餘之1C晶片而完成上述1C晶片之排序情 形。 另外’其他上述1C晶片之排序方法有例如，將晶片形 電容器 （chip condensor ) 或晶片形電阻器 （chip resisitor )等之晶片零件排成一列之高速大量送料器（ bulk feeder)或零件送料器（parts feeder)，以及將排序 成一列之零件封裝於印刷電路基板等之高速晶片裝載器（ chip mounter)組裝起來之方法。 此時，可以下列方法製造。 此時’可以例如利用高速晶片裝載器將由高速大量送 料器所排出之多個上述1C晶片排序成與相對應之應載置之 天線電路上之配置等間隔並暫時固定於附有向異性導電性 黏合劑層之短路板上’並將附有上述1C晶片之短路板成批 封裝於天線基板上之特定位置。 在上述第1至第3例中，若與已排序之多個上述:[C晶片 中至少一個1C晶片相對之應載置之天線電路上之特定位置 對準時，其餘之1C晶片也不必高精確對準即可隨其成批配 置於天線電路上之特定位置。 在上述第1至第3例中，在具有將上述1C晶片排列於天 線基板之寬度方向時之列可以成批加熱壓接之個數部分做 -18- 200527311 (15) 爲一片分割短路板之工程，以及在上述I C晶片與天線基板 上隔著向異性導電性黏合劑層將短路板成批加熱壓接之工 程時，可以縮短生產週期（t a c t )時間是其理想之處。 在上述第1至第3例中，也可以在附有上述I C晶片之外 部電極之各表面形成向異性導電性黏合劑層，而利用以上 述向異性導電性黏合劑層夾入上述I C晶片之狀態之半導體 元件，在此情形下，可以更有效率地製造嵌入物。 在上述第1至第3例中，藉由上述第1與第2向異性導 電性黏合劑層之加熱壓接，不但可以將多個上述I C晶片與 天線基板與短路板成批加熱壓接，而且可以密封天線基板 與短路板之空隙。 此時，宜將上述第1與第2之向異性導電性黏合劑層之 合S十厚度設成至少爲上述1C晶片厚度之2分之1以上，如此 一來在獲得天線基板與短路板之密封性與實現高可靠性上 很爲理想。 在上述加熱壓接前，把短路板分割成多個，在可防止 熱變形所引起之移位上有益。 在上述第1至第3例中，也可以在上述1C晶片附有外部 電極之各表面上形成向異性導電性黏合劑層，而在以上述 向異性導電性黏合劑層將上述1C晶片事先夾入之狀態之半 導體元件之上述向異性黏合劑層中之一方之表面上使用另 外事先設有短路板者，此時可以更有效率地製造嵌入物。 在上述第1至第3例中，爲形成短路板，在底座基材上 設置第2金屬箔之方法有例如，僅簡單地將第2金屬箔黏貼 -19- 200527311 (16) 於上述底座基材上之方法，由於不必針對上述第2金 進行蝕刻等處理，故工程少，可以縮短生產週期（t 時間，在降低成本上有益。 在上述第1至第3例中，在隔著向異性導電性黏合 將短路板成批加熱壓接於上述1C晶片與天線基板上之 以後，尙具有將連續之天線電路逐一切割成個片之工 在上述第1至第3例中，在上述切割工程中，將田 之A — A ’方向寬度方向時，短路板必須有跨過縫隙到 述IC晶片之長度，具有與天線電路之寬度大致相同之 在嵌入物（inlet )整體之外觀上有幫助。 在上述第1至第3例中，經過上述各工程，即可製 發明之電子裝置之嵌入物構造。 要以RFID標籤之形態使用上述嵌入物時，若在 物之上下設置覆蓋膜（cover sheet )時，即可保護電 防止短路。 在上述第1至第3例中，藉由排序上述1C晶片並成 定於短路板與天線基板即可實現比逐一封裝上述1C晶 更優異之生產力。藉由提升生產力即可縮短每一嵌入 生產週期（tact )時間。 在上述第1至第3例中，利用上述I C晶片與短路板 成跨越開縫之連接構造，即不需要連接到上述I C晶片 線電路側面之外部電極與天線電路上之激勵縫隙之高 之對準，縱使利用篩網或金屬模排序之上述1C晶片之 位置精確度，也可以成批良好地封裝於天線基板上。 屬箔 act ) 劑層 工程 程。 SI 2中 達上 長度 得本 嵌入 路以 批固 片時 物之 並設 之天 精確 粗略 -20- 200527311 (17) 在上述第1至第3例中’上述各1C晶片與天線基板及短 路板，短路板及天線基板之各個電連接係藉由向異性導電 性黏合劑層來進行。藉由向異性導電性黏合劑層之連接係 藉由形成於被連接體之上述1 c晶片之各表面之各外部電極 與上述向異性導電性連接劑層所含之導電粒子之接觸而達 成，由於不需要天線電路上之表面電鍍，且不必爲形成金 屬接合而可以承受20(TC以上之高溫之焊接之高耐熱性底 座基材，因此可以使用廉價之底座基材與天線電路，以實 現降低成本。 爲藉由向異性導電性黏合劑層進行上述電連接，相對 於例如以先前之金錫接合等來連接時，必須使用耐熱性高 之聚醯亞胺做爲天線基之底座基材，可以使用廉價之聚對 苯二甲酸乙二醇酯等。另外，由於不必在上述連接部之天 線電路上表面施予鍍錫等，因此可以使用錫或焊錫之焊接 性不良之廉價之鋁於天線電路之材料。因此在聚對苯二甲 酸乙二醇醋之底座基材上形成鋁製天線電路而得之天線基 板爲最適合於製造廉價之RFID標籤用嵌入物之構件。 在上述第1例中’第1向異性導電性黏合劑層也可以 事先形成於短路板’或形成於上述i c晶片之第2外部電極 側。另外’第2向異性導電性黏合劑層也可以事先形成 於天線基板上’或形成於上述c晶片之第i外部電極1 〇 2側 〇 在上述第2例中’第〗向異性導電性黏合劑層也可以 事先形成於天線基板上，或形成於上述〗c晶片之第1外部 -21 - 200527311 (18) 電極1 02側。另外，第2 向異性導電性黏合劑層也可以事 先形成於短路板，或形成於1C晶片與天線電路上。 在上述第1至第3例中，只要將已排序之多個上述1C晶 片中至少一個I C晶片與相對應之應載置之天線電路上之特 定位置對準，則剩餘之1C晶片也不必高精確之對準即可隨 其成批配置於天線電路上之特定位置。 亦即，本發明之電子裝置之製造方法爲具有形成於外 部電極相對向之1組之各表面上之I C晶片，形成於縫隙之 收發信天線，以及電連接上述1C晶片與天線之短路板之電 子裝置之製造方法，其特徵爲：若將已排序之多個上述1C 晶片之中至少一個1C晶片與相對應之應載置之天線電路上 之特定位置對準，即可不必高精確地對準將剩餘之1C晶片 隨其批配置於天線電路上之特定位置。 如上述第1至第3例所說明，在將多個上述I C晶片排序 後’藉由成批電連接於短路板與天線基板上，即可將嵌入 物之生產力大幅提升。 [實施例] 以下要利用圖式更詳細地說明本發明之較佳實施例， 但是本發明並非限定於此等實施例。 圖2 ( a )爲本發明之實施形態，係由上面俯看利用本 發明之製造方法之RFID標籤用嵌入物之槪略圖。另外， 圖2 ( b )爲圖2 ( a )之A - A，部分之剖面槪略圖。茲利用 圖2簡單說明嵌入物之構造。 -22- 200527311 (19) 在圖2中，如圖2 ( b )所示，在I C晶片1 〇 〇之相對向之 1組之各表面形成有第1外部電極1〇2與外部電極1〇3 ° 1C晶 片100利用第1外部電極102在第1連接部2藉由向異性導電 性黏合劑層4 0 0中所含之導電粒子4 0 1連接到底座基材2 0 2 與天線電路2 0 1所構成之天線基板2 0 0。相同地，底座基材 3 02與金屬箔301所構成之短路板3 00與1C晶片1〇〇之第2外 部電極10 3在第2連接部3，以及短路板3 00與天線基板200 在第3連接部4分別透過上述導電粒子4 01連接。亦即’上 述I C晶片之第2外部電極1 0 3之第2連接部3與天線基板上之 第3連接部4成爲跨越形成於天線基板之縫隙1而連接起來 之構造。亦即上述1C晶片之第1外部電極102與第2外部電 極103係藉由第1連接部2，天線電路201，第3連接部4，短 路板之金屬箔3 0 1與第2連接部3電連接。另外，天線基板 2.00與短路板3 00之空隙係以向異性導電性黏合劑層之基質 樹脂（matrix resin) 402所密封。 <第1實施形態> 以下利用圖4說明第1實施形態。 首先，如圖4(a)所示，在厚度50 μπι之聚對苯二甲 酸乙二醇酯基材202，於以黏合劑黏合厚度9μπι之鋁箔之 帶狀基材之鋁箔面上，以網版（screen )印刷形成蝕刻阻 劑（etching resist )後，在鈾刻液中使用氯化鐵水溶液連 續形成天線電路2 0 1。在此，將每一天線電路之天線寬度 設爲2 · 5 m m，縫隙寬度爲〇 · 5 m m，天線電路之形成間距（ -23- 200527311 (20) pitch )爲3mm。由於篇幅上方便，以下工程中僅表示B部 分。 其次，如圖4 ( b )所示’備妥約1 〇 〇 〇 〇個形成於外部 電極相對向之1組之每1表面上之縱橫各0.4mm。而厚度 〇.15mm之1C晶片，並備妥合計2000個分在金屬板表面形 成收容上述I C晶片之尺寸的凹部，橫向（生產線之進行方 向之寬度方向）爲3mm間距40個，而縱向（生產線之進行 方向）爲2mm間距50個合計2000個分之夾具（jig)。然後 ，將1 0 0 0 0個之上述I C晶片供應至夾具上時，將夾具振動 約60秒以將上述1C晶片收容於各凹部並排序。此時，在各 凹部底面設置用於真空吸附之孔’藉由同時進行夾具之振 動與真空吸附，以防止一度收容於凹部之上述1C晶片因爲 又一次之振動而脫落，並在凹部再收容到上述1C晶片後， 以刷布去除多餘之1C晶片。 然後，如圖4 ( c )所示，在厚度50μπι之聚對苯二甲 酸乙_•醇醋基材上以黏合劑黏貼厚度9 μ m之銘泊之短路板 300之鋁范面上，在80 °C下層壓（laminate)寬度ll〇mm之 向異性導電性黏合薄膜400 ( AC — 20 5 2P — 45 (日立化成 工業公司製）），並剝離分隔膜（separator film )而形成 向異性導電性黏合劑層。在其上面，在真空吸附上述1C晶 片之狀態下，將夾具上下倒置，藉由停止真空吸附，將附 有2000個上述1C晶片之外部電極之各表面之中之一方之面 爲下面而配置成成批排序之狀態。 然後，如圖4 ( d )所示，在與已排序之上述I C晶片之 -24- 200527311 (21) 短路板側之外部電極相反側之外部電極表面上，於8 (TC下 層壓上述寬度之上述向異性導電性黏合膜400之後，將分 隔膜剝離以形成向異性導電性黏合劑層，做爲附有上述1C 晶片之短路板。此時，上述I C晶片之附有外部電極之各表 面成爲以上述向異性導電性黏合劑層夾入之狀態。 然後，如圖4 ( e )所示，將附有上述1C晶片之短路板 切割成可以2 m m寬度封裝於天線基板之寬度方向，並以 3 m m間距分割成4 0個I C晶片排成一列之附有上述I C晶片之 短路板。 然後，如圖4 ( f)所示，利用CCD攝影機與影像處理 裝置，對準由上述已分割之附有1C晶片之短路板之向異性 導電性黏合劑層上透視之上述1C晶片，與天線電路上之特 定位置，將上述附有1C晶片之短路板之1C晶片暫時固定於 連接到天線基板之方向。此時，只要將1個1C晶片利用 CCD攝影機與影像處理裝置對準天線電路上之特定位置， 其餘之39個1C晶片即可不必高精確之對準，隨其整批配置 於天線電路上之特定位置。另外，除了利用CCD攝影機與 影像處理裝置之外，也可以用肉眼由向異性導電性黏合劑 層上透視所見到之上述1C晶片之位置精確度也可以。接著 ，由短路板側降下壓接頭，並以壓力3MPa，溫度18CTC， 加熱時間1 5秒之條件下，再將上述附有1C晶片之短路板對 排列於天線基板之寬方向之天線電路之一列分整批加熱壓 接於特定之位置，同時密封天線基板與短路板之空隙。然 後，對於剩下之49列分也經過相同之工程加熱壓接於天線 -25- 200527311 (22) 基板上。在壓接頭上，將上述I C晶片之厚度部分之凸起 成於特定部分俾可同時進行上述1 c晶片與天線基板與短 板之連接’以及短路板與天線基板之連接。然後，如E (g )所不’利用壓切機切斷成每一'個個片而製得圖2所 之形狀之嵌入物構造。 利用本工程，排序上述I C晶片所需要之時間爲每一 入物0.0 3秒，將上述附有I C晶片之短路板連接到天線基 所需要之時間爲每一嵌入物〇.〇3 75秒◦若使用多個壓接 ，可以進一步縮短每一嵌入物（inlet )之生產週期時間 另外，上述1C晶片之封裝位置精確度在距離特定位 ± 0.3 mm以內，而沒有因爲位移而引起組裝不良或通信 良。 亦即，以相對應之應載置之天線電路之配置等間隔 置1C晶片，俾可成批加熱壓接短路板之IC晶片之個數分 割成一個單片之方法中，上述I C晶片或向異性導電性黏 劑層也可以設置於天線電路上。 <第2實施形態> 以下，利用圖5說明第2實施形態。 首先，如圖5所示，在利用黏合劑黏合厚度9μιη之 箔於厚5〇μηι之聚對苯二甲酸乙二醇酯基材202之帶狀基 之鋁箔面上，以網版印刷形成蝕刻阻劑後，在鈾刻液中 用氯化鐵水溶液連續形成天線電路20丨。在此，設每一 線電路天線寬度爲2 · 5 m m，縫隙寬度〇 . 5 m m，天線電路 形 路 Μ 示 嵌 板 頭 〇 置 不 配 分 合 鋁 材 利 天 之 -26- 200527311 (23) 形成間距爲3 m m。因篇幅關係，在下面工程中僅表示B ’部 分。 然後，如圖5 ( b )所示，在天線電路上之特定位置於 8 0°C T層壓寬2mm之向異性導電性黏合膜400 ( AC — 205 2P 一 45 (日立化成工業公司製））並剝離分離膜以形成向異 性導電性黏合劑層。 然後，如圖5 ( c )所示，備妥約1 〇 〇 〇 〇個外部電極形 成於相對向之1組之各表面上之縱橫各0 · 4 m m而厚度 〇.15mm之1C晶片100，並在金屬板表面備妥40個可以收容 上述I C晶片之尺寸之凹部，其橫向（生產線之進行方向之 寬方向）之間距爲3mm，以及50個縱向（生產線之進行方 向）之間距爲2mm合計2000個之夾具（jig)。然後，將約 1 0000個之上述晶片供應至夾具上後，將夾具振動約60秒 俾將1C晶片收容於各凹部中以排序。此時，如同第1實施 例，藉由在各凹部底面設置用於真空吸附之孔，並在振動 夾具之同時進行夾具之振動，即可防止一度收容於凹部之 上述晶片因又一次振動而脫落，並在凹部收容上述1C晶片 後，以刷布去除多餘之1C晶片。 然後，如圖5(d)所示，已排序之上述1C晶片中，僅 將橫向一列分之40個真空吸附下，直接上下倒置夾具，並 利用CCD攝影機與影像處理裝置對準於天線電路上之特定 位置而停止真空吸引以暫時固定。此時，只要利用CCD攝 影機與影像處理裝置將1個1C晶片對準天線電路上之特定 位置，剩餘之39個1C晶片即不必利用上述攝影機與裝置高 -27- 200527311 (24) 精確地對準而可以隨其成批配置於天線電路上之特定位置 〇 然後，如圖5 ( e )所示，在以黏合劑黏合厚9 μιη之鋁 箔於厚50μηι之聚對苯二甲酸乙二醇酯基材上之寬度2mm之 帶狀基材之鋁箔面上，在80 °C下層壓與上述帶狀基材同寬 之上述向異性導電性黏合膜400，再剝離分離膜做爲附有 向異性導電性黏合劑層之短路板。 然後，如圖5 ( f)所示，以外形尺寸爲準，對準附有 向異性導電性黏合劑層之短路板與天線基板以暫時固定。 然後由附有向異性導電性黏合劑層之短路板降下壓接頭， 並在壓力3MPa，溫度18(TC，加熱時間15秒之條件下，將 附有向異性導電性黏合劑層之短路板成批加熱壓接排列於 天線基板之寬度方向之上述1C晶片與天線電路之一列分之 特定位置，同時密封天線基板與短路板之空隙。然後，對 於剩餘之49列分也經過相同之工程加熱壓接於天線基板。 在壓接頭上形成有上述I C晶片之厚度部分之凸起於特定之 位置。 然後，如圖5 ( g )所示，利用壓切機逐一切割成單片 而製得圖2與圖3所示之形狀之嵌入物（inlet)。 如利用本工程，與第1實施形態一樣’上述I c晶片所 需要之排序時間爲每一嵌入物0.03秒，將上述短路板連接 到天線基板所花時間爲每嵌入物0.3 7 5秒。若使用多個壓 接頭時，可以進一步縮短每一嵌入物之生產週期（tact ) 時間。 -28- 200527311 (25) 另外，與第實施形態一樣，上述1C晶片之封裝位置之 精確度爲距離特定位置之± 0.3 mm以內，而沒有因位移而 導致之組裝不良或通信不良。亦即，以相對應之應載置之 天線電路之配置等間隔配置1C晶片，俾可成批加熱壓接短 路板之1C晶片之個數分分割成一個單片之方法中，上述1C 晶片或向異性導電性黏合劑層也可以設置於天線電路上。 <第3實施形態> 以下，說明第3實施形態。 在圖5中直到圖5 ( d )係利用與第2實施形態相同之工 程進行上述天線基板之加工，係將上述向異性導電性黏合 劑層壓於天線電路上以形成向異性導電性黏合劑層，並將 形成於上述外部電極相對向之1組之各表面上之1C晶片排 序，而在天線電路上之特定位置將上述1C晶片成批暫時固 定於排列於天線基板之寬度方向之一列分上。 然後，在已暫時固定之上述I c晶片上，於8 0 °c下層壓 於上述已層壓之向異性導電性黏合膜同寬之向異性導電性 黏合膜，並剝離分離膜而形成向異性導電性黏合劑層。 然後5備妥以黏合劑黏貼厚度9 μ m之銘泊於厚度5 0 μ m 之聚對苯二甲酸乙二醇酯基材上之寬2mm之帶狀基材，以 做爲短路板。將上述短路板之鋁箔表面側朝向上述IC晶片 ，以外形尺寸爲基準對準俾使與上述向異性導電性黏合膜 重疊以暫時固定。接著由短路板側降下壓接頭，並在壓力 3 MP a，溫度1 8 0 °C，力Π熱時間1 5秒之條件下，將短路板成 -29- 200527311 (26) 批加熱壓接於排列於天線基板之寬度方向之上述IC晶片與 天線電路之一列分之特定位置’同密封天線基板與短路板 之空隙。然後，對於剩餘之4 9列分也經過相同之工程以加 熱壓接於天線基板上。在壓接頭上形成上述1 C晶片之厚度 部分之凸起於特定位置俾使可以同時進订I c晶片與天線基 板以及短路板之連接，以及短路板與天線基板之連接。 然後，利用壓切機逐一切割成單片而製得圖2與圖4所 示之形狀之嵌入物。 如使用本工程，如同第1與第2實施形態，上述IC晶 片之排序所花之時間爲每一嵌入物〇·03秒，將上述短路連 接到天線基板所花之時間爲每一嵌入物0 · 3 7 5秒。若使用 多個壓接頭，則可以進一步縮短每一嵌入物之生產週期時 間。 另外，與第1及第2實施形態一樣，上述1C晶片之封裝 位置之精確度爲距離特定位置± 〇·3 mm以內，並無由於位 移而導致之組裝不良與通信不良。 亦即，以相對應之應載置之天線電路之配置等間隔配 置1C晶片，俾可成批加熱壓接短路板之1C晶片之個數分分 割成一個單片之方法中’上述I c晶片或向異性導電性黏合 劑層也可以設置於天線電路上。 茲將上述之實施例之結果彙總如表1所示° -30- 200527311 (27) 表1 實施形態 排序所需 時間（秒 /個） 連接所需 時間（秒/ 個） ------ 組裝不良 (不良數/總 ) 通信不良 (不良數/總 數） 第1實施 形態 0.03 0.375 0/2000 0/2000 第2實施 形態 0.03 0.375 0/2000 0/2000 第3實施 形態 0.03 0.375 0/2000 0/2000
【圖式簡單說明】 圖1爲用於說明先前之製造方法之圖。 圖2爲表示利本發明之製造方法所製得之嵌入物之構 造圖。 圖3爲用於說明本發明之丨c晶片之排序方法之一例之 0 圖。 圖4爲用於說明本發明之第1實施形態之製造工程圖。 圖5爲用於說明本發明之第2實施形態之製造工程圖。 【主要元件符號說明】 100 I c晶片 1 02 外部電極 103 第2外部電極 -31 - 200527311 (28) 20 真 104 金 110 1C 10 切 30 真 40 加 2 第 500 天 50 1 天 3 第 600 熱 200 天 300 短 20 1 天 202 底 30 1 金 302 底 400 向 40 1 導 402 基 60 夾 6 1 凹 62 孔 63 真 空吸附器 凸塊 晶片 割膜 空吸附站 熱器 1連接部 線基板 線電路 2連接部 固化樹脂 線基板 路板 線電路 座基材 屬箔 座基材 異性導電性黏合劑層 電粒子 質樹脂 具 部 空泵 -32- 200527311 (27) 表1 實施形態 排序所需 時間（秒 /個） 連接所需 時間（秒/ 個） 組裝不良 (不良數/總 _ 數） 通信不良 (不良數/總 數） 第1實施 形態 0.03 0.375 0/2000 0/2000 第2實施 形態 0.03 0.375 0/2000 0/2000 第3實施 形態 0.03 0.375 0/2000 0/2000
【圖式簡單說明】 圖1爲用於說明先前之製造方法之圖。 圖2爲表示利本發明之製造方法所製得之嵌入物之構 造圖。
圖3爲用於說明本發明之][c晶片之排序方法之一例之 圖。 圖4爲用於說明本發明之第1實施形態之製造工程圖。 圖5爲用於說明本發明之第2實施形態之製造工程圖。 【主要元件符號說明】 100 1C晶片 102 外部電極 103 第2外部電極 20 真空吸附器 -31 - 200527311 (28) 104 金凸塊 110 IC晶片 10 切割膜 30 真空吸附站 40 加熱器 2 第1連接部 500 天線基板 50 1 天線電路 3 第2連接部 600 熱固化樹脂 200 天線基板 300 短路板 20 1 天線電路 202 底座基材 301 金屬箔 302 底座基材 400 向異性導電性黏合劑層 40 1 導電粒子 402 基質樹脂 60 夾具 6 1 凹部 62 孔 63 真空泵 4 第3連接部 -32-

Claims (1)

  1. 200527311 (1) 十、申請專利範圍 1· 一種電子裝置之製造方法，該電子裝置具備形成 於外部電極相對向之一組之各面上之IC晶片，形成有縫隙 之收發信天線，以及將上述I C晶片與天線電連接之短路板 ，其特徵爲：在已排序之多個上述1C晶片中，至少一個1C 晶片與相對應之應載置之天線電路上之特定位置對準，則 剩餘之1C晶片即可不必進行高精確之對準而成批隨其配置 於天線電路上之特定位置。 2. 一種電子裝置之製造方法，該電子裝置具備形成 於外部電極相對向之一組之各面上之1C晶片，形成有縫隙 之收發信天線，以及將上述I C晶片與天線電連接之短路板 ，其特徵爲至少包括：利用第1金屬箔形成多個天線電路 之工程與在底座基材上設置上述天線電路以形成天線基板 之工程或由設置於底座基材上之第1金屬箔設置多個天 線電路以形成天線基板之工程；以與將多個上述1C晶片配 置於相對應之應載置之上述多個天線電路上之特定位置時 之相同間隔排序用於排序多個上述1C晶片之縱列或橫列之 中之至少一方之列之工程；在形成有第2金屬箔之短路板 上藉由第1向異性導電性黏合劑層成批暫時固定俾電連 接已排序之多個上述1C晶片以製作附有1C晶片之短路板之 工程；對準附有上述1C晶片之短路板，俾多個上述1C晶片 電連接於上述多個天線路上之特定位置之工程；以及透過 第2向異性導電性黏合劑層，將上述附有1C晶片之短路 板成批加熱壓接之工程。 -33- 200527311 (2) 3·—種電子裝置之製造方法，該電子裝置具備形成於 外部電極相向之一組之各面上之IC晶片，形成有縫隙之 收發信天線，以及將上述1C晶片與天線電連接之短路板， 其特徵爲至少包括：利用第1金屬箔形成多個天線電路之 工程與在底座基材上設置上述天線電路以形成天線基板之 工程或由設置於底座基材上之第1金屬箔設置多個天線電 路以形成天線基板之工程；以與將多個上述1C晶片配置於 相對應之應載置之上述多個天線電路上之特定位置時之相 同間隔排序用於排序多個上述1C晶片之縱列或橫列之中之 至少一方之列之工程；將已排序之多個上述1C晶片成批對 準俾多個上述1C晶片電連接於相對應之應載置之上述多個 天線電路上之特定位置後，藉由第1向異性導電性黏合劑 層暫時固定之工程；將形成有第2金屬箔之短路板對準俾 電連接於暫時固定之多個上述1C晶片及天線電路上之特定 位置之工程；以及透過第2向異性導電性黏合劑層將短路 板成批加熱壓接於多個上述1C晶片與天線基板上。 4. 一種電子裝置之製造方法，該電子裝置具備形成 於外部電極相對向之一組之各面上之1C晶片，形成有縫隙 之收發信天線，以及將上述1C晶片與天線電連接之短路板 ，其特徵爲至少包括：利用第1金屬箔形成天線電路之工 程與在底座基材上設置上述天線電路以形成天線基板之工 程或由設置於底座基材上之第1金屬箔設置多個天線電路 以形成天線基板之工程；在上述天線電路上之特定位置形 成第1向異性導電性黏合劑層之工程；以與將多個上述IC -34- 200527311 (3) 晶片配置於相對應之應載置之上述多個天線電路上之特定 位置時之相同間隔排序用於排序多個上述1C晶片之縱列或 橫列之中之至少一方之列之工程；在成批排序已排序於第 1向異性導電性黏合劑層上之多個上述1C晶片俾使多個上 述1C晶片電連接於相對應之應載置之上述多個天線電路上 之特定位置後，暫時固定之工程，在暫時固定之多個上述 IC晶片與天線電路上之特定位置上形成第2向異性導電性 黏合劑層之工程；將形成有第2金屬箔之短路板排序俾電 連接於暫時固定之多個1C晶片與天線電路上之特定位置之 工程；以及將上述短路板成批加熱壓接於多個上述1C晶片 與天線基板上之工程。 5. —種電子裝置之製造方法，該電子裝置具備形成 於外部電極相對向之一組之各面上之1C晶片，形成有縫隙 之收發信天線，以及將上述1C晶片與天線電連接之短路板 ，其特徵爲至少包括：將短路板分割俾可將上述1C晶片排 列於天線基板之寬度方向時之列逐列成批加熱壓接之個數 分做爲一片之工程；將上述短路板與被排列於天線基板之 寬度方向之天線電路之一列對準之工程；以及透過向異性 導電性黏合劑層將短路板成批加熱壓接於上述I C晶片與天 線基板上之工程。 6. 如申請專利範圍第1至5項之電子裝置之製造方法 ，其中第1與第2金屬箔之至少一方爲鋁。 7. 如申請專利範圍第1至5項之電子裝置之製造方法 ，其中第1與第2金屬箔之至少一方係由有機樹脂所形成之 -35- 200527311 (4) 底座基材所支撐，而上述有機樹脂係由聚氯乙烯樹 PVC )，丙烯腈一丁二烯一苯乙烯（ABS)，聚對苯 酸乙二醇酯（PET )，乙二醇改性聚對苯二甲酸乙二 (PETG)，聚萘二甲酸乙二醇酯（PEN)，聚碳酸酯 (PC)，雙軸拉伸聚酯（〇 — PET)，與聚醯亞胺樹 選擇。 8 ·如申請專利範圍第1至5項之電子裝置之製造 ，其中第1與第2金屬箔之至少一方係由紙所形成之底 材所支撐。 9.如申請專利範圍第1至5項之電子裝置之製造 ，其中利用第1與第2之向異性導電性黏合劑層之加熱 ，密封天線基板與短路板之空隙。 1 0 ·如申請專利範圍第1至5項之電子裝置之製造 ，其中在將多個1C晶片與天線基板及短路板成批加熱 之工程後，有將連接之天線電路切斷成單獨之個片之 〇 11. 一種電子裝置之構件，該電子裝置具備形成 部電極相對向之一組之各面上之1C晶片，形成有縫隙 發信天線，以及將上述1C晶片與天線電連接之短路板 特徵爲：係在附有上述1C晶片之外部電極之每一面上 有向異性導電性黏合劑層，且將上述1C晶片以上述向 導電性黏合劑層事先夾入之狀態下之半導體元件。 12. —種電子裝置之構件，該電子裝置具備形成 部電極相對向之一組之各面上之1C晶片，形成有縫隙 脂（ 二甲 醇酯 樹脂 脂所 方法 座基 方法 壓接 方法 壓接 工程 於外 之收 ，其 形成 異性 於外 之收 200527311 (5) 發信天線，以及將上述1C晶片與天線電連接之短路板，其 特徵爲：在附有上述1C晶片之外部電極之每一面形成有向 異性導電性黏合劑層，並在以上述向異性導電性黏合劑層 夾入上述1C晶片之狀態之半導體元件的上述向異性導電性 黏合劑層中之一方之表面事先再設置短路板。 1 3 .如申請專利範圍第1至5項之電子裝置之製造方法 ’其中以與將多個上述1C晶片配置於相對應之應載置之上 述多個天線電路上之特定位置時之相同間隔排序用於排序 多個上述1C晶片之縱列或橫列中之至少一方之列以及成批 排序多個上述1C晶片之方法，係利用形成有用於收容上述 1C晶片尺寸之凹部數個至數萬個之夾具，並使夾具振動以 收容夾具上之上述1C晶片於各凹部之方法。 14·如申請專利範圍第1至5項之電子裝置之製造方 法’其中短路板與上述1C晶片及天線基板係成批加熱壓 接。
    -37-
TW093137524A 2003-12-05 2004-12-03 Electronic device manufacturing method TW200527311A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003407182 2003-12-05

Publications (2)

Publication Number Publication Date
TW200527311A true TW200527311A (en) 2005-08-16
TWI296392B TWI296392B (zh) 2008-05-01

Family

ID=34650298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093137524A TW200527311A (en) 2003-12-05 2004-12-03 Electronic device manufacturing method

Country Status (7)

Country Link
US (1) US8273605B2 (zh)
EP (1) EP1830309A4 (zh)
JP (1) JP4353181B2 (zh)
KR (1) KR100895567B1 (zh)
CN (1) CN100562889C (zh)
TW (1) TW200527311A (zh)
WO (1) WO2005055130A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8302869B2 (en) 2007-02-22 2012-11-06 Fujitsu Limited RFID tag and RFID tag manufacturing method

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230580B1 (en) * 2003-08-29 2007-06-12 National Semiconductor Corporation Design of a two interconnect IC chip for a radio frequency identification tag and method for manufacturing same
WO2005069205A1 (ja) * 2004-01-15 2005-07-28 Hitachi Chemical Co., Ltd. 電子装置の製造方法
JP5299749B2 (ja) * 2008-03-19 2013-09-25 Ｎｅｃ東芝スペースシステム株式会社 広帯域給電回路及びそれを備えたスロットアンテナ
KR101288165B1 (ko) * 2011-08-29 2013-07-18 삼성전기주식회사 바이오칩 스탬핑 장치 및 스탬핑 방법
JP6179843B2 (ja) * 2012-12-04 2017-08-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 実装装置及び実装方法
JP2015053418A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体製造装置
JP6212011B2 (ja) * 2014-09-17 2017-10-11 東芝メモリ株式会社 半導体製造装置
JP6442707B2 (ja) * 2015-04-09 2018-12-26 パナソニックＩｐマネジメント株式会社 部品実装装置及び部品実装方法
WO2016179023A1 (en) * 2015-05-01 2016-11-10 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
JP2019032733A (ja) * 2017-08-09 2019-02-28 日本メクトロン株式会社 貼付タグ、タグシステム
JP7082874B2 (ja) * 2017-12-26 2022-06-09 ヤマシンフィルタ株式会社 フィルタ装置
TWI684135B (zh) * 2018-07-17 2020-02-01 昱盛國際企業股份有限公司 智能膠帶及使用其的物流系統

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217487A (ja) 1988-07-06 1990-01-22 Hitachi Ltd 周波数センサ
JP2001217380A (ja) 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP2002190003A (ja) 2000-12-21 2002-07-05 Hitachi Ltd Ｉｃモジュールの製造方法
JP4433629B2 (ja) * 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
JP2002366917A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するｉｃカード
US7204425B2 (en) * 2002-03-18 2007-04-17 Precision Dynamics Corporation Enhanced identification appliance
JP3803085B2 (ja) 2002-08-08 2006-08-02 株式会社日立製作所 無線ｉｃタグ
JP4525002B2 (ja) 2003-06-06 2010-08-18 株式会社日立製作所 無線認識半導体装置および無線認識半導体装置製造方法
JP4177241B2 (ja) * 2003-12-04 2008-11-05 株式会社日立情報制御ソリューションズ 無線ｉｃタグ用アンテナ、無線ｉｃタグ及び無線ｉｃタグ付き容器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8302869B2 (en) 2007-02-22 2012-11-06 Fujitsu Limited RFID tag and RFID tag manufacturing method

Also Published As

Publication number Publication date
EP1830309A4 (en) 2009-05-13
JPWO2005055130A1 (ja) 2007-12-06
WO2005055130A1 (ja) 2005-06-16
EP1830309A1 (en) 2007-09-05
KR20060105880A (ko) 2006-10-11
KR100895567B1 (ko) 2009-04-29
US8273605B2 (en) 2012-09-25
CN1890678A (zh) 2007-01-03
JP4353181B2 (ja) 2009-10-28
TWI296392B (zh) 2008-05-01
US20110133345A1 (en) 2011-06-09
CN100562889C (zh) 2009-11-25

Similar Documents

Publication Publication Date Title
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
JP4386023B2 (ja) Ｉｃ実装モジュールの製造方法および製造装置
TWI304623B (zh)
US20030166313A1 (en) Semiconductor element mounting method
TW200527311A (en) Electronic device manufacturing method
JP4518024B2 (ja) 電子装置
KR100841825B1 (ko) 전자장치의 제조방법
JP2003142797A (ja) 電子部品実装済完成品の製造方法及び電子部品実装済完成品
JP2005303031A (ja) 電子回路モジュールと多層電子回路モジュールおよびそれらの製造方法
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
JP6957962B2 (ja) Ｒｆｉｄタグの製造方法
KR20030046788A (ko) 반도체 패키지 및 그 제조방법
JP4449460B2 (ja) 電子装置の製造方法及び熱圧着装置
JP2504969Y2 (ja) 半導体の実装構造

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees