KR20060105880A - 전자장치의 제조 방법 - Google Patents

전자장치의 제조 방법 Download PDF

Info

Publication number
KR20060105880A
KR20060105880A KR1020067013553A KR20067013553A KR20060105880A KR 20060105880 A KR20060105880 A KR 20060105880A KR 1020067013553 A KR1020067013553 A KR 1020067013553A KR 20067013553 A KR20067013553 A KR 20067013553A KR 20060105880 A KR20060105880 A KR 20060105880A
Authority
KR
South Korea
Prior art keywords
antenna
chip
chips
electronic device
conductive adhesive
Prior art date
Application number
KR1020067013553A
Other languages
English (en)
Other versions
KR100895567B1 (ko
Inventor
코우지 다사키
히로노리 이시자카
마사히토 시부타니
코우스케 다나카
마사히사 신자와
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20060105880A publication Critical patent/KR20060105880A/ko
Application granted granted Critical
Publication of KR100895567B1 publication Critical patent/KR100895567B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Details Of Aerials (AREA)
  • Support Of Aerials (AREA)

Abstract

본 발명은 저렴하며 생산성이 뛰어난 동시에 양호한 통신특성을 얻는데 최적인 전자장치의 제조방법에 대한 것이다.
외부전극이 마주보는 1조의 각각의 면에 형성된 복수의 IC 칩(100)의 한 쪽의 외부전극(102)을, 슬릿에 형성된 송신 안테나에 대하여 탑재해야 할 안테나 회로(201)상에 각각 수납하여, 더욱이 상기 IC 칩 각각의 다른쪽의 외부전극(103)과 대응하는 상기 안테나 회로(201)의 소정의 위치와 제각기 별도로 전기적으로 접속하기 위한 단락판(300)을 설치하는 전자장치의 제조방법에 대하여, 적어도 1개의 상기 IC 칩(100)과 대응하는 탑재해야 할 상기 안테나 회로(201) 상의 소정의 위치와의 위치맞춤을 하면, 그것에 따라 남은 상기의 IC 칩(100)도 안테나 회로(201)상의 소정의 위치에 일괄하여 수납할 수 있도록 한 것을 특징으로 한다.
IC 칩, RFID 태그(tag), 단락판

Description

전자장치의 제조 방법{ELECTRONIC DEVICE MANUFACTURING METHOD}
본 발명은, IC칩을 탑재한 비접촉식 개체식별 장치에 관한 것으로, 저렴하고 생산성이 뛰어나며 또한 양호한 통신 특성을 얻는데도 최적인 전자장치의 제조 방법 및 그것을 이용하는 부재에 관한 것이다.
최근, RFID(Radio Frequency Identification)태그(tag)를 이용하는 비접촉식 개체식별 시스템은, 물류의 라이프사이클 전체를 관리하는 시스템으로서 제조, 물류, 판매의 모든 업종 형태에서 주목받고 있다. 특히, 2.45GHz 의 마이크로파를 이용하는 전파방식의 RFID태그는, IC칩에 외부 안테나를 설치한 구조로 수 미터의 통신 거리가 가능하다고 하는 특징에 의해 주목받고 있어, 현재, 대량인 상품의 물류 및 물품관리나 제조물 이력관리 등을 목적으로 시스템의 구축이 진척되고 있다.
상기 마이크로파를 이용하는 전파방식의 RFID태그로서는, 예컨대, 주식회사히타치제작소와 주식회사 르네사스 테크놀로지사에 의해 개발된 TCP(Tape Carrier Package)형 인렛(inlet)를 이용한 것이 알려지고 있어, TCP 형 인렛의 제조는, 폴리이미드 기재와 동 안테나 회로를 연속해서 형성한 테이프 캐리어에, 동일면 위로 모든 외부전극이 형성된 IC칩을 1개씩 설치하는 TAB(Tape Automated Bonding)공법이 채용되고 있다 (카야마 신, 나루세 쿠니히코「VLSI packaging 기술 (상),
(하)」, 닛케이 BP사, 1993년).이하, 일반적인 TAB공법을 이용한 RFID태그의 제조 공정에 대해서 도 1을 이용해서 설명한다.
도 1에 있어서, 우선, 도 1(a)에 나타낸 바와 같이, 금(金) 범프(104)가 회로면에 형성된 동일면 위로 모든 외부전극이 형성된 IC칩(110)을 다이싱가공에 의해 개편(個片)화한 후에, 다이싱필름(10)으로부터 진공흡착기(20)에 의해 흡착한다. 다음에, 도 1(b)에 나타낸 바와 같이, 동일면 위로 모든 외부전극이 형성된 IC칩(110)의 금 범프(104)가 표면이 되도록 진공흡착 스테이션(30)으로 옮긴다. 다음에, 도 1(c)에 나타낸 바와 같이, 금 범프(104)가 하면이 되도록 진공흡착 스테이션(30)을 상하 반전시킨다. 상기 동일면 위로 모든 외부전극이 형성된 IC칩(110)을, 동박부착 폴리이미드 기재(基材)의 동박(銅箔)을 안테나 회로가공해서 제작한 안테나 기판(500)의 소정의 위치에 위치맞춤을 한 후, 히터(40)를 이용해서 가열 압착하고, 고정한다. 안테나 회로(501) 상의 금 범프와 접속하는 부분에는 주석 도금 또는 땜납 도금을 해두는 것으로 금-주석합금에 의한 접속을 얻을 수 있다. 다음에, 도 1(d)에 나타낸 바와 같이, 동일면 위로 모든 외부전극이 형성된 IC칩(110)과 안테나 기판(500)의 공극을 열변화성수지(600)에 의해 밀봉한다. 상기 열변화성수지의 경화가 종료한 상태는 인렛이라고 불리는 RFID태그의 중간 형태이다. 이 인렛을 라벨이나 박형 케이스에 격납하는 것으로 RFID태그로 사용이 가능하게 된다.
기타의 인렛 구조로서는, 예컨대, 주식회사 히타치 제작소의 우사미(宇在美)에 의해, IC칩의 외부전극이 마주 본 1조의 각각의 면에 1개씩 형성된 IC칩에 있어 서, 각각의 면에 형성된 각 외부전극에 다이폴 안테나를 접속하는 유리 다이오드·패키지 구조가 개발되어 있다 (특개2002-269520호공보). 더욱이, 우사미들에 의해, 상기 2개의 외부전극이 IC칩이 마주 본 1조의 각각의 면에 1개씩 형성된 IC칩을 여진(勵振)슬릿형 다이폴 안테나에 설치할 때에, 안테나에 의해 상기 IC칩이 마주 본 1조의 각각의 면에 1개씩 형성된 각 외부전극을 낀, 샌드위치·안테나 구조가 개발되어 있다 (ISSCC Digest of Technical Papers, pp.398 -399, 2003년).여진(勵振) 슬릿을 갖는 다이폴 안테나 구조는, 이 슬릿의 폭 및 길이를 바꾸는 것으로써 안테나의 임피던스와 상기 IC칩의 입력 임피던스를 조정하는 것이 가능해서, 통신 거리를 향상할 수가 있다.
RFID태그를 이용한 비접촉식 개체식별 시스템에서 대량의 상품의 물류 및 물품관리를 실현하기 위해서는, 상품의 각각에 RFID태그를 설치할 필요가 있고, 그것을 위해서는 RFID태그의 대량 또한 저렴한 생산이 불가결하다.
그러나, 양호한 통신 특성을 얻을 수 있는 여진(勵振)형 다이폴 안테나 구조에서는 IC칩의 2개의 외부전극이 여진(勵振)슬릿으로 걸쳐서 안테나에 접속되는 것으로 공진 회로를 형성하기 위해서, 동일면 위로 모든 외부전극이 형성된 IC칩에서는, 신호입력용의 2개의 외부전극과 슬릿을 정밀도 좋게 위치 맞춤해야 한다. 그 때문에, 종래는 도 1에 나타낸 TAB공법을 이용해서 IC칩을 1개씩 안테나 기판에 설치하고 있었지만, 상기 TAB공법에서는, 다이싱 필름으로부터의 진공흡착기에 의한 동일면 위로 모든 외부전극이 형성된 IC칩의 흡착이나 동일면 위로 모든 외부전극이 형성된 IC칩과 안테나 기판의 위치 맞춤및 가열 압착, 더욱이 수지 밀봉 등의 각 공정을 동일면 위로 모든 외부전극이 형성된 IC칩에 대해서 1개씩 하기 위해서, 각 공정의 택트 시간을 1초 정도 또는 1초 이하로 단축하는 것은 대단히 곤란해서, 대량생산성에 있어서의 큰 과제가 되어 있었다.
또, 택트 시간이 길다고 그만큼 인건비 등이 소비되어 저코스트화에 방해가 되는 것에 더하여, 동일면 위로 모든 외부전극이 형성된 IC칩과 안테나 기판과의 접속은 금-주석 또는 금-땜납 접합에 의해 실시하기 위해서, 기판재료로서 내열성이 뛰어나고, 비싼 폴리이미드 필름에 동박을 서로 붙인 테이프 기재를 이용할 필요가 있기 때문에, 저렴한 인렛(inlet)의 생산이 곤란하다.
상기 안테나에 의해 2개의 외부전극이 마주 본 1조의 각각의 면에 1개 씩 형성된 IC칩의 각각의 면에 1개씩 형성된 각 외부전극을 끼는 샌드위치·안테나 구조를 이용하면, 여진(勵振) 슬릿과 상기 IC칩의 각각의 면에 1개씩 형성된 각 외부전극과의 고정밀도의 위치맞춤이 불필요하게 되지만, TAB공법을 이용한 종래대로의 생산 방법에서는, 2개의 외부전극이 마주 본 1조의 각각의 면에 1개씩 형성된 IC칩에 있어서의 IC칩의 크기를 0.4mm 이하로 하면, 종래의 진공흡착기에 의한 IC칩의 흡착이 곤란해지고, 인렛의 대량생산 및 저코스트화가 곤란해 진다.
본 발명은, 상기에 비추어 이루어진 것이며, 저렴하며 생산성이 뛰어나며 양호한 통신 특성을 얻을 수 있는 전자장치의 제조 방법 및 그것에 이용하는 부재(部材)를 제공하는 것이다.
즉, 본 발명은 아래와 같다.
(1) 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서, 정렬한 복수의 상기 IC칩 중 적어도 1개의 IC칩과 대응하는 탑재해야 할 안테나 회로 상의 소정의 위치와의 위치맞춤을 하면, 그것을 따라서 나머지의 IC칩에 관해서도 고정밀의 위치 맞춤을 하는 일없이 안테나 회로 상의 소정의 위치에 일괄하여 수납할 수가 있는 것을 특징으로 하는 전자장치의 제조 방법.
(2) 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서, 제1의 금속박을 이용해서 복수의 안테나 회로를 형성하는 공정 및 베이스 기재 위로 상기 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정 혹은 베이스 기재 위로 설치한 제1의 금속박으로부터 복수의 안테나 회로를 설치하는 것으로써 안테나 기판을 형성하는 공정, 복수의 상기 IC칩을 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 수납할 때와 동일한 간격에 의해, 복수의 상기 IC칩을 정렬하는 종렬 또는 횡렬 중의 적어도 한 방향의 열을 정렬하는 공정, 정렬한 복수의 상기 IC칩을 전기적으로 접속하도록 제2의 금속박을 형성한 단락판에 제1의 이방 도전성 접착제 층을 통해서 일괄하여 가고정(假固定)하고, IC 칩 부착 단락판을 제작하는 공정, 상기 복수의 안테나 회로 상의 소정의 위치에, 복수의 상기 IC칩이 전기적으로 접속하도록, 상기 IC칩 부착 단락판을 위치맞춤하는 공정, 안테나 기판상의 소정의 위치에, 상기 IC칩 부착 단락판을 제2의 이방 도전성 접착제 층을 통해서 일괄해서 가열 압착하는 공정을 적어도 갖는 것을 특징으로 하는 전자장치의 제조 방법.
(3) 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서, 제1의 금속박을 이용해서 복수의 안테나 회로를 형성하는 공정 및 베이스 기재 위로 상기 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정 혹은 베이스 기재 위로 설치한 제1의 금속박으로부터 복수의 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정, 복수의 상기 IC칩을 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 수납할 때와 동일한 간격에 의해, 복수의 상기 IC칩을 정렬하는 종렬 또는 횡렬 중의 적어도 한 방향의 열을 정렬하는 공정, 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 복수의 상기 IC칩이 전기적으로 접속하도록, 정렬한 복수의 상기 IC칩을 일괄하여 위치맞춤한 후, 제1의 이방 도전성 접착제 층을 통해서 가고정하는 공정, 가고정한 복수의 상기 IC칩 및 안테나 회로 상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 단락판을 위치맞춤하는 공정, 상기 단락판을, 복수의 상기 IC칩 및 안테나 기판 위로 제2의 이방 도전성 접착제 층을 통해서 일괄해서 가열 압착하는 공정을 적어도 갖는 것을 특징으로 하는 전자장치의 제조 방법.
(4) 외부전극이 마주보는 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서, 제1의 금속박을 이용해서 복수의 안테나 회로를 형성하는 공정 및 베이스 기재 위로 상기 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정 혹은 베이스 기재 위로 설치한 제1의 금속박으로부터 복수의 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정, 상기 안테나 회로 상의 소정의 위치에 제1의 이방 도전성 접착제 층을 형성하는 공정, 복수의 상기 IC칩을 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 수납할 때와 동일한 간격에 의해, 복수의 상기 IC칩을 정렬하는 종렬 또는 횡렬 중의 적어도 한 방향의 열을 정렬하는 공정, 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 복수의 상기 IC칩이 전기적으로 접속하도록, 제1의 이방 도전성 접착제 층 위로 정렬한 복수의 상기 IC칩을 일괄하여 위치맞춤한 후, 가고정하는 공정, 가고정한 복수의 상기 IC칩 및 안테나 회로 상의 소정의 위치에 제2의 이방 도전성 접착제 층을 형성하는 공정, 가고정한 복수의 상기 IC칩 및 안테나 회로 상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 단락판을 위치맞춤하는 공정, 상기 단락판을, 복수의 상기 IC칩 및 안테나 기판 위로 일괄해서 가열 압착하는 공정을 적어도 갖는 것을 특징으로 하는 전자장치의 제조 방법.
(5) 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서, 안테나 기판의 폭 방향으로 상기 IC칩을 한 줄로 세웠을 때의 열을 1열씩, 일괄하여 가열 압착할 수가 있는 개수분을 1개편(個片)으로서 단락판을 분할하는 공정, 상기 단락판을 안테나 기판의 폭 방향으로 한 줄로 세워진 안테나 회로의 1열과 위치맞춤하는 공정, 단락판을 상기 IC칩 및 안테나 기판 위로 이방 도전성 접착제 층을 통해서 일괄해서 가열 압착하는 공정을 적어도 갖는 것을 특징으로 하는 전자장치의 제조 방법.
(6) 상기 (1)~(5)의 제조 방법에 있어서, 제1 및 제2의 금속박의 적어도 한 방향이 알루미늄인 것을 특징으로 하는 전자장치의 제조 방법.
(7) 상기 (1)~(5)의 제조 방법에 있어서, 제1 및 제2의 금속박의 적어도 한 방향이 유기수지로부터 되는 베이스 기재로 지지되고 있어, 상기 유기수지는, 염화 비닐 수지(PVC), 아클릴로니트릴 부타디엔스틸렌(ABS), 폴리 테레프탈산에틸렌(PET), 글리콜 변성 폴리 테레프탈산에틸렌(PETG), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트 수지(PC), 2축 연신폴리에스테르(O-PET), 폴리이미드 수지로부터 선택되는 것을 특징으로 하는 전자장치의 제조 방법.
(8)상기 (1)~(5)의 제조 방법에 있어서, 제1 및 제2의 금속박의 적어도 한 방향이 종이로부터 형성되는 베이스 기재에 지지되어 있는 것을 특징으로 하는 전자장치의 제조 방법.
(9)상기 (1)~(5)의 제조 방법에 있어서, 제1 및 제2의 이방 도전성 접착제층의 가열 압착에 의하여, 안테나 기판과 단락판과의 공극을 밀봉함을 특징으로 하는 전자장치의 제조 방법.
(10)상기 (1)~(5)의 제조 방법에 있어서, 복수의 상기 IC칩을 안테나 기판 및 단락판과 일괄하여 가열 압착하는 공정 후에, 연속하고 있는 안테나 회로를 1개씩의 개편(個片)으로 절단하는 공정을 갖는 것을 특징으로 하는 전자장치의 제조 방법.
(11) 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 부재에 있어서, 상기 IC칩의 외부전극이 부착된 각각의 면에 이방 도전성 접착제 층을 형성하고, 상기 IC칩을 상기 이방 도전성 접착제 층으로 미리 끼워 넣은 상태의 반도체소자인 것을 특징으로 하는 전자장치의 부재.
(12) 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 부재에 있어서, 상기 IC칩의 외부전극이 부착된 각각의 면에 이방 도전성 접착제 층을 형성하고, 상기 IC칩을 상기 이방 도전성 접착제 층으로 끼워 넣은 상태의 반도체소자의 상기 이방 도전성 접착제 층 중 한 쪽의 면 위로, 단락판을 더 미리 설치하고 있는 것을 특징으로 하는 전자장치의 부재.
(13)상기 (1)~(5)의 제조 방법에 있어서, 복수의 상기 IC칩을 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 수납할 때와 동일한 간격에 의해, 복수의 상기 IC칩을 정렬하는 종렬 또는 횡렬 중의 적어도 한 방향의 열을 정렬하고, 복수의 상기 IC칩을 일괄하여 정렬하는 방법이, 상기 IC칩이 수납되는 치수의 요부(凹部)를 몇 개로부터 몇 만개 정도 형성한 지그(治具: jig)를 이용하고, 지그를 진동시키는 것으로 지그 상의 상기 IC칩을 각 요부(凹部)에 수납하는 방법인 것을 특징으로 하는 전자장치의 제조 방법.
(14)상기 (1)~(5)의 제조 방법에 있어서, 단락판과 상기 IC칩 및 안테나 기판을 일괄하여 가열 압착하는 것을 특징으로 하는 전자장치의 제조 방법.
도 1은, 종래의 제조 방법을 설명하기 위한 도이다.
도 2는, 본 발명의 제조 방법에 의해 얻을 수 있는 인렛(inlet)의 구조를 나타내는 도이다.
도 3은, 본 발명의 IC칩의 정렬 방법의 일례를 설명하기 위한 도이다.
도 4는, 본 발명의 제1의 실시형태를 설명하기 위한 제조 공정도이다.
도 5는, 본 발명의 제2의 실시형태를 설명하기 위한 제조 공정도이다.
이하, 본 발명의 실시 형태에 대해서 도면을 이용해서 상세하게 설명한다.
본 발명에 있어서의 전자장치는, 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖추는 것이다.
상기 전자장치는, 본 발명의 제조 방법을 이용한 RFID태그용 인렛이다. 도 2(a)는 RFID태그용 인렛을 상면으로부터 본 개략도이다. 또한, 도 2(b)는 도 2(a)의 A-A'부의 단면개략도이다. 도 2를 이용하고, 상기 인렛의 구조를 간단히 설명한다.
도 2에 있어서, 도 2(b)에 나타낸 바와 같이, 상기 IC칩(100)이 마주 보는 1조의 각각의 면에는, 제1의 외부전극(102) 및 제2의 외부전극(103)이 각각 형성되 어 있다. 상기 IC칩(100)은 제1의 외부전극(102)에 의해, 베이스 기재(202) 및 안테나 회로(201)로 구성되는 안테나 기판(200)에 제1의 접속부(2)에 있어서, 이방 도전성 접착제 층(400)에 함유되는 도전 입자(401)를 통해서 접속되어 있다. 이와 같이, 베이스 기재(302) 및 금속박(301)으로 구성되는 단락판(300)과 상기 IC칩(100)의 제2의 외부전극(103)이 제2의 접속부(3)에 있어서, 또한, 단락판(300)과 안테나 기판(200)이 제3의 접속부(4)에 있어서, 이방 도전성 접착제층(400)에 함유되는 도전 입자(401)를 통해서 각각 접속되어 있다. 상기 IC칩의 제2의 외부전극(103)의 제2의 접속부(3)와 안테나 기판상의 제3의 접속부(4)는, 안테나 기판에 형성된 슬릿(1)을 걸쳐서 접속되는 구조가 된다. 즉, 상기 IC칩의 제1의 외부전극(102)과 제2의 외부전극(103)은, 제1의 접속부(2), 안테나 회로(201), 제3의 접속부(4), 단락판의 금속박(301) 및 제2의 접속부(3)를 통해서 전기적으로 접속된다. 또한, 안테나 기판(200)과 단락판(300)의 공극은, 이방 도전성 접착제층의 매트릭스 수지(402)에 의해 밀봉되어 있다.
다음에, 상기 전자장치의 제조 방법에 대해서 예를 들어, 도면을 이용해서 설명한다.
본 발명에 있어서의 상기 전자장치의 제조 방법의 제1의 예는, 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서, 제1의 금속박을 이용해서 복수의 안테나 회로를 형성하는 공정 및 베이스 기재 위로 상기 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정 혹은 베이스 기재 위로 설치한 제1의 금속박으로부터 복수의 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정, 복수의 상기 IC칩을 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 수납할 때와 동일한 간격에 의해, 복수의 상기 IC칩을 정렬하는 종렬 또는 횡렬 중의 적어도 한 방향의 열을 정렬하는 공정, 정렬한 복수의 상기 IC칩을 전기적으로 접속하도록 제2의 금속박을 형성한 단락판에 제1의 이방 도전성 접착제 층을 통하여 일괄하여 가(假)고정하고, IC 칩 부착 단락판을 제작하는 공정, 상기 복수의 안테나 회로 상의 소정의 위치에, 복수의 상기 IC칩이 전기적으로 접속하도록, 상기 IC칩 부착 단락판을 위치맞춤하는 공정, 안테나 기판상의 소정의 위치에, 상기 IC칩 부착 단락판을 제2의 이방 도전성 접착제 층을 통해서 일괄해서 가열 압착하는 공정을 적어도 갖는 것이다.
또, 본 발명에 있어서의 상기 전자장치의 제조 방법의 제2의 예는, 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서, 제1의 금속박을 이용해서 복수의 안테나 회로를 형성하는 공정 및 베이스 기재 위로 상기 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정 혹은 베이스 기재 위로 설치한 제1의 금속박으로부터 복수의 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정, 복수의 상기 IC칩을 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 수납할 때와 동일한 간격에 의해, 복수의 상기 IC칩을 정렬하는 종렬 또는 횡렬 중의 적어도 한 방향의 열을 정렬하는 공정, 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 복수의 상기 IC칩이 전기적으로 접속하도록, 정렬한 복수의 상기 IC칩을 일괄하여 위치맞춤한 후, 제1의 이방 도전성 접착제 층을 통해서 가고정하는 공정, 가고정한 복수의 상기 IC칩 및 안테나 회로 상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 단락판을 위치맞춤하는 공정, 상기 단락판을, 복수의 상기 IC칩 및 안테나 기판 위로 제2의 이방 도전성 접착제 층을 통해서 일괄해서 가열 압착하는 공정을 적어도 갖는 것이다.
또, 본 발명에 있어서의 상기 전자장치의 제조 방법의 제3의 예는, 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서, 제1의 금속박을 이용해서 복수의 안테나 회로를 형성하는 공정 및 베이스 기재 상에 상기 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정 혹은 베이스 기재 위로 설치한 제1의 금속박으로부터 복수의 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정, 상기 안테나 회로 상의 소정의 위치에 제1의 이방 도전성 접착제 층을 형성하는 공정, 복수의 상기 IC칩을 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 수납할 때와 동일한 간격에 의해, 복수의 상기 IC칩을 정렬하는 종렬 또는 횡열 중 적어도 한 방향의 열을 정렬하는 공정, 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 복수의 상기 IC칩이 전기적으로 접속하도록, 제1의 이방 도전성 접착제 층 위로 정렬한 복수의 상기 IC칩을 일괄하여 위치맞춤한 후, 가고정하는 공정, 가고정한 복수의 상기 IC칩 및 안테나 회로 상의 소정의 위치에 제2의 이방 도전성 접착 제 층을 형성하는 공정, 가고정한 복수의 상기 IC칩 및 안테나 회로 상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 단락판을 위치맞춤하는 공정, 상기 단락판을, 복수의 상기 IC칩 및 안테나 기판 위로 일괄해서 가열 압착하는 공정을 적어도 갖는 것이다.
상기 제1~제3의 예에 있어서, 제1 및 제2의 금속박의 적어도 한 방향은 알루미늄이다. 상기 제1~제3의 예에 있어서, 제1 및 제2의 금속박의 적어도 한 방향은 유기수지 또는 종이로부터 되는 베이스 기재로 지지되어 있다. 상기 유기수지는, 염화 비닐 수지(PVC), 아클릴로니트릴 부타디엔스틸렌(ABS), 폴리에틸렌텔레프탈레이트(PET), 글리콜 변성 폴리에틸렌텔레프탈레이트(PETG), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트 수지(PC), 2축 연신폴리에스테르(O-PET), 폴리이미드 수지로부터 선택된다.
상기 제1 ~제3의 예에 있어서, 안테나 기판을 형성하는 방법으로서는, 예컨대, 제1의 금속박을 이용해서 복수의 안테나 회로를 형성하고 나서 베이스 기재 위로 설치하는 것으로 안테나 기판을 형성하는 방법, 베이스 기재 위로 제1의 금속박을 설치하고 나서 에칭 등에 의해 복수의 안테나 회로를 형성함으로써 안테나 기판을 형성하는 방법이 있다.
상기 제1 ~제3의 예에 있어서, 상기 IC칩의 정렬 방법으로서는, 예컨대, 금속판 표면에 상기 IC칩이 수납되는 치수의 요부를, 몇 개로부터 몇 만개 정도 형성한 지그를 준비하고, 요부의 개수 또는 그 이상의 IC칩을 지그 위로 공급한 후, 지그를 진동시키는 것으로써 요부에 상기 IC칩을 수납하는 방법을 이용할 수 있다. 도 3에 상기 정렬 방법에 이용하는 지그의 예를 모식적으로 나타낸다. 도 3에 있어서, 도 3(a)에 나타낸 바와 같이, 지그(60)에 있어서, (61)은 상기 IC칩을 수납하기 위한 요부, (62)는 각 요부의 저면에 설치한 진공흡인하기 위한 구멍, (63)는 진공 펌프이다. 지그의 진동과 함께 진공흡인을 하는 것으로써 한번 요부에 수납된 상기 IC칩이 추가적인 진동에서 탈락하는 것을 방지할 수 있고, 또 요부에 상기 IC칩이 수납된 후에 잉여의 IC칩을 제거하는 것도 용이하게 할 수 있다. 요부는 IC칩의 형상에 합해서 만들어져, 진공흡인하기 위한 구멍(62)은 IC칩의 면적대보다도 미세하게 형성되고 있어, 용이하게 IC칩의 착탈을 할 수가 있다.
도 3(b)은 상기 IC칩을 지그 위로 공급한 모양을, 도 3(c)은 지그를 진동시켜, 상기 IC칩이 요부에 수납된 후에 잉여의 IC칩을 제거하고, 상기 IC칩의 정렬이 완료된 모양을 나타낸다.
또, 다른 상기 IC칩의 정렬 방법으로서는, 예컨대, 칩 콘덴서나 칩 저항 등의 칩 부품을 1열에 정렬하는 고속 벌크 피더나 부품 피더와,1열에 정렬한 부품을 프린트 기판 등에 설치하는 고속 칩 마운터를 조합하는 방법이 있다.
이 경우, 아래와 같이 제조할 수가 있다.
이 경우, 예컨대, 고속 벌크 피더에서 배출된 복수의 상기 IC칩을, 고속칩 마운터를 이용하고, 이방 도전성 접착제층부 단락판 위로 대응하는 탑재해야 할 안테나 회로 상의 수납과 동일한 간격으로 정렬해서 가고정(假固定)하고, 상기 IC칩 부착 단락판을 안테나 기판상의 소정의 위치에 일괄하여 설치할 수가 있다.
상기 제1~제3의 예에 있어서, 정렬한 복수의 상기 IC칩 중 적어도 1개의 IC 칩과 대응하는 탑재해야 할 안테나 회로 상의 소정의 위치와의 위치맞춤을 하면, 그것을 따라서 나머지의 IC칩에 관해서도 고정밀도의 위치맞춤을 하는 일없이 안테나 회로 상의 소정의 위치에 일괄하여 수납할 수가 있다.
상기 제1~제3의 예에 있어서, 안테나 기판의 폭방향으로 상기 IC칩을 한줄로 세웠을 때의 열을 1열씩, 일괄하여 가열 압착할 수가 있는 개수분을 1개편으로서 단락판을 분할하는 공정, 상기 단락판을 안테나 회로 상의 소정의 위치에 위치 맞춤하는 공정, 단락판을 상기 IC칩 및 안테나 기판 위로 이방 도전성 접착제층을 통해서 일괄하여 가열 압착하는 공정을 가질 경우, 택트 시간을 단축할 수가 있는 점에서 바람직하다.
상기 제1~제3의 예에 있어서, 상기 IC칩의 외부전극이 부착된 각각의 면에 이방 도전성 접착제층을 형성하고, 상기 IC칩을 상기 이방 도전성 접착제층으로 미리 끼워 넣은 상태의 반도체소자를 이용해도 좋고, 이 경우보다 효율적으로 인렛을 제조할 수가 있다.
상기 제1 ~제3의 예에 있어서, 상기 제1 및 제2의 이방 도전성 접착제층의 가열 압착에 의해, 복수의 상기 IC칩을 안테나 기판 및 단락판과 일괄하여 가열 압착하는 동시에, 안테나 기판과 단락판과의 공극을 밀봉할 수가 있다.
이 경우, 상기 제1 및 제2의 이방 도전성 접착제층의 두께의 합계를 적어도 상기 IC칩의 두께의 2분의 1 이상으로 하는 것이, 안테나 기판과 단락판과의 밀봉성을 얻을 수 있고, 고신뢰성을 실현할 수가 있는 점에서 바람직하다.
상기 가열 압착 전에 단락판을 복수개에 분할해 두면, 열의 왜곡에 의한 위 치 어긋남을 방지할 수가 있는 점에서 바람직하다.
상기 제1 ~제3의 예에 있어서, 상기 IC칩의 외부전극이 부착된 각각의 면에 이방 도전성 접착제층을 형성하고, 상기 IC칩을 상기 이방 도전성 접착제층으로 미리 끼워 넣은 상태의 반도체소자의 상기 이방 도전성 접착제층 중의 한쪽면 위로, 단락판을 더 미리 설치하고 있는 것을 이용해도 좋고, 이 경우 더 효율적으로 인렛을 제조할 수가 있다.
상기 제1 ~제3의 예에 있어서, 단락판을 형성하기 위해서 제2의 금속박을 베이스 기재 위로 설치하는 방법으로서는, 예컨대, 제2의 금속박을 단지 상기 베이스 기재 위로 붙이는 것뿐만의 방법이 있고, 상기 제2의 금속박에 있어서 에칭 등의 처리를 할 필요가 없는 것으로 공정이 적게 끝날 수 있고, 택트 시간을 단축할 수가 있고, 저코스트화할 수가 있는 점에서 바람직하다.
상기 제1~제3의 예에 있어서, 단락판을 상기 IC칩 및 안테나 기판 위로 이방 도전성 접착제층을 통해서 일괄하여 가열 압착하는 공정 뒤, 연속하고 있는 안테나 회로를 1개씩의 개편으로 절단하는 공정을 갖는다.
상기 제1~제3의 예에 있어서, 상기 절단하는 공정에 있어서, 도 2에 있어서의 A-A' 방향을 폭방향이라고 했을 때, 단락판은 슬릿을 걸쳐서 상기 IC칩에 걸리는 정도의 길이를 갖는 것이 필요하고, 안테나 회로의 폭과 거의 동등의 길이를 갖고 있는 것이 인렛 전체의 외관상 바람직하다.
상기 제1~제3의 예에 있어서, 상기 각 공정을 거치고, 본 발명의 전자장치인 인렛 구조를 얻을 수 있다.
상기 인렛에 대해서, RFID태그의 형태에서 사용하는 때는, 인렛의 상하에 커버 시트를 설치하는 것이, 회로를 보호해서 쇼트 등을 막는 점에서 바람직하다.
상기 제1~제3의 예에 있어서, 복수의 상기 IC칩을 정렬하고, 단락판 및 안테나 기판에 일괄하여 고정함으로써, 상기 IC칩을 1개씩 설치할 경우와 비교해서 뛰어난 생산성을 실현할 수가 있다. 생산성을 향상함으로써 인렛 1개당의 택트 시간을 단축할 수가 있다.
상기 제1~제3의 예에 있어서, 상기 IC칩과 단락판을 이용하고, 슬릿을 걸치는 접속 구조라고 하는 것으로써 상기 IC칩의 안테나 회로에 접하는 측면의 외부전극과 안테나 회로 상의 여진(勵振)슬릿의 고정밀도의 위치맞춤이 불필요해서, 체(篩)와 금형을 이용해서 정렬하는 상기 IC칩의 거친 위치 정밀도에서도, 일괄하여 안테나 기판에 양호하게 설치할 수가 있다.
상기 제1~제3의 예에 있어서, 상기 IC칩과 안테나 기판 및 단락판, 단락판 및 안테나 기판의 각 전기적 접속은, 이방 도전성 접착제층을 통해서 한다. 이방 도전성 접착제층에 의한 접속은, 피접속체인 상기 IC칩의 각각의 면에 형성된 각 외부전극을 상기 이방 도전성 접착제층에 함유되는 도전 입자와의 접촉에 의해 얻을 수 있는 것이며, 안테나 회로 상의 표면 도금이 불필요한 것인 동시에, 금속접합을 형성하기 위해서 2000℃이상의 고온에서의 본딩을 견딜 수 있는 고내열성 베이스 기재가 불필요한 것이어서, 저렴한 베이스 기재 및 안테나 회로의 사용이 가능해지고, 저코스트화를 실현할 수가 있다.
상기 전기적 접속을 이방 도전성 접착제층을 통해서 하기 위해서, 예컨대, 종래의 금-주석접합 등으로 접속할 경우에는 안테나 기판의 베이스 기재로서 내열성이 높은 폴리이미드를 사용해야 하는 것에 대해, 예컨대, 저렴한 폴리에틸렌텔레프탈레이트 등을 사용할 수가 있다. 또한, 상기 접속부의 안테나 회로 상의 표면에 주석 도금 등을 할 필요가 없기 때문에, 주석이나 땜납의 도금성이 나쁘지만 저렴한 알루미늄을 안테나 회로의 재료에 사용할 수가 있다. 따라서, 예컨대, 폴리 테레프탈산에틸렌의 베이스 기재에 알루미늄의 안테나 회로를 형성해서 얻을 수 있는 안테나 기판은, 저렴한 RFID태그용 인렛을 제조하기 위해서 최적인 부재다.
상기 제1의 예에 있어서, 제1의 이방 도전성 접착제층은 미리 단락판에 형성해도 좋고, 상기 IC칩의 제2의 외부전극측에 형성해도 좋다. 또한, 제2의 이방 도전성 접착제층은 미리 안테나 기판 상에 형성해도 좋고, 상기 IC칩의 제1의 외부전극(102)측에 형성해도 좋다.
상기 제2의 예에 있어서, 제1의 이방 도전성 접착제층은 미리 안테나 기판 위로 형성해도 좋고, 상기 IC칩의 제i의 외부전극(102)측에 형성해도 좋다.또한, 제2의 이방 도전성 접착제층은 미리 단락판에 형성해도 좋고, IC칩 및 안테나 회로상에 형성해도 좋다.
상기 제1~제3의 예에 있어서, 정렬한 복수의 상기 IC칩 중 적어도 1개의 IC칩과 대응하는 탑재해야 할 안테나 회로 상의 소정의 위치와의 위치맞춤을 하면, 그것을 따라서 나머지의 IC칩에 관해서도 고정밀도의 위치 맞춤을 하는 일없이 안테나 회로 상의 소정의 위치에 일괄하여 수납할 수가 있다.
즉, 본 발명의 전자장치의 제조 방법은, 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서, 정렬한 복수의 상기 IC칩 중 적어도 1개의 IC칩과 대응하는 탑재해야 할 안테나 회로 상의 소정의 위치와의 위치맞춤을 하면, 그것을 따라서 나머지의 IC칩에 관해서도 고정밀도의 위치 맞춤을 하는 일없이 안테나 회로 상의 소정의 위치에 일괄하여 수납할 수 있는 것을 특징으로 하는 전자장치의 제조 방법이다.
상기 제 1~제 3의 예에서 설명한 것 같이, 복수의 상기 IC칩을 정렬시킨 후, 단락판 및 안테나 기판에 전기적으로 접속하도록 일괄하여 고정하는 것으로써 인렛의 생산성을 비약적으로 향상할 수가 있다.
(실시예)
이하, 본 발명의 최적인 실시예에 대해서 도면을 이용해서 더 상세하게 설명하지만, 본 발명은 이것들의 실시예에 한정되는 것은 아니다.
도 2(a)은 본 발명의 실시 형태이며, 본 발명의 제조 방법을 이용한 RFID태그용 인렛을 상면으로부터 본 개략도이다. 또한, 도 2(b)은 도 2(a)의 A-A' 부의 단면개략도이다. 도 2를 이용하여, 인렛의 구조를 간단히 설명한다.
도 2에 있어서, 도 2(b)에 나타낸 바와 같이, IC칩(100)의 마주 보는 1조의 각각의 면에는, 제1의 외부전극(102) 및 제2의 외부전극(103)이 형성되어 있다. IC 칩(100)은 제1의 외부전극(102)에 의해, 베이스 기재(202) 및 안테나 회로(201)로 구성되는 안테나 기판(200)에 제1의 접속부(2)에 있어서, 이방 도전성 접착제층(400)에 함유되는 도전 입자(401)를 통해서 접속되어 있다. 이와 같이, 베이스 기재(302) 및 금속박(301)으로 구성되는 단락판(300)과 IC칩(100)의 제2의 외부전극(103)이 제2의 접속부(3)에 있어서 ,또한, 단락판(300)과 안테나 기판(200)이 제3의 접속부(4)에 있어서, 상기 도전 입자(401)를 통해서 각각 접속되어 있다. 즉, 상기 IC칩의 제2의 외부전극(103)의 제2의 접속부(3)와 안테나 기판상의 제3의 접속부(4)는, 안테나 기판에 형성된 슬릿(1)을 걸쳐서 접속되는 구조가 된다. 즉, 상기 IC칩의 제1의 외부전극(102)과 제2의 외부전극(103)은, 제1의 접속부(2), 안테나 회로(201), 제3의 접속부(4), 단락판의 금속박(301) 및 제2의 접속부(3)를 통해서 전기적으로 접속된다. 또한, 안테나 기판(200)과 단락판(300)의 공극은, 이방 도전성 접착제층의 매트릭스 수지(402)에 의해 밀봉되어 있다.
(제1의 실시형태)
이하, 도 4를 이용하고, 제1의 실시형태를 설명한다.
우선, 도 4(a)에 나타낸 바와 같이, 두께 50μm의 폴리에틸렌 텔레프탈레이트기재(202)에, 두께9μm의 알루미늄박을 접착제로 접합한 테이프 모양기재의 알루미늄 박면에, 스크린 인쇄로 에칭 레지스트를 형성한 후, 에칭 액에 염화제이철수용액을 이용하고, 안테나 회로(201)를 연속해서 형성한다. 여기에서, 안테나 회로 1개당의 안테나의 폭을 2.5mm, 슬릿 폭을 0.5mm, 안테나 회로의 형성 피치를 3mm으로 한다. 지면의 형편상, 이하의 공정에서는 B의 부분만을 나타낸다.
다음에, 도 4(b)에 나타낸 바와 같이, 외부전극이 마주 본 1조의 각각의 면에 형성된 가로세로 각 0.4mm에서 두께 0.15mm의 IC칩(100)을 약 10000개준비하고, 금속판 표면에 상기 IC칩이 수납되는 치수의 요부를, 횡(橫)(제조 라인의 진행 방 향에 대하는 폭방향)가 3mm피치에서 40개, 종(縱)(제조 라인의 진행 방향)가 2mm 피치로 50개의 합계 2000개분 형성한 지그를 준비했다. 다음에 약 10000개의 상기 IC칩을 지그 위로 공급한 후, 지그를 약 60초 진동시키는 것으로 각 요부에 상기 IC칩을 수납하고, 정렬했다.
이 때, 각 요부의 저면에 진공흡인하기 위한 구멍을 설치해 두고, 지그의 진동과 함께 진공흡인을 하는 것으로써 한번 요부에 수납된 상기 IC칩이 추가적인 진동에서 탈락하는 것을 방지하고, 더 요부에 상기 IC칩이 수납된 뒤에 솔(브러쉬)로 잉여의 IC칩을 제거했다.
다음에, 도4(c)에 나타낸 바와 같이, 두께 50μm의 폴리에틸렌텔레프탈레이트 기재에, 두께 9μm의 알루미늄 박을 접착제로 접합한 단락판(300)의 알루미늄 박면 위로, 폭이 11O㎜의 이방도전성접착필름(400)(AC-2052P-45(히타치 화성공업(주)제))을 80°C 에서 라미네이트 하고, 세퍼레이터 필름을 벗겨서 이방 도전성 접착제층을 형성했다. 그 위에, 상기 IC칩을 진공흡인한 채, 지그를 상하 반전하고, 진공흡인을 멈추는 것으로 2000개의 상기 IC칩의 외부전극이 부착된 각각의 면 중 한편의 면을 아래로 해서 일괄로 정렬한 상태에서 배치했다.
다음에, 도4(d)에서 나타낸 바와 같이, 정렬한 상기 IC칩의 단락판 측의 외부전극과는 반대측의 외부 전극면 위로, 상기 폭의 상기 이방도전성접착 필름(400)을 80°C에서 라미네이트한 후, 세퍼레이터 필름을 벗겨서 이방 도전성 접착제층을 형성하고, 상기 IC칩 부착 단락판으로 한다. 이 때, 상기 IC칩의 외부전극이 부착되어 있는 각각의 면은 상기 이방 도전성 접착제층으로 끼워진 상태로 되어 있다.
다음에, 도 4(e)에 나타낸 바와 같이, 상기 IC칩 부착 단락판을 2㎜폭에서 안테나 기판의 폭방향으로 설치하도록 절단하고, 3mm 피치에서 40개의 IC칩이 1열로 나란히 한 상기 IC칩 부착 단락판으로 분할했다.
다음에, 도 4(f)에 나타낸 바와 같이, CCD카메라와 화상처리 장치를 이용하고, 상기 분할한 상기 IC칩 부착 단락판의 이방 도전성 접착제층상에서 비추어 본 상기 IC칩과, 안테나 회로 상의 소정의 위치와를 위치맞춤하는 것으로써 상기 IC칩 부착 단락판의 IC칩이 안테나 기판에 접속하는 방향으로 가고정했다. 이 때, 1개의 IC칩만 CCD카메라와 화상처리 장치를 이용해서 안테나 회로 상의 소정의 위치와의 위치 맞춤을 하면 좋고, 그것을 따라서 나머지의 39개의 IC칩에 관해서도 상기 카메라 및 상기 장치를 이용해서 고정밀도의 위치 맞춤을 하는 일없이 안테나 회로 상의 소정의 위치에 일괄하여 수납할 수가 있다.또한, CCD카메라와 화상처리 장치를 이용하는 대신에 이방 도전성 접착제 층상에서 눈으로 비추어 본 상기 IC칩의 위치 정밀도에서도 문제는 없다. 계속해서, 단락판 측에서 압착 헤드를 강하하고, 압력 3MPa, 온도 180℃ , 가열 시간 15초의 조건에서, 상기 IC칩 부착 단락판을 안테나 기판의 폭방향으로 나란히 한 안테나 회로의 1열분(列分)에 대하여 소정의 위치에 일괄해서 가열 압착하는 동시에, 안테나 기판과 단락판과의 공극(空隙)을 밀봉했다. 계속해서, 나머지의 49열분에 관해서도 같은 공정을 거쳐서 안테나 기판에 가열 압착했다. 압착 헤드에는, 상기 IC칩과 안테나 기판 및 단락판의 접속과, 단락판 및 안테나 기판의 접속을 동시에 할 수 있도록, 상기 IC칩의 두께 분의 돌기를 소정의 위치에 형성하고 있다. 다음에, 도 4(g)에 나타낸 바와 같이, 프레스 절 단기를 이용해서 1개의 개편씩에 절단하고, 도 2에 나타내는 형상의 인렛 구조를 얻었다. 본공정을 이용하면, 상기 IC칩의 정렬에 요하는 시간이 인렛1개당 0.03초, 상기 IC칩 부착 단락판을 안테나 기판에 접속하는데 요하는 시간이 인렛1개당
0.375초였다. 압착 헤드를 복수개 이용하면, 인렛1개당의 택트 시간을 더욱 단축할 수가 있다.
또, 상기 IC칩의 실장 위치 정밀도는 소정의 위치로부터 ±0.3mm 이내로 수납되고 있어, 위치 어긋남에 의한 조립 불량 및 통신 불량은 없었다.
즉, 단락판을, 대응하는 탑재해야 할 안테나 회로의 수납와 동일한 간격으로 IC칩을 수납하고, 일괄하여 가열 압착할 수 있는 IC칩의 개수분을 1개편으로서 분할하는 방법에 있어서, 상기 IC칩 또는 이방 도전성 접착제층은 안테나 회로상에 설치해 두어도 좋다.
(제2의 실시형태)
이하, 도 5를 이용하여, 제2의 실시형태를 설명한다.
우선, 도 5(a)에 나타낸 바와 같이, 두께 50μm의 폴리에틸렌텔레프탈레이트기재(202)에, 두께 9μm의 알루미늄 박을 접착제로 접합한 테이프 모양기재의 알루미늄 박면에, 스크린 인쇄로 에칭 레지스트를 형성한 후, 에칭 액에 염화 제이철 수용액을 이용하고, 안테나 회로(201)를 연속해서 형성한다. 여기에서, 안테나 회로1개당의 안테나의 폭을 2.5mm, 슬릿 폭을 O.5mm , 안테나 회로의 형성 피치를 3mm라고 했다. 지면의 형편상, 이하의 공정에서는 B'의 부분만을 나타낸다.
다음에, 도 5(b)에 나타낸 바와 같이, 안테나 회로 상의 소정의 위치에, 폭 2mm의 이방도전성접착 필름(400)(AC-2052P-45(히타치화성공업(주)제))을 80°C에서 라미네이트하고, 세퍼레이터 필름을 벗겨서 이방 도전성 접착제층을 형성했다.
다음에, 도 5(c)에 나타낸 바와 같이, 외부전극이 마주 본 1조의 각각의 면에 형성된 가로세로 각 0.4mm에서 두께 0.15mm의 IC칩(100)을 약 10000개 준비하고, 금속판 표면에 상기 IC칩이 수납되는 치수의 요부를, 횡(橫)(제조 라인의 진행 방향에 대하는 폭방향)이 3mm피치에서 40개, 종(縱)(제조 라인의 진행 방향)가 2mm피치에서 50개의 합계 2000개 형성한 지그를 준비했다. 다음에 약 10000개의 상기 IC칩을 지그 위로 공급한 후, 지그를 약 60초 진동시키는 것으로 각 요부에 상기 IC칩을 거두고, 정렬했다. 이 때, 제1의 실시예와 같이, 각 요부의 저면에 진공흡인하기 위한 구멍을 설치해 두고, 지그의 진동과 함께 진공흡인을 하는 것으로써 한번 요부에 수납된 상기 IC칩이 추가적인 진동에서 탈락하는 것을 방지하고, 더 요부에 상기 IC칩이 수납된 후에 솔에서 잉여의 IC칩을 제거했다.
다음에, 도 5(d)에 나타낸 바와 같이, 정렬한 상기 IC칩 중, 가로1열분의 40개만 진공흡인한 채, 지그를 상하 반전하고, CCD 카메라와 화상처리 장치를 이용해서 안테나 회로 상의 소정의 위치에 위치맞춤하고, 진공흡인을 멈추는 것으로써 가고정했다. 이 때, 1개의 IC칩만 CCD카메라와 화상처리 장치를 이용해서 안테나 회로 상의 소정의 위치와의 위치 맞춤을 하면 좋고, 그것을 따라서 나머지의 39개의 IC칩에 관해서도 상기 카메라 및 상기 장치를 이용해서 고정밀도의 위치 맞춤을 하는 일없이 안테나 회로 상의 소정의 위치에 일괄하여 수납할 수가 있다.
다음에, 도 5(e)에 나타낸 바와 같이, 두께 50μm의 폴리에틸렌텔레프탈레이 트기재에, 두께 9μm의 알루미늄 박을 접착제로 접합했다, 폭 2mm의 테이프 모양기재의 알루미늄 박면 위로, 상기 테이프 모양기재와 같은 폭의 상기 이방도전성접착 필름(400)을 80°C에서 라미네이트 하고, 세퍼레이터 필름을 벗기고, 이방 도전성 접착제층 부착 단락판으로 한다.
다음에, 도 5(f)에 나타낸 바와 같이, 이방 도전성 접착제층 부착 단락판과 안테나 기판과를 외형크기를 기준으로 해서 소정의 위치에 맞추어, 가고정했다. 계속해서 이방 도전성 접착제층 부착 단락판 측에서 압착 헤드를 강하하고, 압력 3MPa, 온도 180℃, 가열 시간 15초의 조건에서, 상기 이방 도전성 접착제층 부착 단락판을 안테나 기판의 폭방향으로 나란히 한 상기 IC칩 및 안테나 회로의 1열분에 대하여 소정의 위치에 일괄하여 가열 압착하는 동시에, 안테나 기판과 단락판과의 공극을 밀봉했다. 계속해서, 나머지의 49열분에 있어도 같은 공정을 거쳐서 안테나 기판에 가열 압착했다. 압착 헤드에는, 상기 IC칩과 안테나 기판 및 단락판의 접속과, 단락판 및 안테나 기판의 접속을 동시에 할 수 있도록 , 상기 IC칩의 두께 분의 돌기를 소정의 위치에 형성하고 있다.
다음에, 도 5(g)에 나타낸 바와 같이, 프레스 절단기를 이용해서 1개의 개편씩에 절단하고, 도 2 및 도 3에 나타내는 형상의 인렛을 얻었다.
본 공정을 이용하면 제1의 실시형태와 같이, 상기 IC칩의 정렬에 요하는 시간이 인렛1개당 0 .03초, 상기 단락판을 안테나 기판에 접속하는데 요하는 시간이 인렛1개당 0.375초였다. 압착 헤드를 복수개 이용하면, 인렛1개당의 택트 시간을 더 단축할 수가 있다.
또, 제1의 실시형태와 같이, 상기 IC칩의 실장 위치 정밀도는 소정의 위치로부터 ±0.3mm이내로 수납되고 있어, 위치 어긋남에 의한 조립 불량 및 통신 불량은 없었다. 즉, 단락판을, 대응하는 탑재해야 할 안테나 회로의 수납와 동일한 간격으로 IC칩을 수납하고, 일괄하여 가열 압착할 수 있는 IC칩의 개수분을 1개편으로서 분할하는 방법에 있어서, 상기 IC칩 또는 이방 도전성 접착제층은 안테나 회로상에 설치해 두어도 좋다.
(제3의 실시형태)
이하, 제3의 실시 형태를 설명한다.
도 5에 있어서의 도 5(d)까지는 제2의 실시형태로 같은 공정을 이용하고, 상기 안테나 기판의 가공을 하고, 상기 이방도전성접착 필름을 안테나 회로 상에 라미네이트해서 이방 도전성 접착제층을 형성하고, 상기 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩을 정렬하고, 안테나 회로 상의 소정의 위치에 상기 IC칩을, 안테나 기판의 폭방향으로 나란히 한 1열분에 대하여 일괄하여 가고정했다.
다음에, 가고정한 상기 IC칩 위로, 상기 라미네이트한 이방도전성접착 필름과 같은 폭의 이방도전성접착 필름을 80°C에서 라미네이트 되게 하고, 세퍼레이터 필름을 벗겨서 이방 도전성 접착제층을 형성했다.
다음에, 두께 50μm의 폴리에틸렌텔레프탈레이트 기재에, 두께 9μm의 알루미늄 박을 접착제로 접합한 폭 2mm의 테이프 모양기재를 준비하고, 이것을 단락판으로 하였다.
상기 단락판의 알루미늄 박면측을 상기 IC칩을 향해, 외형크기를 기준으로 해서 상기 이방도전성접착 필름과 겹치는 것 같이 위치맞춤을 하고, 가고정했다.계속해서 단락판측에서 압착 헤드를 강하하고, 압력 3MPa, 온도 180℃, 가열 시간15초의 조건에서, 단락판을 안테나 기판의 폭방향으로 나란히 한 상기 IC칩 및 안테나 회로의 1열분에 대하여 소정의 위치에 일괄하여 가열 압착하는 동시에, 안테나 기판과 단락판과의 공극을 밀봉했다. 계속해서, 나머지의 49열분에 있어도 같은 공정을 거쳐서 안테나 기판에 가열 압착했다.압착 헤드에는, IC칩과 안테나 기판 및 단락판의 접속과, 단락판 및 안테나 기판의 접속이 동시에 할 수 있도록에, 상기 IC칩의 두께 분의 돌기를 소정의 위치에 형성하고 있다.
다음에, 프레스 절단기를 이용해서 1개의 개편씩으로 절단하고, 도 2 및 도 4에 나타내는 형상의 인렛 구조를 얻었다.
본 공정을 이용하면 제1 및 제2의 실시형태와 같이 상기 IC칩의 정렬에 요하는 시간이 인렛 1개당 0.03 초, 상기 단락판을 안테나 기판에 접속하는데 요한 시간이 인렛1개당 0.375초이다. 압착 헤드를 복수개 사용하면, 인렛 1개당의 택트 시간을 더 단축할 수가 있다.
또, 제 1 및 제2의 실시형태와 같이, 상기 IC칩의 실장 위치 정밀도는 소정의 위치로부터 ±0.3mm 이내에 설치되고 있어, 위치 어긋남에 의한 조립 불량 및 통신 불량은 없었다.
즉, 단락판을, 대응하는 탑재해야 할 안테나 회로의 수납와 동일한 간격으로 IC칩을 수납하고, 일괄하여 가열 압착할 수 있는 IC칩의 개수분을 1개편으로서 분할하는 방법에 있어서, 상기 IC칩 또는 이방 도전성접착제층은 안테나 회로상에 설 치해 두어도 좋다.
이상의 실시예의 결과를 정리해서 표1로 나타낸다.
[표1]
실시형태 정렬에 필요시간(초/개) 접속 필요시간 (초/개) 조립 불량 (불량수/총수) 통신 불량 (불량수/총수)
제1의 실시형태 0 .03 0.375 0/2000 0/2000
제2의 실시형태 0 .03 0.375 0/2000 0/2000
제3의 실시형태 O.03 0 .375 0/2000 0/2000
본 발명의 전자장치의 제조 방법 및 그것에 이용하는 부재에 의해 다음과 같은 효과를 얻을 수 있다. 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩을 복수개 정렬하고, 안테나 기판 및 단락판에 일괄하여 실장(實裝)함으로써, 뛰어난 생산성을 실현할 수가 있고, 또한, 양호한 통신 특성을 얻을 수 있다. 인렛1개당의 생산 택트 시간을 1초 정도 또는 1초 이하로 단축할 수가 있는 것 및 이방 도전성 접착제 층을 통해서 상기 IC칩과 안테나 기판 및 단락판을 접속하기 위해서 베이스 기재 및 안테나 회로의 재료에 저렴한 재료를 사용할 수 있기 때문에, 저가격의 인렛(inlet)을 실현할 수가 있다.

Claims (14)

  1. 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서,
    정렬한 복수의 상기 IC칩 중 적어도 1개의 IC칩과 대응하는 탑재해야 할 안테나 회로 상의 소정의 위치와의 위치맞춤을 하면, 그것에 따라서 나머지의 IC칩에 있어서도 고정밀도의 위치 맞춤을 하는 일없이 안테나 회로 상의 소정의 위치에 일괄해서 수납할 수가 있는 것을 특징으로 하는 전자장치의 제조 방법.
  2. 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서,
    제1의 금속박을 이용해서 복수의 안테나 회로를 형성하는 공정 및 베이스 기재(基材) 위로 상기 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정 혹은 베이스 기재 위로 설치한 제1의 금속박으로부터 복수의 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정, 복수의 상기 IC칩을 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 수납할 때와 동일한 간격에 의해, 복수의 상기 IC칩을 정렬하는 종열 또는 횡열 중의 적어도 한 방향의 열을 정렬하는 공정, 정렬한 복수의 상기 IC칩을 전기적으로 접속하도록 제2의 금속박을 형성 한 단락판에 제1의 이방(異方)도전성접착제층을 통해서 일괄하여 가(假)고정하고, IC칩 부착 단락판을 제작하는 공정, 상기 복수의 안테나 회로 상의 소정의 위치에, 복수의 상기 IC칩이 전기적으로 접속하도록, 상기 IC칩 부착 단락판을 위치맞춤하는 공정, 안테나 기판상의 소정의 위치에, 상기 IC칩 부착 단락판을 제2의 이방 도전성 접착제층을 통해서 일괄해서 가열 압착하는 공정을 적어도 갖는 것을 특징으로 하는 전자장치의 제조 방법.
  3. 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서,
    제1의 금속박을 이용해서 복수의 안테나 회로를 형성하는 공정 및 베이스 기재 위로 상기 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정 혹은 베이스 기재 위로 설치한 제1의 금속박으로부터 복수의 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정, 복수의 상기 IC칩을 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 수납할 때와 동일한 간격에 의해, 복수의 상기 IC칩을 정렬하는 종열 또는 횡열 중의 적어도 한 방향의 열을 정렬하는 공정, 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 복수의 상기 IC칩이 전기적으로 접속하도록, 정렬한 복수의 상기 IC칩을 일괄하여 위치맞춤한 후, 제1의 이방 도전성 접착제층을 통해서 가고정하는 공정, 가고정한 복수의 상기 IC칩 및 안테나 회로 상의 소정의 위치에 전기적으로 접속하도록 제2의 금속 박을 형성한 단락판을 위치맞춤하는 공정, 상기 단락판을, 복수의 상기 IC칩 및 안테나 기판 위로 제2의 이방 도전성 접착제층을 통해서 일괄해서 가열 압착하는 공정을 적어도 갖는 것을 특징으로 하는 전자장치의 제조 방법.
  4. 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서,
    제1의 금속박을 이용해서 복수의 안테나 회로를 형성하는 공정 및 베이스 기재 상에 상기 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정 혹은 베이스 기재 위로 설치한 제1의 금속박으로부터 복수의 안테나 회로를 설치하는 것으로 안테나 기판을 형성하는 공정, 상기 안테나 회로 상의 소정의 위치에 제1의 이방 도전성 접착제층을 형성하는 공정, 복수의 상기 IC칩을 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 수납할 때와 동일한 간격에 의해, 복수의 상기 IC칩을 정렬하는 종열 또는 횡열 중의 적어도 한 방향의 열을 정렬하는 공정, 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 복수의 상기 IC칩이 전기적으로 접속하도록, 제1의 이방 도전성 접착제층 위로 정렬한 복수의 상기 IC칩을 일괄하여 위치맞춤한 후, 가고정하는 공정, 가고정한 복수의 상기 IC칩 및 안테나 회로 상의 소정의 위치에 제2의 이방 도전성 접착제층을 형성하는 공정, 가고정한 복수의 상기 IC칩 및 안테나 회로 상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 단락판을 위치맞춤하는 공정, 상기 단락판 을, 복수의 상기 IC칩 및 안테나 기판 위로 일괄해서 가열 압착하는 공정을 적어도 갖는 것을 특징으로 하는 전자장치의 제조 방법.
  5. 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 제조 방법에 있어서,
    안테나 기판의 폭방향으로 상기 IC칩을 한줄로 세웠을 때의 열을 1열씩, 일괄하여 가열 압착할 수가 있는 개수분을 1개편(個片)으로서 단락판을 분할하는 공정, 상기 단락판을 안테나 기판의 폭방향으로 한줄로 세워진 안테나 회로의 1열과 위치맞춤하는 공정, 단락판을 상기 IC칩 및 안테나 기판 위로 이방 도전성 접착제층을 통해서 일괄해서 가열 압착하는 공정을 적어도 갖는 것을 특징으로 하는 전자장치의 제조 방법.
  6. 제1항 내지 제5항에 있어서,
    제1 및 제2의 금속박의 적어도 한 방향이 알루미늄인 것을 특징으로 하는 전자장치의 제조 방법.
  7. 제1항 내지 제6항에 있어서,
    제1 및 제2의 금속박의 적어도 한 방향이 유기수지로부터 되는 베이스 기재에 지지되고 있어, 상기 유기수지는, 염화 비닐 수지(PVC), 아크릴로니트릴 부타디 엔스틸렌(ABS), 폴리 테레프탈산에틸렌(PET), 글리콜 변성 폴리에틸렌텔레프탈레이트(PETG), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트 수지(PC), 2축 연신폴리에스테르(O-PET), 폴리이미드 수지로부터 선택되는 것을 특징으로 하는 전자장치의 제조 방법.
  8. 제1항 내지 제6항에 있어서,
    제1 및 제 2의 금속박의 적어도 한 방향이 종이로부터 되는 베이스 기재(基材)에 지지되어 있는 것을 특징으로 하는 전자장치의 제조 방법.
  9. 제1항 내지 제8항에 있어서,
    제1 및 제2의 이방 도전성 접착제층의 가열 압착에 의해, 안테나 기판과 단락판과의 공극을 밀봉함을 특징으로 하는 전자장치의 제조 방법.
  10. 제1항 내지 제9항에 있어서,
    복수의 상기 IC칩을 안테나 기판 및 단락판과 일괄하여 가열 압착하는 공정 후에, 연속하고 있는 안테나 회로를 1개씩의 개편으로 절단하는 공정을 갖는 것을 특징으로 하는 전자장치의 제조 방법.
  11. 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자 장치의 부재에 있어서,
    상기 IC칩의 외부전극이 부착된 각각의 면에 이방 도전성 접착제층을 형성하고, 상기 IC칩을 상기 이방 도전성 접착제층에 미리 끼워 넣은 상태의 반도체소자인 것을 특징으로 하는 전자장치의 부재.
  12. 외부전극이 마주 본 1조의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신 안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 갖춘 전자장치의 부재에 있어서,
    상기 IC칩의 외부전극이 부착된 각각의 면에 이방 도전성 접착제층을 형성하고, 상기 IC칩을 상기 이방 도전성 접착제층에 끼워 넣은 상태의 반도체소자의 상기 이방 도전성 접착제층 중 한쪽의 면위로, 단락판을 미리 더 설치하고 있는 것을 특징으로 하는 전자장치의 부재.
  13. 제1항 내지 제10항에 있어서,
    복수의 상기 IC칩을 대응하는 탑재해야 할 상기 복수의 안테나 회로 상의 소정의 위치에 수납할 때와 동일한 간격에 의해, 복수의 상기 IC칩을 정렬하는 종열 및 횡열의 적어도 한 방향의 열을 정렬하고, 복수의 상기 IC칩을 일괄하여 정렬하는 방법이, 상기 IC칩이 수납되는 치수의 요부를 몇 개로부터 몇 만개정도 형성한 지그(治具)를 이용하고, 지그를 진동시키는 것으로 지그상의 상기IC칩을 각 요부에 수납하는 방법인 것을 특징으로 하는 전자장치의 제조 방법.
  14. 제1항 내지 제10항 및 제13항에 있어서,
    단락판과 상기 IC칩 및 안테나 기판을 일괄하여 가열 압착하는 것을 특징으로 하는 전자장치의 제조 방법.
KR1020067013553A 2003-12-05 2004-12-02 전자장치의 제조 방법 KR100895567B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00407182 2003-12-05
JP2003407182 2003-12-05

Publications (2)

Publication Number Publication Date
KR20060105880A true KR20060105880A (ko) 2006-10-11
KR100895567B1 KR100895567B1 (ko) 2009-04-29

Family

ID=34650298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067013553A KR100895567B1 (ko) 2003-12-05 2004-12-02 전자장치의 제조 방법

Country Status (7)

Country Link
US (1) US8273605B2 (ko)
EP (1) EP1830309A4 (ko)
JP (1) JP4353181B2 (ko)
KR (1) KR100895567B1 (ko)
CN (1) CN100562889C (ko)
TW (1) TW200527311A (ko)
WO (1) WO2005055130A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230580B1 (en) * 2003-08-29 2007-06-12 National Semiconductor Corporation Design of a two interconnect IC chip for a radio frequency identification tag and method for manufacturing same
WO2005069205A1 (ja) * 2004-01-15 2005-07-28 Hitachi Chemical Co., Ltd. 電子装置の製造方法
JP4992465B2 (ja) * 2007-02-22 2012-08-08 富士通株式会社 Ｒｆｉｄタグおよびｒｆｉｄタグの製造方法
JP5299749B2 (ja) * 2008-03-19 2013-09-25 Ｎｅｃ東芝スペースシステム株式会社 広帯域給電回路及びそれを備えたスロットアンテナ
KR101288165B1 (ko) * 2011-08-29 2013-07-18 삼성전기주식회사 바이오칩 스탬핑 장치 및 스탬핑 방법
JP6179843B2 (ja) * 2012-12-04 2017-08-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 実装装置及び実装方法
JP2015053418A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体製造装置
JP6212011B2 (ja) * 2014-09-17 2017-10-11 東芝メモリ株式会社 半導体製造装置
JP6442707B2 (ja) * 2015-04-09 2018-12-26 パナソニックＩｐマネジメント株式会社 部品実装装置及び部品実装方法
WO2016179023A1 (en) * 2015-05-01 2016-11-10 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
JP2019032733A (ja) * 2017-08-09 2019-02-28 日本メクトロン株式会社 貼付タグ、タグシステム
JP7082874B2 (ja) * 2017-12-26 2022-06-09 ヤマシンフィルタ株式会社 フィルタ装置
TWI684135B (zh) * 2018-07-17 2020-02-01 昱盛國際企業股份有限公司 智能膠帶及使用其的物流系統

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217487A (ja) 1988-07-06 1990-01-22 Hitachi Ltd 周波数センサ
JP2001217380A (ja) 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP2002190003A (ja) 2000-12-21 2002-07-05 Hitachi Ltd Ｉｃモジュールの製造方法
JP4433629B2 (ja) * 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
JP2002366917A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するｉｃカード
US7204425B2 (en) * 2002-03-18 2007-04-17 Precision Dynamics Corporation Enhanced identification appliance
JP3803085B2 (ja) 2002-08-08 2006-08-02 株式会社日立製作所 無線ｉｃタグ
JP4525002B2 (ja) 2003-06-06 2010-08-18 株式会社日立製作所 無線認識半導体装置および無線認識半導体装置製造方法
JP4177241B2 (ja) * 2003-12-04 2008-11-05 株式会社日立情報制御ソリューションズ 無線ｉｃタグ用アンテナ、無線ｉｃタグ及び無線ｉｃタグ付き容器

Also Published As

Publication number Publication date
EP1830309A4 (en) 2009-05-13
JPWO2005055130A1 (ja) 2007-12-06
WO2005055130A1 (ja) 2005-06-16
EP1830309A1 (en) 2007-09-05
TW200527311A (en) 2005-08-16
KR100895567B1 (ko) 2009-04-29
US8273605B2 (en) 2012-09-25
CN1890678A (zh) 2007-01-03
JP4353181B2 (ja) 2009-10-28
TWI296392B (ko) 2008-05-01
US20110133345A1 (en) 2011-06-09
CN100562889C (zh) 2009-11-25

Similar Documents

Publication Publication Date Title
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
US8011589B2 (en) Wireless IC device and manufacturing method thereof
US6693362B2 (en) Multichip module having chips mounted on upper and under surfaces of a thin film closing an opening formed in a rigid substrate
KR100895567B1 (ko) 전자장치의 제조 방법
KR101007415B1 (ko) 전자장치의 제조방법
JP4386023B2 (ja) Ｉｃ実装モジュールの製造方法および製造装置
KR100879416B1 (ko) 전자장치
US20090173793A1 (en) Ic module, ic inlet, and ic mounted body
KR100841825B1 (ko) 전자장치의 제조방법
JP4449460B2 (ja) 電子装置の製造方法及び熱圧着装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130412

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140411

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee