TWI304623B - - Google Patents

Download PDF

Info

Publication number
TWI304623B
TWI304623B TW095113891A TW95113891A TWI304623B TW I304623 B TWI304623 B TW I304623B TW 095113891 A TW095113891 A TW 095113891A TW 95113891 A TW95113891 A TW 95113891A TW I304623 B TWI304623 B TW I304623B
Authority
TW
Taiwan
Prior art keywords
antenna
wafer
short
substrate
electronic device
Prior art date
Application number
TW095113891A
Other languages
English (en)
Other versions
TW200707599A (en
Inventor
Kousuke Tanaka
Hironori Ishizaka
Kouji Tasaki
Masahito Shibutani
Masahisa Shinzawa
Shigehiro Konno
Katsuya Iwata
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW200707599A publication Critical patent/TW200707599A/zh
Application granted granted Critical
Publication of TWI304623B publication Critical patent/TWI304623B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07786—Antenna details the antenna being of the HF type, such as a dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Credit Cards Or The Like (AREA)
  • Details Of Aerials (AREA)

Description

1304623 九、發明說明 【發明所屬之技術領域】 本發明是有關搭載1C晶片的非接觸式個體識別裝置 ，並有關適合便宜而生產性優良且可得到良好通訊特性的 電子裝置的製造方法。 【先前技術】 近年使用 RFID ( Radio Frequency Identification)卷 標（Tag)之非接觸式個體識別系統，在作爲管理物品的整 個壽命周期之系統而在製造、物流、販賣的所有業態深受 注目。特別是使用2.45GHz微波的電波方式之RFID卷標 (Tag)，是種在1C晶片安裝外部天線的構造，並因能具有 數米之通訊距離的特徵而深受注目，現在以大量商品的物 流以及物品管理、製造物履歴管理等爲目的促進系統的建 構。 使用前述微波的電波方式之RFID卷標（Tag)，據知是 採用例如藉由日立製作所股份有限公司與RENESAS EDGE 股份有限公司所開發的TCP ( Tape Carrier Package )型鑲 嵌片（inlet)，TCP型鑲嵌片的製造，是採用在連接聚醯亞 胺基材與銅天線電路所形成的帶式封裝，一個個安裝所有 的外部電極形成在同一面上的1C晶片之 TAB ( Tape Automated Bonding)工法（參照香山晉、成瀬邦彦「 VLSI封裝技術（上）、（下）」、日經BP公司、1993 年）。以下針對應用一般TAB工法的RFID卷標（Tag)之 1304623 製造工程採用第1圖做說明。 於第1圖中，首先如（a )所示，將所有的外部電極 形成於在電路面形成有金凸塊104的同一面上的1C晶片 1 1 〇，藉由切割加工單片化之後，從切割薄膜1 0開始藉由 真空吸附器20來吸附。其次，如（b )所示，欲以所有的 外部電極形成在同一面上的1C晶片1 10的金凸塊104爲 表面的移動到真空吸附站3 0。其次，如（c )所示，欲以 金凸塊1 04爲下面的使真空吸附站3 0上下反轉。將所有 的外部電極形成在前述同一面上的1C晶片1 1 0，定位於將 附銅箔聚醯亞胺基材的銅箔施以天線電路加工所製作的天 線基板5 00的特定位置之後，利用加熱器40予以加熱壓 固、固定。對著與天線電路5 0 1上的金凸塊連接的部分， 施行鍍錫或是銲鍍，就可得到利用金-錫合金的連接。其 次，如（d )所示，將所有的外部電極形成在同一面上的 1C晶片110與天線基板5 00的空隙利用熱硬化性樹脂600 予以封止。前述熱硬化性樹脂硬化結束的狀態是指稱爲鑲 嵌片的RFID卷標（Tag)之中間形態。可將該鑲嵌片儲存在 標籤或薄型殼當作RFID卷標（Tag)使用。 其他的鑲嵌片構造，係例如根據日立製作所股份有限 公司的宇佐美，針對一個個形成在配合1C晶片的外部電 極之一組的各個面的1C晶片，開發出在形成於各個面的 各外部電極連接偶極天線的玻璃二極體封裝構造（參照曰 本特開2002 — 269520號公報）。進而，根據宇佐美等開 發出，將上述兩個外部電極一個個形成在1C晶片之相對 -6- 1304623 的一組的各個面的1C晶片，實裝在励振縫隙型偶極天線 之際，隔著藉由天線一個個形成在前述IC晶片之相對的 一組的各個面的各外部電極的多層天線構造（參照1 s s c c
Digest of Technical Papers，pp · 3 98 — 3 99 ’ 2003 年）。 具有励振縫隙的偶極天線構造，可改變該縫隙的寬幅以及 長度來整合天線之阻抗與上述1C晶片之輸入阻抗’就能 提昇通訊距離。 爲了利用運用RFID卷標（Tag)的非接觸式個體識別系 統來實現大量商品的物流及物品管理，必須對一個個商品 安裝RFID卷標（Tag)，因此RFID卷標（Tag)之大量且便宜 的生產變得不可欠缺。 但是爲了在得到良好通訊特性的励振型偶極天線構造 中，讓1C晶片的兩個外部電極跨越励振縫隙連接於天線 形成共振電路，因此所有的外部電極形成在同一面上的1C 晶片中，必須精度良好的定位訊號輸入用的兩個外部電極 與縫隙。因此，在第1圖所示的習知TAB工法中，由切 割薄膜開始利用真空吸附器的所有的外部電極形成在同一 面上的1C晶片的吸附以及搬送或所有的外部電極形成在 同一面上的1C晶片與天線基板的定位以及配置，更爲了 針對所有的外部電極形成在同一面上的1C晶片一個個進 行將加熱壓固、樹脂封止等之各工程，因此將各工程的接 觸時間（tact time)縮短1秒左右或是1秒以下是非常的困 難，造成大量生產性的一大課題。 又，接觸時間很長的話，除浪費該部分人事費等有礙 1304623 低成本化外，由於所有的外部電極形成在同一面上的IC 晶片與天線基板的連接是利用金-錫或是金一銲錫接合所 施行，基板材料因需要使用耐熱性優，且在高價的聚醯亞 胺薄膜貼上銅箔的膠帶基材，故難以生產便宜的鑲嵌片。 若兩個外部電極使用藉由上述天線夾著一個個形成在 ，一個個形成在相對的1組之各個面的IC晶片的各個面 的各外部電極的多層天線構造，雖不需要與一個個形成在 励振縫隙與前述1C晶片的各個面的各外部電極的高精度 定位，但在像是使用TAB工法的習知生產方法中，爲了 縮短接觸時間，採取將複數個前述晶片利用複數個真空吸 附器同時進行吸附及搬送之方式的緣故，因此生產設備變 複雜且設備投資金額也增加，鑲嵌片的大量生產及低成本 化變困難。 於是提供一前述1C晶片的搬送是將前述1C晶片一個 個收納在於外周具有複數個可插入一個前述1C晶片的缺 口的圓盤狀搬送器的前述缺口，藉由前述圓盤狀搬送器的 旋轉進行，複數個前述1C晶片，同時搬送的數量最多等 於前述缺口的數量（參照特願2004 — 0083 1 3 )。 但在利用圓盤狀搬送器的方式中，其課題在於將前述 1C晶片插入到前述缺口之際，前述1C晶片卡置在前述缺 口，或是在保持前述圓盤狀搬送器與前述圓盤狀搬送器的 空間之間夾著前述1C晶片等設備的穩定作業。 【發明內容】 -8 - 1304623 本發明是有鑑於前述的發明，目的在於提供一便宜 生產性優且可得到良好通訊特性之電子裝置的製造方法 亦即，本發明如以下所述。 (1 )屬於具備，外部電極形成在相對向的1組面 各個面的1C晶片、和形成有縫隙的發送/接收天線、 電热連接IC晶片與天線電路的短路板之電子裝置的製 方法，其特徵爲：在外周具有複數個可保持一個1C晶 的機械手（hand)，1C晶片一個個保持在圓盤狀搬送器的 械手，藉由圓盤狀搬送器的旋轉進行1C晶片的搬送， 數個1C晶片，同時搬送的數量最多等於機械手的數量。 (2) —種電子裝置的製造方法，乃屬於具備，外 電極形成在相對向的1組面的各個面的1C晶片、和形 有縫隙的發送/接收天線、和電氣連接前述1C晶片與 述天線的短路板之電子裝置的製造方法，其特徵爲至少 有：使用第1金屬箔形成複數個天線電路，在底基材上 置前述天線電路以形成天線基板的工程，或是由設置在 基材上的第1金屬箔來設置複數個天線電路以形成天線 板的工程、整齊排列前述1C晶片的工程、將整齊排列 1C晶片，多個配置在圓盤狀搬送器之外周的可分別保持 個前述1C晶片之機械手，藉由前述圓盤狀搬送器的旋 來搬送的工程、以電氣連接之方式將所搬送之1C晶片 由第1向異性導電性接著劑層分別配置在形成有第2金 箔之短路板上，製作附1C晶片短路板的工程、以在前 天線電路上的特定位置，電氣連接前述1C晶片的方式 的 和 造 片 機 複 部 成 刖 具 設 底 基 的 轉 藉 屬 述 -9 - 1304623 使前述附1C晶片短路板定位的工程、將前述附1C晶片 路板經由第2向異性導電性接著劑層而一倂加熱壓固在 線基板上之特定位置的工程。 (3) —種電子裝置的製造方法，乃屬於具備，外 電極形成在相對向的1組面的各個面的1C晶片、和形 有縫隙的發送/接收天線、和電氣連接前述1C晶片與 述天線的短路板之電子裝置的製造方法，其特徵爲至少 有： 使用第1金屬箔形成複數個天線電路， 在底基材上設置前述天線電路以形成天線基板的工 ，或是由設置在底基材上的第1金屬箔來設置複數個天 電路以形成天線基板的工程、 整齊排列前述1C晶片的工程、將整齊排列的1C晶 ，多個配置在圓盤狀搬送器之外周的可分別保持一個前 I c晶片之機械手，藉由前述圓盤狀搬送器的旋轉來搬送 工程、以在前述天線電路上的特定位置電氣連接前述 晶片的方式，使所搬送的前述I c晶片一個個定位之後 經由第1向異性導電性接著劑層而配置的工程、以電氣 接在所配置的前述1C晶片以及天線電路上的特定位置 方式使形成第2金屬箔的短路板定位的工程、將前述短 板經由第2向異性導電性接著劑層而一倂加熱壓固在前 1C晶片以及天線基板上的工程。 (4 ) 一種電子裝置的製造方法，乃屬於具備，外 電極形成在相對向的1組面的各個面的IC晶片、和形 短 天 部 成 、人 刖 具 程 線 片 述 的 1C 連 的 路 述 部 成 -10- 1304623 有縫隙的發送/接收天線、和電氣連接前述IC晶片與前 述天線的短路板之電子裝置的製造方法，其特徵爲至少具 有：使用第1金屬箔形成複數個天線電路，在底基材上設 置前述天線電路以形成天線基板的工程，或是由設置在底 基材上的第1金屬箔來設置複數個天線電路以形成天線基 板的工程、在前述天線電路上的特定位置形成第1向異性 導電性接著劑層的工程、整齊排列前述1C晶片的工程、 將整齊排列的1C晶片，多個配置在圓盤狀搬送器之外周 的可分別保持一個前述1C晶片之機械手，藉由前述圓盤 狀搬送器的旋轉來搬送的工程、以在前述天線電路上的特 定位置電氣連接前述1C晶片的方式，使所搬送的前述1C 晶片一個個定位之後，經由第1向異性導電性接著劑層而 配置的工程、在所配置的複數個前述1C晶片以及天線電 路上的特定位置形成第2向異性導電性接著劑層的工程、 以電氣連接在所配置的前述1C晶片以及天線電路上的特 定位置的方式使形成第2金屬箔的短路板定位的工程、將 前述短路板一倂加熱壓固在複數個前述1C晶片以及天線 基板上的工程。 (5) 於前述電子裝置的製造方法之任一當中，其特 徵爲，第1及第2金屬箔的至少一方爲鋁的電子裝置的製 造方法。 (6) 於前述電子裝置的製造方法之任一當中，其特 徵爲，第1及第2金屬箔的至少一方爲支撐於由有機樹脂 所形成的底基材，前述有機樹脂是由，聚氯乙烯樹脂（ -11 - 1304623 PVC )、聚苯乙烯丁腈橡膠（ABS )、聚乙烯對苯二甲酸 酯塑膠（PET )、乙二醇改性聚乙烯對苯二甲酸酯（PETG )、聚奈二甲酸二乙酯（PEN )、聚碳酸酯樹脂（PC )、 雙軸延伸聚酯（〇 - PET )、聚醯亞胺樹脂選擇的電子裝 置的製造方法。 (7) 於前述電子裝置的製造方法之任一當中，其特 徵爲，第1及第2金屬箔的至少一方支撐於由紙所形成的 底基材之電子裝置的製造方法。 (8) 於前述電子裝置的製造方法之任一當中，其特 徵爲，藉由第1及第2向異性導電性接著劑層的加熱壓固 ，來封止天線基板與短路板的空隙的電子裝置的製造方法 〇 (9) 於前述電子裝置的製造方法之任一當中，其特 徵爲具有：與天線基板以及短路板一倂加熱壓固複數個前 述1C晶片的工程之後，將連接的天線電路切割爲一個個 的個片的工程之電子裝置的製造方法。 (10) 於前述電子裝置的製造方法之任一當中，其特 徵爲，與短路板一倂加熱壓固前述1C晶片以及天線基板 之電子裝置的製造方法。 藉由本發明之電子裝置的製造方法，可得到如下的效 果。一個個保持在可保持一個將外部電極形成在相對向的 1組面的各個面的1C晶片配置在圓盤狀搬送器之外周的前 述1C晶片的複數個機械手，藉由前述圓盤狀搬送器的旋 轉，複數個前述1C晶片，同時搬送最多數等於前述機械 -12- 1304623 手的數量，即使一個個配置天線基板以及短路板，都能實 現優良的生產性，而且可得到良好的通訊持性。可相當一 個鑲嵌片（i η 1 e t)的生產接觸時間（t a c t t i m e)縮短到1秒左 右或是1秒以下，以及經由向異性導電性接著劑層與前述 1C晶片來連接天線基板以及短路板的緣故，可在底基材以 及天線電路的材料上使用便宜的材料，因此能實現低價格 的鑲嵌片。 【實施方式】 以下針對本發明之實施形態採用圖面做詳細說明。 本發明之電子裝置乃具備，外部電極形成在相對向的 1組面的各個面的1C晶片、和形成有縫隙的發送/接收天 線、和電氣連接前述1C晶片與前述天線的短路板。 前述電子裝置是採用本發明之製造方法的RFID卷標 (Tag)用鑲嵌片。第2圖（a)是由上面觀看RFID卷標 (Tag)用鑲嵌片的槪略圖。又，第2圖（b)係第1圖（a) 之A - A’部的剖面槪略圖。採用第2圖，簡單說明前述 鑲嵌片的構造。 於第2圖中，如（b )所示，在前述IC晶片1 0 0之相 對的1組的各個面，分別形成有第1外部電極1 02以及第 2外部電極103。前述1C晶片1〇〇是藉由第1外部電極 102，在利用底基材202以及天線電路201所構成的天線 基板200，經由向異性導電性接著劑層400所含有的導電 粒子40 1而連接於第1連接部2。同樣地，利用底基材 -13- 1304623 3 02以及金屬箔301所構成的短路板3 00與前述1C晶片 100的第2外部電極103，是於第2連接部3，而短路板 3〇〇與天線基板200是於第3連接部4，經由向異性導電 性接著劑層400所含有的導電粒子401而分別連接。前述 1C晶片的第2外部電極1 03的第2連接部3與天線基板上 的第3連接部4，是成爲跨置形成在天線基板的縫隙1所 連接的構造。亦即，前述1C晶片的第1外部電極1 02與 第2外部電極103，是經由第1連接部2、天線電路201、 第3連接部4、短路板的金屬箔3 01以及第2連接部3而 電氣連接。又，天線基板200與短路板3 00的空隙，是藉 由向異性導電性接著劑層的矩陣樹脂402而封止。 其次，針對前述電子裝置的製造方法舉例，並採用圖 面予以說明。 本發明之前述電子裝置的製造方法之第1例，乃屬於 具備，外部電極形成在相對向的1組面的各個面的1C晶 片、和形成有縫隙的發送/接收天線、和電氣連接前述1C 晶片與前述天線的短路板之電子裝置的製造方法中，至少 具有：使用第1金屬箔形成複數個天線電路的工程，以及 在底基材上設置前述天線電路以形成天線基板的工程，或 是由設置在底基材上的第1金屬箔來設置複數個天線電路 以形成天線基板的工程、整齊排列前述1C晶片的工程、 將整齊排列的1C晶片，多個配置在圓盤狀搬送器之外周 的可分別保持一個前述1C晶片之機械手，藉由前述圓盤 狀搬送器的旋轉來搬送的工程、以電氣連接之方式將所搬 -14- 1304623 送之1C晶片藉由第1向異性導電性接著劑層分別配置在 形成有第2金屬箔之短路板上，製作附1C晶片短路板的 工程、以在前述天線電路上的特定位置，電氣連接前述1C 晶片的方式，使前述附1C晶片短路板定位的工程、在天 線基板上的特定位置，將前述附1C晶片短路板經由第2 向異性導電性接著劑層而一倂加熱壓固的工程。 又，本發明之前述電子裝置的製造方法之第2例，乃 屬於具備，外部電極形成在相對向的1組面的各個面的1C 晶片、和形成有縫隙的發送/接收天線、和電氣連接前述 1C晶片與前述天線的短路板之電子裝置的製造方法中，至 少具有：使用第1金屬箔形成複數個天線電路的工程，以 及在底基材上設置前述天線電路以形成天線基板的工程， 或是由設置在底基材上的第1金屬箔來設置複數個天線電 路以形成天線基板的工程、整齊排列前述1C晶片的工程 、將整齊排列的1C晶片，多個配置在圓盤狀搬送器之外 周的可分別保持一個前述1C晶片之機械手，藉由前述圓 盤狀搬送器的旋轉來搬送的工程、以在前述天線電路上的 特定位置電氣連接前述1C晶片的方式，使所搬送的前述 1C晶片一個個定位之後，經由第1向異性導電性接著劑層 而配置的工程、以電氣連接在所配置的前述1C晶片以及 天線電路上的特定位置的方式使形成第2金屬箔的短路板 定位的工程、將前述短路板經由第2向異性導電性接著劑 層而一倂加熱壓固在前述1C晶片以及天線基板上的工程 -15- 1304623 又，本發明之前述電子裝置的製造方法之第3例，乃 屬於具備，外部電極形成在相對向的1組面的各個面的1C 晶片、和形成有縫隙的發送/接收天線、和電氣連接前述 1C晶片與前述天線的短路板之電子裝置的製造方法中，至 少具有：使用第1金屬箔形成複數個天線電路的工程，以 及在底基材上設置前述天線電路以形成天線基板的工程， 或是由設置在底基材上的第1金屬箔來設置複數個天線電 路以形成天線基板的工程、在則述天線電路上的特定位置 形成第1向異性導電性接著劑層的工程、整齊排列前述1C 晶片的工程、將整齊排列的1C晶片，多個配置在圓盤狀 搬送器之外周的可分別保持一個前述1C晶片之機械手， 藉由前述圓盤狀搬送器的旋轉來搬送的工程、以在前述天 線電路上的特定位置電氣連接前述1C晶片的方式，使所 搬送的前述1C晶片一個個定位之後，經由第1向異性導 電性接著劑層而配置的工程、在所配置的複數個前述1C 晶片以及天線電路上的特定位置形成第2向異性導電性接 著劑層的工程、以電氣連接在所配置的複數個前述1C晶 片以及天線電路上的特定位置的方式使形成第2金屬箔的 短路板定位的工程、將前述短路板一倂加熱壓固在複數個 前述1C晶片以及天線基板上的工程。 於前述第1〜第3例中，第1及第2金屬箔的至少一 方爲鋁。 於前述第1〜第3例中，第1及第2金屬箔的至少一 方是支撐於由有機樹脂或是紙所形成的底基材。前述有機 -16- 1304623 樹脂是由，聚氯乙烯樹脂（PVC )、聚苯乙烯丁腈橡膠（ ABS )、聚乙烯對苯二甲酸酯塑膠（PET )、乙二醇改性 聚乙烯對苯二甲酸酯（PET G)、聚奈二甲酸二乙酯（PEN )、聚碳酸酯樹脂（PC)、雙軸延伸聚酯（〇 - PET)、 聚醯亞胺樹脂選擇。 於前述第1〜第3例中， 形成天線基板的方法係具有，例如使用第1金屬箔形 成複數個天線電路後，設置在底基材上而形成天線基板的 方法、在底基材上設置第1金屬箔後藉由蝕刻等形成複數 個天線電路而形成天線基板的方法。 刖述IC晶片的整齊排列方法係具有，例如將晶片電 容器或晶片電阻等的晶片零件整齊排列成一列的高速散裝 式供料器（bulk feeder)、高頻振動供料器（part feeder)和線 性供料器（linear feeder)。 於前述第1〜第3例中具有，在天線基板的寬幅方向 一列列排列著前述1C晶片時的列，可一倂加熱壓固之數 個份爲單一片來分割短路板的工程、 使前述短路板定位於天線電路上的特定位置的工程、 將短路板經由向異性導電性接著劑層一倂加熱壓固在 前述1C晶片以及天線基板上的工程的時候，能縮短接觸 時間的這點爲佳。 於前述第1〜第3例中，在附有前述1C晶片之外部電 極的各個面形成向異性導電性接著劑層，並採用將前述1C 晶片利用前述向異性導電性接著劑層事先夾入之狀態的半 -17- 1304623 導體元件亦可，此時能更有效率的製造鑲嵌片。 於前述第1〜第3例中’藉由則述第1及第 導電性接著劑層的加熱壓固，與天線基板以及短 加熱壓固複數個前述1C晶片’並且能封止天線 路板的空隙。 此時，雖然前述第1及第2向異性導電性接 厚度合計，至少爲前述1C晶片之厚度的二分之 但以可得到天線基板與短路板的封止性’實現高 這點爲佳。 若在前述加熱壓固前將短路板分割爲複數個 止因熱應變之偏位的這點爲佳。 於前述第1〜第3例中， 採用在附有前述1C晶片之外部電極的各個 異性導電性接著劑層，並在將前述1C晶片利用 性導電性接著劑層事先夾入之狀態的半導體元件 異性導電性接著劑層中之一方的面上，進而事先 板亦可，此時能更有效率的製造鑲嵌片。 於前述第1〜第3例中， 爲了形成短路板將第2金屬箔設置在底基材 係具有，例如只將第2金屬箔貼附在前述底基材 ，且因不必針對前述第2金屬箔進行鈾刻等的處 減少，在可縮短接觸時間、低成本化的這點爲佳 於前述第1〜第3例中， 具有，將短路板經由向異性導電性接著劑層 2向異性 路板一倂 基板與短 著劑層的 一以上， 可靠性的 ，以能防 面形成向 前述向異 之前述向 設置短路 上的方法 上的方法 理故工程 一倂加熱 -18- 1304623 壓固在前述1C晶片以及天線基板上的工程之後，將連接 的天線電路切割爲一個個的個片的工程。 於前述第1〜第3例中， 在前述切斷的工程中，以第2圖的A— A’方向爲寬 幅方向時，短路板必須具有跨越縫隙直到前述1C晶片之 程度的長度，具有大致等同於天線電路之寬幅的長度，鑲 嵌片整體的外觀上較爲理想。 於前述第1〜第3例中， 經由前述各工程，可得到屬於本發明之電子裝置的鑲 嵌片構造。 針對前述鑲嵌片，在RFID卷標（Tag)之形態所使用之 際，雖是在鑲嵌片的上下設置覆蓋薄片，但在保護電路防 止短路等的這點較佳。 於前述第1〜第3例中，連一個個保持在可保持一個 在圓盤狀搬送器之外周配置整齊排列的複數個前述1C晶 片的前述1C晶片，且藉由前述圓盤狀搬送器的旋轉，複 數個前述1C晶片，同時搬送最多數等於前述機械手的數 量，將搬送的晶片一個個配置短路板以及天線電路上的特 定位置，比起將前述1C晶片利用真空吸附器等一個個進 行吸附、搬送及配置的時候’還要能實現優良的生產性。 提昇生產性可縮短相當一個鑲嵌片的接觸時間。 於前述第1〜第3例中，使用前述1C晶片與短路板， 跨越縫隙的連接構造，由於不需要連接在前述1C晶片之 天線電路這側之面的外部電極與天線電路上之励振縫隙的 -19- 1304623 高精度定位，因此能實現生產設備之低價格化與搬送之 速化。 於前述第1〜第3例中，前述1C晶片與天線基板以 短路板、短路板以及天線基板的各電氣連接，是經由向 性導電性接著劑層進行。利用向異性導電性接著劑層的 接，是指藉由與前述向異性導電性接著劑層所含有的導 粒子的接觸而得到形成在屬於被連接體之前述1C晶片 各個面的各外部電極，不需要天線電路上的表面電鍍， 形成金屬接合的緣故，不需要耐得往在2 0 0 °C以上高溫 接合的高耐熱性底基材，故可使用便宜的底基材及天線 路，就能實現低成本化。 由於經由向異性導電性接著劑層進行前述電氣連接 因此例如在利用習知金-錫接合等所連接的時候，對必 使用耐熱性高的聚醯亞胺作爲天線基板的底基材而言， 如可使用便宜的聚乙烯對苯二甲酸酯等。又，因不必在 述連接部之天線電路上的表面施行鑛錫等，故可將錫和 錫之電鍍性差的便宜的鋁使用於天線電路的材料。因 ，例如在聚乙烯對苯二甲酸酯塑膠的底基材形成鋁之天 電路所得到的天線基板，很適合爲了製造便宜的RFID 標（Tag)用鑲嵌片的構件。 於前述第1例中，第1向異性導電性接著劑層也可 先形成在短路板，也可形成在前述1C晶片的第2外部 極側。又，第2向異性導電性接著劑層可事先形成在天 基板上，也可形成在前述1C晶片的第1外部電極102 高 及 異 連 電 的 且 之 電 需 例 ，、八 刖 銲 而 線 卷 事 電 線 側 -20- 1304623 於前述第2例中，第1向異性導電性接著劑層可事 形成在天線基板上，也可形成在前述IC晶片的第1外 電極1 0 2側。又，第2向異性導電性接著劑層可事先形 在短路板上，也可形成在1C晶片及天線電路上。 亦即，本發明之電子裝置的製造方法，乃屬於具備 外部電極形成在相對向的1組面的各個面的IC晶片、 形成有縫隙的發送/接收天線、和電氣連接前述I C晶 與前述天線的短路板之電子裝置的製造方法，其特徵爲 在外周具有複數個可保持一個前述1C晶片的機械手， 晶片一個個保持在圓盤狀搬送器的機械手，且藉由圓盤 搬送器的旋轉進行前述1C晶片的搬送，複數個前述ic 片，同時搬送最多數等於前述機械手的數量的電子裝置 製造方法。 如前述第1〜第3例所做說明，將前述ic晶片，多 配置在圓盤狀搬送器之外周的可分別保持一個前述1C 片之機械手，且藉由前述圓盤狀搬送器的旋轉，複數個 述1C晶片，同時搬送最多數等於前述機械手的數量， 以電氣連接在短路板以及天線基板一個個的配置，部能 躍性的提昇鑲嵌片的生產性。 實施例 以下，雖針對本發明之最佳實施例，採用圖面做更 細說明，但本發明並不限於該等之實施例。 先 部 成 和 片 1C 狀 晶 的 個 晶 前 連 飛 詳 -21 - 1304623 第2圖是本發明的實施形態，由上面觀看使用本發明 之製造方法的RFID卷標（Tag)用鑲嵌片的槪略圖。又，第 2圖（b )係第2圖（a )之A — A’部的剖面槪略圖。採用 第2圖，簡單說明鑲嵌片的構造。 於第2圖中，如（b )所示，在1C晶片100之相對的 1組的各個面，形成有第1外部電極102以及第2外部電 極103。1C晶片100是藉由第1外部電極102，在利用底 基材202以及天線電路201所構成的天線基板200，經由 向異性導電性接著劑層400所含有的導電粒子40 1而連接 於第1連接部2。同樣地，利用底基材3 02以及金屬箔 301所構成的短路板3 00與1C晶片100的第2外部電極 103，是於第2連接部3，而短路板3 00與天線基板200是 於第3連接部4，經由前述導電粒子401而分別連接。亦 即，前述1C晶片的第2外部電極103的第2連接部3與 天線基板上的第3連接部4，是成爲跨置形成在天線基板 的縫隙1所連接的構造。亦即，前述1C晶片的第1外部 電極102與第2外部電極103，是經由第1連接部2、天 線電路201、第3連接部4、短路板的金屬箔3 01以及第2 連接部3而電氣連接。又，天線基板200與短路板3 00的 空隙，是藉由向異性導電性接著劑層的矩陣樹脂402而封 止。 <第1實施形態> 以下，使用第3圖，說明第1實施形態。 -22- 1304623 首先，如（a )所示，於厚5 0 μηι的聚乙烯對苯二甲酸 酯塑膠基材202，於利用接著劑貼合厚9μηι的鋁箔的帶狀 基材的鋁箔面，以網版印刷形成蝕刻光阻劑之後，於蝕刻 液使用氟化第二鐵水溶液，連接天線電路2 0 1所形成。在 此，相當一個天線電路的天線之寬幅爲2 · 5 m m、縫隙寬幅 爲0.5 m m、天線電路的形成間距爲3 m m。 其次，如（b)所示，將形成在準備約1 0000個的外 部電極爲相對之1組的各個面的縱橫各 0.4mm、厚度 0.15mm的1C晶片100供給到高頻振動供料器700之後， 將前述高頻振動供料器以及連接在前述振動供料器的線性 供料器701利用頻率280Hz連接使其振動，將前述1C晶 片在前述線性供料器上整齊排列成一列。 其次，如（c )所示，在寬幅2mm、長度50m、厚度 5 0Jim的聚乙烯對苯二甲酸酯塑膠基材，準備在利用接著 劑貼合厚度9μπι的鋁箔的短路板3 00的鋁箔面上，將寬幅 2mm、長度5 Om的向異性導電性接著薄膜400 ( AC — 2052P - 45 (日立化成工業（株）製））以8CTC進行積層 ，剝離分隔薄膜所形成的向異性導電性接著劑層，向上配 置前述線性供料器7 0 1、在外周具有可保持一個前述I c晶 片的複數個機械手7 0 4的圓盤狀搬送器7 0 3、前述向異性 導電性接著劑層。再者，在前述線性供料器的前端，附有 防止前述1C晶片因振動脫落以及爲了只分離一個保持在 前述圓盤狀搬送器之機械手的前述1C晶片的插銷702。 其次，如（d )所示’降下前述線性供料器7 〇 i前端 -23- 1304623 的插銷702，只分離一個整齊排列在前述線性供料器之前 頭的1C晶片B之後，降下停止在連接於前述線性供料器 的位置的前述圓盤狀搬送器703之機械手704，將只分離 一個的1C晶片B保持在機械手704前端，上昇機械手 704來旋轉前述圓盤狀搬送器。此時，前述線性供料器前 端的插銷，爲了防止之後所保持的前述1C晶片脫落因此 上昇，前述圓盤狀搬送器會在此後保持前述1C晶片的機 械手連接於前述線性供料器的位置停止旋轉。又，對前述 圓盤狀搬送器703之機械手704前端的1C晶片保持，是 利用真空吸附進行，因此在機械手704爲明孔。 其次，如（e )所示，保持在前述圓盤狀搬送器703 之機械手704的前述1C晶片，也位在前述向異性導電性 接著劑層400之上方的話，降下前述圓盤狀搬送器703的 機械手704，來破壞吸附前述1C晶片B的真空，將前述 1C晶片B固定在前述向異性導電性接著劑層，且將具有 前述向異性導電性接著劑層400的短路板移動3mm。重複 上述動作，且於形成在前述短路板的向異性導電性接著劑 層以3mm間隔配置40個前述1C晶片。此時，前述圓盤 狀搬送器之外周所具有的機械手爲20個，前述圓盤狀搬 送器的旋轉速度爲0.3轉/秒，具有前述向異性導電性接 著劑層的短路板之移動速度爲18mm/秒。 其次，如（f)所示，在與所配置的前述1C晶片之短 路板側的外部電極相反側的外部電極面上，將前述寬幅的 前述向異性導電性接著薄膜400以8 0°C予以積層之後’剝 -24- 1304623 離分隔薄膜形成向異性導電性接著劑層，當作4 0個IC晶 片以3mm間距排成一列之前述附1C晶片短路板。此時， 附有前述1C晶片之外部電極的各個面，係成爲以前述向 異性導電性接著劑層而夾入的狀態。 其次，如（g)所示，使用CCD照相機與影像處理裝置 ，使得從前述附1C晶片短路板之向異性導電性接著劑層 上透視所見的前述1C晶片與天線電路上的特定位置定位 ’前述附1C晶片短路板的1C晶片暫固定於連接在天線基 板的方向。又，取代CCD照相機與影像處理裝置，從向 異性導電性接著劑層上目視透視所見的前述1C晶片的位 置精度也不成問題。接著，從短路板側降下壓固頭，在壓 力3MPa、溫度18CTC、力日熱時間15秒的條件下，對於將 前述附1C晶片短路板排列在天線基板之寬幅方向的天線 電路的一列份，一倂加熱壓固在特定位置，並且封止天線 基板與短路板的空隙。於壓固頭，係同時進行前述1C晶 片與天線基板以及短路板的連接和短路板以及天線基板的 連接，在特定的位置形成前述1C晶片之厚度份的突起。 其次，如（h)所示，使用冲壓切斷機切成一個個單 片，得到第2圖所示之形狀的鑲嵌片構造。 若運用本工程，前述1C晶片之搬送及配置所要的時 間爲相當一個鑲嵌片0.167秒，前述附1C晶片短路板連 接在天線基板所要的時間爲相當一個鑲嵌片〇 · 3 7 5秒。若 用複數個壓固頭，就能進一步縮短相當一個鑲嵌片的接觸 時間。 -25- 1304623 又，前述1C晶片之實裝位置精度，由 束至± 0.3 m m以內，就沒有因偏位的組裝不 良。 <第2實施形態> 以下，使用第4圖，說明第2實施形態 首先，如（a)所示，於厚50μιη的聚乙 酯塑膠基材202，於利用接著劑貼合厚9μιη 基材的鋁箔面，以網版印刷形成鈾刻光阻劑 液使用氟化第二鐵水溶液，連接形成天線電 ，相當一個天線電路的天線之寬幅爲2 · 5 mm 0.5mm、天線電路的形成間距爲3mm。 其次，如（b )所示，在天線電路上之1 將寬幅2mm的向異性導電性接著薄膜400 ( 45(日立化成工業（公司）製））以80°C進 分隔薄膜形成向異性導電性接著劑層。 其次，如（c )所示，將形成在準備約 部電極爲相對之1組的各個面的縱橫各 0.15mm的1C晶片100供給到高頻振動供料 將前述高頻振動供料器以及連接在前述振動 供料器701利用頻率280Hz連接振動，將前 前述線性供料器上整齊排列成一列。 其次，如（d )所示，向上配置前述線性 在外周具有可保持一個前述1C晶片的複數 特定的位置收 良以及通訊不 〇 烯對苯二甲酸 的鋁箔的帶狀 之後，於鈾刻 路 2 0 1。在此 、縫隙寬幅爲 待定的位置， AC - 2052P - 行積層，剝離 1 0 0 0 0個的外 0.4mm、厚度 器7 0 0之後， 供料器的線性 述1C晶片在 供料器701、 個機械手7〇4 -26- 1304623 的圓盤狀搬送器703、形成在前述天線電路上之特定位置 的向異性導電性接著劑層400。再者，在前述線性供料器 的前端’附有防止前述1C晶片因振動脫落以及爲了只分 離一個保持在前述圓盤狀搬送器之機械手的前述1C晶片 的插銷702。 其次，如（e )所示，降下前述線性供料器701前端 的插銷702，只分離一個整齊排列在前述線性供料器之前 頭的1C晶片C之後，降下停止在連接於前述線性供料器 的位置的前述圓盤狀搬送器703之機械手704，將只分離 一個的1C晶片C保持在機械手704前端，上昇機械手 7〇4來旋轉前述圓盤狀搬送器。此時，前述線性供料器前 端的插銷，爲了防止之後所保持的前述1C晶片脫落因此 上昇，前述圓盤狀搬送器會在此後保持前述1C晶片的機 械手連接於前述線性供料器的位置停止旋轉。又，對前述 圓盤狀搬送器703之機械手704前端的1C晶片保持，是 利用真空吸附進行，因此在機械手704爲明孔。 其次，如（f)所示，保持在前述圓盤狀搬送器7〇3 之機械手704的前述1C晶片C，也位在前述向異性導電 性接著劑層400之上方的話，降下前述圓盤狀搬送器7〇3 的機械手704，來破壞吸附前述1C晶片C的真空，將前 述1C晶片C固定在前述向異性導電性接著劑層，且將具 有前述向異性導電性接著劑層的天線電路2 0 1移動3 mm。 重複上述動作，且於形成在前述天線電路的向異性導電性 接著劑層以3mm間隔配置40個前述1C晶片。此時，前 -27- 1304623 述圓盤狀搬送器之外周所具有的短口爲2〇個，前述圓盤 狀搬送器的旋轉速度爲〇 · 3轉/秒’具有前述向異性導電 性接著劑層的短路板之移動速度爲18 mm/秒。 其次，如（g)所示，在厚度“以以的聚乙烯對苯二 甲酸酯塑膠基材，準備在利用接著劑貼合厚度9 // m的鋁 箔的寬幅2mm的帶狀基材的鋁箔面上’將與前述帶狀基 材同寬的前述向異性導電性接著薄膜4 0 0以8 0 °C進行積層 ，剝離分隔薄膜形成附向異性導電性接著劑層短路板。 其次，如（h )所示，附向異性導電性接著劑層的短 路板與天線基板，以外形尺寸爲基準配合特定的位置，暫 時固定。接著，從附向異性導電性接著劑層的短路板側降 下壓固頭，在壓力3MPa、溫度180°C、加熱時間15秒的 條件下，對於將前述附向異性導電性接著劑層的短路板排 列在天線基板之寬幅方向的前述1C晶片以及天線電路的 一列份，一倂加熱壓固在特定位置，並且封止天線基板與 短路板的空隙。於壓固頭，係同時進行前述1C晶片與天 線基板以及短路板的連接和短路板以及天線基板的連接， 在特定的位置形成前述1C晶片之厚度份的突起。 其次，如（i )所示，使用冲壓切斷機切成一個個單 片，得到第2圖所示之形狀的鑲嵌片。 若運用本工程，與第1實施形態同樣地，前述1C晶 片之搬送及配置所要的時間爲相當一個鑲嵌片0.1 67秒， 前述短路板連接在天線基板所要的時間爲相當一個鑲嵌片 0.3 75秒。若用複數個壓固頭，就能進一步縮短相當一個 -28- 1304623 鑲嵌片的接觸時間。 又，與第1實施形態同樣地，前述1C晶片 置精度，由特定的位置收束至±0.3mm以內，就 位的組裝不良以及通訊不良。 <第3實施形態> 以下，說明第3實施形態。 至第4圖的（f)爲止，使用與第2實施形 工程，進行前述天線基板的加工，將前述向異性 著薄膜積層至天線電路上形成向異性導電性接著 整劑排列以及搬送形成在前述外部電極爲相對之 個面的IC晶片，在天線電路上之特定的位置個 述1C晶片。 其次，在所配置的前述1C晶片上，將與上 向異性導電性接著薄膜同寬的向異性導電性接著 8 0°C予以積層，剝離分隔薄膜而形成向異性導電 層。 其次，在厚50//m的聚乙烯對苯二甲酸酯塑 準備利用接著劑貼合厚9 // m的鋁箔的寬幅2 m 材，以此作爲短路板。 以將前述短路板的鋁箔面側向著前述1C晶 形尺寸爲基準，與前述向異性導電性接著薄膜重 進行定位，暫時固定。接著，從短路板側降下壓 壓力3MPa、溫度180°C、力卩熱時間15秒的條件 之實裝位 沒有因偏 態同樣的 導電性接 劑層，且 1組的各 別配置前 述積層的 薄膜，以 性接著劑 膠基材， 的帶狀基 片，以外 疊的方式 固頭，在 下，對於 -29- 1304623 將短路板相對前述1C晶片以及天線電路一倂加熱壓固在 特定之位置，並且封止天線基板與短路板的空隙。於壓固 頭，係以同時進行1C晶片與天線基板以及短路板的連接 和短路板以及天線基板的連接的方式，在特定的位置形成 前述1C晶片之厚度份的突起。 其次，使用冲壓切斷機切成一個個單片，得到第2圖 所示之形狀的鑲嵌片構造。 若運用本工程，與第1及第2實施形態同樣地，前述 1C晶片之搬送及配置所要的時間爲相當一個鑲嵌片0.167 秒，前述短路板連接在天線基板所要的時間爲相當一個鑲 嵌片0.3 75秒。若用複數個壓固頭，就能進一步縮短相當 一個鑲嵌片的接觸時間。 又，與第1及第2實施形態同樣地，前述1C晶片之 實裝位置精度，由特定的位置收束至±〇· 3 mm以內，就沒 有因偏位的組裝不良以及通訊不良。 <第4實施形態> 以下，使用第5圖，說明第4實施形態。 至第5圖的（b )爲止，使用與第1實施形態同樣的 工程，進行前述天線基板的加工，將前述1C晶片在前述 線性供料器上整齊排列成一列。 其次，如（c)所示，在寬幅2mm、長度50m、厚度 5 Ομιη的聚乙烯對苯二甲酸酯塑膠基材，準備在利用接著 劑貼合厚度9μιη的鋁箔的短路板3 00的鋁箔面上，將寬幅 -30- 1304623 2mm、長度50m的向異性導電性接著薄膜400 ( Ac — 205 2P - 45 (日立化成工業（株）製））以8(TC進行積層 ’剝離分隔薄膜所形成的向異性導電性接著劑層，向上酉己 置前述線性供料器70 1、在外周具有可插入一個前述ic晶 片的複數個缺口 804的圓盤狀搬送器803、前述向異性導 電性接著劑層。再者，在前述線性供料器的前端，附有防 止前述1C晶片因振動脫落以及爲了只分離一個插入到前 述圓盤狀搬送器之缺口的前述1C晶片的插銷702。 其次，如（d )所示，降下前述線性供料器701前端 的插銷702，只將一個整齊排列在前述線性供料器之前頭 的1C晶片D插入到前述圓盤狀搬送器803的缺口 804且 旋轉前述圓盤狀搬送器。此時，前述線性供料器前端的插 銷，爲了防止之後所插入的前述1C晶片脫落因此上昇， 前述圓盤狀搬送器會在此後插入前述1C晶片的缺口連接 於前述線性供料器的位置停止旋轉。 其次，如（e )所示，插入到前述圓盤狀搬送器803 之缺口 804的前述1C晶片D，位在前述向異性導電性接 著劑層400之上方的話，利用仮付用插銷8 05將前述1C 晶片D從前述缺口取出固定在前述向異性導電性接著劑層 ，且具有前述向異性導電性接著劑層400的短路板移動 3mm。重複上述動作，且於形成在前述短路板的向異性導 電性接著劑層以3mm間隔配置40個前述1C晶片。此時 ，前述圓盤狀搬送器之外周所具有的短口爲24個，前述 圓盤狀搬送器的旋轉速度爲〇 . 3轉/秒，具有前述向異性 -31 - 1304623 導電性接著劑層的短路板之移動速度爲18mm/秒° 第5圖（f)以後使用與第1實施形態同樣的工程’得到 第2圖所示之形狀的鑲嵌片構造。 若使用本工程，前述1C晶片之搬送及配置所要的時 間爲相當一個鑲嵌片0.167秒。但原因是前述〇.167秒爲 將前述1C晶片插入到前述缺口之際，相當於前述IC晶片 2000個發生一次左右的前述1C晶片卡置在前述缺口而扣 除設備停止的時間。雖然前述附1C晶片的短路板連接在 天線基板所要的時間是相當一個鑲嵌片0.375秒’但若使 用複數個壓固頭，可更進一步縮短相當一個鑲嵌片的接觸 時間。 又，前述1C晶片之實裝位置精度，由特定的位置收 束至土 0.3 m m以內，就沒有因偏位的組裝不良以及通訊不 良。 <第5實施形態> 首先，於厚50μιη的聚乙烯對苯二甲酸酯塑膠基材， 於利用接著劑貼合厚9μπι的鋁箔的帶狀基材的鋁箔面， 以網版印刷形成蝕刻光阻劑之後，於蝕刻液使用氟化第二 鐵水溶液，連接形成天線電路。在此，相當一個天線電路 的天線之寬幅爲2 · 5 m m、縫隙寬幅爲0.5 m m、天線電路的 形成間距爲3mm。 其次，在天線電路上之特定的位置，將寬幅2m的向 異性導電性接著薄膜400 (AC— 2052P— 45(日立化成工 -32- 1304623 業（公司）製））以80°C進行積層，剝離分隔薄膜形成向 異性導電性接著劑層。 其次，準備約3 000個形成在外部電極爲相對之1組 的各個面的縱橫各0.4mm、厚度0. 1 5mm的1C晶片，投入 到安裝在高速晶片安裝器的高速散裝式供料器。將藉由高 速散裝式供料器整齊排成一列所排出的前述1C晶片，使 用高速晶片安裝器依序搬送到天線基板上之特定的位置予 以配置。 其次，在厚度50//m的聚乙烯對苯二甲酸酯塑膠基材 ，在利用接著劑貼合厚度9 // m的鋁箔的寬幅2mm的帶狀 基材的鋁箔面上，將與前述鋁箔同寬的前述向異性導電性 接著薄膜以80°C進行積層，剝離分隔薄膜形成附向異性導 電性接著劑層的短路板。 其次，附向異性導電性接著劑層的短路板與天線基板 ，以外形尺寸爲基準配合特定的位置，暫時固定。接著， 從附向異性導電性接著劑層的短路板側降下壓固頭，在壓 力3MPa、溫度180°C、加熱時間15秒的條件下，對於將 附向異性導電性接著劑層的短路板相對前述1C晶片以及 天線電路一倂加熱壓固在特定之位置，並且封止天線基板 與短路板的空隙。於壓固頭，係以同時進行1C晶片與天 線基板以及短路板的連接和短路板以及天線基板的連接的 方式，在特定的位置形成前述1C晶片之厚度份的突起。 其次，使用冲壓切斷機切成一個個單片，得到第2圖 所示之形狀的鑲嵌片。 -33- 1304623 若運用本工程，前述1C晶片之搬送及配置所要的時 間爲相當一個鑲嵌片0.2秒，前述短路板連接在天線基板 所要的時間爲相當一個鑲嵌片0.3 75秒。 又，與第1及第2實施形態同樣地，前述1C晶片之 實裝位置精度，由特定的位置收束至土 0.3 mm以內，就沒 有因偏位的組裝不良以及通訊不良。 整合以上之實施例的結果標示在表1。
實施形態 搬送及配置 所要的時間 (秒/觸 連接所要的時 間(秒/働 組裝不良 (不良數/個) 通訊不良 (不良數/總數） 備考 第1實施形態 0.167 0.375 0/2000 0/2000 第2實施形態 0.167 0.375 0/2000 0/2000 第3實施形態 0.167 0.375 0/2000 0/2000 第4實施形態 0.167但前述1C 0.375 0/2000 0/2000 相當2000個一次 晶片卡置在前述 左右Hi述1C晶 缺口，且除了設 片卡置在前述缺 備停止之時間外 口，且設備停止 第5實施形態 0.2 0.375 0/2000 0/2000 【圖式簡單說明】 第1圖是爲了說明習知之製造方法的圖。 第2圖是表示藉由本發明之製造方法所取得的鑲嵌片 之構造的圖。 -34- 1304623 第3圖是爲了說明本發明之第1實施形態的製造工程 圖。 第4圖是爲了說明本發明之第2實施形態的製造工程 圖。 第5圖是爲了說明本發明之第4實施形態的製造工程 圖。 【主要元件符號說明】 1 :縫隙 3 :第2連接部 4 :第3連接部 1 0 0 : I C晶片 102 :第1外部電極 103 :第2外部電極 202 :底基材 201 :天線電路 2 0 0 :天線基板 3 0 0 :短路板 3 0 1 :金屬箔 3 02 :底基材 400 :向異性導電性接著劑層 401 :導電粒子 402 :矩陣樹脂 7〇〇 :高頻振動供料器 -35- 1304623 7 0 1 :線性供料器 702 :插銷 703、803:圓盤狀搬送器 704 :機械手（hand) 8 04 ··缺口

Claims (1)

1304623 十、申請專利範圍 1 · 一種電子裝置的製造方法，乃屬於具備，外部電 形成在相對向的1組面的各個面的1C晶片、和形成有 隙的發送/接收天線、和電氣連接前述1C晶片與前述 線的短路板之電子裝置的製造方法，其特徵爲： 將前述1C晶片一個個保持在於外周具有複數個可 持一個前述1C晶片之機械手（hand)的圓盤狀搬送器的前 機械手，藉由前述圓盤狀搬送器的旋轉來進行前述1C 片的搬送，複數個前述1C晶片，同時搬送最多數等於 述機械手的數量。 2.—種電子裝置的製造方法，乃屬於具備，外部電 形成在相對向的1組面的各個面的1C晶片、和形成有 隙的發送/接收天線、和電氣連接前述1C晶片與前述 線的短路板之電子裝置的製造方法，其特徵爲至少具有 使用第1金屬箔形成複數個天線電路，在底基材上 置前述天線電路以形成天線基板的工程，或是由設置在 基材上的第1金屬箔來設置複數個天線電路以形成天線 板的工程、 整齊排列前述1C晶片的工程、 將整齊排列的IC晶片，多個配置在圓盤狀搬送器 外周的可分別保持一個前述IC晶片之機械手’藉由gij 圓盤狀搬送器的旋轉來搬送的工程、 以電氣連接之方式將所搬送之1 c晶片藉由第1向 性導電性接著劑層分別配置在形成有第2金屬箔之短路 極 縫 天 保 述 晶 、）一 刖 極 縫 天 設 底 基 之 述 異 板 -37- 1304623 上，製作附1C晶片短路板的工程、 以在前述天線電路上的特定位置，電氣連接前述1C 晶片的方式，使前述附IC晶片短路板定位的工程、 在天線基板上的特定位置，將前述附1C晶片短路板 經由第2向異性導電性接著劑層而一倂加熱壓固的工程。 3 · —種電子裝置的製造方法，乃屬於具備，外部電極 形成在相對向的1組面的各個面的IC晶片、和形成有縫 隙的發送/接收天線、和電氣連接前述I C晶片與前述天 線的短路板之電子裝置的製造方法，其特徵爲至少具有： 使用第1金屬箔形成複數個天線電路，在底基材上設 置前述天線電路以形成天線基板的工程，或是由設置在底 基材上的第1金屬箔來設置複數個天線電路以形成天線基 板的工程、 整齊排列前述1C晶片的工程、 將整齊排列的1C晶片，多個配置在圓盤狀搬送器之 外周的可分別保持一個前述1C晶片之機械手，藉由前述 圓盤狀搬送器的旋轉來搬送的工程、 以在前述天線電路上的特定位置電氣連接前述1C晶 片的方式，使所搬送的前述1C晶片一個個定位之後，經 由第1向異性導電性接著劑層而配置的工程、 使以電氣連接在所配置的前述1C晶片以及天線電路 上的特定位置的方式形成第2金屬箔的短路板定位的工程 、 將前述短路板，在前述1C晶片以及天線基板上經由 -38- 1304623 第2向異性導電性接著劑層而一倂加熱壓固的工程。 4 · 一種電子裝置的製造方法，乃屬於具備，外部電極 形成在相對向的1組面的各個面的1C晶片、和形成有縫 隙的發送/接收天線、和電氣連接前述1C晶片與前述天 線的短路板之電子裝置的製造方法，其特徵爲至少具有： 使用第1金屬箔形成複數個天線電路，在底基材上設 置前述天線電路以形成天線基板的工程，或是由設置在底 基材上的第1金屬箔來設置複數個天線電路以形成天線基 板的工程、 在前述天線電路上的特定位置形成第1向異性導電性 接著劑層的工程、 整齊排列前述1C晶片的工程、 將整齊排列的1C晶片，多個配置在圓盤狀搬送器之 外周的可分別保持一個前述1C晶片之機械手，藉由前述 圓盤狀搬送器的旋轉來搬送的工程、 以在前述天線電路上的特定位置電氣連接前述1C晶 片的方式，使所搬送的前述1C晶片一個個定位之後，經 由第1向異性導電性接著劑層而配置的工程、 在所配置的複數個前述1C晶片以及天線電路上的特 定位置形成第2向異性導電性接著劑層的工程、 以電氣連接在所配置的前述1C晶片以及天線電路上 的特定位置的方式使形成第2金屬箔的短路板定位的工程 \ 將前述短路板一倂加熱壓固在複數個前述1C晶片以 -39- 1304623 及天線基板上的工程。 5 .如申請專利範圍第1至第4項中任一項所記載的電 子裝置的製造方法，其中，第1及第2金屬范的至少一方 爲銘。 6·如申請專利範圍第1至第4項中任一項所記載的電 子裝置的製造方法，其中，第1及第2金屬箱的至少一方 爲支撐於由有機樹脂所形成的底基材，前述有機樹脂是由 ，聚氯乙烯樹脂（PVC )、聚苯乙烯丁腈橡膠（ABS )、 聚乙烯對苯二甲酸酯（PET )、乙二醇改性聚乙嫌對苯二 甲酸酯（PETG)、聚奈二甲酸二乙酯（PEN)、聚碳酸酯 樹脂（PC)、雙軸延伸聚酯（0-PET)、聚醯亞胺樹脂選 -μ 擇。 7 ·如申g靑專利軺圍弟1至弟4項中任~項所記載的電 子裝置的製造方法，其中，第1及第2金屬范的至少一方 支撐於由紙所形成的底基材。 8 ·如申請專利範圍第1至第4項中任一項所記載的電 子裝置的製造方法，其中，藉由第1及第2向異性導電性 接著劑層的加熱壓固，來封止天線基板與短路板的空隙。 9·如申請專利範圍第1至第4項中任一項所記載的電 子裝置的製造方法，其中，在與天線基板以及短路板一倂 加熱壓固複數個前述1C晶片的工程之後，具有將所連接 的天線電路一個個切斷爲單一片的工程。 1 0 ·如申請專利範圍第1至第4項中任一項所記載的 電子裝置的製造方法，其中，與短路板一倂加熱壓固前述 -40- 1304623 1C晶片以及天線基板。 1304623 七、指定代表圖 (一） 、本案指定代表圖為：第（2)圖 (二） 、本代表圖之元件代表符號簡單說明： 1 :縫隙，2 :第1連接部， 3 :第2 連 接 部 ，4 : 第3 連接 部， 100 1C 晶 丨片， 102 ： 第1 外部 1電極’ 103 第 2 外 部 電極， 200 :天 線基板 201 天 線 電 路 ，202 :底 基材 300 短 路 板 > 301 ： 金屬 箔， 302 底 基 材 400 向 異 性 導 電性接著劑層， ) 401 導 電 粒 子 ，402 ••基 料樹 脂。 八、本案若有化學式時，請揭示最能顯示發明特徵的化學 式.
TW095113891A 2005-04-18 2006-04-18 Method of producing electronic apparatus TW200707599A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005120168 2005-04-18

Publications (2)

Publication Number Publication Date
TW200707599A TW200707599A (en) 2007-02-16
TWI304623B true TWI304623B (zh) 2008-12-21

Family

ID=37115173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095113891A TW200707599A (en) 2005-04-18 2006-04-18 Method of producing electronic apparatus

Country Status (6)

Country Link
US (1) US7776654B2 (zh)
JP (1) JP4697228B2 (zh)
KR (1) KR101007415B1 (zh)
CN (1) CN101160596B (zh)
TW (1) TW200707599A (zh)
WO (1) WO2006112458A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4697228B2 (ja) * 2005-04-18 2011-06-08 日立化成工業株式会社 電子装置の製造方法
KR101122137B1 (ko) * 2009-09-04 2012-03-16 주식회사 프로텍 엘이디 본더의 접착제 스탬핑 장치
JP5403353B2 (ja) * 2009-11-11 2014-01-29 日立化成株式会社 Ｒｆｉｄタグの製造方法
EP2669936B1 (en) 2012-06-01 2018-02-14 Nexperia B.V. Discrete semiconductor device package and manufacturing method
EP2873031B1 (en) * 2012-07-12 2018-08-22 Assa Abloy Ab Method of manufacturing a functional inlay
US9437587B2 (en) * 2014-01-19 2016-09-06 Alpha & Omega Semiconductor, Inc. Flip chip semiconductor device
CN108701670A (zh) * 2015-12-11 2018-10-23 薄膜电子有限公司 具有电镀的天线和/或迹线的电子装置及其制造和使用方法
CN107336956B (zh) * 2017-08-22 2022-09-30 杭州象限科技有限公司 一种永磁体自动堆叠镭雕装置及使用方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2916003B2 (ja) * 1990-12-05 1999-07-05 日東工業株式会社 固形物搬送装置のガイドプレート
US5528222A (en) * 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
FR2756955B1 (fr) * 1996-12-11 1999-01-08 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
JP2004177974A (ja) * 1997-10-01 2004-06-24 Hitachi Chem Co Ltd 光情報処理装置
JP3468671B2 (ja) * 1997-11-11 2003-11-17 松下電器産業株式会社 バンプボンディング装置及び方法
JP3339390B2 (ja) * 1997-11-12 2002-10-28 株式会社村田製作所 電子部品の搬送装置
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
JP4433629B2 (ja) 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
US6732498B2 (en) * 2001-06-29 2004-05-11 Mars, Incorporated Vacuum assisted cut-and-seal apparatus with transfer wheel
US20030036249A1 (en) * 2001-08-06 2003-02-20 Bauer Donald G. Chip alignment and placement apparatus for integrated circuit, MEMS, photonic or other devices
JP2003069294A (ja) * 2001-08-24 2003-03-07 Oji Paper Co Ltd Ｉｃチップの実装装置
US6773543B2 (en) * 2002-05-07 2004-08-10 Delaware Capital Formation, Inc. Method and apparatus for the multiplexed acquisition of a bare die from a wafer
JP3941931B2 (ja) 2002-06-04 2007-07-11 株式会社藤商事 遊技機
JP3803085B2 (ja) * 2002-08-08 2006-08-02 株式会社日立製作所 無線ｉｃタグ
JP2004102353A (ja) 2002-09-04 2004-04-02 Hitachi Ltd 紙の製造方法及び無線タグの製造方法
JP2004115273A (ja) * 2002-09-30 2004-04-15 Far East Engineering Co Ltd チップ自動分離搬送装置
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US7242996B2 (en) * 2003-03-25 2007-07-10 Id Solutions, Inc. Attachment of RFID modules to antennas
KR100841825B1 (ko) * 2004-01-15 2008-06-26 히다치 가세고교 가부시끼가이샤 전자장치의 제조방법
JP4697228B2 (ja) * 2005-04-18 2011-06-08 日立化成工業株式会社 電子装置の製造方法

Also Published As

Publication number Publication date
US7776654B2 (en) 2010-08-17
TW200707599A (en) 2007-02-16
CN101160596A (zh) 2008-04-09
JP4697228B2 (ja) 2011-06-08
KR101007415B1 (ko) 2011-01-12
CN101160596B (zh) 2010-05-26
KR20070118109A (ko) 2007-12-13
US20090061561A1 (en) 2009-03-05
JPWO2006112458A1 (ja) 2008-12-11
WO2006112458A1 (ja) 2006-10-26

Similar Documents

Publication Publication Date Title
TWI304623B (zh)
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
TWI295033B (zh)
JP4386023B2 (ja) Ｉｃ実装モジュールの製造方法および製造装置
EP1769430A1 (en) Rfid device and method of forming
KR20040054519A (ko) 전자 부품 모듈의 제조 방법 및 전자파 판독 가능한데이터 캐리어의 제조 방법
TWI295789B (zh)
JP4353181B2 (ja) 電子装置の製造方法
JP4386038B2 (ja) 電子装置の製造方法
JP2020074054A (ja) Ｒｆｉｄタグの製造方法、ｒｆｉｄタグの製造装置、及び転写シートの製造方法
JP2001093926A (ja) 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ
JP2000207519A (ja) 接触型非接触型共用ｉｃカ―ドの製造方法
JP6957962B2 (ja) Ｒｆｉｄタグの製造方法
JP2000091473A (ja) 電気回路の封止構造体の製造方法および該封止構造体

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees