WO2006112458A1 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
WO2006112458A1
WO2006112458A1 PCT/JP2006/308134 JP2006308134W WO2006112458A1 WO 2006112458 A1 WO2006112458 A1 WO 2006112458A1 JP 2006308134 W JP2006308134 W JP 2006308134W WO 2006112458 A1 WO2006112458 A1 WO 2006112458A1
Authority
WO
WIPO (PCT)
Prior art keywords
antenna
chip
chips
short
manufacturing
Prior art date
Application number
PCT/JP2006/308134
Other languages
English (en)
French (fr)
Inventor
Kousuke Tanaka
Hironori Ishizaka
Kouji Tasaki
Masahito Shibutani
Masahisa Shinzawa
Shigehiro Konno
Katsuya Iwata
Original Assignee
Hitachi Chemical Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co., Ltd. filed Critical Hitachi Chemical Co., Ltd.
Priority to JP2007528157A priority Critical patent/JP4697228B2/ja
Priority to US11/911,847 priority patent/US7776654B2/en
Priority to CN2006800127538A priority patent/CN101160596B/zh
Publication of WO2006112458A1 publication Critical patent/WO2006112458A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07786—Antenna details the antenna being of the HF type, such as a dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Definitions

  • the present invention relates to a method for manufacturing an electronic device suitable for obtaining low-cost, excellent productivity and good communication characteristics with respect to a non-contact type individual identification device mounted with an IC chip.
  • the radio frequency RFID tag using microwaves is, for example, one using a TCP (Tape Carrier Package) type inlet developed by Hitachi, Ltd. and Nenesa // Renesas Technology Corp.
  • TCP type inlets are manufactured by mounting each IC chip with all external electrodes on the same surface on a tape carrier that is formed by continuously forming a polyimide substrate and a copper antenna circuit.
  • TAB Tepe Automated Bonding
  • an IC chip 110 in which all external electrodes are formed on the same surface on which the gold bumps 104 are formed on the circuit surface is separated into individual pieces by a die cinder. After that, it is adsorbed from the die cinder film 10 by the vacuum adsorber 20.
  • it is moved to the vacuum suction station 30 so that the gold bumps 104 of the IC chip 110 on which all external electrodes are formed on the same surface become the surface.
  • the vacuum suction station 30 is turned upside down so that the gold bump 104 is on the lower surface.
  • the IC chip 110 having all the external electrodes formed on the same surface is replaced with a polyimide-based copper foil with a copper foil.
  • the heater substrate 40 is used for thermocompression bonding and fixed.
  • a connection between the gold and tin alloy can be obtained.
  • the gap between the IC chip 110 on which all external electrodes are formed on the same surface and the antenna substrate 500 is sealed with a thermosetting resin 600.
  • the state where the thermosetting resin has been cured is an intermediate form of an RFID tag called an inlet. By storing this inlet in a label or thin case, it can be used as an RFID tag.
  • inlet structures are, for example, formed on each surface by Usami of Hitachi, Ltd., in which each IC chip is formed on each surface of a set of IC chip external electrodes facing each other.
  • a glass diode package structure has been developed in which a dipole antenna is connected to each of the external electrodes (see Japanese Laid-Open Patent Publication No. 2002-269520).
  • Sandwich 'antenna structure has been developed, sandwiching each external electrode formed on each side of a pair of faces (see ISS CC Digest of Technical Papers, pp. 398-399, 2003) ).
  • a dipole antenna structure having an excitation slit can match the impedance of the antenna and the input impedance of the IC chip by changing the width and length of the slit, thereby improving the communication distance.
  • the two external electrodes of the IC chip are connected to the antenna across the excitation slit to form a resonance circuit.
  • the conventional TAB method shown in Fig. 1 uses the same surface by a vacuum suction device with a die cinder film force. Adsorption and transfer of IC chip with all external electrodes formed on it, alignment and placement of IC chip with all external electrodes formed on the same surface and antenna substrate, thermocompression bonding, grease sealing, etc. It is very difficult to reduce the tact time of each process to about 1 second or 1 second or less, because each process is performed for each IC chip on which all external electrodes are formed on the same surface. It was a big issue in mass productivity.
  • the antenna has two external electrodes facing each other. One is formed on each surface of the set. An IC chip is sandwiched between each external electrode formed on each surface of the IC chip. If the structure is used, high-precision alignment between the excitation slit and each external electrode formed on each surface of the IC chip is not required, but the conventional production method using the TAB method is not necessary. In order to shorten the tact time, a plurality of chips are simultaneously sucked and transported by a plurality of vacuum suckers, which complicates the production equipment and increases the amount of capital investment. It becomes difficult to dredge.
  • the IC chip is individually transported in the notch of the disc-shaped transporter having a plurality of notches into which the IC chip can be inserted on the outer periphery, and the disc-shaped transport is performed.
  • a system has been devised that simultaneously conveys a plurality of the IC chips that maximize the number of notches by rotating the device (see Japanese Patent Application No. 2004-008313).
  • the present invention has been made in view of the above, and an object thereof is to provide an electronic device manufacturing method that is inexpensive, excellent in productivity, and capable of obtaining good communication characteristics. [0013] That is, the present invention is as follows.
  • a method for manufacturing an electronic device comprising at least a step of heat-pressing in a batch through an adhesive layer.
  • any one of the manufacturing methods of the electronic device at least one of the first and second metal foils is supported on a base substrate made of an organic resin, and the organic resin is Salty mochi Bull resin (PVC), acrylonitrile butadiene styrene (ABS), polyethylene terephthalate (PET), glycol-modified polyethylene terephthalate (PETG), polyethylene naphthalate (PEN), polycarbonate resin (PC), biaxially oriented polyester (O— A method for manufacturing an electronic device, characterized in that it is selected from PET) and polyimide resin.
  • PVC Salty mochi Bull resin
  • ABS acrylonitrile butadiene styrene
  • PET polyethylene terephthalate
  • PET glycol-modified polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PC polycarbonate resin
  • O biaxially oriented polyester
  • the gap between the antenna substrate and the short-circuit plate is sealed by thermocompression bonding of the first and second anisotropic conductive adhesive layers.
  • the plurality of IC chips are continuous after the step of thermocompression bonding together with the antenna substrate and the short-circuit plate.
  • a method for manufacturing an electronic device comprising a step of cutting an antenna circuit into individual pieces.
  • the following effects can be obtained by the method for manufacturing an electronic device of the present invention.
  • the IC chips formed on each surface of a set of external electrodes facing each other are placed on the outer periphery of a disk-shaped transporter, and held individually by a plurality of hands that can hold one IC chip.
  • excellent productivity can be realized even when individually arranged on the antenna substrate and the short-circuit plate, Also, good communication characteristics can be obtained.
  • the production tact time per inlet can be reduced to about 1 second or less and less than 1 second, and the base substrate is used to connect the IC chip to the antenna substrate and the short-circuit plate through the anisotropic conductive adhesive layer.
  • Inexpensive materials can be realized because inexpensive materials can be used for the material and the antenna circuit.
  • FIG. 1 is a diagram for explaining a conventional manufacturing method.
  • FIG. 2 is a view showing the structure of an inlet obtained by the production method of the present invention.
  • FIG. 3 is a manufacturing process diagram for explaining the first embodiment of the present invention.
  • FIG. 4 is a manufacturing process diagram for explaining a second embodiment of the present invention.
  • FIG. 5 is a production process diagram for explaining a fourth embodiment of the present invention.
  • An electronic device electrically connects an IC chip formed on each surface of a set of external electrodes facing each other, a transmission / reception antenna formed with a slit, and the IC chip and the antenna. And a short-circuit plate to be provided.
  • the electronic device is an RFID tag inlet using the manufacturing method of the present invention.
  • Fig. 2 (a) is a schematic view of the RFID tag inlet as seen from above.
  • FIG. 2 (b) is a schematic sectional view taken along the line AA 'of FIG. 1 (a). The structure of the inlet will be briefly described with reference to FIG.
  • a first external electrode 102 and a second external electrode 103 are formed on each of a pair of faces of the IC chip 100 facing each other.
  • the IC chip 100 is contained in the anisotropic conductive adhesive layer 400 in the first connection part 2 in the antenna substrate 200 constituted by the base substrate 202 and the antenna circuit 201 by the first external electrode 102.
  • the conductive particles 401 are connected to each other.
  • the short-circuit plate 300 composed of the base substrate 302 and the metal foil 301 and the second external electrode 103 of the IC chip 100 are connected to the second connection portion 3, and the short-circuit plate 300 and the antenna substrate 200 are connected to each other.
  • the third connection portion 4 they are connected via the conductive particles 401 contained in the anisotropic conductive adhesive layer 400.
  • the second connection portion 3 of the second external electrode 103 of the IC chip and the third connection portion 4 on the antenna substrate are connected across the slit 1 formed in the antenna substrate. That is, the first external electrode 102 and the second external electrode 103 of the IC chip are the first connection part 2, the antenna circuit 201, the third connection part 4, the metal foil 301 of the short-circuit plate, and the second connection. It is electrically connected via part 3. Further, the gap between the antenna substrate 200 and the short-circuit plate 300 is sealed with a matrix resin 402 of an anisotropic conductive adhesive layer.
  • a first example of the manufacturing method of the electronic device includes an IC chip formed on each surface of a set of external electrodes facing each other, a transmission / reception antenna formed with a slit,
  • a method of manufacturing an electronic device including a short-circuit plate that electrically connects the IC chip and the antenna, a step of forming a plurality of antenna circuits using a first metal foil and the base substrate on the base substrate.
  • the process of forming the antenna substrate by providing the antenna circuit or the first metal foil force provided on the base substrate
  • the process of forming the antenna substrate by providing multiple antenna circuits, aligning the IC chips The process of aligning the IC chips arranged on the outer periphery of the disk-shaped transporter, holding the IC chips individually in a plurality of hands that can hold one, and transporting them by the rotation of the disk-shaped transporter.
  • a step of producing a short-circuit plate with an IC chip by individually disposing the first metal foil on the short-circuit plate on which the second metal foil is formed so as to be electrically connected via the first anisotropic conductive adhesive layer; Predetermined A step of aligning the short circuit plate with the IC chip so that the IC chip is electrically connected to the position, and the second anisotropic conductive material with the short circuit plate with the IC chip at a predetermined position on the antenna substrate. At least a step of thermocompression bonding through the adhesive adhesive layer.
  • a second example of the method for manufacturing an electronic device includes an IC chip formed on each surface of a set of external electrodes facing each other, a transmission / reception antenna formed with a slit, and the IC
  • a manufacturing method of an electronic device including a chip and a short-circuit plate that electrically connects the antenna, a step of forming a plurality of antenna circuits using a first metal foil, and the antenna circuit on a base substrate Forming the antenna substrate by providing the first metal foil force provided on the base substrate, forming the antenna substrate by providing a plurality of antenna circuits, aligning the IC chips, aligned IC
  • a third example of the method for manufacturing an electronic device according to the present invention includes an IC chip formed on each surface of a set of external electrodes facing each other, a transmission / reception antenna formed with a slit,
  • a step of manufacturing an electronic device including a short-circuit plate that electrically connects the IC chip and the antenna, a step of forming a plurality of antenna circuits using a first metal foil and a base substrate A step of forming an antenna substrate by providing the antenna circuit, or a first metal foil force provided on a base substrate, a step of forming an antenna substrate by providing a plurality of antenna circuits, a predetermined position on the antenna circuit A first anisotropic conductive adhesive layer, a step of aligning the IC chips, a plurality of IC chips arranged on the outer periphery of the disc-shaped transporter, and holding a single IC chip.
  • At least one of the first and second metal foils is aluminum.
  • the first and second metal foils is supported on a base substrate made of organic resin or paper.
  • the organic resin includes vinyl chloride resin (P VC), acrylonitrile butadiene styrene (ABS), polyethylene terephthalate (PET), glycol-modified polyethylene terephthalate (PETG), polyethylene naphthalate (PE N), polycarbonate resin (PC) Biaxially stretched polyester (O-PET) and polyimide resin.
  • a method of forming the antenna substrate for example, a plurality of antenna circuits are formed using the first metal foil, and the force is also provided on the base substrate.
  • a method for forming a substrate, a first metal foil provided on a base substrate There is a method for forming an antenna substrate by forming a plurality of antenna circuits by means of,
  • Examples of the IC chip alignment method include a high-speed barta feeder, a high-frequency parts feeder, and a linear feeder that align chip components such as chip capacitors and chip resistors in a row.
  • the IC chips are arranged in the width direction of the antenna substrate, one row at a time.
  • an anisotropic conductive adhesive layer is formed on each surface of the IC chip with an external electrode, and the IC chip is attached to the anisotropic conductive adhesive.
  • the inlet can be more efficiently produced by using a semiconductor element sandwiched between layers.
  • the plurality of IC chips are collectively thermocompression bonded to the antenna substrate and the short-circuit plate by heating and pressing the first and second anisotropic conductive adhesive layers.
  • the gap between the antenna substrate and the short-circuit plate can be sealed.
  • the sum of the thicknesses of the first and second anisotropic conductive adhesive layers should be at least half or more of the thickness of the IC chip. This is preferred because it can provide sealing properties and achieve high reliability.
  • an anisotropic conductive adhesive layer is formed on each surface of the IC chip with an external electrode, and the IC chip is bonded to the anisotropic conductive adhesive. It is also possible to use a short circuit plate provided in advance on one surface of the anisotropic conductive adhesive layer of the semiconductor element that is sandwiched in advance by a layer. Can be manufactured.
  • the second metal foil is simply provided on the base substrate. Since there is no need to process the second metal foil such as etching, the number of steps is reduced, the tact time can be shortened, and the cost can be reduced.
  • the short-circuit plate in the cutting step, when the AA direction in FIG. 2 is the width direction, the short-circuit plate is long enough to cover the IC chip across the slit. It is necessary to have a length substantially equal to the width of the antenna circuit, and the appearance of the entire inlet is preferable.
  • an inlay structure that is an electronic device of the present invention can be obtained through the above steps.
  • the inlet is used in the form of an RFID tag, it is preferable to provide cover sheets above and below the inlet in order to protect the circuit and prevent short circuits.
  • the plurality of aligned IC chips are individually held by a plurality of hands capable of holding one of the IC chips arranged on the outer periphery of a disk-shaped transporter, and the disks
  • the transported chips can be individually arranged at predetermined positions on the short-circuit plate and the antenna circuit.
  • IC chips are sucked, transported, and arranged one by one with a vacuum suction device, it is possible to achieve superior productivity. Inlet by improving productivity
  • the tact time per piece can be shortened.
  • the external electrode on the surface in contact with the antenna circuit of the IC chip is used.
  • high-precision alignment of the excitation slits on the antenna circuit is unnecessary, so that it is possible to reduce the cost of production equipment and achieve high-speed conveyance.
  • the IC chip, the antenna substrate, the short-circuit plate, and the short-circuit plate And each electrical connection of the antenna substrate is made through an anisotropic conductive adhesive layer.
  • the connection with the anisotropic conductive adhesive layer is achieved by contacting each external electrode formed on each surface of the IC chip, which is a connected body, with the conductive particles contained in the anisotropic conductive adhesive layer. This eliminates the need for surface plating on the antenna circuit, and does not require a high heat-resistant base material that can withstand bonding at a high temperature of 200 ° C or higher to form a metal bond. Therefore, it is possible to use an inexpensive base substrate and antenna circuit, and to realize low cost.
  • an antenna substrate obtained by forming an aluminum antenna circuit on a polyethylene terephthalate base substrate is a suitable member for manufacturing an inexpensive RFID tag inlet.
  • the first anisotropic conductive adhesive layer may be formed on the short-circuit plate in advance or on the second external electrode side of the IC chip. Further, the second anisotropic conductive adhesive layer may be formed on the antenna substrate in advance, or may be formed on the first external electrode 102 side of the IC chip.
  • the first anisotropic conductive adhesive layer may be formed in advance on the antenna substrate, or may be formed on the first external electrode 102 side of the IC chip. . Further, the second anisotropic conductive adhesive layer may be formed in advance on the short-circuit plate, or may be formed on the IC chip and the antenna circuit.
  • an IC chip formed on each surface of a set of external electrodes facing each other, a transmission / reception antenna formed with a slit, the IC chip and the antenna described above
  • the IC chip is transported to the hand of the disc-shaped transporter having a plurality of hands on the outer periphery that can hold one IC chip
  • the IC chips are individually held and the disk-shaped transporter is rotated.
  • a method of manufacturing an electronic device, wherein a plurality of the IC chips maximizing the number of hands can be simultaneously transported by rolling.
  • each of the IC chips arranged on the outer periphery of the disc-shaped transporter is individually held by a plurality of hands capable of holding one IC chip, and the disc A plurality of IC chips that maximize the number of hands by the rotation of the state transporter are transported simultaneously, so that even if they are individually arranged to be electrically connected to the short-circuit plate and the antenna substrate, the inlet Productivity can be dramatically improved.
  • FIG. 2 (a) is an embodiment of the present invention and is a schematic view of an RFID tag inlet using the manufacturing method of the present invention as seen from above.
  • FIG. 2 (b) is a schematic sectional view taken along the line AA 'of FIG. 2 (a). The structure of the inlet will be briefly described with reference to FIG.
  • a first external electrode 102 and a second external electrode 103 are formed on each of a pair of faces of the IC chip 100 facing each other.
  • the IC chip 100 includes conductive particles contained in the anisotropic conductive adhesive layer 400 in the first connection portion 2 on the antenna substrate 200 constituted by the base substrate 202 and the antenna circuit 201 by the first external electrode 102. Connected via 401.
  • the short-circuit plate 300 constituted by the base substrate 302 and the metal foil 301 and the second external electrode 103 of the IC chip 100 are provided at the second connection portion 3, and the short-circuit plate 300 and the antenna substrate 200 are also provided. Are connected to each other via the conductive particles 401 in the third connection portion 4.
  • the second connection portion 3 of the second external electrode 103 of the IC chip and the third connection portion 4 on the antenna substrate are connected across the slit 1 formed in the antenna substrate.
  • the first external electrode 102 and the second external electrode 103 of the IC chip include the first connection part 2, the antenna circuit 201, the third connection part 4, the metal foil 301 of the short-circuit plate, and the second connection part. It is electrically connected via the connection part 3. Further, the gap between the antenna substrate 200 and the short-circuit plate 300 is sealed with a matrix resin 402 of an anisotropic conductive adhesive layer.
  • the antenna circuit 201 is continuously formed using a salty ferric aqueous solution as an etching solution.
  • the width of the antenna per antenna circuit is 2.5 mm
  • the slit width is 0.5 mm
  • the formation pitch of the antenna circuit is 3 mm.
  • an IC chip 100 having a thickness of 0.4 mm and a thickness of 0.15 mm was formed on each surface of a set of approximately 10,000 external electrodes facing each other.
  • the IC chip is placed on the linear feeder 1 by continuously vibrating the high frequency parts feeder 1 and the linear feeder 701 connected to the parts feeder 1 at a frequency of 280 Hz. Aligned in a row.
  • a short circuit board 300 in which an aluminum foil having a thickness of 9 m is bonded to a polyethylene terephthalate substrate having a width of 2 mm, a length of 50 m, and a thickness of 50 ⁇ m with an adhesive.
  • An anisotropic conductive adhesive layer is prepared, the linear feeder 701, a disc-shaped transporter 703 having a plurality of hands 704 capable of holding one IC chip on the outer periphery, the anisotropic conductive adhesive layer was placed upward.
  • the tip of the linear feeder is provided with a pin 702 for preventing the IC chip from dropping due to vibration and for separating only one IC chip held by the hand of the disk-shaped transporter.
  • the pin 702 at the tip of the linear feeder 701 is lowered to separate only one IC chip B aligned at the top of the linear feeder, and then the linear feeder is separated.
  • the disk-shaped transporter 703 stopped at the position where it is connected to one hand.
  • the IC chip B which is separated by only one hand, is lowered and held at the tip of the terminal 704, and the disk-shaped transporter is moved up. Rotated.
  • the pin at the tip of the linear feeder rises to prevent the IC chip held thereafter from falling off, and the disk-shaped transporter thereafter connects the hand holding the IC chip to the linear feeder. Stop rotation at position.
  • the IC chip is held on the tip of the hand 704 of the disk-shaped transporter 703 by vacuum suction, and a hole for that purpose is made in the hand 704.
  • the rotational speed of the disk-shaped transporter is 0.3 rotation Z seconds
  • the moving speed of the short-circuit plate having the anisotropic conductive adhesive layer is 18mmZ seconds.
  • the anisotropic conductive adhesive film 400 having the width described above is placed on the external electrode surface on the side opposite to the external electrode on the short-circuit plate side of the arranged IC chip.
  • the separator film was peeled off to form an anisotropic conductive adhesive layer, and the above-mentioned short circuit plate with IC chips in which 40 IC chips were arranged in a row at a pitch of 3 mm was obtained.
  • each surface of the IC chip with the external electrode is sandwiched between the anisotropic conductive adhesive layers.
  • the IC chip as seen through the force on the anisotropic conductive adhesive layer of the short board with the IC chip using a CCD camera and an image processing device By aligning with a predetermined position on the antenna circuit, the IC chip of the short-circuit plate with the IC chip was temporarily fixed in a direction to be connected to the antenna substrate. Also, there is no problem with the positional accuracy of the IC chip as seen through the anisotropic conductive adhesive layer instead of using a CCD camera and an image processing device.
  • the crimping head is lowered from the short-circuit plate side, and a row of antenna circuits in which the short-circuit plates with IC chips are arranged in the width direction of the antenna substrate under the conditions of pressure 3 MPa, temperature 180 ° C, and heating time 15 seconds.
  • the gap between the antenna substrate and the short-circuit plate was sealed.
  • the pressure-bonding head is formed with protrusions of a predetermined thickness on the IC chip so that the IC chip can be connected to the antenna substrate and the short-circuit plate and the short-circuit plate and the antenna substrate can be connected simultaneously.
  • each piece was cut into pieces using a press cutter as shown in FIG. An inlet structure with a square shape was obtained.
  • the time required for transporting and arranging the IC chip is 0.167 seconds per inlet, and the time required for connecting the short-circuit plate with the IC chip to the antenna substrate is It was 0.375 seconds per piece. If multiple crimping heads are used, the tact time per inlet can be further reduced.
  • the mounting position accuracy of the IC chip was within ⁇ 0.3 mm from a predetermined position, and assembly failure and communication failure due to misalignment were strong.
  • the antenna circuit 201 is continuously formed using a salty ferric aqueous solution as an etching solution.
  • the width of the antenna per antenna circuit is 2.5 mm
  • the slit width is 0.5 mm
  • the formation pitch of the antenna circuit is 3 mm.
  • an anisotropic conductive adhesive film 400 having a width of 2 mm (Yachi-2052? -45 (manufactured by Hitachi Chemical Co., Ltd.) )) was laminated at 80 ° C, and the separator film was peeled off to form an anisotropic conductive adhesive layer.
  • an IC chip 100 having a thickness of 0.4 mm and a thickness of 0.15 mm was formed on each side of a set of approximately 10,000 external electrodes facing each other.
  • the IC chip is placed on the linear feeder 1 by continuously vibrating the high frequency parts feeder 1 and the linear feeder 701 connected to the parts feeder 1 at a frequency of 280 Hz. Aligned in a row.
  • the linear feeder 701 a disc-shaped transporter 703 having a plurality of hands 704 capable of holding one IC chip on the outer periphery, a predetermined on the antenna circuit
  • the anisotropic conductive adhesive layer 400 formed at the position was disposed upward.
  • the tip of the linear feeder is provided with a pin 702 for preventing the IC chip from dropping due to vibration and for separating only one IC chip held on the hand of the disk-shaped transporter.
  • the pin 702 at the tip of the linear feeder 701 is lowered to separate only one IC chip C aligned at the top of the linear feeder, and then the linear feeder is separated.
  • the disk-shaped transporter 703 stopped at the position where it is connected to one hand.
  • the IC chip C which has been separated only by one, is held at the tip of the terminal 704, and the disk-shaped transporter is moved up. Rotated. At this time, the pin at the tip of the linear feeder rises to prevent the IC chip held thereafter from falling off, and the disk-shaped transporter thereafter connects the hand holding the IC chip to the linear feeder. Stop rotation at position. Further, the IC chip is held on the tip of the hand 704 of the disk-shaped transporter 703 by vacuum suction, and a hole for that purpose is formed in the hand 704.
  • the disc-shaped transporter 7 03 Hand 704 descends, breaks the vacuum adsorbing the IC chip C, fixes the IC chip C to the anisotropic conductive adhesive layer, and an antenna having the anisotropic conductive adhesive layer.
  • the circuit 201 was moved by 3 mm, and 40 IC chips were arranged at intervals of 3 mm on the anisotropic conductive adhesive layer formed on the antenna circuit by repeating the above operation.
  • the number of notches included was 20, the rotation speed of the disk-shaped transporter was 0.3 rotation Z seconds, and the moving speed of the short-circuit plate having the anisotropic conductive adhesive layer was 18 mmZ seconds.
  • a tape-shaped substrate aluminum having a width of 2 mm in which an aluminum foil having a thickness of 9 ⁇ m is bonded to a polyethylene terephthalate substrate having a thickness of 50 ⁇ m with an adhesive.
  • the anisotropic conductive adhesive film 400 having the same width as the tape-like substrate was laminated at 80 ° C., and the separator film was peeled off to obtain a short-circuit plate with an anisotropic conductive adhesive layer.
  • the short-circuit plate with the anisotropic conductive adhesive layer and the antenna substrate were aligned at a predetermined position on the basis of the external dimensions and temporarily fixed. Subsequently, the crimping head is lowered from the side of the shorting plate with the anisotropic conductive adhesive layer, and the shorting plate with the anisotropic conductive adhesive layer is removed under the conditions of a pressure of 3 MPa, a temperature of 180 ° C, and a heating time of 15 seconds. The IC chip and one row of the antenna circuit arranged in the width direction of the antenna substrate were collectively heat-pressed at a predetermined position, and the gap between the antenna substrate and the short-circuit plate was sealed.
  • the IC chip and The protrusions corresponding to the thickness of the IC chip are formed at predetermined positions so that the connection of the antenna substrate and the short-circuit plate and the connection of the short-circuit plate and the antenna substrate can be performed simultaneously.
  • the time required for transporting and arranging the IC chip is 0.167 seconds per inlet, as in the first embodiment, and the short-circuit plate is connected to the antenna substrate.
  • the time required was 0.375 seconds per inlet. If multiple crimping heads are used, the tact time per inlet can be further reduced.
  • the mounting accuracy of the IC chip is within ⁇ 0.3 mm from the predetermined position, and there was no assembly failure or communication failure due to misalignment. .
  • the antenna substrate is processed using the same process as in the second embodiment, and the anisotropic conductive adhesive film is laminated on the antenna circuit.
  • Method Forming a conductive adhesive layer, aligning and transporting IC chips formed on each surface of the set of external electrodes facing each other, and individually placing the IC chips at predetermined positions on the antenna circuit Arranged.
  • the anisotropic conductive adhesive film having the same width as the laminated anisotropic conductive adhesive film is laminated on the arranged IC chip at 80 ° C, and the separator film is peeled off to remove the anisotropic conductive film. An adhesive layer was formed.
  • a tape-shaped substrate having a width of 2 mm was prepared by bonding an aluminum foil having a thickness of 9 ⁇ m with an adhesive to a polyethylene terephthalate substrate having a thickness of 50 ⁇ m, and this was used as a short-circuit plate.
  • the aluminum foil surface side of the short-circuit plate was directed to the IC chip, aligned with the anisotropic conductive adhesive film on the basis of the outer dimensions, and temporarily fixed. Subsequently, the crimping head is lowered from the short-circuit plate side, and the short-circuit plate is thermocompression bonded at a predetermined position to the IC chip and antenna circuit under the conditions of pressure 3 MPa, temperature 180 ° C, and heating time 15 seconds.
  • the crimping head has an IC chip and The protrusions corresponding to the thickness of the IC chip are formed at predetermined positions so that the connection of the antenna substrate and the short-circuit plate and the connection of the short-circuit plate and the antenna substrate can be performed simultaneously.
  • each piece was cut into pieces using a press cutter to obtain an inlet structure having the shape shown in FIG.
  • the time required for transporting and placing the IC chip is 0.167 seconds per inlet, and the short-circuit plate is in contact with the antenna substrate.
  • the time required to continue was 0.375 seconds per inlet. If multiple crimping heads are used, the tact time per inlet can be further reduced.
  • the mounting position accuracy of the IC chip is within ⁇ 0.3 mm from a predetermined position, and assembly failure and communication failure due to misalignment are eliminated. There wasn't.
  • the antenna substrate is processed using the same process as in the first embodiment !, and the IC chips are aligned in a line on the linear feeder. did.
  • a short circuit board 300 in which an aluminum foil having a thickness of 9 m is bonded to a polyethylene terephthalate substrate having a width of 2 mm, a length of 50 m, and a thickness of 50 ⁇ m by an adhesive.
  • An anisotropic conductive adhesive layer is prepared, and the linear feeder 701, a disc-shaped transporter 803 having a plurality of notches 804 into which one IC chip can be inserted, 803, the anisotropic conductive adhesive The layers were placed face up.
  • the tip of the linear feeder is provided with a pin 702 for preventing the IC chip from dropping due to vibration and for separating only one IC chip to be inserted into the notch of the disk-shaped transporter.
  • the pin 702 at the tip of the linear feeder 701 is lowered, and only one IC chip D aligned at the top of the linear feeder 701 is cut. Inserted into the notch 804 and rotated the disk-shaped transporter. At this time, the pin at the front end of the linear feeder rises to prevent the IC chip to be inserted later from falling off, and the disc-shaped Thereafter, the conveyor stops rotating at a position where the notch for inserting the IC chip is connected to the linear feeder.
  • the rotational speed of the disk-shaped transporter is 0.25 rotation Z seconds
  • the moving speed of the short-circuit plate having the anisotropic conductive adhesive layer was 18 mmZ seconds.
  • the time required for transporting and arranging the IC chip was 0.167 seconds per inlet.
  • the IC chip which is generated about once per 2000 IC chips, was attracted to the notch. Excluding the time when was stopped.
  • the time required to connect the short-circuit plate with the IC chip to the antenna substrate was 0.375 seconds per inlet.
  • using multiple crimping heads further reduces the tact time per inlet. be able to.
  • the mounting position accuracy of the IC chip was within ⁇ 0.3 mm from the predetermined position, and there was no significant assembly failure or communication failure due to misalignment.
  • an antenna circuit is continuously formed using a salty ferric aqueous solution as an etching solution.
  • the antenna width per antenna circuit is 2.5 mm
  • the slit width is 0.5 mm
  • the antenna circuit formation pitch is 3 mm.
  • an anisotropic conductive adhesive film 400 (A C-2052P-45 (manufactured by Hitachi Chemical Co., Ltd.) was laminated at 80 ° C, and the separator film was peeled off to form an anisotropic conductive adhesive layer.
  • the short-circuit plate with the anisotropic conductive adhesive layer and the antenna substrate were aligned at a predetermined position based on the outer dimensions and temporarily fixed. Subsequently, the crimping head is lowered from the side of the short-circuit plate with the anisotropic conductive adhesive layer, and the short-circuit plate with the anisotropic conductive adhesive layer is placed on the IC under the conditions of pressure 3 MPa, temperature 180 ° C, and heating time 15 seconds. The chip and the antenna circuit were collectively heat-pressed at a predetermined position, and the gap between the antenna substrate and the short-circuit plate was sealed.
  • the pressure-bonding head is formed with a projection corresponding to the thickness of the IC chip at a predetermined position so that the connection between the IC chip and the antenna substrate and the short-circuit plate and the connection between the short-circuit plate and the antenna substrate can be performed simultaneously.
  • each piece was cut into pieces using a press cutting machine to obtain an inlet having the shape shown in FIG.
  • the time required for transporting and placing the IC chip per inlet is 0.2 seconds, and the time required for connecting the shorting plate to the antenna substrate is per inlet. 0. 375 seconds.
  • the mounting position accuracy of the IC chip is within ⁇ 0.3 mm from a predetermined position, and assembly failure due to misalignment. And there was no communication failure.
  • Embodiment Time required (second Z Time required (number of defects (number of defects)
  • the fourth embodiment 0.375 0,2000 0/2000 is caught in the notch

Abstract

　安価で生産性に優れかつ良好な通信特性を得ることができる電子装置の製造方法を提供する。外部電極が向かい合った１組の各々の面に形成されたＩＣチップ１００と、スリットが形成されたアンテナ回路２０１と、ＩＣチップ１００とアンテナ回路２０１とを電気的に接続する短絡板３００とを備えた電子装置の製造方法において、ＩＣチップ１００を１個保持可能なハンド７０４を外周に複数有する円盤状搬送器７０３のハンド７０４にＩＣチップ１００を個々に保持し、ＩＣチップ１００の搬送を円盤状搬送器７０３の回転により行うことで、ハンド７０４の数を最大とする複数個のＩＣチップ１００を同時に搬送することを可能にする。

Description

明 細 書
電子装置の製造方法
技術分野
[0001] 本発明は、 ICチップを搭載した非接触式個体識別装置に関して、安価で生産性に 優れかつ良好な通信特性を得るのに好適な電子装置の製造方法に関する。
背景技術
[0002] 近年、 RFID (Radio Frequency Identification)タグを用いる非接触式個体識別シス テムは、物のライフサイクル全体を管理するシステムとして製造、物流、販売の全ての 業態で注目されている。特に、 2. 45GHzのマイクロ波を用いる電波方式の RFIDタ グは、 ICチップに外部アンテナを取り付けた構造で数メートルの通信距離が可能で あるという特徴によって注目されており、現在、大量の商品の物流及び物品管理や製 造物履歴管理等を目的にシステムの構築が進められている。
[0003] 前記マイクロ波を用いる電波方式の RFIDタグとしては、例えば、株式会社日立製 作所と株式会ネ ±/レネサステクノロジ社によって開発された TCP (Tape Carrier Packag e)型インレットを用いたものが知られており、 TCP型インレットの製造は、ポリイミド基 材と銅アンテナ回路を連続して形成したテープキヤリャに、同一面上に全ての外部 電極が形成された ICチップを 1個ずつ実装する TAB (Tape Automated Bonding)ェ 法が採用されている (香山 晋、成瀬 邦彦「 1^1パッケージング技術 (上)、（下)」、 日経 BP社、 1993年を参照)。以下、一般的な TAB工法を用いた RFIDタグの製造 工程について図 1を用いて説明する。
[0004] 図 1において、まず、（a)に示すように、金バンプ 104が回路面に形成された同一面 上に全ての外部電極が形成された ICチップ 110をダイシンダカ卩ェによって個片化し た後に、ダイシンダフイルム 10から真空吸着器 20によって吸着する。次に、（b)に示 すように、同一面上に全ての外部電極が形成された ICチップ 110の金バンプ 104が 表面になるように真空吸着ステーション 30に移す。次に、（c)に示すように、金バンプ 104が下面になるように真空吸着ステーション 30を上下反転させる。前記同一面上 に全ての外部電極が形成された ICチップ 110を、銅箔付きポリイミド基材の銅箔をァ ンテナ回路加工して作製したアンテナ基板 500の所定の位置に位置合せをした後、 ヒータ 40を用いて加熱圧着し、固定する。アンテナ回路 501上の金バンプと接続す る部分には錫めつき又ははんだめつきを施しておくことで金一錫合金による接続を得 ることができる。次に、（d)に示すように、同一面上に全ての外部電極が形成された IC チップ 110とアンテナ基板 500の空隙を熱硬化性榭脂 600によって封止する。前記 熱硬化性榭脂の硬化が終了した状態はインレットと呼ばれる RFIDタグの中間形態 である。このインレットをラベルや薄型ケースに格納することで RFIDタグとしての使用 が可能になる。
[0005] その他のインレット構造としては、例えば、株式会社日立製作所の宇佐美により、 I Cチップの外部電極が向かい合った 1組の各々の面に 1個ずつ形成された ICチップ において、各々の面に形成された各外部電極にダイポールアンテナを接続するガラ スダイオード ·パッケージ構造が開発されて!、る（特開 2002— 269520号公報を参 照)。さらに、宇佐美らにより、上記 2個の外部電極が ICチップの向かい合った 1組の 各々の面に 1個ずつ形成された ICチップを励振スリット型ダイポールアンテナに実装 する際に、アンテナによって前記 ICチップの向かい合った 1組の各々の面に 1個ず つ形成された各外部電極を挟む、サンドイッチ 'アンテナ構造が開発されている (ISS CC Digest of Technical Papers, pp.398- 399, 2003年を参照）。励振スリットを有する ダイポールアンテナ構造は、このスリットの幅及び長さを変えることで、アンテナのイン ピーダンスと上記 ICチップの入力インピーダンスを整合することが可能で、通信距離 を向上することができる。
[0006] RFIDタグを用いた非接触式個体識別システムで大量の商品の物流及び物品管理 を実現するためには、商品の 1つ 1つに RFIDタグを取り付ける必要があり、そのため には RFIDタグの大量かつ安価な生産が不可欠となる。
[0007] し力しながら、良好な通信特性が得られる励振型ダイポールアンテナ構造では IC チップの 2つの外部電極が励振スリットを跨いでアンテナに接続されることで共振回 路を形成するため、同一面上に全ての外部電極が形成された ICチップでは、信号入 力用の 2個の外部電極とスリットを精度良く位置合せする必要がある。そのため、図 1 に示した従来の TAB工法では、ダイシンダフイルム力 の真空吸着器による同一面 上に全ての外部電極が形成された ICチップの吸着及び搬送や同一面上に全ての外 部電極が形成された ICチップとアンテナ基板の位置合せ及び配置、さらに加熱圧着 、榭脂封止等の各工程を同一面上に全ての外部電極が形成された ICチップについ て 1個ずつ行うため、各工程のタクト時間を 1秒程度又は 1秒以下に短縮することは 非常に困難であり、大量生産性における大きな課題となっていた。
[0008] また、タクト時間が長いとその分人件費等が力かり低コストィ匕の妨げになることにカロ え、同一面上に全ての外部電極が形成された ICチップとアンテナ基板との接続は金
—錫又は金—はんだ接合によって行うために、基板材料として耐熱性に優れ、高価 であるポリイミドフィルムに銅箔を貼り合わせたテープ基材を用いる必要があることか ら、安価なインレットの生産が困難となっている。
[0009] 上記アンテナによって 2個の外部電極が向かい合った 1組の各々の面に 1個ずつ 形成された ICチップの各々の面に 1個ずつ形成された各外部電極を挟むサンドイツ チ 'アンテナ構造を用いれば、励振スリットと前記 ICチップの各々の面に 1個ずつ形 成された各外部電極との高精度な位置合せが不要となるものの、 TAB工法を用いた 従来通りの生産方法では、タクト時間を短縮するために複数の前記チップを複数の 真空吸着器で同時に吸着及び搬送する方式をとるため、生産設備が複雑になり設 備投資金額も増大し、インレットの大量生産及び低コストィ匕が困難となる。
[0010] そこで、前記 ICチップの搬送が前記 ICチップを 1個挿入可能な切欠きを外周に複 数有する円盤状搬送器の前記切欠きに前記 ICチップを個々に収め、前記円盤状搬 送器の回転により行うことで、前記切欠きの数を最大とする複数個の前記 ICチップを 同時に搬送する方式を考案した (特願 2004 - 008313を参照)。
[0011] し力しながら円盤状搬送器による方式では、前記 ICチップを前記切欠きに挿入す る際に前記 ICチップが前記切欠きに引つ力かったり、前記円盤状搬送器と前記円盤 状搬送器を保持するベースの間に前記 ICチップが挟まる等、設備の安定稼動に課 題があった。
発明の開示
[0012] 本発明は、前記に鑑みてなされたものであり、安価で生産性に優れかつ良好な通 信特性を得ることができる電子装置の製造方法を提供することを目的とする。 [0013] 即ち、本発明は以下の通りである。
[0014] (1)外部電極が向かい合った 1組の各々の面に形成された ICチップと、スリットが形 成された送受信アンテナと、前記 ICチップと前記アンテナとを電気的に接続する短 絡板とを備えた電子装置の製造方法にお!、て、前記 ICチップを 1個保持可能なハン ドを外周に複数有する円盤状搬送器の前記ハンドに前記 ICチップを個々に保持し、 前記 ICチップの搬送を前記円盤状搬送器の回転により行うことで、前記ハンドの数を 最大とする複数個の前記 ICチップを同時に搬送することを特徴とする電子装置の製 造方法。
[0015] (2)外部電極が向かい合った 1組の各々の面に形成された ICチップと、スリットが形 成された送受信アンテナと、前記 ICチップと前記アンテナとを電気的に接続する短 絡板とを備えた電子装置の製造方法において、第 1の金属箔を用いて複数のアンテ ナ回路を形成し、ベース基材上に前記アンテナ回路を設けることでアンテナ基板を 形成する工程またはベース基材上に設けた第 1の金属箔力 複数のアンテナ回路を 設けることでアンテナ基板を形成する工程、前記 ICチップを整列する工程、整列した ICチップを円盤状搬送器の外周に配置した前記 ICチップを 1個保持可能な複数の ハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、搬送した ICチ ップを電気的に接続するように第 2の金属箔を形成した短絡板に第 1の異方導電性 接着剤層を介して個々に配置し、 ICチップ付き短絡板を作製する工程、前記アンテ ナ回路上の所定の位置に、前記 ICチップが電気的に接続するように、前記 ICチップ 付き短絡板を位置合せする工程、アンテナ基板上の所定の位置に、前記 ICチップ 付き短絡板を第 2の異方導電性接着剤層を介して一括して加熱圧着する工程、を少 なくとも有することを特徴とする電子装置の製造方法。
[0016] (3)外部電極が向かい合った 1組の各々の面に形成された ICチップと、スリットが形 成された送受信アンテナと、前記 ICチップと前記アンテナとを電気的に接続する短 絡板とを備えた電子装置の製造方法において、第 1の金属箔を用いて複数のアンテ ナ回路を形成し、ベース基材上に前記アンテナ回路を設けることでアンテナ基板を 形成する工程またはベース基材上に設けた第 1の金属箔力 複数のアンテナ回路を 設けることでアンテナ基板を形成する工程、前記 ICチップを整列する工程、整列した ICチップを円盤状搬送器の外周に配置した前記 ICチップを 1個保持可能な複数の ハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、前記アンテナ 回路上の所定の位置に前記 ICチップが電気的に接続するように、搬送した前記 IC チップを個々に位置合せした後、第 1の異方導電性接着剤層を介して配置する工程 、配置した前記 ICチップ及びアンテナ回路上の所定の位置に電気的に接続するよう に第 2の金属箔を形成した短絡板を位置合せする工程、前記短絡板を、前記 ICチッ プ及びアンテナ基板上に第 2の異方導電性接着剤層を介して一括して加熱圧着す る工程、を少なくとも有することを特徴とする電子装置の製造方法。
[0017] (4)外部電極が向かい合った 1組の各々の面に形成された ICチップと、スリットが形 成された送受信アンテナと、前記 ICチップと前記アンテナとを電気的に接続する短 絡板とを備えた電子装置の製造方法において、第 1の金属箔を用いて複数のアンテ ナ回路を形成し、ベース基材上に前記アンテナ回路を設けることでアンテナ基板を 形成する工程またはベース基材上に設けた第 1の金属箔力 複数のアンテナ回路を 設けることでアンテナ基板を形成する工程、前記アンテナ回路上の所定の位置に第 1の異方導電性接着剤層を形成する工程、前記 ICチップを整列する工程、整列した ICチップを円盤状搬送器の外周に配置した前記 ICチップを 1個保持可能な複数の ハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、前記アンテナ 回路上の所定の位置に前記 ICチップが電気的に接続するように、搬送した前記 IC チップを個々に位置合せした後、第 1の異方導電性接着剤層を介して配置する工程 、配置した複数の前記 ICチップ及びアンテナ回路上の所定の位置に第 2の異方導 電性接着剤層を形成する工程、配置した複数の前記 ICチップ及びアンテナ回路上 の所定の位置に電気的に接続するように第 2の金属箔を形成した短絡板を位置合せ する工程、前記短絡板を、複数の前記 ICチップ及びアンテナ基板上に一括して加熱 圧着する工程、を少なくとも有することを特徴とする電子装置の製造方法。
[0018] (5)前記電子装置の製造方法のいずれかにおいて、第 1及び第 2の金属箔の少な くとも一方がアルミニウムであることを特徴とする電子装置の製造方法。
[0019] (6)前記電子装置の製造方法のいずれかにおいて、第 1及び第 2の金属箔の少な くとも一方が有機樹脂からなるベース基材に支持されており、前記有機榭脂は、塩ィ匕 ビュル榭脂（PVC)、アクリロニトリルブタジエンスチレン (ABS)、ポリエチレンテレフ タレート（PET)、グリコール変性ポリエチレンテレフタレート（PETG)、ポリエチレンナ フタレート（PEN)、ポリカーボネート榭脂（PC)、 2軸延伸ポリエステル（O— PET)、 ポリイミド榭脂から選択されることを特徴とする電子装置の製造方法。
[0020] (7)前記電子装置の製造方法のいずれかにおいて、第 1及び第 2の金属箔の少な くとも一方が紙力 なるベース基材に支持されていることを特徴とする電子装置の製 造方法。
[0021] (8)前記電子装置の製造方法のいずれかにおいて、第 1及び第 2の異方導電性接 着剤層の加熱圧着によって、アンテナ基板と短絡板との空隙を封止することを特徴と する電子装置の製造方法。
[0022] (9)前記電子装置の製造方法の!/、ずれかにお 、て、複数の前記 ICチップをアンテ ナ基板及び短絡板と一括して加熱圧着する工程の後に、連続しているアンテナ回路 を 1個ずつの個片に切断する工程を有することを特徴とする電子装置の製造方法。
[0023] (10)前記電子装置の製造方法の!/、ずれかにお 、て、短絡板と前記 ICチップ及び アンテナ基板を一括して加熱圧着することを特徴とする電子装置の製造方法。
[0024] 本発明の電子装置の製造方法により次のような効果を得ることができる。外部電極 が向かい合った 1組の各々の面に形成された ICチップを円盤状搬送器の外周に配 置した前記 ICチップを 1個保持可能な複数のハンドに個々に保持し前記円盤状搬 送器の回転により前記ハンドの数を最大とする複数個の前記 ICチップを同時に搬送 することで、アンテナ基板及び短絡板に個々に配置しても、優れた生産性を実現す ることができ、また、良好な通信特性を得ることができる。インレット 1個当りの生産タク ト時間を 1秒程度又は 1秒以下に短縮することができること並びに異方導電性接着剤 層を介して前記 ICチップとアンテナ基板及び短絡板を接続するためにベース基材及 びアンテナ回路の材料に安価な材料を使用することができることから、低価格のイン レットを実現することができる。
図面の簡単な説明
[0025] [図 1]図 1は、従来の製造方法を説明するための図である。
[図 2]図 2は、本発明の製造方法によって得られるインレットの構造を示す図である。 [図 3]図 3は、本発明の第 1の実施の形態を説明するための製造工程図である。
[図 4]図 4は、本発明の第 2の実施の形態を説明するための製造工程図である。
[図 5]図 5は、本発明の第 4の実施の形態を説明するための製造工程図である。
発明を実施するための最良の形態
[0026] 以下、本発明の実施形態について図面を用いて詳細に説明する。
[0027] 本発明における電子装置は、外部電極が向かい合った 1組の各々の面に形成され た ICチップと、スリットが形成された送受信アンテナと、前記 ICチップと前記アンテナ とを電気的に接続する短絡板と、を備えるものである。
[0028] 前記電子装置は、本発明の製造方法を用いた RFIDタグ用インレットである。図 2 (a )は RFIDタグ用インレットを上面から見た概略図である。また、図 2(b)は図 1(a)の A— A'部の断面概略図である。図 2を用いて、前記インレットの構造を簡単に説明する。
[0029] 図 2において、（b)に示すように、前記 ICチップ 100の向かい合った 1組の各々の 面には、第 1の外部電極 102及び第 2の外部電極 103が各々形成されている。前記 I Cチップ 100は第 1の外部電極 102によって、ベース基材 202及びアンテナ回路 20 1で構成されるアンテナ基板 200に第 1の接続部 2において、異方導電性接着剤層 4 00に含有される導電粒子 401を介して接続されている。同様に、ベース基材 302及 び金属箔 301で構成される短絡板 300と前記 ICチップ 100の第 2の外部電極 103が 第 2の接続部 3において、また、短絡板 300とアンテナ基板 200が第 3の接続部 4に おいて、異方導電性接着剤層 400に含有される導電粒子 401を介して各々接続さ れて 、る。前記 ICチップの第 2の外部電極 103の第 2の接続部 3とアンテナ基板上の 第 3の接続部 4は、アンテナ基板に形成されたスリット 1を跨いで接続される構造とな る。すなわち、前記 ICチップの第 1の外部電極 102と第 2の外部電極 103は、第 1の 接続部 2、アンテナ回路 201、第 3の接続部 4、短絡板の金属箔 301及び第 2の接続 部 3を介して電気的に接続される。また、アンテナ基板 200と短絡板 300の空隙は、 異方導電性接着剤層のマトリクス榭脂 402によって封止されている。
[0030] 次に、前記電子装置の製造方法について例を挙げて、図面を用いて説明する。
[0031] 本発明における前記電子装置の製造方法の第 1の例は、外部電極が向かい合つ た 1組の各々の面に形成された ICチップと、スリットが形成された送受信アンテナと、 前記 ICチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製 造方法において、第 1の金属箔を用いて複数のアンテナ回路を形成する工程及び ベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしく はベース基材上に設けた第 1の金属箔力 複数のアンテナ回路を設けることでアン テナ基板を形成する工程、前記 ICチップを整列する工程、整列した ICチップを円盤 状搬送器の外周に配置した前記 ICチップを 1個保持可能な複数のハンドに個々に 保持し前記円盤状搬送器の回転により搬送する工程、搬送した ICチップを電気的に 接続するように第 2の金属箔を形成した短絡板に第 1の異方導電性接着剤層を介し て個々に配置し、 ICチップ付き短絡板を作製する工程、前記アンテナ回路上の所定 の位置に、前記 ICチップが電気的に接続するように、前記 ICチップ付き短絡板を位 置合せする工程、アンテナ基板上の所定の位置に、前記 ICチップ付き短絡板を第 2 の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有するも のである。
また、本発明における前記電子装置の製造方法の第 2の例は、外部電極が向かい 合った 1組の各々の面に形成された ICチップと、スリットが形成された送受信アンテ ナと、前記 ICチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装 置の製造方法において、第 1の金属箔を用いて複数のアンテナ回路を形成する工程 及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程 もしくはベース基材上に設けた第 1の金属箔力 複数のアンテナ回路を設けることで アンテナ基板を形成する工程、前記 ICチップを整列する工程、整列した ICチップを 円盤状搬送器の外周に配置した前記 ICチップを 1個保持可能な複数のハンドに個 々に保持し前記円盤状搬送器の回転により搬送する工程、前記アンテナ回路上の 所定の位置に前記 ICチップが電気的に接続するように、搬送した前記 ICチップを個 々に位置合せした後、第 1の異方導電性接着剤層を介して配置する工程、配置した 前記 ICチップ及びアンテナ回路上の所定の位置に電気的に接続するように第 2の金 属箔を形成した短絡板を位置合せする工程、前記短絡板を、前記 ICチップ及びアン テナ基板上に第 2の異方導電性接着剤層を介して一括して加熱圧着する工程、を少 なくとも有するものである。 [0033] また、本発明における前記電子装置の製造方法の第 3の例は、外部電極が向かい 合った 1組の各々の面に形成された ICチップと、スリットが形成された送受信アンテ ナと、前記 ICチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装 置の製造方法において、第 1の金属箔を用いて複数のアンテナ回路を形成する工程 及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程 もしくはベース基材上に設けた第 1の金属箔力 複数のアンテナ回路を設けることで アンテナ基板を形成する工程、前記アンテナ回路上の所定の位置に第 1の異方導 電性接着剤層を形成する工程、前記 ICチップを整列する工程、整列した ICチップを 円盤状搬送器の外周に配置した前記 ICチップを 1個保持可能な複数のハンドに個 々に保持し前記円盤状搬送器の回転により搬送する工程、前記アンテナ回路上の 所定の位置に前記 ICチップが電気的に接続するように、搬送した前記 ICチップを個 々に位置合せした後、第 1の異方導電性接着剤層を介して配置する工程、配置した 複数の前記 ICチップ及びアンテナ回路上の所定の位置に第 2の異方導電性接着剤 層を形成する工程、配置した複数の前記 ICチップ及びアンテナ回路上の所定の位 置に電気的に接続するように第 2の金属箔を形成した短絡板を位置合せする工程、 前記短絡板を、複数の前記 ICチップ及びアンテナ基板上に一括して加熱圧着する 工程、を少なくとも有するものである。
[0034] 前記第 1〜第 3の例において、第 1及び第 2の金属箔の少なくとも一方はアルミニゥ ムである。
[0035] 前記第 1〜第 3の例において、第 1及び第 2の金属箔の少なくとも一方は有機榭脂 又は紙カゝらなるベース基材に支持されている。前記有機榭脂は、塩化ビニル榭脂 (P VC)、アクリロニトリルブタジエンスチレン (ABS)、ポリエチレンテレフタレート（PET) 、グリコール変性ポリエチレンテレフタレート（PETG)、ポリエチレンナフタレート（PE N)、ポリカーボネート榭脂（PC)、 2軸延伸ポリエステル (O— PET)、ポリイミド榭脂か ら選択される。
[0036] 前記第 1〜第 3の例において、アンテナ基板を形成する方法としては、例えば、第 1 の金属箔を用いて複数のアンテナ回路を形成して力もベース基材上に設けることで アンテナ基板を形成する方法、ベース基材上に第 1の金属箔を設けてカゝらエツチン グ等により複数のアンテナ回路を形成することでアンテナ基板を形成する方法がある
[0037] 前記 ICチップの整列方法としては、例えば、チップコンデンサやチップ抵抗等のチ ップ部品を 1列に整列する高速バルタフィーダ一や高周波パーツフィーダ一やリニア フィーダ一がある。
[0038] 前記第 1〜第 3の例において、アンテナ基板の幅方向に前記 ICチップを並べたとき の列を 1列ずつ、一括して加熱圧着することができる個数分を 1個片として短絡板を 分割する工程、前記短絡板をアンテナ回路上の所定の位置に位置合せする工程、 短絡板を前記 ICチップ及びアンテナ基板上に異方導電性接着剤層を介して一括し て加熱圧着する工程、を有する場合、タクト時間を短縮することができる点で好ましい
[0039] 前記第 1〜第 3の例において、前記 ICチップの外部電極が付いている各々の面に 異方導電性接着剤層を形成して、前記 ICチップを前記異方導電性接着剤層で予め 挟み込んだ状態の半導体素子を用いてもよぐこの場合より効率的にインレットを製 造することができる。
[0040] 前記第 1〜第 3の例において、前記第 1及び第 2の異方導電性接着剤層の加熱圧 着によって、複数の前記 ICチップをアンテナ基板及び短絡板と一括して加熱圧着す るとともに、アンテナ基板と短絡板との空隙を封止することができる。
[0041] この場合、前記第 1及び第 2の異方導電性接着剤層の厚みの合計を少なくとも前 記 ICチップの厚みの 2分の 1以上にすることが、アンテナ基板と短絡板との封止性を 得ることができ、高信頼性を実現することができる点で好ま 、。
[0042] 前記加熱圧着前に短絡板を複数個に分割しておくと、熱歪みによる位置ずれを防 止することができる点で好まし 、。
[0043] 前記第 1〜第 3の例において、前記 ICチップの外部電極が付いている各々の面に 異方導電性接着剤層を形成して、前記 ICチップを前記異方導電性接着剤層で予め 挟み込んだ状態の半導体素子の前記異方導電性接着剤層のうちの 1方の面上に、 短絡板をさらに予め設けているものを用いてもよぐこの場合さらに効率的にインレツ トを製造することができる。 [0044] 前記第 1〜第 3の例において、短絡板を形成するために第 2の金属箔をベース基 材上に設ける方法としては、例えば、第 2の金属箔を単に前記ベース基材上に貼り 付けるだけの方法があり、前記第 2の金属箔についてエッチング等の処理をする必 要がないことから工程が少なくて済み、タクト時間を短縮することができ、低コスト化す ることができる点で好まし!/、。
[0045] 前記第 1〜第 3の例において、短絡板を前記 ICチップ及びアンテナ基板上に異方 導電性接着剤層を介して一括して加熱圧着する工程の後、連続して!/ヽるアンテナ回 路を 1個ずつの個片に切断する工程を有する。
[0046] 前記第 1〜第 3の例において、前記切断する工程において、図 2における A— A， 方向を幅方向としたとき、短絡板はスリットを跨いで前記 ICチップにかかる程度の長 さを有することが必要であり、アンテナ回路の幅とほぼ同等の長さを有していることが インレット全体の外観上好まし 、。
[0047] 前記第 1〜第 3の例において、前記各工程を経て、本発明の電子装置であるインレ ッ卜構造を得ることができる。
[0048] 前記インレットについて、 RFIDタグの形態で使用する際には、インレットの上下に カバーシートを設けることが、回路を保護してショート等を防ぐ点で好まし 、。
[0049] 前記第 1〜第 3の例において、整列した複数の前記 ICチップを円盤状搬送器の外 周に配置した前記 ICチップを 1個保持可能な複数のハンドに個々に保持し前記円盤 状搬送器の回転により前記ハンドの数を最大とする複数個の前記 ICチップを同時に 搬送することで、搬送したチップを短絡板及びアンテナ回路上の所定の位置に個々 に配置しても、前記 ICチップを真空吸着器等で 1個ずつ吸着、搬送及び配置する場 合に比べて優れた生産性を実現することができる。生産性を向上することでインレット
1個当たりのタクト時間を短縮することができる。
[0050] 前記第 1〜第 3の例にぉ 、て、前記 ICチップと短絡板を用い、スリットを跨ぐ接続構 造とすることで、前記 ICチップのアンテナ回路に接する側の面の外部電極とアンテナ 回路上の励振スリットの高精度な位置合せが不要であるため生産設備の低価格化と 搬送の高速ィ匕を実現することができる。
[0051] 前記第 1〜第 3の例にぉ 、て、前記 ICチップとアンテナ基板及び短絡板、短絡板 及びアンテナ基板の各電気的接続は、異方導電性接着剤層を介して行う。異方導 電性接着剤層による接続は、被接続体である前記 ICチップの各々の面に形成され た各外部電極を前記異方導電性接着剤層に含有される導電粒子との接触によって 得られるものであり、アンテナ回路上の表面めつきが不要であること、かつ、金属接合 を形成するために 200°C以上の高温でのボンディングに耐えうる高耐熱性ベース基 材が不要であることから、安価なベース基材及びアンテナ回路の使用が可能となり、 低コストィ匕を実現することができる。
[0052] 前記電気的接続を異方導電性接着剤層を介して行うため、例えば、従来の金 錫 接合等で接続する場合にはアンテナ基板のベース基材として耐熱性の高いポリイミド を使用する必要があつたのに対し、例えば、安価なポリエチレンテレフタレート等を使 用することができる。また、前記接続部のアンテナ回路上の表面に錫めつき等を施す 必要がないことから、錫やはんだのめつき性が悪いものの安価なアルミニウムをアン テナ回路の材料に使用することができる。従って、例えば、ポリエチレンテレフタレー トのベース基材にアルミニウムのアンテナ回路を形成して得られるアンテナ基板は、 安価な RFIDタグ用インレットを製造するために好適な部材である。
[0053] 前記第 1の例において、第 1の異方導電性接着剤層は予め短絡板に形成してもよ いし、前記 ICチップの第 2の外部電極側に形成してもよい。また、第 2の異方導電性 接着剤層は予めアンテナ基板上に形成してもよいし、前記 ICチップの第 1の外部電 極 102側に形成してもよい。
[0054] 前記第 2の例において、第 1の異方導電性接着剤層は予めアンテナ基板上に形成 してもよいし、前記 ICチップの第 1の外部電極 102側に形成してもよい。また、第 2の 異方導電性接着剤層は予め短絡板に形成してもよいし、 ICチップ及びアンテナ回路 上に形成してもよい。
[0055] 即ち、本発明の電子装置の製造方法は、外部電極が向かい合った 1組の各々の面 に形成された ICチップと、スリットが形成された送受信アンテナと、前記 ICチップと前 記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、 前記 ICチップの搬送が前記 ICチップを 1個保持可能なハンドを外周に複数有する円 盤状搬送器の前記ハンドに前記 ICチップを個々に保持し、前記円盤状搬送器の回 転により行うことで、前記ハンドの数を最大とする複数個の前記 ICチップを同時に搬 送することができることを特徴とする電子装置の製造方法である。
[0056] 前記第 1〜第 3の例で説明したように、前記 ICチップを円盤状搬送器の外周に配 置した前記 ICチップを 1個保持可能な複数のハンドに個々に保持し前記円盤状搬 送器の回転により前記ハンドの数を最大とする複数個の前記 ICチップを同時に搬送 することで、短絡板及びアンテナ基板に電気的に接続するよう個々に配置しても、ィ ンレットの生産性を飛躍的に向上することができる。
[0057] 実施例
以下、本発明の好適な実施例について図面を用いてさらに詳細に説明するが、本 発明はこれらの実施例に限定されるものではない。
[0058] 図 2(a)は本発明の実施形態であり、本発明の製造方法を用いた RFIDタグ用インレ ットを上面から見た概略図である。また、図 2(b)は図 2(a)の A— A'部の断面概略図で ある。図 2を用いて、インレットの構造を簡単に説明する。
[0059] 図 2において、（b)〖こ示すように、 ICチップ 100の向かい合った 1組の各々の面に は、第 1の外部電極 102及び第 2の外部電極 103が形成されている。 ICチップ 100 は第 1の外部電極 102によって、ベース基材 202及びアンテナ回路 201で構成され るアンテナ基板 200に第 1の接続部 2において、異方導電性接着剤層 400に含有さ れる導電粒子 401を介して接続されている。同様に、ベース基材 302及び金属箔 30 1で構成される短絡板 300と ICチップ 100の第 2の外部電極 103が第 2の接続部 3に おいて、また、短絡板 300とアンテナ基板 200が第 3の接続部 4において、前記導電 粒子 401を介して各々接続されている。すなわち、前記 ICチップの第 2の外部電極 1 03の第 2の接続部 3とアンテナ基板上の第 3の接続部 4は、アンテナ基板に形成され たスリット 1を跨いで接続される構造となる。すなわち、前記 ICチップの第 1の外部電 極 102と第 2の外部電極 103は、第 1の接続部 2、アンテナ回路 201、第 3の接続部 4 、短絡板の金属箔 301及び第 2の接続部 3を介して電気的に接続される。また、アン テナ基板 200と短絡板 300の空隙は、異方導電性接着剤層のマトリクス榭脂 402に よって封止されている。
[0060] <第 1の実施の形態 > 以下、図 3を用いて、第 1の実施の形態を説明する。
[0061] まず、（a)に示すように、厚み 50 μ mのポリエチレンテレフタレート基材 202に、厚み 9 μ mのアルミニウム箔を接着剤にて貼り合せたテープ状基材のアルミニウム箔面に 、スクリーン印刷でエッチングレジストを形成した後、エッチング液に塩ィ匕第二鉄水溶 液を用いて、アンテナ回路 201を連続して形成する。ここで、アンテナ回路 1個当りの アンテナの幅を 2. 5mm、スリット幅を 0. 5mm、アンテナ回路の形成ピッチを 3mmと した。
[0062] 次に、（b)に示すように、約 10000個準備した外部電極が向かい合った 1組の各々 の面に形成された縦横各 0. 4mmで厚さ 0. 15mmの ICチップ 100を高周波パーツ フィーダ一 700に供給した後、前記高周波パーツフィーダ一及び前記パーツフィー ダ一につながるリニアフィーダ一 701を周波数 280Hzで連続して振動させることで前 記 ICチップを前記リニアフィーダ一上に 1列に整列した。
[0063] 次に、（c)にしめすように、幅 2mm長さ 50m厚み 50 μ mのポリエチレンテレフタレー ト基材に、厚み 9 mのアルミニウム箔を接着剤にて貼り合せた短絡板 300のアルミ ユウム箔面上に、幅 2mm長さ 50mの異方導電性接着フィルム 400 (AC— 2052P— 45 (日立化成工業 (株)製)）を 80°Cでラミネートし、セパレータフイルムを剥がして形 成した異方導電性接着剤層を準備し、前記リニアフィーダ一 701、前記 ICチップが 1 個保持可能な複数のハンド 704を外周に有する円盤状搬送器 703、前記異方導電 性接着剤層を上向きに配置した。なお、前記リニアフィーダ一の先端には振動による 前記 ICチップの脱落防止及び前記円盤状搬送器のハンドに保持する前記 ICチップ を 1個だけ分離するためのピン 702が付 、て 、る。
[0064] 次に、（d)にしめすように、前記リニアフィーダ一 701先端のピン 702を下降し前記リ ユアフィーダ一の先頭に整列した ICチップ Bを 1個だけ分離した後、前記リニアフィー ダ一につながる位置に停止した前記円盤状搬送器 703のハンド 704が下降し 1個だ け分離した ICチップ Bをノ、ンド 704先端に保持しノ、ンド 704を上昇し前記円盤状搬 送器を回転した。このとき、前記リニアフィーダ一先端のピンはこの後保持する前記 I Cチップの脱落防止のために上昇し、前記円盤状搬送器はこの後前記 ICチップを保 持するハンドが前記リニアフィーダ一につながる位置で回転を停止する。また、前記 円盤状搬送器 703のハンド 704先端への ICチップ保持は、真空吸着で行っており、 そのための穴がハンド 704には明いている。
[0065] 次に、（e)にしめすように、前記円盤状搬送器 703のハンド 704に保持した前記 IC チップ Bが前記異方導電性接着剤層 400の上方に位置すると、前記円盤状搬送器 7 03のハンド 704が下降し前記 ICチップ Bを吸着している真空を破壊し前記 ICチップ Bを前記異方導電性接着剤層に固定し、前記異方導電性接着剤層 400を有する短 絡板を 3mm移動した。上記動作を繰り返し前記短絡板に形成した異方導電性接着 剤層に 40個の前記 ICチップを 3mm間隔で配置した。このとき、前記円盤状搬送器 の外周に有するハンドは 20個、前記円盤状搬送器の回転速度は 0. 3回転 Z秒、前 記異方導電性接着剤層を有する短絡板の移動速度は 18mmZ秒とした。
[0066] 次に、（1)に示すように、配置した前記 ICチップの短絡板側の外部電極とは反対側 の外部電極面上に、前記幅の前記異方導電性接着フィルム 400を 80°Cでラミネート した後、セパレータフイルムを剥がして異方導電性接着剤層を形成し、 3mmピッチで 40個の ICチップが 1列に並んだ前記 ICチップ付き短絡板とした。このとき、前記 ICチ ップの外部電極の付 、て 、る各々の面は前記異方導電性接着剤層で挟み込まれた 状態になっている。
[0067] 次に、（g)に示すように、 CCDカメラと画像処理装置を用いて、前記 ICチップ付き短 絡板の異方導電性接着剤層上力も透力して見た前記 ICチップと、アンテナ回路上の 所定の位置とを位置合せすることで、前記 ICチップ付き短絡板の ICチップがアンテ ナ基板に接続する向きに仮固定した。また、 CCDカメラと画像処理装置を用いる替 わりに異方導電性接着剤層上から目視で透力して見た前記 ICチップの位置精度で も問題はない。続いて、短絡板側から圧着ヘッドを降下し、圧力 3MPa、温度 180°C 、加熱時間 15秒の条件で、前記 ICチップ付き短絡板をアンテナ基板の幅方向に並 んだアンテナ回路の 1列分に対して所定の位置に一括して加熱圧着するとともに、ァ ンテナ基板と短絡板との空隙を封止した。圧着ヘッドには、前記 ICチップとアンテナ 基板及び短絡板の接続と、短絡板及びアンテナ基板の接続が同時にできるように、 前記 ICチップの厚み分の突起を所定の位置に形成してある。
[0068] 次に、（h)に示すように、プレス切断機を用いて 1個の個片ずつに切断し、図 2に示 す形状のインレット構造を得た。
[0069] 本工程を用いれば、前記 ICチップの搬送及び配置に要した時間がインレット 1個あ たり 0. 167秒、前記 ICチップ付き短絡板をアンテナ基板に接続するのに要した時間 がインレット 1個あたり 0. 375秒であった。圧着ヘッドを複数個用いれば、さらにイン レット 1個当りのタクト時間を短縮することができる。
[0070] また、前記 ICチップの実装位置精度は所定の位置から ±0. 3mm以内に収まって おり、位置ずれによる組み立て不良及び通信不良はな力つた。
[0071] <第 2の実施の形態 >
以下、図 4を用いて、第 2の実施の形態を説明する。
[0072] まず、（a)に示すように、厚み 50 μ mのポリエチレンテレフタレート基材 202に、厚み 9 μ mのアルミニウム箔を接着剤にて貼り合せたテープ状基材のアルミニウム箔面に 、スクリーン印刷でエッチングレジストを形成した後、エッチング液に塩ィ匕第二鉄水溶 液を用いて、アンテナ回路 201を連続して形成する。ここで、アンテナ回路 1個当りの アンテナの幅を 2. 5mm、スリット幅を 0. 5mm、アンテナ回路の形成ピッチを 3mmと した。
[0073] 次に、 (b)に示すように、アンテナ回路上の所定の位置に、幅 2mmの異方導電性接 着フィルム400 (八じー2052?—45 (日立化成工業 (株)製)）を 80°Cでラミネートし、 セパレータフイルムを剥がして異方導電性接着剤層を形成した。
[0074] 次に、（c)に示すように、約 10000個準備した外部電極が向かい合った 1組の各々 の面に形成された縦横各 0. 4mmで厚さ 0. 15mmの ICチップ 100を高周波パーツ フィーダ一 700に供給した後、前記高周波パーツフィーダ一及び前記パーツフィー ダ一につながるリニアフィーダ一 701を周波数 280Hzで連続して振動させることで前 記 ICチップを前記リニアフィーダ一上に 1列に整列した。
[0075] 次に、（d)にしめすように、前記リニアフィーダ一 701、前記 ICチップが 1個保持可能 な複数のハンド 704を外周に有する円盤状搬送器 703、前記アンテナ回路上の所定 の位置に形成した異方導電性接着剤層 400を上向きに配置した。なお、前記リニア フィーダ一の先端には振動による前記 ICチップの脱落防止及び前記円盤状搬送器 のハンドに保持する前記 ICチップを 1個だけ分離するためのピン 702が付 、て 、る。 [0076] 次に、（e)にしめすように、前記リニアフィーダ一 701先端のピン 702を下降し前記リ ユアフィーダ一の先頭に整列した ICチップ Cを 1個だけ分離した後、前記リニアフィー ダ一につながる位置に停止した前記円盤状搬送器 703のハンド 704が下降し 1個だ け分離した ICチップ Cをノ、ンド 704先端に保持しノ、ンド 704を上昇し前記円盤状搬 送器を回転した。このとき、前記リニアフィーダ一先端のピンはこの後保持する前記 I Cチップの脱落防止のために上昇し、前記円盤状搬送器はこの後前記 ICチップを保 持するハンドが前記リニアフィーダ一につながる位置で回転を停止する。また、前記 円盤状搬送器 703のハンド 704先端への ICチップ保持は、真空吸着で行っており、 そのための穴がハンド 704には明いている。
[0077] 次に、 (Dにしめすように、前記円盤状搬送器 703のハンド 704に保持した前記 IC チップ Cが前記異方導電性接着剤層 400の上方に位置すると、前記円盤状搬送器 7 03のハンド 704が下降し前記 ICチップ Cを吸着している真空を破壊し前記 ICチップ Cを前記異方導電性接着剤層に固定し、前記異方導電性接着剤層を有するアンテ ナ回路 201を 3mm移動した。上記動作を繰り返し前記アンテナ回路に形成した異方 導電性接着剤層に 40個の前記 ICチップを 3mm間隔で配置した。このとき、前記円 盤状搬送器の外周に有する切欠きは 20個、前記円盤状搬送器の回転速度は 0. 3 回転 Z秒、前記異方導電性接着剤層を有する短絡板の移動速度は 18mmZ秒とし た。
[0078] 次に、（g)に示すように、厚み 50 μ mのポリエチレンテレフタレート基材に、厚み 9 μ mのアルミニウム箔を接着剤にて貼り合せた、幅 2mmのテープ状基材のアルミニウム 箔面上に、前記テープ状基材と同幅の前記異方導電性接着フィルム 400を 80°Cで ラミネートし、セパレータフイルムを剥がし、異方導電性接着剤層付き短絡板とした。
[0079] 次に、（h)に示すように、異方導電性接着剤層付き短絡板とアンテナ基板とを外形 寸法を基準にして所定の位置に合せ、仮固定した。続いて異方導電性接着剤層付 き短絡板側から圧着ヘッドを降下し、圧力 3MPa、温度 180°C、加熱時間 15秒の条 件で、前記異方導電性接着剤層付き短絡板をアンテナ基板の幅方向に並んだ前記 ICチップ及びアンテナ回路の 1列分に対して所定の位置に一括して加熱圧着すると ともに、アンテナ基板と短絡板との空隙を封止した。圧着ヘッドには、前記 ICチップと アンテナ基板及び短絡板の接続と、短絡板及びアンテナ基板の接続が同時にできる ように、前記 ICチップの厚み分の突起を所定の位置に形成してある。
[0080] 次に、 (0に示すように、プレス切断機を用いて 1個の個片ずつに切断し、図 2に示 す形状のインレットを得た。
[0081] 本工程を用いれば第 1の実施の形態と同様に、前記 ICチップの搬送及び配置に要 した時間がインレット 1個あたり 0. 167秒、前記短絡板をアンテナ基板に接続するの に要した時間がインレット 1個あたり 0. 375秒であった。圧着ヘッドを複数個用いれ ば、さらにインレット 1個当りのタクト時間を短縮することができる。
[0082] また、第 1の実施の形態と同様に、前記 ICチップの実装位置精度は所定の位置か ら ±0. 3mm以内に収まっており、位置ずれによる組み立て不良及び通信不良はな かった。
[0083] <第 3の実施の形態 >
以下、第 3の実施形態を説明する。
[0084] 図 4における（£)までは第 2の実施の形態と同様の工程を用いて、前記アンテナ基板 の加工を行 、、前記異方導電性接着フィルムをアンテナ回路上にラミネートして異方 導電性接着剤層を形成し、前記外部電極が向かい合った 1組の各々の面に形成さ れた ICチップを整列及び搬送して、アンテナ回路上の所定の位置に前記 ICチップを 個々に配置した。
[0085] 次に、配置した前記 ICチップ上に、上記ラミネートした異方導電性接着フィルムと同 幅の異方導電性接着フィルムを 80°Cでラミネートし、セパレータフイルムを剥がして 異方導電性接着剤層を形成した。
[0086] 次に、厚み 50 μ mのポリエチレンテレフタレート基材に、厚み 9 μ mのアルミニウム 箔を接着剤にて貼り合せた幅 2mmのテープ状基材を準備し、これを短絡板とした。 前記短絡板のアルミニウム箔面側を前記 ICチップに向け、外形寸法を基準にして前 記異方導電性接着フィルムと重なるように位置合せをし、仮固定した。続いて短絡板 側から圧着ヘッドを降下し、圧力 3MPa、温度 180°C、加熱時間 15秒の条件で、短 絡板を前記 ICチップ及びアンテナ回路に対して所定の位置に一括して加熱圧着す るとともに、アンテナ基板と短絡板との空隙を封止した。圧着ヘッドには、 ICチップと アンテナ基板及び短絡板の接続と、短絡板及びアンテナ基板の接続が同時にできる ように、前記 ICチップの厚み分の突起を所定の位置に形成してある。
[0087] 次に、プレス切断機を用いて 1個の個片ずつに切断し、図 2に示す形状のインレット 構造を得た。
[0088] 本工程を用いれば第 1及び第 2の実施の形態と同様に、前記 ICチップの搬送及び 配置に要した時間がインレット 1個あたり 0. 167秒、前記短絡板をアンテナ基板に接 続するのに要した時間がインレット 1個あたり 0. 375秒であった。圧着ヘッドを複数個 用いれば、さらにインレット 1個当りのタクト時間を短縮することができる。
[0089] また、第 1及び第 2の実施の形態と同様に、前記 ICチップの実装位置精度は所定の 位置から ±0. 3mm以内に収まっており、位置ずれによる組み立て不良及び通信不 良はなかった。
[0090] <第 4の実施の形態 >
以下、図 5を用いて、第 4の実施の形態を説明する。
[0091] 図 5における（b)までは第 1の実施の形態と同様の工程を用いて、前記アンテナ基 板の加工を行!、、前記 ICチップを前記リニアフィーダ一上に 1列に整列した。
[0092] 次に、（c)にしめすように、幅 2mm長さ 50m厚み 50 μ mのポリエチレンテレフタレー ト基材に、厚み 9 mのアルミニウム箔を接着剤にて貼り合せた短絡板 300のアルミ ユウム箔面上に、幅 2mm長さ 50mの異方導電性接着フィルム 400 (AC— 2052P— 45 (日立化成工業 (株)製)）を 80°Cでラミネートし、セパレータフイルムを剥がして形 成した異方導電性接着剤層を準備し、前記リニアフィーダ一 701、前記 ICチップが 1 個挿入可能な複数の切欠き 804を外周に有する円盤状搬送器 803、前記異方導電 性接着剤層を上向きに配置した。なお、前記リニアフィーダ一の先端には振動による 前記 ICチップの脱落防止及び前記円盤状搬送器の切欠きに挿入する前記 ICチップ を 1個だけ分離するためのピン 702が付 、て 、る。
[0093] 次に、（d)にしめすように、前記リニアフィーダ一 701先端のピン 702を下降し前記リ ユアフィーダ一の先頭に整列した ICチップ Dを 1個だけ前記円盤状搬送器 803の切 欠き 804に挿入し前記円盤状搬送器を回転した。このとき、前記リニアフィーダ一先 端のピンはこの後挿入する前記 ICチップの脱落防止のために上昇し、前記円盤状 搬送器はこの後前記 ICチップを挿入する切欠きが前記リニアフィーダ一につながる 位置で回転を停止する。
[0094] 次に、（e)にしめすように、前記円盤状搬送器 803の切欠き 804に挿入した前記 IC チップ Dが前記異方導電性接着剤層 400の上方に位置すると、仮付用ピン 805で前 記 ICチップ Dを前記切欠きから外し前記異方導電性接着剤層に固定し、前記異方 導電性接着剤層 400を有する短絡板を 3mm移動した。上記動作を繰り返し前記短 絡板に形成した異方導電性接着剤層に 40個の前記 ICチップを 3mm間隔で配置し た。このとき、前記円盤状搬送器の外周に有する切欠きは 24個、前記円盤状搬送器 の回転速度は 0. 25回転 Z秒、前記異方導電性接着剤層を有する短絡板の移動速 度は 18mmZ秒とした。
[0095] 図 5における（£)以降は第 1の実施の形態と同様の工程を用いて、図 2に示す形状 のインレット構造を得た。
[0096] 本工程を用いれば、前記 ICチップの搬送及び配置に要した時間がインレット 1個あ たり 0. 167秒であった。但し、前記 0. 167秒は前記 ICチップを前記切欠きに挿入す る際に前記 ICチップ 2000個当り 1回程度発生する前記 ICチップが前記切欠きに引 つ力かったことが原因で設備が停止した時間を除いたものである。前記 ICチップ付き 短絡板をアンテナ基板に接続するのに要した時間がインレット 1個あたり 0. 375秒で あつたが、圧着ヘッドを複数個用いれば、さらにインレット 1個当りのタクト時間を短縮 することができる。
[0097] また、前記 ICチップの実装位置精度は所定の位置から ±0. 3mm以内に収まって おり、位置ずれによる組み立て不良及び通信不良はな力つた。
[0098] <第 5の実施の形態 >
まず、厚み 50 μ mのポリエチレンテレフタレート基材に、厚み 9 μ mのアルミニウム 箔を接着剤にて貼り合せたテープ状基材のアルミニウム箔面に、スクリーン印刷でェ ツチングレジストを形成した後、エッチング液に塩ィ匕第二鉄水溶液を用いて、アンテ ナ回路を連続して形成する。ここで、アンテナ回路 1個当りのアンテナの幅を 2. 5m m、スリット幅を 0. 5mm、アンテナ回路の形成ピッチを 3mmとした。
[0099] 次に、アンテナ基板上の所定の位置に、幅 2mmの異方導電性接着フィルム 400 (A C— 2052P— 45 (日立化成工業 (株)製)）を 80°Cでラミネートし、セパレータフイルム を剥がして異方導電性接着剤層を形成した。
[0100] 次に、外部電極が向かい合った 1組の各々の面に形成された縦横各 0. 4mmで厚 さ 0. 15mmの ICチップを約 3000個準備し、高速チップマウンタに装着された高速 バルタフィーダに投入した。高速バルタフィーダによって 1列に整列して排出された前 記 ICチップを、高速チップマウンタを用いて順次アンテナ基板上の所定の位置に搬 送し、配置した。
[0101] 次に、厚み 50 μ mのポリエチレンテレフタレート基材に、厚み 9 μ mのアルミニウム 箔を接着剤にて貼り合せた幅 2mmのテープ状基材のアルミニウム箔面上に、前記ァ ルミ-ゥム箔と同幅の前記異方導電性接着フィルムを 80°Cでラミネートし、セパレー タフイルムを剥がし、異方導電性接着剤層付き短絡板とした。
[0102] 次に、異方導電性接着剤層付き短絡板とアンテナ基板を外形寸法を基準にして所 定の位置に合せ、仮固定した。続いて異方導電性接着剤層付き短絡板側から圧着 ヘッドを降下し、圧力 3MPa、温度 180°C、加熱時間 15秒の条件で、異方導電性接 着剤層付き短絡板を前記 ICチップ及びアンテナ回路対して所定の位置に一括して 加熱圧着するとともに、アンテナ基板と短絡板との空隙を封止した。圧着ヘッドには、 ICチップとアンテナ基板及び短絡板の接続と、短絡板及びアンテナ基板の接続が同 時にできるように、前記 ICチップの厚み分の突起を所定の位置に形成してある。
[0103] 次に、プレス切断機を用いて 1個の個片ずつに切断し、図 2に示す形状のインレット を得た。
[0104] 本工程を用いれば、前記 ICチップの搬送及び配置に要した時間がインレット 1個あ たり 0. 2秒、前記短絡板をアンテナ基板に接続するのに要した時間がインレット 1個 あたり 0. 375秒であった。
[0105] また、第 1の実施の形態及び第 2の実施の形態と同様に、前記 ICチップの実装位 置精度は所定の位置から ±0. 3mm以内に収まっており、位置ずれによる組み立て 不良及び通信不良はなかつた。
[0106] 以上の実施例の結果をまとめて表 1に示す。
[表 1] 搬送及び配置に 接続に 組 it不良 通信不良
実施の形態 要した時間（秒 Z 要した時間 (不良数 (不良数 備考
個） (秒/個） /総数） /総数）
第 1の実施の形態 0. 1 6 7 0. 375 0/2000 0/2000 - 第 2の実施の形態 0. 1 6 7 0. 375 0/2000 0/2000 - 第 3の実施の形態 0. 1 6 7 0. 375 0/2000 0/2000 -
0. 1 6 7
2000個当たり 1回 但し、前記 I Cチ
程度、前記 I Cチッ ップが前記切欠
第 4の実施の形態 0. 375 0,2000 0/2000 プが前記切欠きに きに引つかかり、
引つかかり、設備が 設備が停止した
停止した 時間を除く
第 5の実施の形態 0. 2 0. 375 0/2000 0/2000 -

Claims

請求の範囲
[1] 外部電極が向かい合った 1組の各々の面に形成された ICチップと、スリットが形成 された送受信アンテナと、前記 ICチップと前記アンテナとを電気的に接続する短絡 板とを備えた電子装置の製造方法にお!、て、
前記 ICチップを 1個保持可能なハンドを外周に複数有する円盤状搬送器の前記ハ ンドに前記 ICチップを個々に保持し、前記 ICチップの搬送を前記円盤状搬送器の 回転により行うことで、前記ハンドの数を最大とする複数個の前記 ICチップを同時に 搬送すること
を特徴とする電子装置の製造方法。
[2] 外部電極が向かい合った 1組の各々の面に形成された ICチップと、スリットが形成 された送受信アンテナと、前記 ICチップと前記アンテナとを電気的に接続する短絡 板とを備えた電子装置の製造方法にお!、て、
第 1の金属箔を用いて複数のアンテナ回路を形成し、ベース基材上に前記アンテ ナ回路を設けることでアンテナ基板を形成する工程またはベース基材上に設けた第
1の金属箔力 複数のアンテナ回路を設けることでアンテナ基板を形成する工程、 前記 ICチップを整列する工程、
整列した ICチップを円盤状搬送器の外周に配置した前記 ICチップを 1個保持可能 な複数のハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、 搬送した ICチップを電気的に接続するように第 2の金属箔を形成した短絡板に第 1 の異方導電性接着剤層を介して個々に配置し、 ICチップ付き短絡板を作製するェ 程、
前記アンテナ回路上の所定の位置に、前記 ICチップが電気的に接続するように、 前記 ICチップ付き短絡板を位置合せする工程、
アンテナ基板上の所定の位置に、前記 ICチップ付き短絡板を第 2の異方導電性接 着剤層を介して一括して加熱圧着する工程、
を少なくとも有することを特徴とする電子装置の製造方法。
[3] 外部電極が向かい合った 1組の各々の面に形成された ICチップと、スリットが形成 された送受信アンテナと、前記 ICチップと前記アンテナとを電気的に接続する短絡 板とを備えた電子装置の製造方法にお!、て、
第 1の金属箔を用いて複数のアンテナ回路を形成し、ベース基材上に前記アンテ ナ回路を設けることでアンテナ基板を形成する工程またはベース基材上に設けた第
1の金属箔力 複数のアンテナ回路を設けることでアンテナ基板を形成する工程、 前記 ICチップを整列する工程、
整列した ICチップを円盤状搬送器の外周に配置した前記 ICチップを 1個保持可能 な複数のハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、 前記アンテナ回路上の所定の位置に前記 ICチップが電気的に接続するように、搬 送した前記 ICチップを個々に位置合せした後、第 1の異方導電性接着剤層を介して 配置する工程、
配置した前記 ICチップ及びアンテナ回路上の所定の位置に電気的に接続するよう に第 2の金属箔を形成した短絡板を位置合せする工程、
前記短絡板を、前記 ICチップ及びアンテナ基板上に第 2の異方導電性接着剤層を 介して一括して加熱圧着する工程、
を少なくとも有することを特徴とする電子装置の製造方法。
外部電極が向かい合った 1組の各々の面に形成された ICチップと、スリットが形成 された送受信アンテナと、前記 ICチップと前記アンテナとを電気的に接続する短絡 板とを備えた電子装置の製造方法にお!、て、
第 1の金属箔を用いて複数のアンテナ回路を形成し、ベース基材上に前記アンテ ナ回路を設けることでアンテナ基板を形成する工程またはベース基材上に設けた第
1の金属箔力 複数のアンテナ回路を設けることでアンテナ基板を形成する工程、 前記アンテナ回路上の所定の位置に第 1の異方導電性接着剤層を形成する工程 前記 ICチップを整列する工程、
整列した ICチップを円盤状搬送器の外周に配置した前記 ICチップを 1個保持可能 な複数のハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、 前記アンテナ回路上の所定の位置に前記 ICチップが電気的に接続するように、搬 送した前記 ICチップを個々に位置合せした後、第 1の異方導電性接着剤層を介して 配置する工程、
配置した複数の前記 ICチップ及びアンテナ回路上の所定の位置に第 2の異方導 電性接着剤層を形成する工程、
配置した複数の前記 ICチップ及びアンテナ回路上の所定の位置に電気的に接続 するように第 2の金属箔を形成した短絡板を位置合せする工程、
前記短絡板を、複数の前記 ICチップ及びアンテナ基板上に一括して加熱圧着する 工程、
を少なくとも有することを特徴とする電子装置の製造方法。
[5] 請求項 1〜4のいずれかに記載の電子装置の製造方法において、第 1及び第 2の 金属箔の少なくとも一方がアルミニウムであることを特徴とする電子装置の製造方法
[6] 請求項 1〜5のいずれかに記載の電子装置の製造方法において、第 1及び第 2の 金属箔の少なくとも一方が有機樹脂からなるベース基材に支持されており、前記有 機榭脂は、塩ィ匕ビュル榭脂（PVC)、アクリロニトリルブタジエンスチレン (ABS)、ポリ エチレンテレフタレート（PET)、グリコール変性ポリエチレンテレフタレート（PETG)、 ポリエチレンナフタレート（PEN)、ポリカーボネート榭脂（PC)、 2軸延伸ポリエステル (O-PET)、ポリイミド榭脂から選択されることを特徴とする電子装置の製造方法。
[7] 請求項 1〜5のいずれかに記載の電子装置の製造方法において、第 1及び第 2の 金属箔の少なくとも一方が紙力 なるベース基材に支持されていることを特徴とする 電子装置の製造方法。
[8] 請求項 1〜7のいずれかに記載の電子装置の製造方法において、第 1及び第 2の 異方導電性接着剤層の加熱圧着によって、アンテナ基板と短絡板との空隙を封止す ることを特徴とする電子装置の製造方法。
[9] 請求項 1〜8のいずれかに記載の電子装置の製造方法において、複数の前記 IC チップをアンテナ基板及び短絡板と一括して加熱圧着する工程の後に、連続して!/ヽ るアンテナ回路を 1個ずつの個片に切断する工程を有することを特徴とする電子装 置の製造方法。
[10] 請求項 1〜9のいずれかに記載の電子装置の製造方法において、短絡板と前記 IC チップ及びアンテナ基板を一括して加熱圧着することを特徴とする電子装置の製造 方法。
PCT/JP2006/308134 2005-04-18 2006-04-18 電子装置の製造方法 WO2006112458A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007528157A JP4697228B2 (ja) 2005-04-18 2006-04-18 電子装置の製造方法
US11/911,847 US7776654B2 (en) 2005-04-18 2006-04-18 Method of producing electronic apparatus
CN2006800127538A CN101160596B (zh) 2005-04-18 2006-04-18 电子装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005120168 2005-04-18
JP2005-120168 2005-04-18

Publications (1)

Publication Number Publication Date
WO2006112458A1 true WO2006112458A1 (ja) 2006-10-26

Family

ID=37115173

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/308134 WO2006112458A1 (ja) 2005-04-18 2006-04-18 電子装置の製造方法

Country Status (6)

Country Link
US (1) US7776654B2 (ja)
JP (1) JP4697228B2 (ja)
KR (1) KR101007415B1 (ja)
CN (1) CN101160596B (ja)
TW (1) TW200707599A (ja)
WO (1) WO2006112458A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103060A (ja) * 2009-11-11 2011-05-26 Hitachi Chem Co Ltd Ｒｆｉｄタグの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776654B2 (en) * 2005-04-18 2010-08-17 Hitachi Chemical Co., Ltd. Method of producing electronic apparatus
KR101122137B1 (ko) * 2009-09-04 2012-03-16 주식회사 프로텍 엘이디 본더의 접착제 스탬핑 장치
EP2669936B1 (en) 2012-06-01 2018-02-14 Nexperia B.V. Discrete semiconductor device package and manufacturing method
MY189207A (en) * 2012-07-12 2022-01-31 Assa Abloy Ab Method of manufacturing a functional inlay
US9437587B2 (en) * 2014-01-19 2016-09-06 Alpha & Omega Semiconductor, Inc. Flip chip semiconductor device
US10667397B2 (en) 2015-12-11 2020-05-26 Thin Film Electronics Asa Electronic device having a plated antenna and/or trace, and methods of making and using the same
CN107336956B (zh) * 2017-08-22 2022-09-30 杭州象限科技有限公司 一种永磁体自动堆叠镭雕装置及使用方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145175A (ja) * 1997-11-11 1999-05-28 Matsushita Electric Ind Co Ltd バンプボンディング装置及び方法
JP2003069294A (ja) * 2001-08-24 2003-03-07 Oji Paper Co Ltd Ｉｃチップの実装装置
JP2004102353A (ja) * 2002-09-04 2004-04-02 Hitachi Ltd 紙の製造方法及び無線タグの製造方法
JP2004127230A (ja) * 2002-08-08 2004-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法、電子商取引方法及びトランスポンダ読み取り装置
JP2004177974A (ja) * 1997-10-01 2004-06-24 Hitachi Chem Co Ltd 光情報処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2916003B2 (ja) * 1990-12-05 1999-07-05 日東工業株式会社 固形物搬送装置のガイドプレート
US5528222A (en) * 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
FR2756955B1 (fr) * 1996-12-11 1999-01-08 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
JP3339390B2 (ja) * 1997-11-12 2002-10-28 株式会社村田製作所 電子部品の搬送装置
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
JP4433629B2 (ja) 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
US6732498B2 (en) * 2001-06-29 2004-05-11 Mars, Incorporated Vacuum assisted cut-and-seal apparatus with transfer wheel
US20030036249A1 (en) * 2001-08-06 2003-02-20 Bauer Donald G. Chip alignment and placement apparatus for integrated circuit, MEMS, photonic or other devices
US6773543B2 (en) * 2002-05-07 2004-08-10 Delaware Capital Formation, Inc. Method and apparatus for the multiplexed acquisition of a bare die from a wafer
JP3941931B2 (ja) 2002-06-04 2007-07-11 株式会社藤商事 遊技機
JP2004115273A (ja) * 2002-09-30 2004-04-15 Far East Engineering Co Ltd チップ自動分離搬送装置
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US7242996B2 (en) * 2003-03-25 2007-07-10 Id Solutions, Inc. Attachment of RFID modules to antennas
US20070161154A1 (en) * 2004-01-15 2007-07-12 Hitachi Chemical Co., Ltd. Manufacturing method for electronic device
US7776654B2 (en) * 2005-04-18 2010-08-17 Hitachi Chemical Co., Ltd. Method of producing electronic apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004177974A (ja) * 1997-10-01 2004-06-24 Hitachi Chem Co Ltd 光情報処理装置
JPH11145175A (ja) * 1997-11-11 1999-05-28 Matsushita Electric Ind Co Ltd バンプボンディング装置及び方法
JP2003069294A (ja) * 2001-08-24 2003-03-07 Oji Paper Co Ltd Ｉｃチップの実装装置
JP2004127230A (ja) * 2002-08-08 2004-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法、電子商取引方法及びトランスポンダ読み取り装置
JP2004102353A (ja) * 2002-09-04 2004-04-02 Hitachi Ltd 紙の製造方法及び無線タグの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103060A (ja) * 2009-11-11 2011-05-26 Hitachi Chem Co Ltd Ｒｆｉｄタグの製造方法

Also Published As

Publication number Publication date
US7776654B2 (en) 2010-08-17
JPWO2006112458A1 (ja) 2008-12-11
JP4697228B2 (ja) 2011-06-08
TW200707599A (en) 2007-02-16
KR20070118109A (ko) 2007-12-13
CN101160596B (zh) 2010-05-26
KR101007415B1 (ko) 2011-01-12
TWI304623B (ja) 2008-12-21
CN101160596A (zh) 2008-04-09
US20090061561A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
JP4697228B2 (ja) 電子装置の製造方法
KR100732648B1 (ko) 비접촉 아이디 카드 및 그의 제조방법
JP4386023B2 (ja) Ｉｃ実装モジュールの製造方法および製造装置
JPH10270624A (ja) チップサイズパッケージ及びその製造方法
JP4353181B2 (ja) 電子装置の製造方法
JP4518024B2 (ja) 電子装置
US20080047130A1 (en) Method for fabricating antenna units
JP4386038B2 (ja) 電子装置の製造方法
JP6957962B2 (ja) Ｒｆｉｄタグの製造方法
JP2000091473A (ja) 電気回路の封止構造体の製造方法および該封止構造体
JP2005196528A (ja) 電子装置の製造方法及び熱圧着装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680012753.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077022908

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007528157

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11911847

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06745416

Country of ref document: EP

Kind code of ref document: A1