KR20070118109A - 전자장치의 제조방법 - Google Patents

전자장치의 제조방법 Download PDF

Info

Publication number
KR20070118109A
KR20070118109A KR1020077022908A KR20077022908A KR20070118109A KR 20070118109 A KR20070118109 A KR 20070118109A KR 1020077022908 A KR1020077022908 A KR 1020077022908A KR 20077022908 A KR20077022908 A KR 20077022908A KR 20070118109 A KR20070118109 A KR 20070118109A
Authority
KR
South Korea
Prior art keywords
antenna
chip
chips
conductive adhesive
anisotropic conductive
Prior art date
Application number
KR1020077022908A
Other languages
English (en)
Other versions
KR101007415B1 (ko
Inventor
코우스케 타나카
히로노리 이시자카
코우지 타사키
마사히토 시부타니
마사히사 신자와
시게히로 콘노
카츠야 이와타
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20070118109A publication Critical patent/KR20070118109A/ko
Application granted granted Critical
Publication of KR101007415B1 publication Critical patent/KR101007415B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07786—Antenna details the antenna being of the HF type, such as a dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Abstract

염가이며 생산성이 우수하면서 양호한 통신특성을 가질 수 있는 전자장치의 제조방법을 제공한다. 외부전극이 서로 마주 보는 한 쌍의 각각의 면에 형성된 IC칩(100)과, 슬릿이 형성된 안테나회로(201)와, IC칩(100)과 안테나회로(201)를 전기적으로 접속하는 단락판(300)을 구비한 전자장치의 제조방법에 대하여, IC칩(100)을 1개 지지가능한 핸드(704)를 원주에 복수개 가지는 원반상반송기(703)의 핸드(704)에 IC칩(100)을 각각 지지하여, IC칩(100)의 반송을 원반상반송기(703)의 회전에 의해 행하는 것으로써, 핸드(704)의 수를 최대로 하는 복수개의 IC칩(100)을 동시에 반송하는 것을 가능하게 한다.
원반상반송기, IC칩

Description

전자장치의 제조방법{METHOD OF PRODUCING ELECTRONIC APPARATUS}
본 발명은, IC칩을 탑재한 비접촉식 개체식별 장치에 관하여, 저렴하고 생산성이 뛰어나며 양호한 통신특성을 얻는데 적합한 전자장치의 제조방법에 관한 것이다.
최근, RFID(Radio Frequency Identification)택을 사용하는 비접촉식 개체식별시스템은, 물건의 라이프 사이클 전체를 관리하는 시스템으로서 제조, 물류, 판매의 모든 업태에서 주목받고 있다. 특히, 2.45GHz의 마이크로파를 사용하는 전파방식인 RFID택은, IC칩에 외부안테나를 단 구조로 몇 미터의 통신거리가 가능하다는 특징에 의해 주목받고 있으며, 현재, 대량의 상품의 물류 및 물품관리나 제조물이력관리(製造物履歷管理) 등을 목적으로 시스템의 구축이 진척되어 있다.
상기 마이크로파를 사용하는 전파방식(電波方式)의 RFID택으로서는, 예를 들면, 주식회사 히타치제작소와 주식회사 르네사스테크놀로지사에 의해 개발된 TCP(Tape Carrier Package)형 인렛을 사용한 것이 알려져 있으며, TCP형 인렛의 제조는, 폴리이미드기재(基材)와 동(銅) 안테나회로를 연속하여 형성한 테이프 캐리어에, 동일면상에 모든 외부전극이 형성된 IC칩을 한 개씩 설치하는 TAB(Tape Automated Bonding)공법이 사용되고 있다(카야마 신, 나루세 쿠니히코, 「VLSI packaging 기술 (상), (하)」, 닛께이BP회사, 1993년을 참조). 이하, 일반적인 TAB공법을 사용한 RFID택의 제조공정에 대해서 도 1을 이용하여 설명한다.
도 1에 있어서, 우선, (a)에 나타내는 것 같이, 금(金)범프(104)가 회로면에 형성된 동일면상에 모든 외부전극이 형성된 IC칩(110)을 다이싱가공에 의해 개편화(個片化)한 후에, 다이싱필름(10)으로부터 진공흡착기(眞空吸着器)(20)에 의해 흡착한다. 그 다음으로, (b)에 나타내는 것 같이, 동일면상에 모든 외부전극이 형성된 IC칩(110)의 금범프(104)가 표면(表面)이 되도록 진공흡착 스테이션(30)으로 옮긴다. 그 다음으로, (c)에 나타내는 것 같이, 금범프(104)가 하면(下面)이 되도록 진공흡착 스테이션(30)을 상하반전(上下反轉)시킨다. 상기 동일면상에 모든 외부전극이 형성된 IC칩(110)을, 동박(銅箔)이 부착된 폴리이미드기재의 동박을 안테나회로 가공하여 제작한 안테나기판(500)의 소정의 위치에 위치맞춤을 한 후, 히터(40)를 써서 가열압착(加熱壓着)하고, 고정한다. 안테나회로(501) 상의 금범프와 접속하는 부분에는 주석도금 또는 땜납도금을 행해둠으로써 금-주석합금에 의한 접속을 얻을 수 있다. 그 다음으로, (d)에 나타내는 것 같이, 동일면상에 모든 외부전극이 형성된 IC칩(110)과 안테나기판(500)의 공극(空隙)을 열경화성수지(熱硬化性樹脂)(600)에 의해 봉지(封止)한다. 상기 열경화성수지의 경화가 종료한 상태는 인렛이라고 불리는 RFID택의 중간형태이다. 이 인렛을 라벨이나 박형(薄型) 케이스에 넣어둠으로써 RFID택으로서의 사용이 가능하게 된다.
기타의 인렛구조로서는, 예를 들면, 주식회사 히타치제작소의 우사미에 의해, IC칩의 외부전극이 마주 보는 한 쌍의 각각의 면에 한 개씩 형성된 IC칩에 있 어서, 각각의 면에 형성된 각 외부전극에 다이폴안테나를 접속하는 유리 다이오드·패키지 구조가 개발되어 있다(일본국 특허공개 2002-269520호 공보를 참조). 더욱, 우사미들에 의해, 상기 2개의 외부전극이 IC칩이 마주 보는 한 쌍의 각각의 면에 한 개씩 형성된 IC칩을 여진(勵振)슬릿형 다이폴안테나에 설치할 때에, 안테나에 의해 상기 IC칩이 마주 보는 한 쌍의 각각의 면에 한 개씩 형성된 각 외부전극을 사이에 둔, 샌드위치·안테나구조가 개발되어 있다(ISSCC Digest of Technical Papers, pp.398 -399, 2003년을 참조). 여진슬릿을 가지는 다이폴안테나구조는, 이 슬릿의 폭 및 길이를 바꿈으로써, 안테나 임피던스와 상기 IC칩의 입력 임피던스를 조정하는 것이 가능하여, 통신거리를 향상할 수 있다.
RFID택을 사용한 비접촉식 개체식별시스템에서 대량의 상품의 물류 및 물품관리를 실현하기 위하여는, 상품의 하나하나에 RFID택을 달 필요가 있고, 그를 위하여는 RFID택을 대량으로 저렴하게 생산하지 않으면 안된다.
그렇지만, 양호한 통신특성을 얻을 수 있는 여진형 다이폴안테나구조에서는 IC칩의 2개의 외부전극이 여진슬릿을 넘어서 안테나에 접속되어 공진회로를 형성하기 때문에, 동일면상에 모든 외부전극이 형성된 IC칩에서는, 신호 입력용의 2개의 외부전극과 슬릿을 정밀도 좋게 위치맞춤할 필요가 있다. 그 때문에, 도 1에 나타낸 종래의 TAB공법에서는, 다이싱필름로부터의 진공흡착기에 의한 동일면상에 모든 외부전극이 형성된 IC칩의 흡착 및 반송이나 동일면상에 모든 외부전극이 형성된 IC칩과 안테나기판의 위치맞춤 및 배치, 또한 가열압착, 수지봉지 등의 각 공정을 동일면상에 모든 외부전극이 형성된 IC칩에 대하여 한 개씩 행하기 때문에, 각 공 정의 택트시간을 1초 정도 또는 1초 이하로 단축하는 것은 대단히 곤란하여, 대량생산성에 있어서 큰 과제가 되어 있었다.
또, 택트시간이 길면 그만큼 인건비 등이 들고 저가격화의 방해가 되는 것에 더하여, 동일면상에 모든 외부전극이 형성된 IC칩과 안테나기판과의 접속은 금-주석 또는 금-납 접합에 의해 행하기 때문에, 기판재료로서 내열성에 뛰어나, 고가인 폴리이미드필름에 동박을 서로 붙인 테이프 기재를 사용할 필요가 있기 때문에, 저렴한 인렛의 생산이 곤란해지고 있다.
상기 안테나에 의해 2개의 외부전극이 마주 보는 한 쌍의 각각의 면에 한 개씩 형성된 IC칩의 각각의 면에 한 개씩 형성된 각 외부전극을 사이에 둔 샌드위치·안테나구조를 쓰면, 여진슬릿과 상기 IC칩의 각각의 면에 한 개씩 형성된 각 외부전극과의 고정도(高精度)의 위치맞춤이 불필요해지지만, TAB공법을 사용한 종래대로의 생산방법에서는, 택트시간을 단축하기 위하여 복수의 상기 칩을 복수의 진공흡착기로 동시에 흡착 및 반송하는 방식을 취하기 때문에, 생산 설비가 복잡해지고 설비투자금액도 증대하여, 인렛의 대량생산 및 저가격화가 곤란해진다.
그래서, 상기 IC칩의 반송이 상기 IC칩을 1개 삽입할 수 있는 노치를 원주에 복수개 가지는 원반상반송기(圓搬狀搬送器)의 상기 노치에 상기 IC칩을 각각 수용하여, 상기 원반상반송기의 회전에 의해 행함으로써, 상기 노치의 수를 최대로 하는 복수 개의 상기 IC칩을 동시에 반송하는 방식을 고안했다(일본국 특허출원 2004-008313을 참조).
그러나 원반상반송기에 의한 방식에서는, 상기 IC칩을 상기 노치에 삽입할 때에 상기 IC칩이 상기 노치에 걸리거나, 상기 원반상반송기와 상기 원반상반송기를 지지하는 베이스의 사이에 상기 IC칩이 끼이는 등, 설비의 안정가동(安定稼動)에 문제가 있었다.
본 발명은, 상기와 같은 사항에 비추어 이루어진 것이며, 저렴하며 생산성이 뛰어나면서 양호한 통신특성을 얻을 수 있는 전자장치의 제조방법을 제공하는 것을 목적으로 한다.
즉, 본 발명은 아래와 같다.
(1) 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비한 전자장치의 제조방법에 있어서, 상기 IC칩을 한 개 지지할 수 있는 핸드를 원주에 복수개 가지는 원반상반송기의 상기 핸드에 상기 IC칩을 각각 지지하고, 상기 IC칩의 반송을 상기 원반상반송기의 회전에 의해 행함으로써, 상기 핸드의 수를 최대로 하는 복수 개의 상기 IC칩을 동시에 반송하는 것을 특징으로 하는 전자장치의 제조방법.
(2) 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비한 전자장치의 제조방법에 있어서, 제1의 금속박을 사용하여 복수의 안테나회로를 형성하고, 베이스기재상에 상기 안테나회로를 설치함으로써 안테나기판을 형성하는 공정 또는 베이스기재상에 설치한 제1의 금속박으로부터 복수의 안테나회로를 설치함으로써 안테나기판을 형성하는 공정, 상기 IC칩을 정렬하는 공정, 정렬한 IC칩을 원반상반송기의 원주에 배치한 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드에 각각 지지하여 상기 원반상반송기의 회전에 의해 반송하는 공정, 반송한 IC칩을 전기적으로 접속하도록 제2의 금속박을 형성한 단락판(短絡板)에 제1의 이방도전성접착제(異方導電性接着劑)층을 통하여 각각 배치하고, IC칩부착 단락판을 제작하는 공정, 상기 안테나회로상의 소정의 위치에, 상기 IC칩이 전기적으로 접속하도록, 상기 IC칩부착 단락판을 위치맞춤하는 공정, 안테나기판상의 소정의 위치에, 상기 IC칩부착 단락판을 제2의 이방도전성접착제층을 통하여 일괄하여 가열압착하는 공정을 적어도 가지는 것을 특징으로 하는 전자장치의 제조방법.
(3) 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비한 전자장치의 제조방법에 있어서, 제1의 금속박을 사용하여 복수의 안테나회로를 형성하고, 베이스기재상에 상기 안테나회로를 설치함으로써 안테나기판을 형성하는 공정 또는 베이스기재상에 설치한 제1의 금속박으로부터 복수의 안테나회로를 설치함으로써 안테나기판을 형성하는 공정, 상기 IC칩을 정렬하는 공정, 정렬한 IC칩을 원반상반송기의 원주에 배치한 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드에 각각 지지하여 상기 원반상반송기의 회전에 의해 반송하는 공정, 상기 안테나회로상의 소정의 위치에 상기 IC칩이 전기적으로 접속하도록, 반송한 상기 IC칩을 각각에 위치맞춤한 후, 제1의 이방도전성접착제층을 통하여 배치하는 공정, 배치한 상기 IC칩 및 안테나회로상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 단락판을 위치맞춤하는 공정, 상기 단락판을, 상기 IC칩 및 안테나기판상에 제2의 이방도전성접착제층을 통하여 일괄하여 가열압착하는 공정을 적어도 가지는 것을 특징으로 하는 전자장치의 제조방법.
(4) 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비한 전자장치의 제조방법에 있어서, 제1의 금속박을 사용하여 복수의 안테나회로를 형성하고, 베이스기재상에 상기 안테나회로를 설치함으로써 안테나기판을 형성하는 공정 또는 베이스기재상에 설치한 제1의 금속박으로 복수의 안테나회로를 설치함으로써 안테나기판을 형성하는 공정, 상기 안테나회로상의 소정의 위치에 제1의 이방도전성접착제층을 형성하는 공정, 상기 IC칩을 정렬하는 공정, 정렬한 IC칩을 원반상반송기의 원주에 배치한 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드에 각각 지지하여 상기 원반상반송기의 회전에 의해 반송하는 공정, 상기 안테나회로상의 소정의 위치에 상기 IC칩이 전기적으로 접속하도록, 반송한 상기 IC칩을 각각에 위치맞춤한 후, 제1의 이방도전성접착제층을 통해 배치하는 공정, 배치한 복수의 상기 IC칩 및 안테나회로상의 소정의 위치에 제2의 이방도전성접착제층을 형성하는 공정, 배치한 복수의 상기 IC칩 및 안테나회로상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 단락판을 위치맞춤하는 공정, 상기 단락판을, 복수의 상기 IC칩 및 안테나기판상에 일괄하여 가열압착하는 공정을 적어도 가지는 것을 특징으로 하는 전자장치의 제조방법.
(5) 상기 전자장치의 제조방법 중의 어느 것인가에 있어서, 제1 및 제2의 금속박의 적어도 한 쪽이 알루미늄인 것을 특징으로 하는 전자장치의 제조방법.
(6) 상기 전자장치의 제조방법 중의 어느 것인가에 있어서, 제1 및 제2의 금속박의 적어도 한 쪽이 유기수지(有機樹脂)로 이루어지는 베이스기재에 지지되고 있으며, 상기 유기수지는, 염화비닐수지(PVC), 아크릴로니트릴부타디엔스틸렌(ABS), 폴리에틸렌텔레프탈레이트(PET), 글리콜변성 폴리에틸렌텔레프탈레이트(PETG), 폴리에틸렌나프탈레이트(PEN), 폴리카보네이트수지(PC), 2축연신 폴리에스테르(0-PET), 폴리이미드수지로부터 선택되는 것을 특징으로 하는 전자장치의 제조방법.
(7) 상기 전자장치의 제조방법 중의 어느 것인가에 있어서, 제1 및 제2의 금속박의 적어도 한 쪽이 종이로 이루어지는 베이스기재에 지지되어 있는 것을 특징으로 하는 전자장치의 제조방법.
(8) 상기 전자장치의 제조방법 중의 어느 것인가에 있어서, 제1 및 제2의 이방도전성접착제층의 가열압착에 의해, 안테나기판과 단락판과의 공극을 봉지하는 것을 특징으로 하는 전자장치의 제조방법.
(9) 상기 전자장치의 제조방법 중의 어느 것인가에 있어서, 복수의 상기 IC칩을 안테나기판 및 단락판과 일괄하여 가열압착하는 공정 후에, 연속하고 있는 안테나회로를 한 개씩의 개편(個片)으로 절단하는 공정을 가지는 것을 특징으로 하는 전자장치의 제조방법.
(10) 상기 전자장치의 제조방법 중의 어느 것인가에 있어서, 단락판과 상기 IC칩 및 안테나기판을 일괄하여 가열압착하는 것을 특징으로 하는 전자장치의 제조방법.
본 발명의 전자장치의 제조방법에 의해 다음과 같은 효과를 얻을 수 있다. 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩을 원반상반송기의 원주에 배치한 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드에 각각 지지하여 상기 원반상반송기의 회전에 의해 상기 핸드의 수를 최대로 하는 복수 개의 상기 IC칩을 동시에 반송함으로써, 안테나기판 및 단락판에 각각 배치해도, 좋은 생산성을 실현할 수 있고, 또한, 양호한 통신특성을 얻을 수 있다. 인렛 1개당의 생산택트시간을 1초 정도 또는 1초 이하로 단축할 수 있는 것과 아울러 이방도전성접착제층을 통하여 상기 IC칩과 안테나기판 및 단락판을 접속하기 때문에 베이스기재 및 안테나회로의 재료에 저렴한 재료를 사용할 수 있어서, 저가격의 인렛을 실현할 수 있다.
이하, 본 발명의 실시형태에 대하여 도면을 이용하여 상세하게 설명한다.
본 발명에 있어서의 전자장치는, 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비하는 것이다.
상기 전자장치는, 본 발명의 제조방법을 사용한 RFID택용 인렛이다. 도 2(a)은 RFID택용 인렛을 상면에서 본 개략도(槪略圖)이다. 또한, 도 2(b)은 도 1(a)의 A-A’부의 단면개략도이다. 도 2을 이용하여, 상기 인렛의 구조를 간단히 설명한다.
도 2에 있어서, (b)에 나타내는 것 같이, 상기 IC칩(100)이 마주 보는 한 쌍의 각각의 면에는, 제1의 외부전극(102) 및 제2의 외부전극(103)이 각각 형성되어 있다. 상기 IC칩(100)은 제1의 외부전극(102)에 의해, 베이스기재(202) 및 안테나회로(201)로 구성되는 안테나기판(200)에 제1의 접속부(2)에 있어서, 이방도전성접착제층(400)에 함유되는 도전입자(導電粒子)(401)를 통하여 접속되어 있다. 동일하게, 베이스기재(302) 및 금속박(301)으로 구성되는 단락판(300)과 상기 IC칩(100)의 제2의 외부전극(103)이 제2의 접속부(3)에 있어서, 또한, 단락판(300)과 안테나기판(200)이 제3의 접속부(4)에 있어서, 이방도전성접착제층(400)에 함유되는 도전입자(401)를 통하여 각각 접속되어 있다. 상기 IC칩의 제2의 외부전극(103)의 제2의 접속부(3)와 안테나기판상의 제3의 접속부(4)는, 안테나기판에 형성된 슬릿(1)을 넘어서 접속되는 구조가 된다. 즉, 상기 IC칩의 제1의 외부전극(102)과 제2의 외부전극(103)은, 제1의 접속부(2), 안테나회로(201), 제3의 접속부(4), 단락판의 금속박(301) 및 제2의 접속부(3)를 통하여 전기적으로 접속된다. 또한, 안테나기판(200)과 단락판(300)의 틈은, 이방도전성접착제층의 매트릭스수지(402)에 의해 봉지되어 있다.
다음으로, 상기 전자장치의 제조방법에 대하여 예를 들어, 도면을 이용하여 설명한다.
본 발명에 있어서의 상기 전자장치의 제조방법의 제1의 예는, 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비한 전자장치의 제조방법에 있어서, 제1의 금속박을 사용하여 복수의 안테나회로를 형성하는 공정 및 베이스기재상에 상기 안테나회로를 설치함으로써 안테나기판을 형성하는 공정 혹은 베이스기재상에 설치한 제1의 금속박으로 복수의 안테나회로를 설치함으로써 안테나기판을 형성하는 공정, 상기 IC칩을 정렬하는 공정, 정렬한 IC칩을 원반상반송기의 원주에 배치한 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드에 각각 지지하여 상기 원반상반송기의 회전에 의해 반송하는 공정, 반송한 IC칩을 전기적으로 접속하도록 제2의 금속박을 형성한 단락판에 제1의 이방도전성접착제층을 통하여 각각에 배치하고, IC칩부착 단락판을 제작하는 공정, 상기 안테나회로상의 소정의 위치에, 상기 IC칩이 전기적으로 접속하도록, 상기 IC칩부착 단락판을 위치맞춤하는 공정, 안테나기판상의 소정의 위치에, 상기 IC칩부착 단락판을 제2의 이방도전성접착제층을 통하여 일괄하여 가열압착하는 공정을 적어도 가지는 것이다.
또, 본 발명에 있어서의 상기 전자장치의 제조방법의 제2의 예는, 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비한 전자장치의 제조방법에 있어서, 제1의 금속박을 사용하여 복수의 안테나회로를 형성하는 공정 및 베이스기재상에 상기 안테나회로를 설치함으로써 안테나기판을 형성하는 공정 혹은 베이스기재상에 설치한 제1의 금속박으로 복수의 안테나회로를 설치함으로써 안테나기판을 형성하는 공정, 상기 IC칩을 정렬하는 공정, 정렬한 IC칩을 원반상반송기의 원주에 배치한 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드에 각각 지지하여 상기 원반상반송기의 회전에 의해 반송하는 공정, 상기 안테나회로상의 소정의 위치에 상기 IC칩이 전기적으로 접속하도록, 반송한 상기 IC칩을 각각에 위치맞춤한 후, 제1의 이방도전성접착제층을 통하여 배치하는 공정, 배치한 상기 IC칩 및 안테나회로상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 단락판을 위치맞춤하는 공정, 상기 단락판을, 상기 IC칩 및 안테나기판상에 제2의 이방도전성접착제층을 통하여 일괄하여 가열압착하는 공정을 적어도 가지는 것이다.
또, 본 발명에 있어서의 상기 전자장치의 제조방법의 제3의 예는, 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비한 전자장치의 제조방법에 있어서, 제1의 금속박을 사용하여 복수의 안테나회로를 형성하는 공정 및 베이스기재상에 상기 안테나회로를 설치함으로써 안테나기판을 형성하는 공정 혹은 베이스기재상에 설치한 제1의 금속박으로 복수의 안테나회로를 설치함으로써 안테나기판을 형성하는 공정, 상기 안테나회로상의 소정의 위치에 제1의 이방도전성접착제층을 형성하는 공정, 상기 IC칩을 정렬하는 공정, 정렬한 IC칩을 원반상반송기의 원주에 배치한 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드에 각각 지지하여 상기 원반상반송기의 회전에 의해 반송하는 공정, 상기 안테나회로상의 소정의 위치에 상기 IC칩이 전기적으로 접속하도록, 반송한 상기 IC칩을 각각에 위치맞춤한 후, 제1의 이방도전성접착제층을 통하여 배치하는 공정, 배치한 복수의 상기 IC칩 및 안테나회로상의 소정의 위치에 제2의 이방도전성접착제층을 형성하는 공정, 배치한 복수의 상기 IC칩 및 안테나회로상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 단락판을 위치맞춤하는 공정, 상기 단락판을, 복수의 상기 IC칩 및 안테나기판상에 일괄하여 가열압착하는 공정을 적어도 가지는 것이다.
상기 제1∼제3의 예에 있어서, 제1 및 제2의 금속박의 적어도 한 쪽은 알루미늄이다.
상기 제1∼제3의 예에 있어서, 제1 및 제2의 금속박의 적어도 한 쪽은 유기수지 또는 종이로 이루어지는 베이스기재에 지지되어 있다. 상기 유기수지는, 염화비닐수지(PVC), 아크릴로니트릴부타디엔스틸렌(ABS), 폴리에틸렌텔레프탈레이트(PET), 글리콜변성 폴리에틸렌텔레프탈레이트(PETG), 폴리에틸렌나프탈레이트(PEN), 폴리카보네이트수지(PC), 2축연신 폴리에스테르(O-PET), 폴리이미드수지로부터 선택된다.
상기 제1∼제3의 예에 있어서, 안테나기판을 형성하는 방법으로서는, 예를 들면, 제1의 금속박을 이용하여 복수의 안테나회로를 형성하고나서 베이스기재상에 설치함으로써 안테나기판을 형성하는 방법, 베이스기재상에 제1의 금속박을 설치하고나서 에칭 등에 의해 복수의 안테나회로를 형성함으로써 안테나기판을 형성하는 방법이 있다.
상기 IC칩의 정렬방법으로서는, 예를 들면, 칩 콘덴서나 칩 저항 등의 칩 부품을 일렬로 정렬하는 고속벌크피더나 고주파부품피더나 리니어피더가 있다.
상기 제1∼제3의 예에 있어서, 안테나기판의 폭방향으로 상기 IC칩을 늘어놓았을 때의 열을 1열씩, 일괄하여 가열압착할 수 있는 개수만큼을 1개편(個片)으로 하여 단락판을 분할하는 공정, 상기 단락판을 안테나회로상의 소정의 위치에 위치맞춤하는 공정, 단락판을 상기 IC칩 및 안테나기판상에 이방도전성접착제층을 통하여 일괄하여 가열압착하는 공정을 가질 경우, 택트시간을 단축할 수 있는 점에서 바람직하다.
상기 제1∼제3의 예에 있어서, 상기 IC칩의 외부전극이 붙어 있는 각각의 면에 이방도전성접착제층을 형성하여, 상기 IC칩을 상기 이방도전성접착제층에 미리 끼운 상태의 반도체소자를 써도 좋은데, 이 경우 더 효율적으로 인렛을 제조할 수 있다.
상기 제1∼제3의 예에 있어서, 상기 제1 및 제2의 이방도전성접착제층의 가열압착에 의해, 복수의 상기 IC칩을 안테나기판 및 단락판과 일괄하여 가열압착하는 동시에, 안테나기판과 단락판과의 공극을 봉지할 수 있다.
이 경우, 상기 제1 및 제2의 이방도전성접착제층의 두께의 합계를 적어도 상기 IC칩의 두께의 2분의 1 이상으로 하는 것이, 안테나기판과 단락판과의 봉지성(封止性)을 얻을 수 있고, 고신뢰성(高信賴性)을 실현할 수 있는 점에서 바람직하다.
상기 가열압착전에 단락판을 복수 개로 분할해 두면, 열변형에 의한 위치어긋남을 방지할 수 있는 점에서 바람직하다.
상기 제1∼제3의 예에 있어서, 상기 IC칩의 외부전극이 붙어 있는 각각의 면에 이방도전성접착제층을 형성하여, 상기 IC칩을 상기 이방도전성접착제층으로 미리 끼운 상태의 반도체소자의 상기 이방도전성접착제층 중 한 쪽면상에, 단락판을 미리 더 설치하고 있는 것을 이용해도 좋고, 이 경우 더욱 효율적으로 인렛을 제조할 수 있다.
상기 제1∼제3의 예에 있어서, 단락판을 형성하기 위하여 제2의 금속박을 베이스기재상에 설치하는 방법으로서는, 예컨대, 제2의 금속박을 단지 상기 베이스기재상에 붙이기만 하는 방법이 있어서, 상기 제2의 금속박에 대하여 에칭 등의 처리를 할 필요가 없기 때문에 공정이 적게 할 수 있고, 택트시간을 단축할 수 있고, 저가격화할 수 있는 점에서 바람직하다.
상기 제1∼제3의 예에 있어서, 단락판을 상기 IC칩 및 안테나기판상에 이방도전성접착제층을 통하여 일괄하여 가열압착하는 공정 후에, 연속하고 있는 안테나회로를 한 개씩의 개편(個片)으로 절단하는 공정을 가진다.
상기 제1∼제3의 예에 있어서, 상기 절단하는 공정에 있어서, 도 2에 있어서의 A-A’방향을 폭방향이라고 했을 때, 단락판은 슬릿을 넘어서 상기 IC칩에 걸리는 정도의 길이를 가지는 것이 필요하고, 안테나회로의 폭과 거의 동등한 길이를 가지고 있는 것이 인렛 전체의 외관상 바람직하다.
상기 제1∼제3의 예에 있어서, 상기 각 공정을 거쳐서, 본 발명의 전자장치인 인렛구조를 얻을 수 있다.
상기 인렛에 대하여, RFID택의 형태로 사용하는 때에는, 인렛의 상하에 커버 좌석을 준비하는 것이, 회로를 보호하여 쇼트 등을 막는 점에서 바람직하다.
상기 제1∼제3의 예에 있어서, 정렬한 복수의 상기 IC칩을 원반상반송기의 원주에 배치한 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드에 각각 지지하여 상기 원반상반송기의 회전에 의해 상기 핸드의 수를 최대로 하는 복수 개의 상기 IC칩을 동시에 반송함으로써, 반송한 칩을 단락판 및 안테나회로상의 소정의 위치에 각각 배치해도, 상기 IC칩을 진공흡착기 등으로 한 개씩 흡착, 반송 및 배치할 경우에 비하여 뛰어난 생산성을 실현할 수 있다. 생산성을 향상함으로써 인렛 1개당의 택트시간을 단축할 수 있다.
상기 제1∼제3의 예에 있어서, 상기 IC칩과 단락판을 사용하고, 슬릿을 넘는 접속구조로 함으로써, 상기 IC칩의 안테나회로에 접하는 측의 면의 외부전극과 안테나회로상의 여진슬릿의 고정도(高精度)의 위치맞춤이 불필요하기 때문에 생산 설비의 저가격화와 반송의 고속화를 실현할 수 있다.
상기 제1∼제3의 예에 있어서, 상기 IC칩과 안테나기판 및 단락판, 단락판 및 안테나기판의 각 전기적 접속은, 이방도전성접착제층을 통하여 행한다. 이방도전성접착제층에 의한 접속은, 피접속체인 상기 IC칩의 각각의 면에 형성된 각 외부전극을 상기 이방도전성접착제층에 함유되는 도전입자와의 접촉에 의해 얻을 수 있는 것이며, 안테나회로상의 표면도금이 불필요한 것과 더불어, 금속접합을 형성하기 위하여 200℃이상의 고온에서의 본딩을 견디어낼 수 있는 고내열성 베이스기재가 불필요하기 때문에, 저렴한 베이스기재 및 안테나회로의 사용이 가능해지고, 저가격화를 실현할 수 있다.
상기 전기적 접속을 이방도전성접착제층을 통하여 행하기 위하여, 예를 들면, 종래의 금-주석접합 등으로 접속할 경우에는 안테나기판의 베이스기재로서 내열성이 높은 폴리이미드를 사용할 필요가 있었던 것에 대해, 예를 들면, 저렴한 폴리에틸렌텔레프탈레이트 등을 사용할 수 있다. 또한, 상기 접속부의 안테나회로상의 표면에 주석도금 등을 시행할 필요가 없기 때문에, 주석이나 땜납의 도금성이 나쁘지만 저렴한 알루미늄을 안테나회로의 재료에 사용할 수 있다. 따라서, 예를 들면, 폴리에틸렌텔레프탈레이트의 베이스기재에 알루미늄의 안테나회로를 형성하여 얻을 수 있는 안테나기판은, 저렴한 RFID택용 인렛을 제조하기 위한 적합한 부재이다.
상기 제1의 예에 있어서, 제1의 이방도전성접착제층은 미리 단락판에 형성해도 좋고, 상기 IC칩의 제2의 외부전극측에 형성해도 좋다. 또한, 제2의 이방도전성접착제층은 미리 안테나기판상에 형성해도 좋고, 상기 IC칩의 제1의 외부전극(102)측에 형성해도 좋다.
상기 제2의 예에 있어서, 제1의 이방도전성접착제층은 미리 안테나기판상에 형성해도 좋고, 상기 IC칩의 제1의 외부전극(102)측에 형성해도 좋다. 또한, 제2의 이방도전성접착제층은 미리 단락판에 형성해도 좋고, IC칩 및 안테나회로 위로 형성해도 좋다.
즉, 본 발명의 전자장치의 제조방법은, 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비한 전자장치의 제조방법에 있어서, 상기 IC칩의 반송이 상기 IC칩을 한 개 지지할 수 있는 핸드를 원주에 복수개 가지는 원반상반송기의 상기 핸드에 상기 IC칩을 각각 가지고, 상기 원반상반송기의 회전에 의해 행함으로써, 상기 핸드의 수를 최대로 하는 복수 개의 상기 IC칩을 동시에 반송할 수 있는 것을 특징으로 하는 전자장치의 제조방법이다.
상기 제1∼제3의 예로 설명한 것 같이, 상기 IC칩을 원반상반송기의 원주에 배치한 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드에 각각 지지하여 상기 원반상반송기의 회전에 의해 상기 핸드의 수를 최대로 하는 복수 개의 상기 IC칩을 동시에 반송함으로써, 단락판 및 안테나기판에 전기적으로 접속하도록 각각 배치해도, 인렛의 생산성을 비약적으로 향상할 수 있다.
도 1은 종래의 제조방법을 설명하기 위한 도이다.
도 2는 본 발명의 제조방법에 의해 얻을 수 있는 인렛의 구조를 나타내는 도이다.
도 3은 본 발명의 제1의 실시의 형태를 설명하기 위한 제조공정도이다.
도 4는 본 발명의 제2의 실시의 형태를 설명하기 위한 제조공정도이다.
도 5는 본 발명의 제4의 실시의 형태를 설명하기 위한 제조공정도이다.
이하, 본 발명의 적합한 실시예에 대하여 도면을 이용하여 더욱 상세하게 설명하지만, 본 발명은 이것들의 실시예에 한정되는 것이 아니다.
도 2(a)은 본 발명의 실시형태이며, 본 발명의 제조방법을 이용한 RFID택용 인렛을 상면에서 본 개략도이다. 또한, 도 2(b)은 도 2(a)의 A-A’부의 단면개략도이다. 도 2을 이용하여, 인렛의 구조를 간단히 설명한다.
도 2에 있어서, (b)에 나타내는 것 같이, IC칩(100)의 마주 보는 한 쌍의 각각의 면에는, 제1의 외부전극(102) 및 제2의 외부전극(103)이 형성되어 있다. IC칩(100)은 제1의 외부전극(102)에 의해, 베이스기재(202) 및 안테나회로(201)로 구성되는 안테나기판(200)에 제1의 접속부(2)에 있어서, 이방도전성접착제층(400)에 함유되는 도전입자(401)를 통하여 접속되어 있다. 동일하게, 베이스기재(302) 및 금속박(301)으로 구성되는 단락판(300)과 IC칩(100)의 제2의 외부전극(103)이 제2의 접속부(3)에 있어서, 또한, 단락판(300)과 안테나기판(200)이 제3의 접속부(4)에 있어서, 상기 도전입자(401)를 통하여 각각 접속되어 있다. 즉, 상기 IC칩의 제2의 외부전극(103)의 제2의 접속부(3)와 안테나기판상의 제3의 접속부(4)는, 안테나기판에 형성된 슬릿(1)을 넘어서 접속되는 구조로 된다. 즉, 상기 IC칩의 제1의 외부전극(102)과 제2의 외부전극(103)은, 제1의 접속부(2), 안테나회로(201), 제3의 접속부(4), 단락판의 금속박(301) 및 제2의 접속부(3)를 통하여 전기적으로 접속된다. 또한, 안테나기판(200)과 단락판(300)의 공극은, 이방도전성접착제층의 매트릭스수지(402)에 의해 봉지되어 있다.
<제1의 실시의 형태>
이하, 도 3을 이용하여, 제1의 실시의 형태를 설명한다.
우선, (a)에 나타내는 것 같이, 두께 50μm의 폴리에틸렌텔레프탈레이트기재(202)에, 두께 9μm의 알루미늄박을 접착제로 접합한 테이프상(狀) 기재인 알루미늄 박면(箔面)에, 스크린인쇄로 에칭레지스트를 형성한 후, 에칭액으로 염화 제이철수용액을 사용하여, 안테나회로(201)를 연속하여 형성한다. 여기서, 안테나회로 1개당의 안테나의 폭을 2.5mm, 슬릿 폭을 0.5mm, 안테나회로의 형성피치를 3mm로 했다.
그 다음으로, (b)에 나타내는 것 같이, 약 10000개 준비한 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 종횡(縱橫) 각 0.4mm이며 두께 0.15mm인 IC칩(100)을 고주파부품피더(700)에 공급한 후, 상기 고주파부품피더 및 상기 부품피 더에 연결되는 리니어피더(701)를 주파수 280Hz로 연속하여 진동시킴으로써 상기 IC칩을 상기 리니어피더 위에 일렬로 정렬했다.
그 다음으로, (c)에 나타내는 것 같이, 폭 2mm 길이 50m 두께 50μm의 폴리에틸렌텔레프탈레이트기재에, 두께 9μm의 알루미늄박을 접착제로 접합한 단락판(300)의 알루미늄 박면 위에, 폭 2mm 길이 50m의 이방도전성 접착필름(400)(AC-2052P-45(히타치화성공업(주)제))을 80℃에서 라미네이트하고, 세퍼레이터필름을 벗겨서 형성한 이방도전성접착제층을 준비하고, 상기 리니어피더(701), 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드(704)를 원주에 가지는 원반상반송기(703), 상기 이방도전성접착제층을 위를 향하여 배치했다. 한편, 상기 리니어피더의 선단에는 진동에 의한 상기 IC칩의 탈락방지 및 상기 원반상반송기의 핸드에 지지하는 상기 IC칩을 1개만 분리하기 위한 핀(702)이 붙어 있다.
그 다음으로, (d)에 나타내는 것 같이, 상기 리니어피더(701)선단의 핀(702)을 하강하여 상기 리니어피더의 선두에 정렬한 IC칩(B)을 1개만 분리한 후, 상기 리니어피더에 연결되는 위치에 정지한 상기 원반상반송기(703)의 핸드(704)가 하강하여 1개만 분리한 IC칩(B)을 핸드(704)선단에 지지하여 핸드(704)를 상승하고 상기 원반상반송기를 회전했다. 이때, 상기 리니어피더 선단의 핀은 그 다음 지지하는 상기 IC칩의 탈락방지를 위하여 상승하고, 상기 원반상반송기는 그 다음 상기 IC칩을 지지하는 핸드가 상기 리니어피더에 연결되는 위치에서 회전을 정지한다. 또한, 상기 원반상반송기(703)의 핸드(704) 선단으로의 IC칩 지지는, 진공흡착으로 행하고 있으며, 그를 위한 구멍이 핸드(704)에 뚫려 있다.
다음으로, (e)에 나타내는 것 같이, 상기 원반상반송기(703)의 핸드(704)에 지지한 상기 IC칩(B)이 상기 이방도전성접착제층(400)의 윗쪽에 위치하면, 상기 원반상반송기(703)의 핸드(704)가 하강하여 상기 IC칩(B)을 흡착하고 있는 진공을 파괴해 상기 IC칩(B)을 상기 이방도전성접착제층에 고정하고, 상기 이방도전성접착제층(400)을 가지는 단락판을 3mm 이동했다. 상기 동작을 되풀이하여 상기 단락판에 형성한 이방도전성접착제층에 40개의 상기 IC칩을 3mm간격으로 배치했다. 이때, 상기 원반상반송기의 원주에 가지는 핸드는 20개, 상기 원반상반송기의 회전속도는 0.3회전/초, 상기 이방도전성접착제층을 가지는 단락판의 이동속도는 18mm/초로 했다.
다음으로, (f)에 나타내는 것 같이, 배치한 상기 IC칩의 단락판측의 외부전극과는 반대측의 외부전극면 위에, 상기 폭의 상기 이방도전성 접착필름(400)을 80℃에서 라미네이트한 후, 세퍼레이터필름을 벗겨내서 이방도전성 접착제층을 형성하고, 3mm 피치로 40개의 IC칩이 일렬로 늘어선 상기 IC칩부착 단락판으로 했다. 이때, 상기 IC칩의 외부전극이 붙어 있는 각각의 면은 상기 이방도전성접착제층으로 포개진 상태로 되어 있다.
다음으로, (g)에 나타내는 것 같이, CCD카메라와 화상처리장치를 이용하여, 상기 IC칩부착 단락판의 이방도전성접착제층상으로부터 투과하여 본 상기 IC칩과, 안테나회로상의 소정의 위치와를 위치맞춤하여, 상기 IC칩부착 단락판의 IC칩이 안테나기판에 접속하는 방향으로 가고정(假固定)했다. 또한, CCD카메라와 화상처리장치를 사용하는 대신에 이방도전성접착제층상에서 육안으로 투과하여 본 상기 IC칩 의 위치정도(位置精度)라도 문제는 없다. 계속하여, 단락판측으로부터 압착헤드를 강하하여, 압력 3MPa, 온도 180℃、가열시간 15초의 조건으로, 상기 IC칩부착 단락판을 안테나기판의 폭방향으로 나란한 안테나회로의 1 열분에 대하여 소정의 위치에 일괄하여 가열압착하는 동시에, 안테나기판과 단락판과의 공극을 봉지했다. 압착헤드에는, 상기 IC칩과 안테나기판 및 단락판의 접속과, 단락판 및 안테나기판의 접속이 동시에 가능하도록, 상기 IC칩의 두께만큼의 돌기를 소정의 위치에 형성하고 있다.
다음으로, (h)에 나타내는 것 같이, 프레스절단기를 이용하여 1개의 개편씩으로 절단하여, 도 2에 나타내는 형상의 인렛구조를 얻었다.
본 공정을 사용하면, 상기 IC칩의 반송 및 배치에 요하는 시간이 인렛 1개당 0.167초, 상기 IC칩부착 단락판을 안테나기판에 접속하는데 요하는 시간이 인렛 1개당 0.375초였다. 압착헤드를 복수개 사용하면, 더욱 인렛 1개당의 택트시간을 단축할 수 있다.
또, 상기 IC칩의 설치위치정도(設位置置精度)는 소정의 위치부터 ±0.3mm이내에 그쳐, 위치어긋남에 의한 조립불량 및 통신불량은 없었다.
<제2의 실시의 형태>
이하, 도 4를 이용하여, 제2의 실시의 형태를 설명한다.
우선, (a)에 나타내는 것 같이, 두께 50μm의 폴리에틸렌텔레프탈레이트기재(202)에, 두께 9μm의 알루미늄박을 접착제로 접합한 테이프상(狀) 기재의 알루미늄 박면에, 스크린인쇄로 에칭레지스트를 형성한 후, 에칭액에 염화 제이철수용 액을 사용하여, 안테나회로(201)를 연속하여 형성한다. 여기에서, 안테나회로 1개당의 안테나의 폭을 2.5mm, 슬릿 폭을 0.5mm, 안테나회로의 형성피치를 3mm로 했다.
다음으로, (b)에 나타내는 것 같이, 안테나회로상의 소정의 위치에, 폭 2mm의 이방도전성 접착필름(400)(AC-2052P-45(히타치화성공업(주)제))을 80℃에서 라미네이트하고, 세퍼레이터필름을 벗겨서 이방도전성접착제층을 형성했다.
다음으로, (c)에 나타내는 것 같이, 약 10000개 준비한 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 종횡 각 0.4mm이고 두께 0.15mm의 IC칩(100)을 고주파부품피더(700)에 공급한 후, 전기 고주파부품피더 및 전기부품피더에 연결되는 리니어피더(701)를 주파수 280Hz로 연속하여 진동시킴으로써 상기 IC칩을 상기 리니어피더 위에 일렬로 정렬했다.
다음으로, (d)에 나타내는 것 같이, 상기 리니어피더(701), 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드(704)를 원주에 가지는 원반상반송기(703), 상기 안테나회로상의 소정의 위치에 형성한 이방도전성접착제층(400)을 위를 향하여 배치했다. 한편, 상기 리니어피더의 선단에는 진동에 의한 상기 IC칩의 탈락방지 및 상기 원반상반송기의 핸드에 지지하는 상기 IC칩을 1개만 분리하기 위한 핀(702)이 붙어 있다.
다음으로, (e)에 나타내는 것 같이, 상기 리니어피더(701)선단의 핀(702)을 하강하여 상기 리니어피더의 선두에 정렬한 IC칩(C)을 1개만 분리한 후, 상기 리니어피더에 연결되는 위치에 정지한 상기 원반상반송기(703)의 핸드(704)가 하강하여 1개만 분리한 IC칩(C)을 핸드(704)선단에 지지하여 핸드(704)를 상승하고 상기 원반상반송기를 회전했다. 이때, 상기 리니어피더 선단의 핀은 그 후 지지하는 상기 IC칩의 탈락방지를 위해 상승하고, 상기 원반상반송기는 그 후 상기 IC칩을 지지하는 핸드가 상기 리니어피더에 연결되는 위치에서 회전을 정지한다. 또한, 상기 원반상반송기(703)의 핸드(704) 선단으로의 IC칩 지지는, 진공흡착으로 행하고 있으며, 그를 위한 구멍이 핸드(704)에 뚫려 있다.
다음으로, (f)에 나타내는 것 같이, 상기 원반상반송기(703)의 핸드(704)에 보유한 상기 IC칩(C)이 상기 이방도전성접착제층(400)의 윗쪽에 위치하면, 상기 원반상반송기(703)의 핸드(704)가 하강하여 상기 IC칩(C)을 흡착하고 있는 진공(眞空)을 파괴해 상기 IC칩(C)을 상기 이방도전성접착제층에 고정하고, 상기 이방도전성접착제층을 가지는 안테나회로(201)를 3mm 이동했다. 상기 동작을 되풀이해 상기 안테나회로에 형성한 이방도전성접착제층에 40개의 상기 IC칩을 3mm간격으로 배치했다. 이때, 상기 원반상반송기의 원주에 가지는 노치는 20개, 상기 원반상반송기의 회전속도는 0.3회전/초, 상기 이방도전성접착제층을 가지는 단락판의 이동속도는 18mm/초로 했다.
다음으로, (g)에 나타내는 것 같이, 두께 50μm의 폴리에틸렌텔레프탈레이트기재에, 두께 9μm의 알루미늄박을 접착제로 접합한, 폭 2mm의 테이프상(狀) 기재의 알루미늄 박면 위로, 상기 테이프상(狀) 기재와 동일한 폭의 상기 이방도전성 접착필름(400)을 80℃에서 라미네이트하고, 세퍼레이터필름을 벗겨, 이방도전성접착제층부착 단락판으로 했다.
다음으로, (h)에 나타내는 것 같이, 이방도전성접착제층부착 단락판과 안테나기판을 외형치수를 기준으로 하여 소정의 위치에 맞추어, 가고정했다. 계속하여 이방도전성접착제층부착 단락판측으로부터 압착헤드를 강하하여, 압력 3MPa, 온도 180℃、가열시간 15초의 조건으로, 상기 이방도전성접착제층부착 단락판을 안테나기판의 폭방향으로 나란한 상기 IC칩 및 안테나회로의 1열분에 대하여 소정의 위치로 일괄하여 가열압착하는 동시에, 안테나기판과 단락판과의 공극을 봉지했다. 압착헤드에는, 상기 IC칩과 안테나기판 및 단락판의 접속과, 단락판 및 안테나기판의 접속이 동시에 가능하도록, 상기 IC칩의 두께만큼의 돌기를 소정의 위치에 형성하고 있다.
다음으로, (i)에 나타내는 것 같이, 프레스절단기를 이용하여 1개의 개편씩으로 절단하여, 도 2에 나타내는 형상의 인렛을 얻었다.
본 공정을 사용하면 제1의 실시의 형태와 같이, 상기 IC칩의 반송 및 배치에 요하는 시간이 인렛 1개당 0.167초, 상기 단락판을 안테나기판에 접속하는데 요하는 시간이 인렛 1개당 0.375초였다. 압착헤드를 복수개 쓰면, 더욱 인렛 1개당의 택트시간을 단축할 수 있다.
또, 제1의 실시의 형태와 같이, 상기 IC칩의 설치위치정도는 소정의 위치로부터 ±0.3mm이내에 그쳐, 위치어긋남에 의한 조립불량 및 통신불량은 없었다.
<제3의 실시의 형태>
이하, 제3의 실시형태를 설명한다.
도 4에 있어서의 (f)까지는 제2의 실시의 형태와 같은 공정을 사용하고, 상 기 안테나기판의 가공을 행하여, 상기 이방도전성 접착필름을 안테나회로상에 라미네이트 하여 이방도전성접착제층을 형성하고, 전기 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩을 정렬 및 반송하여, 안테나회로상의 소정의 위치에 상기 IC칩을 각각에 배치했다.
다음으로, 배치한 상기 IC칩 위에, 상기 라미네이트한 이방도전성 접착필름과 동일한 폭의 이방도전성 접착필름을 80℃에서 라미네이트하고, 세퍼레이터필름을 벗겨서 이방도전성접착제층을 형성했다.
다음으로, 두께 50μm의 폴리에틸렌텔레프탈레이트기재에, 두께 9μm의 알루미늄박을 접착제로 접합한 폭 2mm의 테이프상(狀) 기재를 준비하고, 이것을 단락판으로 했다. 상기 단락판의 알루미늄 박면측을 상기 IC칩을 향해, 외형치수를 기준으로 하여 상기 이방도전성 접착필름과 겹치도록 위치맞춤을 하여, 가고정했다. 계속하여 단락판측으로부터 압착헤드를 강하(降下)하여, 압력 3MPa, 온도 180℃、가열시간 15초의 조건으로, 단락판을 상기 IC칩 및 안테나회로에 대하여 소정의 위치에 일괄하여 가열압착하는 동시에, 안테나기판과 단락판과의 공극을 봉지했다. 압착헤드에는, IC칩과 안테나기판 및 단락판의 접속과, 단락판 및 안테나기판의 접속이 동시에 가능하도록, 상기 IC칩의 두께만큼의 돌기를 소정의 위치에 형성하고 있다.
다음으로, 프레스절단기를 이용하여 1개의 개편씩으로 절단하여, 도 2에 나타낸 형상의 인렛구조를 얻었다.
본 공정을 사용하면 제1 및 제2의 실시의 형태와 같이, 상기 IC칩의 반송 및 배치에 요하는 시간이 인렛 1개당 0.167초, 상기 단락판을 안테나기판에 접속하는데 요하는 시간이 인렛 1개당 0.375초였다. 압착헤드를 복수개 쓰면, 인렛 1개당의 택트시간을 더 단축할 수 있다.
또, 제1 및 제2의 실시의 형태와 같이, 상기 IC칩의 설치위치정도는 소정의 위치로부터 ±0.3mm이내에 그쳐, 위치어긋남에 의한 조립불량 및 통신불량은 없었다.
<제4의 실시의 형태>
이하, 도 5를 이용하여, 제4의 실시의 형태를 설명한다.
도 5에 있어서의 (b)까지는 제1의 실시의 형태와 같은 공정을 사용하여, 상기 안테나기판의 가공을 행하고, 상기 IC칩을 상기 리니어피더 위에 일렬로 정렬했다.
다음으로, (c)에 나타내는 것 같이, 폭 2mm 길이 50m 두께 50μm의 폴리에틸렌텔레프탈레이트기재에, 두께 9μm의 알루미늄박을 접착제로 접합한 단락판(300)의 알루미늄 박면 위로, 폭 2mm 길이 50m의 이방도전성 접착필름(400)(AC-2052P-45(히타치화성공업(주)제))을 80℃에서 라미네이트하고, 세퍼레이터필름을 벗겨서 형성한 이방도전성접착제층을 준비하고, 상기 리니어피더(701), 상기 IC칩을 한 개 삽입할 수 있는 복수의 노치(804)를 원주에 가지는 원반상반송기(803), 상기 이방도전성접착제층을 위를 향하여 배치했다. 한편, 상기 리니어피더의 선단에는 진동에 의한 상기 IC칩의 탈락방지 및 상기 원반상반송기의 노치를 삽입하는 상기 IC칩을 1개만 분리하기 위한 핀(702)이 붙어 있다.
다음으로, (d)에 나타내는 것 같이, 상기 리니어피더(701)선단의 핀(702)을 하강하여 상기 리니어피더의 선두에 정렬한 IC칩(D)을 1개만 상기 원반상반송기(803)의 노치(804)에 삽입해 상기 원반상반송기를 회전했다. 이때, 상기 리니어피더 선단의 핀은 그 후에 삽입하는 상기 IC칩의 탈락방지를 위하여 상승하고, 상기 원반상반송기는 그 다음 상기 IC칩을 삽입하는 노치가 상기 리니어피더에 연결되는 위치에서 회전을 정지한다.
다음으로, (e)에 나타내는 것 같이, 상기 원반상반송기(803)의 노치(804)에 삽입한 상기 IC칩(D)이 상기 이방도전성접착제층(400)의 윗쪽에 위치하면, 임시부착용 핀(805)으로 상기 IC칩(D)을 상기 노치로부터 빼내서 상기 이방도전성접착제층에 고정하고, 상기 이방도전성접착제층(400)을 가지는 단락판을 3mm 이동했다. 상기 동작을 되풀이해 상기 단락판에 형성한 이방도전성접착제층에 40개의 상기 IC칩을 3mm간격으로 배치했다. 이때, 상기 원반상반송기의 원주에 가지는 노치는 24개, 상기 원반상반송기의 회전속도는 0.25회전/초, 상기 이방도전성접착제층을 가지는 단락판의 이동속도는 18mm/초로 했다.
도 5에 있어서의 (f)이후는 제1의 실시의 형태와 같은 공정을 사용하여, 도 2에 나타낸 형상의 인렛구조를 얻었다.
본 공정을 사용하면, 상기 IC칩의 반송 및 배치에 요하는 시간이 인렛 1개당 0.167초였다. 단, 상기 0.167초는 상기 IC칩을 상기 노치에 삽입할 때에 상기 IC칩2000개당 1회정도 발생하는 상기 IC칩이 상기 노치에 걸린 것이 원인으로 설비가 정지한 시간을 제외한 것이다. 상기 IC칩부착 단락판을 안테나기판에 접속하는데 요하는 시간이 인렛 1개당 0.375초였지만, 압착헤드를 복수개 쓰면, 더욱 인렛 1개당의 택트시간을 단축할 수 있다.
또, 상기 IC칩의 설치위치정도는 소정의 위치부터 ±0.3mm이내에 그쳐, 위치어긋남에 의한 조립불량 및 통신불량은 없었다.
<제5의 실시의 형태>
우선, 두께 50μm의 폴리에틸렌텔레프탈레이트기재에, 두께 9μm의 알루미늄박을 접착제로 접합한 테이프상(狀) 기재의 알루미늄 박면에, 스크린인쇄로 에칭레지스트를 형성한 후, 에칭액으로 염화 제이철수용액을 사용하여, 안테나회로를 연속하여 형성한다. 여기에서, 안테나회로 1개당의 안테나의 폭을 2.5mm, 슬릿 폭을 0.5mm, 안테나회로의 형성 피치를 3mm로 했다.
다음으로, 안테나기판상의 소정의 위치에, 폭 2mm의 이방도전성 접착필름(400)(AC -2052P-45(히타치화성공업(주)제))을 80℃에서 라미네이트하고, 세퍼레이터필름을 벗겨서 이방도전성접착제층을 형성했다.
다음으로, 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 종횡 각 0.4mm이고 두께 0.15mm의 IC칩을 약 3000개 준비하여, 고속칩마운터에 장착된 고속벌크피더에 투입했다. 고속벌크피더에 의해 일렬로 정렬하여 배출된 상기 IC칩을, 고속칩마운터를 써서 순차적으로 안테나기판상의 소정의 위치에 반송하고, 배치했다.
다음으로, 두께 50μm의 폴리에틸렌텔레프탈레이트기재에, 두께 9μm의 알루미늄박을 접착제로 접합한 폭 2mm의 테이프상(狀) 기재의 알루미늄 박면 위로, 상기 알루미늄박과 동일한 폭의 상기 이방도전성 접착필름을 80℃에서 라미네이트하 고, 세퍼레이터필름을 벗겨, 이방도전성접착제층부착 단락판으로 했다.
다음으로, 이방도전성접착제층부착 단락판과 안테나기판을 외형치수를 기준으로 하여 소정의 위치에 맞추어, 가고정했다. 계속하여 이방도전성접착제층부착 단락판측으로부터 압착헤드를 강하하고, 압력 3MPa, 온도 180℃、가열시간 15초의 조건으로, 이방도전성접착제층부착 단락판을 상기 IC칩 및 안테나회로 대하여 소정의 위치에 일괄하여 가열압착하는 동시에, 안테나기판과 단락판과의 공극을 봉지했다. 압착헤드에는, IC칩과 안테나기판 및 단락판의 접속과, 단락판 및 안테나기판의 접속이 동시에 가능하도록, 상기 IC칩의 두께만큼의 돌기를 소정의 위치에 형성하고 있다.
다음으로, 프레스절단기를 이용하여 1개의 개편씩으로 절단하여, 도 2에 나타내는 형상의 인렛을 얻었다.
본 공정을 사용하면, 상기 IC칩의 반송 및 배치에 요하는 시간이 인렛 1개당 0.2초, 상기 단락판을 안테나기판에 접속하는데 요하는 시간이 인렛 1개당 0.375초였다.
또, 제1의 실시의 형태 및 제2의 실시의 형태와 같이, 상기 IC칩의 설치위치정도는 소정의 위치부터 ±0.3mm이내에 그쳐, 위치어긋남에 의한 조립불량 및 통신불량은 없었다.
이상의 실시예의 결과를 정리하여 표1에 나타낸다.
[표1]
실시의 형태 반송 및 배치에 필요하는 시간(초/개) 접속에 필요하는 시간(초/개) 조립불량(불량수/총수) 통신불량(불량수/총수) 비고
제1의 실시의 형태 0.167 0.375 0/2000 0/2000 -
제2의 실시의 형태 0.167 0.375 0/2000 0/2000 -
제3의 실시의 형태 0.167 0.375 0/2000 0/2000 -
제4의 실시의 형태 0.167 단, 상기 IC칩이 상기 노치에 걸려 설비가 정지한 시간을 제외한다. 0.375 0/2000 0/2000 2000개 당 1회 정도, 상기 IC칩이 상기 노치에 걸려 설비가 정지한다.
제5의 실시의 형태 0.2 0.375 0/2000 0/2000 -

Claims (10)

  1. 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비한 전자장치의 제조방법에 있어서,
    상기 IC칩을 한 개 지지할 수 있는 핸드를 원주에 복수개 가지는 원반상반송기의 상기 핸드에 상기 IC칩을 각각 지지하여, 상기 IC칩의 반송을 상기 원반상반송기의 회전에 의해 행함으로써, 상기 핸드의 수를 최대로 하는 복수 개의 상기 IC칩을 동시에 반송하는 것을 특징으로 하는 전자장치의 제조방법.
  2. 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비한 전자장치의 제조방법에 있어서,
    제1의 금속박을 이용하여 복수의 안테나회로를 형성하고, 베이스기재상에 상기 안테나회로를 설치함으로써 안테나기판을 형성하는 공정 또는 베이스기재상에 설치한 제1의 금속박으로 복수의 안테나회로를 설치함으로써 안테나기판을 형성하는 공정,
    상기 IC칩을 정렬하는 공정,
    정렬한 IC칩을 원반상반송기의 원주에 배치한 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드에 각각 지지하여 상기 원반상반송기의 회전에 의해 반송하는 공 정,
    반송한 IC칩을 전기적으로 접속하도록 제2의 금속박을 형성한 단락판에 제1의 이방도전성접착제층을 통하여 각각에 배치하여, IC칩부착 단락판을 제작하는 공정,
    상기 안테나회로상의 소정의 위치에, 상기 IC칩이 전기적으로 접속하도록, 상기 IC칩부착 단락판을 위치맞춤하는 공정,
    안테나기판상의 소정의 위치에, 상기 IC칩부착 단락판을 제2의 이방도전성접착제층을 통하여 일괄하여 가열압착하는 공정,
    을 적어도 가지는 것을 특징으로 하는 전자장치의 제조방법.
  3. 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비한 전자장치의 제조방법에 있어서,
    제1의 금속박을 이용하여 복수의 안테나회로를 형성하고, 베이스기재상에 상기 안테나회로를 설치함으로써 안테나기판을 형성하는 공정 또는 베이스기재상에 설치한 제1의 금속박으로 복수의 안테나회로를 설치함으로써 안테나기판을 형성하는 공정,
    상기 IC칩을 정렬하는 공정,
    정렬한 IC칩을 원반상반송기의 원주에 배치한 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드에 각각 지지하여 상기 원반상반송기의 회전에 의해 반송하는 공 정,
    상기 안테나회로상의 소정의 위치에 상기 IC칩이 전기적으로 접속하도록, 반송한 상기 IC칩을 각각에 위치맞춤한 후, 제1의 이방도전성접착제층을 통하여 배치하는 공정,
    배치한 상기 IC칩 및 안테나회로상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 단락판을 위치맞춤하는 공정,
    상기 단락판을, 상기 IC칩 및 안테나기판상에 제2의 이방도전성접착제층을 통하여 일괄하여 가열압착하는 공정,
    을 적어도 가지는 것을 특징으로 하는 전자장치의 제조방법.
  4. 외부전극이 마주 보는 한 쌍의 각각의 면에 형성된 IC칩과, 슬릿이 형성된 송수신안테나와, 상기 IC칩과 상기 안테나를 전기적으로 접속하는 단락판을 구비한 전자장치의 제조방법에 있어서,
    제1의 금속박을 이용하여 복수의 안테나회로를 형성하여, 베이스기재상에 상기 안테나회로를 설치함으로써 안테나기판을 형성하는 공정 또는 베이스기재상에 설치한 제1의 금속박으로부터 복수의 안테나회로를 설치함으로써 안테나기판을 형성하는 공정,
    상기 안테나회로상의 소정의 위치에 제1의 이방도전성접착제층을 형성하는 공정,
    상기 IC칩을 정렬하는 공정,
    정렬한 IC칩을 원반상반송기의 원주에 배치한 상기 IC칩을 한 개 지지할 수 있는 복수의 핸드에 각각 지지하여 상기 원반상반송기의 회전에 의해 반송하는 공정,
    상기 안테나회로상의 소정의 위치에 상기 IC칩이 전기적으로 접속하도록, 반송한 상기 IC칩을 각각에 위치맞춤한 후, 제1의 이방도전성접착제층을 통하여 배치하는 공정,
    배치한 복수의 상기 IC칩 및 안테나회로상의 소정의 위치에 제2의 이방도전성접착제층을 형성하는 공정,
    배치한 복수의 상기 IC칩 및 안테나회로상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 단락판을 위치맞춤하는 공정,
    상기 단락판을, 복수의 상기 IC칩 및 안테나기판상에 일괄하여 가열압착하는 공정,
    을 적어도 가지는 것을 특징으로 하는 전자장치의 제조방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    제1 및 제2의 금속박의 적어도 한 쪽이 알루미늄인 것을 특징으로 하는 전자장치의 제조방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    제1 및 제2의 금속박의 적어도 한 쪽이 유기수지(有機樹脂)로 이루어지는 베 이스기재에 지지되고 있으며,
    상기 유기수지는, 염화비닐수지(PVC), 아크릴로니트릴부타디엔스틸렌(ABS), 폴리에틸렌텔레프탈레이트(PET), 글리콜변성 폴리에틸렌텔레프탈레이트(PETG), 폴리에틸렌나프탈레이트(PEN), 폴리카보네이트수지(PC), 2축연신 폴리에스테르(O-PET), 폴리이미드수지로부터 선택되는 것을 특징으로 하는 전자장치의 제조방법.
  7. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    제1 및 제2의 금속박의 적어도 한 쪽이 종이로 이루어지는 베이스기재에 지지되어 있는 것을 특징으로 하는 전자장치의 제조방법.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    제1 및 제2의 이방도전성접착제층의 가열압착에 의해, 안테나기판과 단락판과의 공극을 봉지하는 것을 특징으로 하는 전자장치의 제조방법.
  9. 제 1항 내지 제 8항에 있어서,
    복수의 상기 IC칩을 안테나기판 및 단락판과 일괄하여 가열압착하는 공정 후에, 연속하고 있는 안테나회로를 한 개씩의 개편(個片)으로 절단하는 공정을 가지는 것을 특징으로 하는 전자장치의 제조방법.
  10. 제 1항 내지 제 9 중 어느 한 항에 있어서,
    단락판과 상기 IC칩 및 안테나기판을 일괄하여 가열압착하는 것을 특징으로 하는 전자장치의 제조방법.
KR1020077022908A 2005-04-18 2006-04-18 전자장치의 제조방법 KR101007415B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005120168 2005-04-18
JPJP-P-2005-00120168 2005-04-18

Publications (2)

Publication Number Publication Date
KR20070118109A true KR20070118109A (ko) 2007-12-13
KR101007415B1 KR101007415B1 (ko) 2011-01-12

Family

ID=37115173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077022908A KR101007415B1 (ko) 2005-04-18 2006-04-18 전자장치의 제조방법

Country Status (6)

Country Link
US (1) US7776654B2 (ko)
JP (1) JP4697228B2 (ko)
KR (1) KR101007415B1 (ko)
CN (1) CN101160596B (ko)
TW (1) TW200707599A (ko)
WO (1) WO2006112458A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101122137B1 (ko) * 2009-09-04 2012-03-16 주식회사 프로텍 엘이디 본더의 접착제 스탬핑 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101160596B (zh) * 2005-04-18 2010-05-26 日立化成工业株式会社 电子装置的制造方法
JP5403353B2 (ja) * 2009-11-11 2014-01-29 日立化成株式会社 Ｒｆｉｄタグの製造方法
EP2669936B1 (en) 2012-06-01 2018-02-14 Nexperia B.V. Discrete semiconductor device package and manufacturing method
WO2014008937A1 (en) * 2012-07-12 2014-01-16 Assa Abloy Ab Method of manufacturing a functional inlay
US9437587B2 (en) * 2014-01-19 2016-09-06 Alpha & Omega Semiconductor, Inc. Flip chip semiconductor device
WO2017100752A2 (en) 2015-12-11 2017-06-15 Thin Film Electronics Asa Electronic device having a plated antenna and/or trace, and methods of making and using the same
CN107336956B (zh) * 2017-08-22 2022-09-30 杭州象限科技有限公司 一种永磁体自动堆叠镭雕装置及使用方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2916003B2 (ja) * 1990-12-05 1999-07-05 日東工業株式会社 固形物搬送装置のガイドプレート
US5528222A (en) * 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
FR2756955B1 (fr) * 1996-12-11 1999-01-08 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
JP2004177974A (ja) * 1997-10-01 2004-06-24 Hitachi Chem Co Ltd 光情報処理装置
JP3468671B2 (ja) * 1997-11-11 2003-11-17 松下電器産業株式会社 バンプボンディング装置及び方法
JP3339390B2 (ja) * 1997-11-12 2002-10-28 株式会社村田製作所 電子部品の搬送装置
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
JP4433629B2 (ja) 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
US6732498B2 (en) * 2001-06-29 2004-05-11 Mars, Incorporated Vacuum assisted cut-and-seal apparatus with transfer wheel
US20030036249A1 (en) * 2001-08-06 2003-02-20 Bauer Donald G. Chip alignment and placement apparatus for integrated circuit, MEMS, photonic or other devices
JP2003069294A (ja) * 2001-08-24 2003-03-07 Oji Paper Co Ltd Ｉｃチップの実装装置
US6773543B2 (en) * 2002-05-07 2004-08-10 Delaware Capital Formation, Inc. Method and apparatus for the multiplexed acquisition of a bare die from a wafer
JP3941931B2 (ja) 2002-06-04 2007-07-11 株式会社藤商事 遊技機
JP3803085B2 (ja) 2002-08-08 2006-08-02 株式会社日立製作所 無線ｉｃタグ
JP2004102353A (ja) * 2002-09-04 2004-04-02 Hitachi Ltd 紙の製造方法及び無線タグの製造方法
JP2004115273A (ja) * 2002-09-30 2004-04-15 Far East Engineering Co Ltd チップ自動分離搬送装置
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US7242996B2 (en) * 2003-03-25 2007-07-10 Id Solutions, Inc. Attachment of RFID modules to antennas
WO2005069205A1 (ja) 2004-01-15 2005-07-28 Hitachi Chemical Co., Ltd. 電子装置の製造方法
CN101160596B (zh) * 2005-04-18 2010-05-26 日立化成工业株式会社 电子装置的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101122137B1 (ko) * 2009-09-04 2012-03-16 주식회사 프로텍 엘이디 본더의 접착제 스탬핑 장치

Also Published As

Publication number Publication date
JP4697228B2 (ja) 2011-06-08
JPWO2006112458A1 (ja) 2008-12-11
KR101007415B1 (ko) 2011-01-12
US7776654B2 (en) 2010-08-17
WO2006112458A1 (ja) 2006-10-26
TWI304623B (ko) 2008-12-21
CN101160596A (zh) 2008-04-09
CN101160596B (zh) 2010-05-26
US20090061561A1 (en) 2009-03-05
TW200707599A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
KR101007415B1 (ko) 전자장치의 제조방법
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
JP4386023B2 (ja) Ｉｃ実装モジュールの製造方法および製造装置
JP2000311233A (ja) 回路チップコネクタおよび回路チップを結合する方法
JP4353181B2 (ja) 電子装置の製造方法
JP4518024B2 (ja) 電子装置
KR100841825B1 (ko) 전자장치의 제조방법
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
CN108257881A (zh) 一种tdip8l芯片封装方法
JP4449460B2 (ja) 電子装置の製造方法及び熱圧着装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6