JPWO2006112458A1 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JPWO2006112458A1
JPWO2006112458A1 JP2007528157A JP2007528157A JPWO2006112458A1 JP WO2006112458 A1 JPWO2006112458 A1 JP WO2006112458A1 JP 2007528157 A JP2007528157 A JP 2007528157A JP 2007528157 A JP2007528157 A JP 2007528157A JP WO2006112458 A1 JPWO2006112458 A1 JP WO2006112458A1
Authority
JP
Japan
Prior art keywords
antenna
chip
chips
short
circuit plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007528157A
Other languages
English (en)
Other versions
JP4697228B2 (ja
Inventor
耕輔 田中
耕輔 田中
裕宣 石坂
裕宣 石坂
耕司 田崎
耕司 田崎
正仁 渋谷
正仁 渋谷
正久 新沢
正久 新沢
近野　繁宏
繁宏 近野
克也 岩田
克也 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corporation
Showa Denko Materials Co Ltd
Original Assignee
Resonac Corporation
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Resonac Corporation, Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Resonac Corporation
Priority to JP2007528157A priority Critical patent/JP4697228B2/ja
Publication of JPWO2006112458A1 publication Critical patent/JPWO2006112458A1/ja
Application granted granted Critical
Publication of JP4697228B2 publication Critical patent/JP4697228B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07786—Antenna details the antenna being of the HF type, such as a dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Credit Cards Or The Like (AREA)
  • Details Of Aerials (AREA)

Abstract

安価で生産性に優れかつ良好な通信特性を得ることができる電子装置の製造方法を提供する。外部電極が向かい合った１組の各々の面に形成されたＩＣチップ１００と、スリットが形成されたアンテナ回路２０１と、ＩＣチップ１００とアンテナ回路２０１とを電気的に接続する短絡板３００とを備えた電子装置の製造方法において、ＩＣチップ１００を１個保持可能なハンド７０４を外周に複数有する円盤状搬送器７０３のハンド７０４にＩＣチップ１００を個々に保持し、ＩＣチップ１００の搬送を円盤状搬送器７０３の回転により行うことで、ハンド７０４の数を最大とする複数個のＩＣチップ１００を同時に搬送することを可能にする。

Description

本発明は、ＩＣチップを搭載した非接触式個体識別装置に関して、安価で生産性に優れかつ良好な通信特性を得るのに好適な電子装置の製造方法に関する。
近年、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグを用いる非接触式個体識別システムは、物のライフサイクル全体を管理するシステムとして製造、物流、販売の全ての業態で注目されている。特に、２．４５ＧＨｚのマイクロ波を用いる電波方式のＲＦＩＤタグは、ＩＣチップに外部アンテナを取り付けた構造で数メートルの通信距離が可能であるという特徴によって注目されており、現在、大量の商品の物流及び物品管理や製造物履歴管理等を目的にシステムの構築が進められている。
前記マイクロ波を用いる電波方式のＲＦＩＤタグとしては、例えば、株式会社日立製作所と株式会社ルネサステクノロジ社によって開発されたＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）型インレットを用いたものが知られており、ＴＣＰ型インレットの製造は、ポリイミド基材と銅アンテナ回路を連続して形成したテープキャリヤに、同一面上に全ての外部電極が形成されたＩＣチップを１個ずつ実装するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）工法が採用されている（香山 晋、成瀬 邦彦「ＶＬＳＩパッケージング技術（上）、（下）」、日経ＢＰ社、１９９３年を参照）。以下、一般的なＴＡＢ工法を用いたＲＦＩＤタグの製造工程について図１を用いて説明する。
図１において、まず、（ａ）に示すように、金バンプ１０４が回路面に形成された同一面上に全ての外部電極が形成されたＩＣチップ１１０をダイシング加工によって個片化した後に、ダイシングフィルム１０から真空吸着器２０によって吸着する。次に、（ｂ）に示すように、同一面上に全ての外部電極が形成されたＩＣチップ１１０の金バンプ１０４が表面になるように真空吸着ステーション３０に移す。次に、（ｃ）に示すように、金バンプ１０４が下面になるように真空吸着ステーション３０を上下反転させる。前記同一面上に全ての外部電極が形成されたＩＣチップ１１０を、銅箔付きポリイミド基材の銅箔をアンテナ回路加工して作製したアンテナ基板５００の所定の位置に位置合せをした後、ヒータ４０を用いて加熱圧着し、固定する。アンテナ回路５０１上の金バンプと接続する部分には錫めっき又ははんだめっきを施しておくことで金−錫合金による接続を得ることができる。次に、（ｄ）に示すように、同一面上に全ての外部電極が形成されたＩＣチップ１１０とアンテナ基板５００の空隙を熱硬化性樹脂６００によって封止する。前記熱硬化性樹脂の硬化が終了した状態はインレットと呼ばれるＲＦＩＤタグの中間形態である。このインレットをラベルや薄型ケースに格納することでＲＦＩＤタグとしての使用が可能になる。
その他のインレット構造としては、例えば、株式会社日立製作所の宇佐美により、ＩＣチップの外部電極が向かい合った１組の各々の面に１個ずつ形成されたＩＣチップにおいて、各々の面に形成された各外部電極にダイポールアンテナを接続するガラスダイオード・パッケージ構造が開発されている（特開２００２−２６９５２０号公報を参照）。さらに、宇佐美らにより、上記２個の外部電極がＩＣチップの向かい合った１組の各々の面に１個ずつ形成されたＩＣチップを励振スリット型ダイポールアンテナに実装する際に、アンテナによって前記ＩＣチップの向かい合った１組の各々の面に１個ずつ形成された各外部電極を挟む、サンドイッチ・アンテナ構造が開発されている（ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．３９８−３９９，２００３年を参照）。励振スリットを有するダイポールアンテナ構造は、このスリットの幅及び長さを変えることで、アンテナのインピーダンスと上記ＩＣチップの入力インピーダンスを整合することが可能で、通信距離を向上することができる。
ＲＦＩＤタグを用いた非接触式個体識別システムで大量の商品の物流及び物品管理を実現するためには、商品の１つ１つにＲＦＩＤタグを取り付ける必要があり、そのためにはＲＦＩＤタグの大量かつ安価な生産が不可欠となる。
しかしながら、良好な通信特性が得られる励振型ダイポールアンテナ構造ではＩＣチップの２つの外部電極が励振スリットを跨いでアンテナに接続されることで共振回路を形成するため、同一面上に全ての外部電極が形成されたＩＣチップでは、信号入力用の２個の外部電極とスリットを精度良く位置合せする必要がある。そのため、図１に示した従来のＴＡＢ工法では、ダイシングフィルムからの真空吸着器による同一面上に全ての外部電極が形成されたＩＣチップの吸着及び搬送や同一面上に全ての外部電極が形成されたＩＣチップとアンテナ基板の位置合せ及び配置、さらに加熱圧着、樹脂封止等の各工程を同一面上に全ての外部電極が形成されたＩＣチップについて１個ずつ行うため、各工程のタクト時間を１秒程度又は１秒以下に短縮することは非常に困難であり、大量生産性における大きな課題となっていた。
また、タクト時間が長いとその分人件費等がかかり低コスト化の妨げになることに加え、同一面上に全ての外部電極が形成されたＩＣチップとアンテナ基板との接続は金−錫又は金−はんだ接合によって行うために、基板材料として耐熱性に優れ、高価であるポリイミドフィルムに銅箔を貼り合わせたテープ基材を用いる必要があることから、安価なインレットの生産が困難となっている。
上記アンテナによって２個の外部電極が向かい合った１組の各々の面に１個ずつ形成されたＩＣチップの各々の面に１個ずつ形成された各外部電極を挟むサンドイッチ・アンテナ構造を用いれば、励振スリットと前記ＩＣチップの各々の面に１個ずつ形成された各外部電極との高精度な位置合せが不要となるものの、ＴＡＢ工法を用いた従来通りの生産方法では、タクト時間を短縮するために複数の前記チップを複数の真空吸着器で同時に吸着及び搬送する方式をとるため、生産設備が複雑になり設備投資金額も増大し、インレットの大量生産及び低コスト化が困難となる。
そこで、前記ＩＣチップの搬送が前記ＩＣチップを１個挿入可能な切欠きを外周に複数有する円盤状搬送器の前記切欠きに前記ＩＣチップを個々に収め、前記円盤状搬送器の回転により行うことで、前記切欠きの数を最大とする複数個の前記ＩＣチップを同時に搬送する方式を考案した（特願２００４−００８３１３を参照）。
しかしながら円盤状搬送器による方式では、前記ＩＣチップを前記切欠きに挿入する際に前記ＩＣチップが前記切欠きに引っかかったり、前記円盤状搬送器と前記円盤状搬送器を保持するベースの間に前記ＩＣチップが挟まる等、設備の安定稼動に課題があった。
本発明は、前記に鑑みてなされたものであり、安価で生産性に優れかつ良好な通信特性を得ることができる電子装置の製造方法を提供することを目的とする。
即ち、本発明は以下の通りである。
（１）外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、前記ＩＣチップを１個保持可能なハンドを外周に複数有する円盤状搬送器の前記ハンドに前記ＩＣチップを個々に保持し、前記ＩＣチップの搬送を前記円盤状搬送器の回転により行うことで、前記ハンドの数を最大とする複数個の前記ＩＣチップを同時に搬送することを特徴とする電子装置の製造方法。
（２）外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成し、ベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程またはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、前記ＩＣチップを整列する工程、整列したＩＣチップを円盤状搬送器の外周に配置した前記ＩＣチップを１個保持可能な複数のハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、搬送したＩＣチップを電気的に接続するように第２の金属箔を形成した短絡板に第１の異方導電性接着剤層を介して個々に配置し、ＩＣチップ付き短絡板を作製する工程、前記アンテナ回路上の所定の位置に、前記ＩＣチップが電気的に接続するように、前記ＩＣチップ付き短絡板を位置合せする工程、アンテナ基板上の所定の位置に、前記ＩＣチップ付き短絡板を第２の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有することを特徴とする電子装置の製造方法。
（３）外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成し、ベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程またはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、前記ＩＣチップを整列する工程、整列したＩＣチップを円盤状搬送器の外周に配置した前記ＩＣチップを１個保持可能な複数のハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、前記アンテナ回路上の所定の位置に前記ＩＣチップが電気的に接続するように、搬送した前記ＩＣチップを個々に位置合せした後、第１の異方導電性接着剤層を介して配置する工程、配置した前記ＩＣチップ及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した短絡板を位置合せする工程、前記短絡板を、前記ＩＣチップ及びアンテナ基板上に第２の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有することを特徴とする電子装置の製造方法。
（４）外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成し、ベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程またはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、前記アンテナ回路上の所定の位置に第１の異方導電性接着剤層を形成する工程、前記ＩＣチップを整列する工程、整列したＩＣチップを円盤状搬送器の外周に配置した前記ＩＣチップを１個保持可能な複数のハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、前記アンテナ回路上の所定の位置に前記ＩＣチップが電気的に接続するように、搬送した前記ＩＣチップを個々に位置合せした後、第１の異方導電性接着剤層を介して配置する工程、配置した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に第２の異方導電性接着剤層を形成する工程、配置した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した短絡板を位置合せする工程、前記短絡板を、複数の前記ＩＣチップ及びアンテナ基板上に一括して加熱圧着する工程、を少なくとも有することを特徴とする電子装置の製造方法。
（５）前記電子装置の製造方法のいずれかにおいて、第１及び第２の金属箔の少なくとも一方がアルミニウムであることを特徴とする電子装置の製造方法。
（６）前記電子装置の製造方法のいずれかにおいて、第１及び第２の金属箔の少なくとも一方が有機樹脂からなるベース基材に支持されており、前記有機樹脂は、塩化ビニル樹脂（ＰＶＣ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、グリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート樹脂（ＰＣ）、２軸延伸ポリエステル（Ｏ−ＰＥＴ）、ポリイミド樹脂から選択されることを特徴とする電子装置の製造方法。
（７）前記電子装置の製造方法のいずれかにおいて、第１及び第２の金属箔の少なくとも一方が紙からなるベース基材に支持されていることを特徴とする電子装置の製造方法。
（８）前記電子装置の製造方法のいずれかにおいて、第１及び第２の異方導電性接着剤層の加熱圧着によって、アンテナ基板と短絡板との空隙を封止することを特徴とする電子装置の製造方法。
（９）前記電子装置の製造方法のいずれかにおいて、複数の前記ＩＣチップをアンテナ基板及び短絡板と一括して加熱圧着する工程の後に、連続しているアンテナ回路を１個ずつの個片に切断する工程を有することを特徴とする電子装置の製造方法。
（１０）前記電子装置の製造方法のいずれかにおいて、短絡板と前記ＩＣチップ及びアンテナ基板を一括して加熱圧着することを特徴とする電子装置の製造方法。
本発明の電子装置の製造方法により次のような効果を得ることができる。外部電極が向かい合った１組の各々の面に形成されたＩＣチップを円盤状搬送器の外周に配置した前記ＩＣチップを１個保持可能な複数のハンドに個々に保持し前記円盤状搬送器の回転により前記ハンドの数を最大とする複数個の前記ＩＣチップを同時に搬送することで、アンテナ基板及び短絡板に個々に配置しても、優れた生産性を実現することができ、また、良好な通信特性を得ることができる。インレット１個当りの生産タクト時間を１秒程度又は１秒以下に短縮することができること並びに異方導電性接着剤層を介して前記ＩＣチップとアンテナ基板及び短絡板を接続するためにベース基材及びアンテナ回路の材料に安価な材料を使用することができることから、低価格のインレットを実現することができる。
図１は、従来の製造方法を説明するための図である。 図２は、本発明の製造方法によって得られるインレットの構造を示す図である。 図３は、本発明の第１の実施の形態を説明するための製造工程図である。 図４は、本発明の第２の実施の形態を説明するための製造工程図である。 図５は、本発明の第４の実施の形態を説明するための製造工程図である。
以下、本発明の実施形態について図面を用いて詳細に説明する。
本発明における電子装置は、外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板と、を備えるものである。
前記電子装置は、本発明の製造方法を用いたＲＦＩＤタグ用インレットである。図２（ａ）はＲＦＩＤタグ用インレットを上面から見た概略図である。また、図２（ｂ）は図１（ａ）のＡ−Ａ’部の断面概略図である。図２を用いて、前記インレットの構造を簡単に説明する。
図２において、（ｂ）に示すように、前記ＩＣチップ１００の向かい合った１組の各々の面には、第１の外部電極１０２及び第２の外部電極１０３が各々形成されている。前記ＩＣチップ１００は第１の外部電極１０２によって、ベース基材２０２及びアンテナ回路２０１で構成されるアンテナ基板２００に第１の接続部２において、異方導電性接着剤層４００に含有される導電粒子４０１を介して接続されている。同様に、ベース基材３０２及び金属箔３０１で構成される短絡板３００と前記ＩＣチップ１００の第２の外部電極１０３が第２の接続部３において、また、短絡板３００とアンテナ基板２００が第３の接続部４において、異方導電性接着剤層４００に含有される導電粒子４０１を介して各々接続されている。前記ＩＣチップの第２の外部電極１０３の第２の接続部３とアンテナ基板上の第３の接続部４は、アンテナ基板に形成されたスリット１を跨いで接続される構造となる。すなわち、前記ＩＣチップの第１の外部電極１０２と第２の外部電極１０３は、第１の接続部２、アンテナ回路２０１、第３の接続部４、短絡板の金属箔３０１及び第２の接続部３を介して電気的に接続される。また、アンテナ基板２００と短絡板３００の空隙は、異方導電性接着剤層のマトリクス樹脂４０２によって封止されている。
次に、前記電子装置の製造方法について例を挙げて、図面を用いて説明する。
本発明における前記電子装置の製造方法の第１の例は、外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、前記ＩＣチップを整列する工程、整列したＩＣチップを円盤状搬送器の外周に配置した前記ＩＣチップを１個保持可能な複数のハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、搬送したＩＣチップを電気的に接続するように第２の金属箔を形成した短絡板に第１の異方導電性接着剤層を介して個々に配置し、ＩＣチップ付き短絡板を作製する工程、前記アンテナ回路上の所定の位置に、前記ＩＣチップが電気的に接続するように、前記ＩＣチップ付き短絡板を位置合せする工程、アンテナ基板上の所定の位置に、前記ＩＣチップ付き短絡板を第２の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有するものである。
また、本発明における前記電子装置の製造方法の第２の例は、外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、前記ＩＣチップを整列する工程、整列したＩＣチップを円盤状搬送器の外周に配置した前記ＩＣチップを１個保持可能な複数のハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、前記アンテナ回路上の所定の位置に前記ＩＣチップが電気的に接続するように、搬送した前記ＩＣチップを個々に位置合せした後、第１の異方導電性接着剤層を介して配置する工程、配置した前記ＩＣチップ及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した短絡板を位置合せする工程、前記短絡板を、前記ＩＣチップ及びアンテナ基板上に第２の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有するものである。
また、本発明における前記電子装置の製造方法の第３の例は、外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、前記アンテナ回路上の所定の位置に第１の異方導電性接着剤層を形成する工程、前記ＩＣチップを整列する工程、整列したＩＣチップを円盤状搬送器の外周に配置した前記ＩＣチップを１個保持可能な複数のハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、前記アンテナ回路上の所定の位置に前記ＩＣチップが電気的に接続するように、搬送した前記ＩＣチップを個々に位置合せした後、第１の異方導電性接着剤層を介して配置する工程、配置した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に第２の異方導電性接着剤層を形成する工程、配置した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した短絡板を位置合せする工程、前記短絡板を、複数の前記ＩＣチップ及びアンテナ基板上に一括して加熱圧着する工程、を少なくとも有するものである。
前記第１〜第３の例において、第１及び第２の金属箔の少なくとも一方はアルミニウムである。
前記第１〜第３の例において、第１及び第２の金属箔の少なくとも一方は有機樹脂又は紙からなるベース基材に支持されている。前記有機樹脂は、塩化ビニル樹脂（ＰＶＣ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、グリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート樹脂（ＰＣ）、２軸延伸ポリエステル（Ｏ−ＰＥＴ）、ポリイミド樹脂から選択される。
前記第１〜第３の例において、アンテナ基板を形成する方法としては、例えば、第１の金属箔を用いて複数のアンテナ回路を形成してからベース基材上に設けることでアンテナ基板を形成する方法、ベース基材上に第１の金属箔を設けてからエッチング等により複数のアンテナ回路を形成することでアンテナ基板を形成する方法がある。
前記ＩＣチップの整列方法としては、例えば、チップコンデンサやチップ抵抗等のチップ部品を１列に整列する高速バルクフィーダーや高周波パーツフィーダーやリニアフィーダーがある。
前記第１〜第３の例において、アンテナ基板の幅方向に前記ＩＣチップを並べたときの列を１列ずつ、一括して加熱圧着することができる個数分を１個片として短絡板を分割する工程、前記短絡板をアンテナ回路上の所定の位置に位置合せする工程、短絡板を前記ＩＣチップ及びアンテナ基板上に異方導電性接着剤層を介して一括して加熱圧着する工程、を有する場合、タクト時間を短縮することができる点で好ましい。
前記第１〜第３の例において、前記ＩＣチップの外部電極が付いている各々の面に異方導電性接着剤層を形成して、前記ＩＣチップを前記異方導電性接着剤層で予め挟み込んだ状態の半導体素子を用いてもよく、この場合より効率的にインレットを製造することができる。
前記第１〜第３の例において、前記第１及び第２の異方導電性接着剤層の加熱圧着によって、複数の前記ＩＣチップをアンテナ基板及び短絡板と一括して加熱圧着するとともに、アンテナ基板と短絡板との空隙を封止することができる。
この場合、前記第１及び第２の異方導電性接着剤層の厚みの合計を少なくとも前記ＩＣチップの厚みの２分の１以上にすることが、アンテナ基板と短絡板との封止性を得ることができ、高信頼性を実現することができる点で好ましい。
前記加熱圧着前に短絡板を複数個に分割しておくと、熱歪みによる位置ずれを防止することができる点で好ましい。
前記第１〜第３の例において、前記ＩＣチップの外部電極が付いている各々の面に異方導電性接着剤層を形成して、前記ＩＣチップを前記異方導電性接着剤層で予め挟み込んだ状態の半導体素子の前記異方導電性接着剤層のうちの１方の面上に、短絡板をさらに予め設けているものを用いてもよく、この場合さらに効率的にインレットを製造することができる。
前記第１〜第３の例において、短絡板を形成するために第２の金属箔をベース基材上に設ける方法としては、例えば、第２の金属箔を単に前記ベース基材上に貼り付けるだけの方法があり、前記第２の金属箔についてエッチング等の処理をする必要がないことから工程が少なくて済み、タクト時間を短縮することができ、低コスト化することができる点で好ましい。
前記第１〜第３の例において、短絡板を前記ＩＣチップ及びアンテナ基板上に異方導電性接着剤層を介して一括して加熱圧着する工程の後、連続しているアンテナ回路を１個ずつの個片に切断する工程を有する。
前記第１〜第３の例において、前記切断する工程において、図２におけるＡーＡ’方向を幅方向としたとき、短絡板はスリットを跨いで前記ＩＣチップにかかる程度の長さを有することが必要であり、アンテナ回路の幅とほぼ同等の長さを有していることがインレット全体の外観上好ましい。
前記第１〜第３の例において、前記各工程を経て、本発明の電子装置であるインレット構造を得ることができる。
前記インレットについて、ＲＦＩＤタグの形態で使用する際には、インレットの上下にカバーシートを設けることが、回路を保護してショート等を防ぐ点で好ましい。
前記第１〜第３の例において、整列した複数の前記ＩＣチップを円盤状搬送器の外周に配置した前記ＩＣチップを１個保持可能な複数のハンドに個々に保持し前記円盤状搬送器の回転により前記ハンドの数を最大とする複数個の前記ＩＣチップを同時に搬送することで、搬送したチップを短絡板及びアンテナ回路上の所定の位置に個々に配置しても、前記ＩＣチップを真空吸着器等で１個ずつ吸着、搬送及び配置する場合に比べて優れた生産性を実現することができる。生産性を向上することでインレット１個当たりのタクト時間を短縮することができる。
前記第１〜第３の例において、前記ＩＣチップと短絡板を用い、スリットを跨ぐ接続構造とすることで、前記ＩＣチップのアンテナ回路に接する側の面の外部電極とアンテナ回路上の励振スリットの高精度な位置合せが不要であるため生産設備の低価格化と搬送の高速化を実現することができる。
前記第１〜第３の例において、前記ＩＣチップとアンテナ基板及び短絡板、短絡板及びアンテナ基板の各電気的接続は、異方導電性接着剤層を介して行う。異方導電性接着剤層による接続は、被接続体である前記ＩＣチップの各々の面に形成された各外部電極を前記異方導電性接着剤層に含有される導電粒子との接触によって得られるものであり、アンテナ回路上の表面めっきが不要であること、かつ、金属接合を形成するために２００℃以上の高温でのボンディングに耐えうる高耐熱性ベース基材が不要であることから、安価なベース基材及びアンテナ回路の使用が可能となり、低コスト化を実現することができる。
前記電気的接続を異方導電性接着剤層を介して行うため、例えば、従来の金−錫接合等で接続する場合にはアンテナ基板のベース基材として耐熱性の高いポリイミドを使用する必要があったのに対し、例えば、安価なポリエチレンテレフタレート等を使用することができる。また、前記接続部のアンテナ回路上の表面に錫めっき等を施す必要がないことから、錫やはんだのめっき性が悪いものの安価なアルミニウムをアンテナ回路の材料に使用することができる。従って、例えば、ポリエチレンテレフタレートのベース基材にアルミニウムのアンテナ回路を形成して得られるアンテナ基板は、安価なＲＦＩＤタグ用インレットを製造するために好適な部材である。
前記第１の例において、第１の異方導電性接着剤層は予め短絡板に形成してもよいし、前記ＩＣチップの第２の外部電極側に形成してもよい。また、第２の異方導電性接着剤層は予めアンテナ基板上に形成してもよいし、前記ＩＣチップの第１の外部電極１０２側に形成してもよい。
前記第２の例において、第１の異方導電性接着剤層は予めアンテナ基板上に形成してもよいし、前記ＩＣチップの第１の外部電極１０２側に形成してもよい。また、第２の異方導電性接着剤層は予め短絡板に形成してもよいし、ＩＣチップ及びアンテナ回路上に形成してもよい。
即ち、本発明の電子装置の製造方法は、外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、前記ＩＣチップの搬送が前記ＩＣチップを１個保持可能なハンドを外周に複数有する円盤状搬送器の前記ハンドに前記ＩＣチップを個々に保持し、前記円盤状搬送器の回転により行うことで、前記ハンドの数を最大とする複数個の前記ＩＣチップを同時に搬送することができることを特徴とする電子装置の製造方法である。
前記第１〜第３の例で説明したように、前記ＩＣチップを円盤状搬送器の外周に配置した前記ＩＣチップを１個保持可能な複数のハンドに個々に保持し前記円盤状搬送器の回転により前記ハンドの数を最大とする複数個の前記ＩＣチップを同時に搬送することで、短絡板及びアンテナ基板に電気的に接続するよう個々に配置しても、インレットの生産性を飛躍的に向上することができる。
実施例
以下、本発明の好適な実施例について図面を用いてさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
図２（ａ）は本発明の実施形態であり、本発明の製造方法を用いたＲＦＩＤタグ用インレットを上面から見た概略図である。また、図２（ｂ）は図２（ａ）のＡ−Ａ’部の断面概略図である。図２を用いて、インレットの構造を簡単に説明する。
図２において、（ｂ）に示すように、ＩＣチップ１００の向かい合った１組の各々の面には、第１の外部電極１０２及び第２の外部電極１０３が形成されている。ＩＣチップ１００は第１の外部電極１０２によって、ベース基材２０２及びアンテナ回路２０１で構成されるアンテナ基板２００に第１の接続部２において、異方導電性接着剤層４００に含有される導電粒子４０１を介して接続されている。同様に、ベース基材３０２及び金属箔３０１で構成される短絡板３００とＩＣチップ１００の第２の外部電極１０３が第２の接続部３において、また、短絡板３００とアンテナ基板２００が第３の接続部４において、前記導電粒子４０１を介して各々接続されている。すなわち、前記ＩＣチップの第２の外部電極１０３の第２の接続部３とアンテナ基板上の第３の接続部４は、アンテナ基板に形成されたスリット１を跨いで接続される構造となる。すなわち、前記ＩＣチップの第１の外部電極１０２と第２の外部電極１０３は、第１の接続部２、アンテナ回路２０１、第３の接続部４、短絡板の金属箔３０１及び第２の接続部３を介して電気的に接続される。また、アンテナ基板２００と短絡板３００の空隙は、異方導電性接着剤層のマトリクス樹脂４０２によって封止されている。
＜第１の実施の形態＞
以下、図３を用いて、第１の実施の形態を説明する。
まず、（ａ）に示すように、厚み５０μｍのポリエチレンテレフタレート基材２０２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せたテープ状基材のアルミニウム箔面に、スクリーン印刷でエッチングレジストを形成した後、エッチング液に塩化第二鉄水溶液を用いて、アンテナ回路２０１を連続して形成する。ここで、アンテナ回路１個当りのアンテナの幅を２．５ｍｍ、スリット幅を０．５ｍｍ、アンテナ回路の形成ピッチを３ｍｍとした。
次に、（ｂ）に示すように、約１００００個準備した外部電極が向かい合った１組の各々の面に形成された縦横各０．４ｍｍで厚さ０．１５ｍｍのＩＣチップ１００を高周波パーツフィーダー７００に供給した後、前記高周波パーツフィーダー及び前記パーツフィーダーにつながるリニアフィーダー７０１を周波数２８０Ｈｚで連続して振動させることで前記ＩＣチップを前記リニアフィーダー上に１列に整列した。
次に、（ｃ）にしめすように、幅２ｍｍ長さ５０ｍ厚み５０μｍのポリエチレンテレフタレート基材に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せた短絡板３００のアルミニウム箔面上に、幅２ｍｍ長さ５０ｍの異方導電性接着フィルム４００（ＡＣ−２０５２Ｐ−４５（日立化成工業（株）製））を８０℃でラミネートし、セパレータフィルムを剥がして形成した異方導電性接着剤層を準備し、前記リニアフィーダー７０１、前記ＩＣチップが１個保持可能な複数のハンド７０４を外周に有する円盤状搬送器７０３、前記異方導電性接着剤層を上向きに配置した。なお、前記リニアフィーダーの先端には振動による前記ＩＣチップの脱落防止及び前記円盤状搬送器のハンドに保持する前記ＩＣチップを１個だけ分離するためのピン７０２が付いている。
次に、（ｄ）にしめすように、前記リニアフィーダー７０１先端のピン７０２を下降し前記リニアフィーダーの先頭に整列したＩＣチップＢを１個だけ分離した後、前記リニアフィーダーにつながる位置に停止した前記円盤状搬送器７０３のハンド７０４が下降し１個だけ分離したＩＣチップＢをハンド７０４先端に保持しハンド７０４を上昇し前記円盤状搬送器を回転した。このとき、前記リニアフィーダー先端のピンはこの後保持する前記ＩＣチップの脱落防止のために上昇し、前記円盤状搬送器はこの後前記ＩＣチップを保持するハンドが前記リニアフィーダーにつながる位置で回転を停止する。また、前記円盤状搬送器７０３のハンド７０４先端へのＩＣチップ保持は、真空吸着で行っており、そのための穴がハンド７０４には明いている。
次に、（ｅ）にしめすように、前記円盤状搬送器７０３のハンド７０４に保持した前記ＩＣチップＢが前記異方導電性接着剤層４００の上方に位置すると、前記円盤状搬送器７０３のハンド７０４が下降し前記ＩＣチップＢを吸着している真空を破壊し前記ＩＣチップＢを前記異方導電性接着剤層に固定し、前記異方導電性接着剤層４００を有する短絡板を３ｍｍ移動した。上記動作を繰り返し前記短絡板に形成した異方導電性接着剤層に４０個の前記ＩＣチップを３ｍｍ間隔で配置した。このとき、前記円盤状搬送器の外周に有するハンドは２０個、前記円盤状搬送器の回転速度は０．３回転／秒、前記異方導電性接着剤層を有する短絡板の移動速度は１８ｍｍ／秒とした。
次に、（ｆ）に示すように、配置した前記ＩＣチップの短絡板側の外部電極とは反対側の外部電極面上に、前記幅の前記異方導電性接着フィルム４００を８０℃でラミネートした後、セパレータフィルムを剥がして異方導電性接着剤層を形成し、３ｍｍピッチで４０個のＩＣチップが１列に並んだ前記ＩＣチップ付き短絡板とした。このとき、前記ＩＣチップの外部電極の付いている各々の面は前記異方導電性接着剤層で挟み込まれた状態になっている。
次に、（ｇ）に示すように、ＣＣＤカメラと画像処理装置を用いて、前記ＩＣチップ付き短絡板の異方導電性接着剤層上から透かして見た前記ＩＣチップと、アンテナ回路上の所定の位置とを位置合せすることで、前記ＩＣチップ付き短絡板のＩＣチップがアンテナ基板に接続する向きに仮固定した。また、ＣＣＤカメラと画像処理装置を用いる替わりに異方導電性接着剤層上から目視で透かして見た前記ＩＣチップの位置精度でも問題はない。続いて、短絡板側から圧着ヘッドを降下し、圧力３ＭＰａ、温度１８０℃、加熱時間１５秒の条件で、前記ＩＣチップ付き短絡板をアンテナ基板の幅方向に並んだアンテナ回路の１列分に対して所定の位置に一括して加熱圧着するとともに、アンテナ基板と短絡板との空隙を封止した。圧着ヘッドには、前記ＩＣチップとアンテナ基板及び短絡板の接続と、短絡板及びアンテナ基板の接続が同時にできるように、前記ＩＣチップの厚み分の突起を所定の位置に形成してある。
次に、（ｈ）に示すように、プレス切断機を用いて１個の個片ずつに切断し、図２に示す形状のインレット構造を得た。
本工程を用いれば、前記ＩＣチップの搬送及び配置に要した時間がインレット１個あたり０．１６７秒、前記ＩＣチップ付き短絡板をアンテナ基板に接続するのに要した時間がインレット１個あたり０．３７５秒であった。圧着ヘッドを複数個用いれば、さらにインレット１個当りのタクト時間を短縮することができる。
また、前記ＩＣチップの実装位置精度は所定の位置から±０．３ｍｍ以内に収まっており、位置ずれによる組み立て不良及び通信不良はなかった。
＜第２の実施の形態＞
以下、図４を用いて、第２の実施の形態を説明する。
まず、（ａ）に示すように、厚み５０μｍのポリエチレンテレフタレート基材２０２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せたテープ状基材のアルミニウム箔面に、スクリーン印刷でエッチングレジストを形成した後、エッチング液に塩化第二鉄水溶液を用いて、アンテナ回路２０１を連続して形成する。ここで、アンテナ回路１個当りのアンテナの幅を２．５ｍｍ、スリット幅を０．５ｍｍ、アンテナ回路の形成ピッチを３ｍｍとした。
次に、（ｂ）に示すように、アンテナ回路上の所定の位置に、幅２ｍｍの異方導電性接着フィルム４００（ＡＣ−２０５２Ｐ−４５（日立化成工業（株）製））を８０℃でラミネートし、セパレータフィルムを剥がして異方導電性接着剤層を形成した。
次に、（ｃ）に示すように、約１００００個準備した外部電極が向かい合った１組の各々の面に形成された縦横各０．４ｍｍで厚さ０．１５ｍｍのＩＣチップ１００を高周波パーツフィーダー７００に供給した後、前記高周波パーツフィーダー及び前記パーツフィーダーにつながるリニアフィーダー７０１を周波数２８０Ｈｚで連続して振動させることで前記ＩＣチップを前記リニアフィーダー上に１列に整列した。
次に、（ｄ）にしめすように、前記リニアフィーダー７０１、前記ＩＣチップが１個保持可能な複数のハンド７０４を外周に有する円盤状搬送器７０３、前記アンテナ回路上の所定の位置に形成した異方導電性接着剤層４００を上向きに配置した。なお、前記リニアフィーダーの先端には振動による前記ＩＣチップの脱落防止及び前記円盤状搬送器のハンドに保持する前記ＩＣチップを１個だけ分離するためのピン７０２が付いている。
次に、（ｅ）にしめすように、前記リニアフィーダー７０１先端のピン７０２を下降し前記リニアフィーダーの先頭に整列したＩＣチップＣを１個だけ分離した後、前記リニアフィーダーにつながる位置に停止した前記円盤状搬送器７０３のハンド７０４が下降し１個だけ分離したＩＣチップＣをハンド７０４先端に保持しハンド７０４を上昇し前記円盤状搬送器を回転した。このとき、前記リニアフィーダー先端のピンはこの後保持する前記ＩＣチップの脱落防止のために上昇し、前記円盤状搬送器はこの後前記ＩＣチップを保持するハンドが前記リニアフィーダーにつながる位置で回転を停止する。また、前記円盤状搬送器７０３のハンド７０４先端へのＩＣチップ保持は、真空吸着で行っており、そのための穴がハンド７０４には明いている。
次に、（ｆ）にしめすように、前記円盤状搬送器７０３のハンド７０４に保持した前記ＩＣチップＣが前記異方導電性接着剤層４００の上方に位置すると、前記円盤状搬送器７０３のハンド７０４が下降し前記ＩＣチップＣを吸着している真空を破壊し前記ＩＣチップＣを前記異方導電性接着剤層に固定し、前記異方導電性接着剤層を有するアンテナ回路２０１を３ｍｍ移動した。上記動作を繰り返し前記アンテナ回路に形成した異方導電性接着剤層に４０個の前記ＩＣチップを３ｍｍ間隔で配置した。このとき、前記円盤状搬送器の外周に有する切欠きは２０個、前記円盤状搬送器の回転速度は０．３回転／秒、前記異方導電性接着剤層を有する短絡板の移動速度は１８ｍｍ／秒とした。
次に、（ｇ）に示すように、厚み５０μｍのポリエチレンテレフタレート基材に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せた、幅２ｍｍのテープ状基材のアルミニウム箔面上に、前記テープ状基材と同幅の前記異方導電性接着フィルム４００を８０℃でラミネートし、セパレータフィルムを剥がし、異方導電性接着剤層付き短絡板とした。
次に、（ｈ）に示すように、異方導電性接着剤層付き短絡板とアンテナ基板とを外形寸法を基準にして所定の位置に合せ、仮固定した。続いて異方導電性接着剤層付き短絡板側から圧着ヘッドを降下し、圧力３ＭＰａ、温度１８０℃、加熱時間１５秒の条件で、前記異方導電性接着剤層付き短絡板をアンテナ基板の幅方向に並んだ前記ＩＣチップ及びアンテナ回路の１列分に対して所定の位置に一括して加熱圧着するとともに、アンテナ基板と短絡板との空隙を封止した。圧着ヘッドには、前記ＩＣチップとアンテナ基板及び短絡板の接続と、短絡板及びアンテナ基板の接続が同時にできるように、前記ＩＣチップの厚み分の突起を所定の位置に形成してある。
次に、（ｉ）に示すように、プレス切断機を用いて１個の個片ずつに切断し、図２に示す形状のインレットを得た。
本工程を用いれば第１の実施の形態と同様に、前記ＩＣチップの搬送及び配置に要した時間がインレット１個あたり０．１６７秒、前記短絡板をアンテナ基板に接続するのに要した時間がインレット１個あたり０．３７５秒であった。圧着ヘッドを複数個用いれば、さらにインレット１個当りのタクト時間を短縮することができる。
また、第１の実施の形態と同様に、前記ＩＣチップの実装位置精度は所定の位置から±０．３ｍｍ以内に収まっており、位置ずれによる組み立て不良及び通信不良はなかった。
＜第３の実施の形態＞
以下、第３の実施形態を説明する。
図４における（ｆ）までは第２の実施の形態と同様の工程を用いて、前記アンテナ基板の加工を行い、前記異方導電性接着フィルムをアンテナ回路上にラミネートして異方導電性接着剤層を形成し、前記外部電極が向かい合った１組の各々の面に形成されたＩＣチップを整列及び搬送して、アンテナ回路上の所定の位置に前記ＩＣチップを個々に配置した。
次に、配置した前記ＩＣチップ上に、上記ラミネートした異方導電性接着フィルムと同幅の異方導電性接着フィルムを８０℃でラミネートし、セパレータフィルムを剥がして異方導電性接着剤層を形成した。
次に、厚み５０μｍのポリエチレンテレフタレート基材に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せた幅２ｍｍのテープ状基材を準備し、これを短絡板とした。前記短絡板のアルミニウム箔面側を前記ＩＣチップに向け、外形寸法を基準にして前記異方導電性接着フィルムと重なるように位置合せをし、仮固定した。続いて短絡板側から圧着ヘッドを降下し、圧力３ＭＰａ、温度１８０℃、加熱時間１５秒の条件で、短絡板を前記ＩＣチップ及びアンテナ回路に対して所定の位置に一括して加熱圧着するとともに、アンテナ基板と短絡板との空隙を封止した。圧着ヘッドには、ＩＣチップとアンテナ基板及び短絡板の接続と、短絡板及びアンテナ基板の接続が同時にできるように、前記ＩＣチップの厚み分の突起を所定の位置に形成してある。
次に、プレス切断機を用いて１個の個片ずつに切断し、図２に示す形状のインレット構造を得た。
本工程を用いれば第１及び第２の実施の形態と同様に、前記ＩＣチップの搬送及び配置に要した時間がインレット１個あたり０．１６７秒、前記短絡板をアンテナ基板に接続するのに要した時間がインレット１個あたり０．３７５秒であった。圧着ヘッドを複数個用いれば、さらにインレット１個当りのタクト時間を短縮することができる。
また、第１及び第２の実施の形態と同様に、前記ＩＣチップの実装位置精度は所定の位置から±０．３ｍｍ以内に収まっており、位置ずれによる組み立て不良及び通信不良はなかった。
＜第４の実施の形態＞
以下、図５を用いて、第４の実施の形態を説明する。
図５における（ｂ）までは第１の実施の形態と同様の工程を用いて、前記アンテナ基板の加工を行い、前記ＩＣチップを前記リニアフィーダー上に１列に整列した。
次に、（ｃ）にしめすように、幅２ｍｍ長さ５０ｍ厚み５０μｍのポリエチレンテレフタレート基材に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せた短絡板３００のアルミニウム箔面上に、幅２ｍｍ長さ５０ｍの異方導電性接着フィルム４００（ＡＣ−２０５２Ｐ−４５（日立化成工業（株）製））を８０℃でラミネートし、セパレータフィルムを剥がして形成した異方導電性接着剤層を準備し、前記リニアフィーダー７０１、前記ＩＣチップが１個挿入可能な複数の切欠き８０４を外周に有する円盤状搬送器８０３、前記異方導電性接着剤層を上向きに配置した。なお、前記リニアフィーダーの先端には振動による前記ＩＣチップの脱落防止及び前記円盤状搬送器の切欠きに挿入する前記ＩＣチップを１個だけ分離するためのピン７０２が付いている。
次に、（ｄ）にしめすように、前記リニアフィーダー７０１先端のピン７０２を下降し前記リニアフィーダーの先頭に整列したＩＣチップＤを１個だけ前記円盤状搬送器８０３の切欠き８０４に挿入し前記円盤状搬送器を回転した。このとき、前記リニアフィーダー先端のピンはこの後挿入する前記ＩＣチップの脱落防止のために上昇し、前記円盤状搬送器はこの後前記ＩＣチップを挿入する切欠きが前記リニアフィーダーにつながる位置で回転を停止する。
次に、（ｅ）にしめすように、前記円盤状搬送器８０３の切欠き８０４に挿入した前記ＩＣチップＤが前記異方導電性接着剤層４００の上方に位置すると、仮付用ピン８０５で前記ＩＣチップＤを前記切欠きから外し前記異方導電性接着剤層に固定し、前記異方導電性接着剤層４００を有する短絡板を３ｍｍ移動した。上記動作を繰り返し前記短絡板に形成した異方導電性接着剤層に４０個の前記ＩＣチップを３ｍｍ間隔で配置した。このとき、前記円盤状搬送器の外周に有する切欠きは２４個、前記円盤状搬送器の回転速度は０．２５回転／秒、前記異方導電性接着剤層を有する短絡板の移動速度は１８ｍｍ／秒とした。
図５における（ｆ）以降は第１の実施の形態と同様の工程を用いて、図２に示す形状のインレット構造を得た。
本工程を用いれば、前記ＩＣチップの搬送及び配置に要した時間がインレット１個あたり０．１６７秒であった。但し、前記０．１６７秒は前記ＩＣチップを前記切欠きに挿入する際に前記ＩＣチップ２０００個当り１回程度発生する前記ＩＣチップが前記切欠きに引っかかったことが原因で設備が停止した時間を除いたものである。前記ＩＣチップ付き短絡板をアンテナ基板に接続するのに要した時間がインレット１個あたり０．３７５秒であったが、圧着ヘッドを複数個用いれば、さらにインレット１個当りのタクト時間を短縮することができる。
また、前記ＩＣチップの実装位置精度は所定の位置から±０．３ｍｍ以内に収まっており、位置ずれによる組み立て不良及び通信不良はなかった。
＜第５の実施の形態＞
まず、厚み５０μｍのポリエチレンテレフタレート基材に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せたテープ状基材のアルミニウム箔面に、スクリーン印刷でエッチングレジストを形成した後、エッチング液に塩化第二鉄水溶液を用いて、アンテナ回路を連続して形成する。ここで、アンテナ回路１個当りのアンテナの幅を２．５ｍｍ、スリット幅を０．５ｍｍ、アンテナ回路の形成ピッチを３ｍｍとした。
次に、アンテナ基板上の所定の位置に、幅２ｍｍの異方導電性接着フィルム４００（ＡＣ−２０５２Ｐ−４５（日立化成工業（株）製））を８０℃でラミネートし、セパレータフィルムを剥がして異方導電性接着剤層を形成した。
次に、外部電極が向かい合った１組の各々の面に形成された縦横各０．４ｍｍで厚さ０．１５ｍｍのＩＣチップを約３０００個準備し、高速チップマウンタに装着された高速バルクフィーダに投入した。高速バルクフィーダによって１列に整列して排出された前記ＩＣチップを、高速チップマウンタを用いて順次アンテナ基板上の所定の位置に搬送し、配置した。
次に、厚み５０μｍのポリエチレンテレフタレート基材に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せた幅２ｍｍのテープ状基材のアルミニウム箔面上に、前記アルミニウム箔と同幅の前記異方導電性接着フィルムを８０℃でラミネートし、セパレータフィルムを剥がし、異方導電性接着剤層付き短絡板とした。
次に、異方導電性接着剤層付き短絡板とアンテナ基板を外形寸法を基準にして所定の位置に合せ、仮固定した。続いて異方導電性接着剤層付き短絡板側から圧着ヘッドを降下し、圧力３ＭＰａ、温度１８０℃、加熱時間１５秒の条件で、異方導電性接着剤層付き短絡板を前記ＩＣチップ及びアンテナ回路対して所定の位置に一括して加熱圧着するとともに、アンテナ基板と短絡板との空隙を封止した。圧着ヘッドには、ＩＣチップとアンテナ基板及び短絡板の接続と、短絡板及びアンテナ基板の接続が同時にできるように、前記ＩＣチップの厚み分の突起を所定の位置に形成してある。
次に、プレス切断機を用いて１個の個片ずつに切断し、図２に示す形状のインレットを得た。
本工程を用いれば、前記ＩＣチップの搬送及び配置に要した時間がインレット１個あたり０．２秒、前記短絡板をアンテナ基板に接続するのに要した時間がインレット１個あたり０．３７５秒であった。
また、第１の実施の形態及び第２の実施の形態と同様に、前記ＩＣチップの実装位置精度は所定の位置から±０．３ｍｍ以内に収まっており、位置ずれによる組み立て不良及び通信不良はなかった。
以上の実施例の結果をまとめて表１に示す。
Figure 2006112458

Claims (10)

  1. 外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、
    前記ＩＣチップを１個保持可能なハンドを外周に複数有する円盤状搬送器の前記ハンドに前記ＩＣチップを個々に保持し、前記ＩＣチップの搬送を前記円盤状搬送器の回転により行うことで、前記ハンドの数を最大とする複数個の前記ＩＣチップを同時に搬送すること
    を特徴とする電子装置の製造方法。
  2. 外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、
    第１の金属箔を用いて複数のアンテナ回路を形成し、ベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程またはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、
    前記ＩＣチップを整列する工程、
    整列したＩＣチップを円盤状搬送器の外周に配置した前記ＩＣチップを１個保持可能な複数のハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、
    搬送したＩＣチップを電気的に接続するように第２の金属箔を形成した短絡板に第１の異方導電性接着剤層を介して個々に配置し、ＩＣチップ付き短絡板を作製する工程、
    前記アンテナ回路上の所定の位置に、前記ＩＣチップが電気的に接続するように、前記ＩＣチップ付き短絡板を位置合せする工程、
    アンテナ基板上の所定の位置に、前記ＩＣチップ付き短絡板を第２の異方導電性接着剤層を介して一括して加熱圧着する工程、
    を少なくとも有することを特徴とする電子装置の製造方法。
  3. 外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、
    第１の金属箔を用いて複数のアンテナ回路を形成し、ベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程またはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、
    前記ＩＣチップを整列する工程、
    整列したＩＣチップを円盤状搬送器の外周に配置した前記ＩＣチップを１個保持可能な複数のハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、
    前記アンテナ回路上の所定の位置に前記ＩＣチップが電気的に接続するように、搬送した前記ＩＣチップを個々に位置合せした後、第１の異方導電性接着剤層を介して配置する工程、
    配置した前記ＩＣチップ及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した短絡板を位置合せする工程、
    前記短絡板を、前記ＩＣチップ及びアンテナ基板上に第２の異方導電性接着剤層を介して一括して加熱圧着する工程、
    を少なくとも有することを特徴とする電子装置の製造方法。
  4. 外部電極が向かい合った１組の各々の面に形成されたＩＣチップと、スリットが形成された送受信アンテナと、前記ＩＣチップと前記アンテナとを電気的に接続する短絡板とを備えた電子装置の製造方法において、
    第１の金属箔を用いて複数のアンテナ回路を形成し、ベース基材上に前記アンテナ回路を設けることでアンテナ基板を形成する工程またはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることでアンテナ基板を形成する工程、
    前記アンテナ回路上の所定の位置に第１の異方導電性接着剤層を形成する工程、
    前記ＩＣチップを整列する工程、
    整列したＩＣチップを円盤状搬送器の外周に配置した前記ＩＣチップを１個保持可能な複数のハンドに個々に保持し前記円盤状搬送器の回転により搬送する工程、
    前記アンテナ回路上の所定の位置に前記ＩＣチップが電気的に接続するように、搬送した前記ＩＣチップを個々に位置合せした後、第１の異方導電性接着剤層を介して配置する工程、
    配置した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に第２の異方導電性接着剤層を形成する工程、
    配置した複数の前記ＩＣチップ及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した短絡板を位置合せする工程、
    前記短絡板を、複数の前記ＩＣチップ及びアンテナ基板上に一括して加熱圧着する工程、
    を少なくとも有することを特徴とする電子装置の製造方法。
  5. 請求項１〜４のいずれかに記載の電子装置の製造方法において、第１及び第２の金属箔の少なくとも一方がアルミニウムであることを特徴とする電子装置の製造方法。
  6. 請求項１〜５のいずれかに記載の電子装置の製造方法において、第１及び第２の金属箔の少なくとも一方が有機樹脂からなるベース基材に支持されており、前記有機樹脂は、塩化ビニル樹脂（ＰＶＣ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、グリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート樹脂（ＰＣ）、２軸延伸ポリエステル（Ｏ−ＰＥＴ）、ポリイミド樹脂から選択されることを特徴とする電子装置の製造方法。
  7. 請求項１〜５のいずれかに記載の電子装置の製造方法において、第１及び第２の金属箔の少なくとも一方が紙からなるベース基材に支持されていることを特徴とする電子装置の製造方法。
  8. 請求項１〜７のいずれかに記載の電子装置の製造方法において、第１及び第２の異方導電性接着剤層の加熱圧着によって、アンテナ基板と短絡板との空隙を封止することを特徴とする電子装置の製造方法。
  9. 請求項１〜８のいずれかに記載の電子装置の製造方法において、複数の前記ＩＣチップをアンテナ基板及び短絡板と一括して加熱圧着する工程の後に、連続しているアンテナ回路を１個ずつの個片に切断する工程を有することを特徴とする電子装置の製造方法。
  10. 請求項１〜９のいずれかに記載の電子装置の製造方法において、短絡板と前記ＩＣチップ及びアンテナ基板を一括して加熱圧着することを特徴とする電子装置の製造方法。
JP2007528157A 2005-04-18 2006-04-18 電子装置の製造方法 Expired - Fee Related JP4697228B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007528157A JP4697228B2 (ja) 2005-04-18 2006-04-18 電子装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005120168 2005-04-18
JP2005120168 2005-04-18
JP2007528157A JP4697228B2 (ja) 2005-04-18 2006-04-18 電子装置の製造方法
PCT/JP2006/308134 WO2006112458A1 (ja) 2005-04-18 2006-04-18 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2006112458A1 true JPWO2006112458A1 (ja) 2008-12-11
JP4697228B2 JP4697228B2 (ja) 2011-06-08

Family

ID=37115173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007528157A Expired - Fee Related JP4697228B2 (ja) 2005-04-18 2006-04-18 電子装置の製造方法

Country Status (6)

Country Link
US (1) US7776654B2 (ja)
JP (1) JP4697228B2 (ja)
KR (1) KR101007415B1 (ja)
CN (1) CN101160596B (ja)
TW (1) TW200707599A (ja)
WO (1) WO2006112458A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101160596B (zh) * 2005-04-18 2010-05-26 日立化成工业株式会社 电子装置的制造方法
KR101122137B1 (ko) * 2009-09-04 2012-03-16 주식회사 프로텍 엘이디 본더의 접착제 스탬핑 장치
JP5403353B2 (ja) * 2009-11-11 2014-01-29 日立化成株式会社 Ｒｆｉｄタグの製造方法
EP2669936B1 (en) 2012-06-01 2018-02-14 Nexperia B.V. Discrete semiconductor device package and manufacturing method
EP2873031B1 (en) * 2012-07-12 2018-08-22 Assa Abloy Ab Method of manufacturing a functional inlay
US9437587B2 (en) * 2014-01-19 2016-09-06 Alpha & Omega Semiconductor, Inc. Flip chip semiconductor device
CN108701670A (zh) * 2015-12-11 2018-10-23 薄膜电子有限公司 具有电镀的天线和/或迹线的电子装置及其制造和使用方法
CN107336956B (zh) * 2017-08-22 2022-09-30 杭州象限科技有限公司 一种永磁体自动堆叠镭雕装置及使用方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215910A (ja) * 1990-12-05 1992-08-06 Nitto Kogyo Co Ltd 固形物搬送装置のガイドプレート
JPH11145175A (ja) * 1997-11-11 1999-05-28 Matsushita Electric Ind Co Ltd バンプボンディング装置及び方法
JP2004115273A (ja) * 2002-09-30 2004-04-15 Far East Engineering Co Ltd チップ自動分離搬送装置
JP2004127230A (ja) * 2002-08-08 2004-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法、電子商取引方法及びトランスポンダ読み取り装置
JP2004177974A (ja) * 1997-10-01 2004-06-24 Hitachi Chem Co Ltd 光情報処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528222A (en) * 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
FR2756955B1 (fr) * 1996-12-11 1999-01-08 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
JP3339390B2 (ja) * 1997-11-12 2002-10-28 株式会社村田製作所 電子部品の搬送装置
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
JP4433629B2 (ja) 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
US6732498B2 (en) * 2001-06-29 2004-05-11 Mars, Incorporated Vacuum assisted cut-and-seal apparatus with transfer wheel
US20030036249A1 (en) * 2001-08-06 2003-02-20 Bauer Donald G. Chip alignment and placement apparatus for integrated circuit, MEMS, photonic or other devices
JP2003069294A (ja) 2001-08-24 2003-03-07 Oji Paper Co Ltd Ｉｃチップの実装装置
US6773543B2 (en) * 2002-05-07 2004-08-10 Delaware Capital Formation, Inc. Method and apparatus for the multiplexed acquisition of a bare die from a wafer
JP3941931B2 (ja) 2002-06-04 2007-07-11 株式会社藤商事 遊技機
JP2004102353A (ja) 2002-09-04 2004-04-02 Hitachi Ltd 紙の製造方法及び無線タグの製造方法
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US7242996B2 (en) * 2003-03-25 2007-07-10 Id Solutions, Inc. Attachment of RFID modules to antennas
CN100476869C (zh) 2004-01-15 2009-04-08 日立化成工业株式会社 电子装置的制造方法
CN101160596B (zh) * 2005-04-18 2010-05-26 日立化成工业株式会社 电子装置的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215910A (ja) * 1990-12-05 1992-08-06 Nitto Kogyo Co Ltd 固形物搬送装置のガイドプレート
JP2004177974A (ja) * 1997-10-01 2004-06-24 Hitachi Chem Co Ltd 光情報処理装置
JPH11145175A (ja) * 1997-11-11 1999-05-28 Matsushita Electric Ind Co Ltd バンプボンディング装置及び方法
JP2004127230A (ja) * 2002-08-08 2004-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法、電子商取引方法及びトランスポンダ読み取り装置
JP2004115273A (ja) * 2002-09-30 2004-04-15 Far East Engineering Co Ltd チップ自動分離搬送装置

Also Published As

Publication number Publication date
TW200707599A (en) 2007-02-16
JP4697228B2 (ja) 2011-06-08
KR101007415B1 (ko) 2011-01-12
CN101160596A (zh) 2008-04-09
CN101160596B (zh) 2010-05-26
KR20070118109A (ko) 2007-12-13
US20090061561A1 (en) 2009-03-05
TWI304623B (ja) 2008-12-21
WO2006112458A1 (ja) 2006-10-26
US7776654B2 (en) 2010-08-17

Similar Documents

Publication Publication Date Title
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
JP4697228B2 (ja) 電子装置の製造方法
KR100732648B1 (ko) 비접촉 아이디 카드 및 그의 제조방법
JP4386023B2 (ja) Ｉｃ実装モジュールの製造方法および製造装置
JP4353181B2 (ja) 電子装置の製造方法
JP4518024B2 (ja) 電子装置
JP4386038B2 (ja) 電子装置の製造方法
JP4809648B2 (ja) 電子装置の製造方法
JP6957962B2 (ja) Ｒｆｉｄタグの製造方法
JP2014115938A (ja) 半導体装置およびその製造方法
JP2000208667A (ja) 積層基板製造方法、積層基板製造装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

LAPS Cancellation because of no payment of annual fees