JP2000208667A - 積層基板製造方法、積層基板製造装置及び半導体装置の製造方法 - Google Patents

積層基板製造方法、積層基板製造装置及び半導体装置の製造方法

Info

Publication number
JP2000208667A
JP2000208667A JP11007427A JP742799A JP2000208667A JP 2000208667 A JP2000208667 A JP 2000208667A JP 11007427 A JP11007427 A JP 11007427A JP 742799 A JP742799 A JP 742799A JP 2000208667 A JP2000208667 A JP 2000208667A
Authority
JP
Japan
Prior art keywords
wiring board
rigid
core sheet
sheet
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11007427A
Other languages
English (en)
Inventor
Makoto Hatakeyama
誠 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11007427A priority Critical patent/JP2000208667A/ja
Publication of JP2000208667A publication Critical patent/JP2000208667A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

(57)【要約】 【課題】 半導体装置や実装基板等に用いられ、リジッ
ド配線基板とフレキシブル配線基板とを高精度で積層す
ることが可能な積層基板製造方法、積層基板製造装置及
び半導体装置の製造方法を提供する。 【解決手段】 複数のリジッド配線基板104が形成さ
れたコアシート101と複数のフレキシブル配線基板1
06が形成されたフィルムシート103とを用意し、フ
ィルムシートからフレキシブル配線基板を切断分離し、
各フレキシブル配線基板をそれぞれコアシートのリジッ
ド配線基板に積層して、これを加熱・加圧して複合配線
基板を形成する。従来のフィルムシートの状態でコアシ
ートに積層する場合に比較して配線間のコンタクト性や
貼付精度が向上するので歩留りが著しくあがる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フリップチップ型
半導体装置やプリント配線基板などに用いる配線基板に
関し、とくに、配線基板に用いられるリジッド配線基板
とフレキシブル配線基板から構成された複合配線基板を
製造するためのリジッド配線基板とフレキシブル配線基
板とを高精度で積層する積層工程(貼付工程、熱圧着工
程、プレス工程を含む)及びこの積層工程を用いる半導
体装置の製造方法に関する。
【0002】
【従来の技術】半導体装置の集積化が進むに連れて、半
導体素子と外部回路とを接続するために配設される半導
体素子表面の接続端子(パッド)の数が増大し、配設密
度が高くなっている。半導体素子として、例えば、10
mm角のシリコンチップには、1000個の最小加工寸
法が約0.2μm程度のとき、1000個のパッドが必
要になる。そして、その配設ピッチは、約40μmとい
う非常に微細なものである。このようなパッド数の増大
に対応した半導体装置にフリップチップ型半導体装置が
ある。この半導体装置は、図5に示すように多数の接続
端子を取り付けた配線基板に半導体素子(チップ)を搭
載した構造を有している。フリップチップ型半導体装置
は、コンピュータ、通信機器分野などに使われる高速・
高機能パッケージもしくは携帯機器分野などに使われる
CSP(Chip SizePackage) において、リジッドな多層
基板をもち、高機能で高い信頼性であることが知られて
いる。
【0003】図5は、フリップチップBGA(Ball Grid
Array) という半導体装置の一例である。半導体チップ
2をBT(ビスマレイミド・トリアジン)樹脂やエポキ
シ樹脂などの有機材料を絶縁板として用いたリジッドな
多層配線基板1にハンダや金など金属バンプ3を介して
フリップチップ接続する。この接合部の隙間、すなわ
ち、バンプ3が存在する配線基板1とチップ2との間に
液状エポキシ樹脂を流し込み、熱硬化させて封止し、樹
脂層5(これをアンダーフィルという)を形成する。ア
ンダーフィル5は、チップ2のバンプ3が形成されてい
る面、すなわち、配線基板1に対向している下面におい
てチップと実質的に接触している。配線基板1は、主面
にチップ2を実装する面(実装面)と、その裏面にチッ
プ2に形成された集積回路と外部回路とを電気的に接続
する外部接続端子が形成される外部接続面とを有し、外
部接続面には接続電極となる配線を有している。この外
部接続面の接続電極には外部接続端子が設けられてい
る。外部接続端子として、例えば、ハンダボール6が取
り付けられる。このハンダボール6とバンプ3とは配線
基板1に形成されている内部配線で電気的に接続されて
いる。チップの裏面(上面)には金属キャップやヒート
シンクが形成されることがある。
【0004】この半導体装置に使用される配線基板は、
リジッドな基板の第1の面及び第2の面のそれぞれに多
層配線を形成し、第1の面にはチップに形成されたバン
プを接続し、第2の面には外部接続端子であるハンダボ
ールを接続している。しかし、このような基板から構成
される配線基板は、1mm程度の厚さがあり、小形化、
薄型化が進む半導体装置には問題である。そこで、配線
基板には複合配線基板を用いることが提案されている
(特願平9−345626号)。複合配線基板は、リジ
ッドな基板からなる配線基板にフレキシブルなフィルム
基板からなる配線基板を積層して形成される。多層化に
適したフレキシブル配線基板を用いることにより配線基
板を0.2〜0.3mm厚程度に薄くすることができる
とともに接続端子の配設密度の高い半導体素子を搭載す
ることができる。図6は、複合配線基板10を配線基板
として半導体素子(チップ)20を搭載したBGAパッ
ケージを有する従来及び本発明のフリップチップ型半導
体装置の断面図である。チップ20と複合配線基板10
との間には、図5に示すようにアンダーフィルという樹
脂封止体が充填されているが、この図では表示を略して
いる。チップ20は、これに作り込まれた集積回路と電
気的に接続してその上に配設された電極パッド21を備
えている。電極パッド21は、例えば、0.25mmピ
ッチでチップ裏面に900個フルグリッドで配設されて
いる。
【0005】複合配線基板10は、リジッドな基板から
なる第1の配線基板11とフレキシブルな基板からなる
第2の配線基板12とを備え、両者の間には第3の基板
からなる中間絶縁膜13が挿入されている。第1の配線
基板11は、第1の面に第1の配線層14が形成され、
第2の面には第2の配線層15が形成されている。そし
て、第1の配線層14と第2の配線層15との間は、第
1の配線基板11のリジッドな基板に形成された貫通孔
に埋め込まれた導電ピラー16により適宜電気的に接続
されている。複合配線基板10の第2の面に相当する第
1の配線基板11の第2の面に形成された第2の配線層
15の所定の位置に外部接続端子としてハンダボール1
7が、例えば、グリッドアレイ状に取り付けられてい
る。また、この第2の面にはハンダボール17が形成さ
れた領域以外の部分にソルダーレジスト18が被覆され
ている。一方、第2の配線基板12は、第1の面に第1
の配線層19が形成され、第2の面には第2の配線層2
2が形成されている。そして、第1の配線層19と第2
の配線層22との間は、第2の配線基板12のフレキシ
ブルな基板に形成された貫通孔に埋め込まれた導電ピラ
ー23により適宜電気的に接続されている。複合配線基
板10の第1の面に相当する第2の配線基板12の第1
の面に形成された第1の配線層19の所定の位置にチッ
プ20の電極パッド21に取り付けられた、例えば、P
b−Snハンダからなる導電性バンプ24がフリップチ
ップ接続されている。
【0006】第1の配線基板11と第2の配線基板12
とは第3の基板である中間絶縁膜13を挟んで接合され
ている。そして、第1の配線基板11の第1の面に形成
された第1の配線14と第2の配線基板12の第2の面
に形成された第2の配線層22とは、中間絶縁膜13を
貫通する導電ピラー25により適宜電気的に接続されて
いる。中間絶縁膜13は、ポリイミド系フィルムから構
成されている。この他に、ポリエステル系フィルム、ポ
リテトラフルオロエチレン(PTFE)系フィルムなど
の誘電率の低い材料を用いる事により、配線容量を低減
させ、配線を伝搬する信号の伝搬速度や波形に与える影
響を小さくすることができる。従って、このような材料
を用いると高速動作の半導体装置に適用することができ
る。以上のように、複合配線基板10のチップ搭載面
(第1の面)は、フレキシブルな第1の基板とその上に
形成された配線層19とにより構成されているので、平
坦性が良く、且つ配線パターンを微細なルールで形成す
ることができる。
【0007】次に、図7及び図8を参照して図6の半導
体装置に用いた複合配線基板の製造方法を説明する。第
1の配線基板11は、例えば、両面に導体箔を貼り合わ
せた両面銅張積層板を用いる。厚さ1.2mmのガラス
クロスにビスマレイミド型ポリイミド樹脂を含浸させた
両面銅張積層板の導体箔は、例えば、厚さ35μmの電
解銅箔からなり、これらをパターニングして両面に第1
及び第2の配線層14、15を形成する。第1の配線層
14及び第2の配線層15は、導電ピラー16により電
気的に接続されている(図7(a))。第1の配線層1
4の所定の領域(ビアランド)には、ほぼ円錐状の底面
の径が0.4mm程度の導電ピラー25を形成する(図
7(b))。次に、導電ピラー25を形成してから第3
の基板である中間絶縁膜13を第1の配線基板11の第
1の面に積層させ、導電ピラー25を貫通させて頭部を
露出させる。中間絶縁膜13は、例えば、エポキシ変性
ポリイミド樹脂フィルムを用いる。第1の配線基板11
及び中間絶縁膜13は、プレスにより一体化される。こ
のプレス時に導電ピラーを損傷させないように離型性の
あるクッション材を介在させて積層体をプレスすること
ができる。次に、第1の配線基板11と中間絶縁膜13
との積層体をプレス板で挟持して中間絶縁膜13から露
出する導電ピラー25の頭部を圧潰するように塑性変形
させる。このとき中間絶縁膜13は、硬化させず、セミ
キュア状態を維持する温度、圧力条件でプレスを行うの
が好ましい(図7(c))。
【0008】一方、フレキシブルな第2の配線基板12
の基材として、厚さ25〜50μm程度のポリイミドフ
ィルムを用意し、その両面に厚さが5〜30μm程度の
電解銅箔を貼り合わせる。この電解銅箔をパターニング
して第1及び第2の配線層19、22を形成する。この
ポリイミドフィルムは、レーザ加工、フォトエッチング
プロセスなどにより20〜30μm程度の貫通孔が形成
され、孔内に導電ピラー23が埋め込まれる。導電ピラ
ー23は、第1の配線層19と第2の配線層22とを電
気的に接続している。電解銅箔のパターニングは、通常
のフォトエッチングプロセスを用いて行う。第2の配線
基板12の基材には、ポリイミドフィルムに限らず、ポ
リエステル系フィルム、PTFE系フィルムなどの絶縁
性樹脂フィルムを用いることができる(図8(a))。
【0009】次に、第2の配線基板12の中間絶縁膜1
3と積層される面をアルカリ処理して表面相を改質して
その濡れを良くしてから、第1の配線基板11と中間絶
縁膜13との積層体に第2の配線基板12を積層する。
このとき第2の配線基板12の第2の面に形成された第
2の配線層23は、第1の配線基板11の第1の面に形
成された第1の配線層14上の導電ピラー25と対向す
るようにこれらを積層する必要がある。これら積層体
は、上下両側からクッション材26を介してプレス板2
7に挟み込まれ、この状態で加熱しつつ加圧する。加熱
及び加圧により中間絶縁膜13は硬化してキュアされ
る。このとき第1の配線基板11の第1の配線層14上
に配設された導電ピラー25は、塑性変形しながら、対
向する第2の配線基板12の第2の配線層22と接続さ
れる(図8(b))。プレスに用いるプレス板27は、
ステンレス板、真鍮板などの寸法変化や変形の少ない金
属板、ポリテトラフロロエチレン樹脂板やポリイミド樹
脂板などの寸法変化や変形の少ない耐熱性樹脂板などを
用いる。
【0010】以上の工程により各配線層が導電ピラーに
よる多数のビアコンタクトを有する4層の複合配線基板
が形成される。その後、ソルダーレジスト加工、コンポ
ーネントマスキング加工、金メッキ加工、ハンダコーテ
ィングなどの表面仕上げ加工を適宜行う。このように形
成された複合配線基板の配線回路の接続抵抗は小さく、
接合状態は良好である。また、従来のリジッドな配線基
板に比較して薄くすることも可能になる。また、貫通孔
による層間接続を必要最小限にすることができるので高
密度実装に対応することができる。したがって、この複
合配線基板は、今後の半導体装置の部材として最適であ
る。
【0011】
【発明が解決しようとする課題】本発明の製造装置が製
造する複合配線基板は、リジッドな基板からなる配線基
板にフレキシブルなフィルム基板からなる配線基板を積
層して形成され、且つこれらの基板をシート状の部材に
作り込むことによって量産性を高めている。上記複合配
線基板を製造する従来の量産方法は、図9もしくは図1
0に示す製造方法を採用していた。リジッド配線基板と
フレキシブル配線基板とを積層する場合、図9もしくは
図10に示すような製造方法が採用されていた。図9
は、複合配線基板を積層形成する従来の工程斜視図であ
る。コア材であるB2 itといわれるリジッドな基板か
らなる配線基板11がマトリックス状に配列されてい
る、例えば、300〜500mm角程度のコアシート2
01と、フレキシブルなフィルム基板からなる配線基板
12がマトリックス状に配列されているフィルムシート
202とが対向して配置されている。図7(c)に示す
ように配線基板11の第1の面には、第3の基板である
中間絶縁膜13が被覆されており、また、第1の配線層
14上に導電ピラー25が植設されている。また、図8
(a)に示すように、第2の配線基板1には両面に配線
層が形成されている。これらコアシート201及びフィ
ルムシート202は、それぞれリジッドな基板の配線基
板11とフィルム基板の配線基板12とをシート状に形
成し、これらを図7(a)乃至図8(a)に示す工程に
より積層し、且つ接合してシート状の積層体を形成し、
最終的にこのシートを所定の形状に切断することにより
複数の複合配線基板を形成している。
【0012】B2 itは、Buried Bump I
nterconnection Technology
の略であり、バンプによる層間接続技術を意味してい
る。コアシート201の中には、30〜100個程度の
配線基板11が配置されており、同じく300〜500
mm角程度のフィルムシート202の中には同じく30
〜100個程度の配線基板12が配置されている。図1
0は、複合配線基板を積層形成する工程斜視図である。
300〜500mm角程度のコアシート301の中に3
0〜100個程度のリジッドな基板を用いた配線基板が
マトリックス状に配置されており、フィルムシート30
2には幅30〜70mm、長さ300〜500mm程度
の短冊状のテープの中に5〜15個程度のフレキシブル
な基板からなる配線基板12が配置されている。
【0013】図9及び図10に示すように、ともにフィ
ルムシート202、302をそれぞれコアシート20
1、301に、このコアシートに形成したガイドホール
203、303やフィルムシートに形成したガイドホー
ル204、304などを用いてガイドピンもしくはガイ
ドホストにより(図11参照)位置合わせを行ってから
積層し、その後、加圧・圧着を行っていた。ガイドピン
もしくはガイドポストは、円柱状であり、通常3〜5本
で位置固定する。コアシートとフィルムシートを積層す
る際の双方の位置決めは、ガイドホールとガイドポスト
を用いる方法が一般的である。また、30〜60Kgf
/cm2程度の圧力で、150〜200℃程度の温度を
維持し、100〜150分程度の時間、積層(つまり、
貼付工程、熱圧着工程、プレス工程を含んでいる)する
製造方法であり、基本的には1工程で行っていた。さら
に、前記積層工程では、リジッド配線基板とフレキシブ
ル配線基板との界面の気泡を完全に除去するために、高
圧で長時間、積層を行うことが必要となっており、積層
と脱泡を兼ねた製造方法であった。
【0014】従来技術の問題点は、リジッド配線基板を
構成するコアシートとフレキシブル配線基板を構成する
フィルムシートとを積層する際の双方の位置決めをガイ
ドホール及びガイドポストを用いて行っているのでコン
タクト性若しくは貼付精度の保証をすることが難しいこ
とである。即ち歩留りを著しく悪化させる可能性を有す
る製造方法であることは大きな問題である。また、ポリ
イミドフィルムなどのフレキシブル配線基板は、吸湿に
よる伸縮が大きく、シート状或いは短冊状の大きい面積
を一度に積層する場合、導電ピラーと配線層との間のコ
ンタクト性や貼付精度の保証が従来より一層困難になる
という問題もあった。本発明は、このような事情により
なされたものであり、半導体装置や実装基板等に用いら
れ、リジッド配線基板とフレキシブル配線基板とを高精
度で積層することが可能な積層基板製造方法、積層基板
製造装置及び半導体装置の製造方法を提供する。
【0015】
【課題を解決するための手段】本発明は、複数のリジッ
ド配線基板が形成されたコアシートと複数のフレキシブ
ル配線基板が形成されたフィルムシートとを用意し、フ
ィルムシートからフレキシブル配線基板を切断分離し、
各フレキシブル配線基板をそれぞれコアシートのリジッ
ド配線基板に積層して、これを加熱・加圧することを特
徴としている。このように本発明では、従来のフィルム
シートの状態でコアシートに積層する場合に比較して配
線間のコンタクト性や貼付精度が上るので歩留りが著し
く向上することが可能になる。本発明の積層基板製造方
法は、複数のリジッド配線基板が形成されたコアシート
を形成する工程と、複数のフレキシブル配線基板が形成
されたフィルムシートを形成する工程と、前記フィルム
シートから1つのフレキシブル配線基板を切断分離しこ
れを前記コアシートに形成されたリジッド配線基板の1
つに載置し、前記コアシートの残りのフレキシブル配線
基板を所定の1つのリジッド配線基板に載置し、以下、
前記フィルムシートの残りのフレキシブル配線基板を1
つずつ切断分離し、これら各個のフレキシブル配線基板
を前記コアシート上の残りのリジッド配線基板にそれぞ
れ搭載する工程と、前記コアシートに形成された前記リ
ジッド配線基板上に前記フレキシブル配線基板を各個搭
載してから前記コアシートを加熱・加圧することにより
前記リジッド配線基板とフレキシブル配線基板とを積層
して複合配線基板を形成する工程とを備えていることを
特徴とする。
【0016】前記コアシートを加熱・加圧することによ
り前記リジッド配線基板とフレキシブル配線基板とを積
層して複合配線基板を形成する工程は仮積層工程であ
り、この工程の後にさらに前記コアシートを加熱・加圧
する本積層工程をさらに備えるようにしても良い。前記
複合配線基板をコアシートに形成する工程の後に前記コ
アシートを切断して前記複合配線基板を各個に分離する
工程を更に備えているようにしても良い。前記フレキシ
ブル配線基板を前記リジッド配線基板に搭載する工程に
おいて、それぞれの位置決めを識別カメラにより行って
も良い。本発明の積層基板製造装置は、複数のリジッド
配線基板が形成されたコアシートを供給するローダ部
と、前記コアシートを搬送する搬送部と、フレキシブル
配線基板が形成されたフィルムシートを供給するローダ
部と、前記フィルムシートを前記ローダ部より1個ずつ
搬送し、任意のサイズに個片カットするカッティング金
型と前記リジッド配線基板側の位置認識と前記フレキシ
ブル配線基板側の位置認識を行うカメラと、前記リジッ
ド配線基板と前記フレキシブル配線基板とを積層する積
層ステージと、前記リジッド配線基板と前記フレキシブ
ル配線基板とを加熱・加圧する積層ヘッドと、完成した
複合配線基板が形成された前記コアシートを収納するア
ンローダ部とを備えていることを特徴としている。本発
明の半導体装置の製造方法は、上記の方法及び製造装置
により形成された複合配線基板と半導体素子とを接合す
ることを特徴としている。
【0017】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図1乃至図3を参照して第1
の実施例を説明する。図1は、積層基板製造装置を用い
てリジッド配線基板とフレキシブル配線基板とを積層す
る本発明の製造工程を示す斜視図、図2は、複数の配線
基板が形成されたシートの平面図、図3は、リジッド配
線基板とフレキシブル配線基板とを積層する本発明の製
造工程を説明するフロー図である。積層すべき配線基板
を複数形成したシートは、1つは図7(c)に示される
構造を有し、表面にポリイミドフィルムなど絶縁膜で被
覆され、且つ導電ピラーがこのポリイミドから頭部が露
出するように配置されたリジッド配線基板を形成したコ
アシートであり、1つは、フレキシブルな基板を基材と
する配線基板を複数形制したフィルムシートである。コ
アシート101は、B2 it技術を使用しており、ガイ
ドホールは無く、300〜500mm角程度のシートの
中に30〜100個程度のリジッド配線基板104が形
成配置されている。フィルムシート103は、幅30〜
70mm程度の長尺状シートの中にフレキシブル配線基
板106が形成配置されている。フィルムシートはマト
リックス状にフレキシブル配線基板105が形成された
シート102を用いても良い(図2(c))。
【0018】図1に示すように、コアシート101及び
フィルムシート103は、積層基板製造装置の所定の位
置に固定される。そして、フィルムシート103のフレ
キシブル配線基板106は、その1つが切断され、コア
シート101に形成されたリジッド配線基板104の1
つに積層される。すべてのリジッド配線基板104にフ
レキシブル配線基板106を積層してから加圧・加熱し
て複合配線基板が複数形成された積層体を形成する。こ
の積層体を個片にカットして複数の複合配線基板を分離
する。この複合配線基板にチップを搭載して図6と同じ
構成を得、さらにアンダーフィルをチップと積層体との
間に充填してフリップチップ型半導体装置を形成する。
【0019】次に、図3を参照して上記フリップチップ
型半導体装置の製造プロセスを説明する。(1) 複数
のリジッド配線基板が形成されたコアシートをローダか
ら供給する。(2) コアシートは、積層基板製造装置
の積層ステージに搬送される。(3) コアシートを積
層ステージに固定する。(4) コアシートの所定の1
個のリジッド配線基板の位置をカメラで認識する。
(5) 複数のフレキシブル配線基板が形成されたテー
プ状のフィルムシートをリール状にセットされているロ
ーダから1個ずつピッチ送りする。(6) フィルムシ
ートから1個のフレキシブル配線基板を切り出す。
(7) 切り出されたフレキシブル配線基板を吸着し、
積層基板製造装置に搬送する。(8) 1個のフレキシ
ブル配線基板の位置をカメラで認識してコアシートの所
定のリジッド配線基板の上に載置する。その後フィルム
シートの他のすべてのフレキシブル配線基板をそれぞれ
リジッド配線基板上に搭載する。(9) コアシートの
すべてのリジッド配線基板上にフレキシブル配線基板を
載せてからこれを加熱し、加圧して両者を積層し、コア
シートに複数の複合配線基板を形成する。(10) 複
合配線基板が形成されているコアシートを搬送する。
(11) コアシートを積層基板製造装置から収納容器
に収納する。
【0020】この方法によれば、リジッド配線基板とフ
レキシブル配線基板とを高精度に積層することができる
ので、シート状のリジッド配線基板1個1個の位置をカ
メラで認識し、且つテープ状のフレキシブルシートの中
から個別にカットしたフレキシブル配線基板も1個ずつ
位置をカメラで認識し、積層するので、リジッド配線基
板とフレキシブル配線基板とを高精度に積層することが
できる。また、リジッド配線基板1個1個とフレキシブ
ル配線基板1個1個をその都度カメラで位置認識した後
で積層するのでコンタクト性若しくは貼付精度の保証が
容易になると共に歩留り向上を達成することが可能とな
る。また、フレキシブル配線基板をフィルムシートから
1個の個片にカットした後でリジッド配線基板に積層す
るので吸湿による伸縮の影響も小さい。なお、積層ヘッ
ドと、個片カットされたフレキシブル配線基板を吸着搬
送及びカメラで位置認識し、その後さらに積層ステージ
まで吸着搬送するヘッドは、同じものを兼用することも
できる。また、リジッド配線基板とフレキシブル配線基
板との界面の気泡を完全に除去する上記製造方法で積層
した複合配線基板が形成されたコアシートを30〜60
Kgf/cm2 程度の圧力で、150〜200℃程度の
温度を、100〜150分程度の時間維持して、本積層
処理を施す2工程で積層処理を行う。この場合、図3の
製造方法を仮積層という。
【0021】勿論、図3の製造方法をもって仮積層と本
積層を兼ねることができる。この場合は、この製造方法
で収納された複合配線基板が形成されているコアシート
をそのままカットして個別の複合配線基板を形成する。
フレキシブル配線基板が形成されたフィルムシートをカ
ットするカッティング金型は、最終外形寸法に個片カッ
トする場合と、最終外形寸法より大きく個片カットする
場合の2通りがある。最終外形寸法より大きく個片カッ
トする場合、シートを仮積層し、本積層した後に最終外
形寸法に個片カットする製造方法である。積層ヘッドの
構造としては、(1) 積層された配線基板の全面を加
圧するタイプ、(2) 配線基板の4コーナーを加圧す
るタイプ、(3) 最終外形寸法に対し配線基板の外側
を加圧するタイプなどがある。形成される複合配線基
板、とくにバンプ電極やパッド電極へのダメージを考慮
すると(3)の方式が好ましい。リジッド配線基板に対
する位置認識は、コアシート上の任意の認識マーク、も
しくはリジッド配線基板内の任意の認識マークをカメラ
で認識する一般的な手法で行う。フレキシブル配線基板
に対する位置認識もテープ状フィルムシート中の任意の
認識マーク又はフレキシブル配線基板内の任意の認識マ
ークをカメラで認識する一般的な手法で行う。この場
合、リジッド配線基板側の位置認識とフレキシブル配線
基板側の位置認識は、1個の共通のカメラで行う場合と
別個の2個のカメラを使用する場合がある。生産能力を
上げる場合は後者が採用される。
【0022】次に、図4を参照して第2の実施例を説明
する。図4は、本発明の積層基板製造装置の概略斜視図
である。この製造装置は、複数のリジッド配線基板が形
成されたコアシートを供給するローダ部401、コアシ
ートを搬送する搬送部402、フレキシブル配線基板が
形成されたフィルムシートがリール状でセットされてい
るローダ部403、フィルムシートをリール状でローダ
部より1個ずつピッチ送りし任意のサイズに個片カット
するカッティング金型404、リジッド配線基板側の位
置認識とフレキシブル配線基板側の位置認識を行うカメ
ラ405、リジッド配線基板とフレキシブル配線基板と
を積層する積層ステージ406、リジッド配線基板とフ
レキシブル配線基板とを高精度で加熱・加圧する(すな
わち、積層する)積層ヘッド407、完成した複合配線
基板が形成されたコアシートを収納するアンローダ部4
08とを備えている。そして、図3に示す工程にしたが
って、複合配線基板が形成される。
【0023】次に、この複合配線基板を用いて半導体装
置を形成する工程を図6を参照して説明する。図6は、
本発明の方法により製造された半導体装置の断面図であ
る。半導体装置は、複合配線基板10と、この配線基板
に搭載されたチップ20とを備えている。チップ20と
複合配線基板10との間には、図5に示すようにアンダ
ーフィル(図示しない)が充填されている。このよう
に、図4の積層基板製造装置を用いることによりリジッ
ド配線基板フレキシブル配線基板とが高精度で積層され
ることが可能になる。本発明の積層基板製造装置を用い
てリジッド配線基板とフレキシブル配線基板とを積層す
ることにより、配線間のコンタクト性や両者を貼り付け
る精度の保証が容易になり、且つ複合配線基板の製造歩
留り向上も可能となる。従来の製造方法で複合配線基板
を製造した場合と、本発明によりリジッド配線基板とフ
レキシブル配線基板とを高精度で積層する機能を具備し
た積層基板製造装置を用いて配線基板を積層した後、こ
れを本積層して形成した複合配線基板のコンタクト性に
基づく歩留りを比較した。その結果、従来の製造方法で
は、4LOT(n=400p)の歩留りは16.7%、
56.7%、50.6%、72.1%で、平均すると4
9.0%であったのに対し、本発明の製造方法では4L
OT(n=400p)の歩留りは94.4%、72.2
%、96.3%、95.8%で、平均すると89.7%
と飛躍的に歩留まりが改善された。1LOTは、基板1
00個を表わす。
【0024】また、従来の製造方法ではリジッド配線基
板及びフレキシブル配線基板の位置決めをガイドホール
とガイドポストで行っていたが、その場合の配線基板の
位置ズレは±0.1mm程度である。それに対し、本発
明の積層基板製造装置が具備している位置認識機能、即
ちカメラを用いてリジッド配線基板とフレキシブル配線
基板の各位置認識をした後に積層することにより配線基
板の位置ズレは±0.05mm程度まで抑制可能とな
る。さらに、フィルムシートからフレキシブル配線基板
をカッティング金型で個片カットすることにより吸湿に
よる伸縮の影響も小さくて済むという利点がある。従来
の製造方法の場合では300〜500mm角程度のシー
ト状態で積層するので最大0.043mm程度の配線基
板の位置ズレが予想されたが、本発明のように個片カッ
ト後に積層すれば配線基板の位置ズレは0.005mm
以下に抑制可能となる。
【0025】
【発明の効果】本発明は、以上のような構成により、配
線間のコンタクト性や配線基板間の貼り付け精度の保証
が容易になり、且つ製造歩留り向上が可能となる。
【図面の簡単な説明】
【図1】本発明の積層基板製造方法を説明する工程斜視
図。
【図2】本発明に用いるコアシート及びフィルムシート
の平面図。
【図3】本発明の積層基板製造方法を説明する工程フロ
ー図。
【図4】本発明の積層基板製造装置の斜視図。
【図5】フリップチップ型半導体装置の断面図。
【図6】従来及び本発明の方法により形成された半導体
装置の断面図。
【図7】本発明のリジッド配線基板とフレキシブル配線
基板とを積層する方法を説明する工程断面図。
【図8】本発明のリジッド配線基板とフレキシブル配線
基板とを積層する方法を説明する工程断面図。
【図9】従来の積層基板製造方法を説明する工程斜視
図。
【図10】従来の積層基板製造方法を説明する工程斜視
図。
【図11】従来の積層基板製造方法を説明する基板斜視
図。
【符号の説明】
1・・・配線基板、 2、20・・・半導体素子(チ
ップ)、3、24・・・バンプ、 5・・・アンダー
フィル(樹脂封止体)、6、17・・・ハンダボール、
10・・・複合配線基板、11・・・第1の配線基
板(リジッド配線基板)、12・・・第2の配線基板
(フレキシブル配線基板)、13・・・中間絶縁膜(第
3の基板)、 14、19・・・第1の配線層、15、
22・・・第2の配線層、 16、23、25・・・
導電ピラー、18・・・ソルダーレジスト、 21・
・・電極パッド、26・・・クッション材、 27・
・・プレス板、101、201、301・・・コアシー
ト、102、103、202、302・・・フィルムシ
ート、104・・・リジッド配線基板、105、106
・・・フレキシブル配線基板、203、303・・・ガ
イドホール、 401、403・・・ローダ部、40
2・・・搬送部、 404・・・カッテイング金型、
405・・・位置認識カメラ、 406・・・積層ス
テージ、407・・・積層ヘッド、 408・・・ア
ンローダ部。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数のリジッド配線基板が形成されたコ
    アシートを形成する工程と、複数のフレキシブル配線基
    板が形成されたフィルムシートを形成する工程と、前記
    フィルムシートから1つのフレキシブル配線基板を切断
    分離し、これを前記コアシートに形成されたリジッド配
    線基板の1つに載置し、前記コアシートの残りのフレキ
    シブル配線基板を所定の1つのリジッド配線基板に載置
    し、以下前記フィルムシートの残りのフレキシブル配線
    基板を1つずつ切断分離し、これら各個のフレキシブル
    配線基板を前記コアシート上の残りのリジッド配線基板
    にそれぞれ搭載する工程と、前記コアシートに形成され
    た前記リジッド配線基板上に前記フレキシブル配線基板
    を各個搭載してから前記コアシートを加熱・加圧するこ
    とにより前記リジッド配線基板とフレキシブル配線基板
    とを積層して複合配線基板を形成する工程とを備えてい
    ることを特徴とする積層基板製造方法。
  2. 【請求項2】 前記コアシートを加熱・加圧することに
    より前記リジッド配線基板とフレキシブル配線基板とを
    積層して複合配線基板を形成する工程は、仮積層工程で
    あり、この工程の後にさらに前記コアシートを加熱・加
    圧する本積層工程をさらに備えたことを特徴とする請求
    項1に記載の積層基板製造装置。
  3. 【請求項3】 前記複合配線基板をコアシートに形成す
    る工程の後に、前記コアシートを切断して前記複合配線
    基板を各個に分離する工程をさらに備えていることを特
    徴とする請求項1又は請求項2に記載の積層基板製造方
    法。
  4. 【請求項4】 前記フレキシブル配線基板を前記リジッ
    ド配線基板に搭載する工程において、それぞれの位置決
    めを識別カメラにより行うことを特徴とする請求項1乃
    至請求項3のいずれかに記載の積層基板製造方法。
  5. 【請求項5】 複数のリジッド配線基板が形成されたコ
    アシートを供給するローダ部と、前記コアシートを搬送
    する搬送部と、フレキシブル配線基板が形成されたフィ
    ルムシートを供給するローダ部と、前記フィルムシート
    を前記ローダ部より1個ずつ搬送し、任意のサイズに個
    片カットするカッティング金型と、前記リジッド配線基
    板側の位置認識と前記フレキシブル配線基板側の位置認
    識を行うカメラと、前記リジッド配線基板と前記フレキ
    シブル配線基板とを積層する積層ステージと、前記リジ
    ッド配線基板と前記フレキシブル配線基板とを加熱・加
    圧する積層ヘッドと、完成した複合配線基板が形成され
    た前記コアシートを収納するアンローダ部とを備えてい
    ることを特徴とする積層基板製造装置。
  6. 【請求項6】 請求項1乃至請求項4のいずれかに記載
    された複合配線基板には、この複合配線基板と電気的に
    接続された半導体素子が搭載され、この半導体素子と前
    記複合配線基板とで半導体装置を形成することを特徴と
    する半導体装置の製造方法。
JP11007427A 1999-01-14 1999-01-14 積層基板製造方法、積層基板製造装置及び半導体装置の製造方法 Pending JP2000208667A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11007427A JP2000208667A (ja) 1999-01-14 1999-01-14 積層基板製造方法、積層基板製造装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11007427A JP2000208667A (ja) 1999-01-14 1999-01-14 積層基板製造方法、積層基板製造装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000208667A true JP2000208667A (ja) 2000-07-28

Family

ID=11665576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11007427A Pending JP2000208667A (ja) 1999-01-14 1999-01-14 積層基板製造方法、積層基板製造装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000208667A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7886438B2 (en) 2003-01-20 2011-02-15 Fujikura Ltd. Process for producing multilayer printed wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7886438B2 (en) 2003-01-20 2011-02-15 Fujikura Ltd. Process for producing multilayer printed wiring board

Similar Documents

Publication Publication Date Title
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
JP3961092B2 (ja) 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
JP3740469B2 (ja) 半導体装置および半導体装置の製造方法
TW200302685A (en) Circuit component built-in module and method of manufacturing the same
JPH10270624A (ja) チップサイズパッケージ及びその製造方法
JP2009032918A (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
JP2005286036A (ja) 電子部品実装構造及びその製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP2003289128A (ja) 回路部品内蔵モジュールおよびその製造方法
JP2004119727A (ja) 回路装置の製造方法
JP2004119729A (ja) 回路装置の製造方法
JP5260215B2 (ja) 補強材付き配線基板の製造方法
JP4353181B2 (ja) 電子装置の製造方法
JP4086607B2 (ja) 回路装置の製造方法
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2005011883A (ja) 配線基板、半導体装置および配線基板の製造方法
JP2005303031A (ja) 電子回路モジュールと多層電子回路モジュールおよびそれらの製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP2003110240A (ja) 複合配線基板及びその製造方法
JP2003298234A (ja) 多層配線板及びその製造方法、ならびに配線基板
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP5385699B2 (ja) 積層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070416