MX2008012339A - Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato. - Google Patents

Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.

Info

Publication number
MX2008012339A
MX2008012339A MX2008012339A MX2008012339A MX2008012339A MX 2008012339 A MX2008012339 A MX 2008012339A MX 2008012339 A MX2008012339 A MX 2008012339A MX 2008012339 A MX2008012339 A MX 2008012339A MX 2008012339 A MX2008012339 A MX 2008012339A
Authority
MX
Mexico
Prior art keywords
integrated circuit
conductive material
protuberances
pattern
substrate
Prior art date
Application number
MX2008012339A
Other languages
English (en)
Inventor
Emily Olanoff
Original Assignee
Neology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neology Inc filed Critical Neology Inc
Publication of MX2008012339A publication Critical patent/MX2008012339A/es

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Details Of Aerials (AREA)
  • Wire Bonding (AREA)

Abstract

Un método para fabricar un ensamblaje de circuito integrado, el cual incluye la formación de un patrón de material conductivo en un sustrato utilizando un proceso en el que el material conductivo está húmedo cuando se forma y donde dicho patrón de material conductivo incluye puntos de contacto, antes de curar el material conductivo, la colocación de un circuito integrado que comprende protuberancias de contacto en el sustrato de manera que las protuberancias entran en contacto con los puntos de contacto del patrón del material conductivo, lo cual permite que el material conductivo se cure para formar una conexión con las protuberancias.

Description

MÉTODOS PARA SUJETAR UN MONTAJE DE CIRCUITO INTEGRADO DE UN CHIP INVERTIDO A UN SUSTRATO REFERENCIA CRUZADA A OTRAS SOLICITUDES Esta solicitud reclama beneficio conforme a la sección 35 U.S.C. 1 19(e) de la Solicitud de Patente Provisional con no. de serie 60/950,839, presentada el 19 de julio de 2007, [NOTA: con modificación de la fecha de presentación al 26 de septiembre de 2007], intitulada "Métodos para sujetar un montaje de circuito integrado de chip invertido a un sustrato" ("Methods for Attaching a Flip Chip Integrated Circuit Assembly to a Substrate' la cual se tiene por incorporada a la presente como si a la letra se insertase.
ANTECEDENTES 1. Materia de la invención.
Las formas de realización que se describen aquí, se relacionan a montajes de circuitos integrados, específicamente, a sistemas y métodos para sujetar un circuito integrado (Cl) de chip invertido a un sustrato. 2. Antecedentes de la invención.
Un chip invertido es un tipo de montaje utilizado por dispositivos semiconductores, tales como los chips del Cl, que no requiere uniones alámbricas. Por el contrario, pasos adicionales de procesamiento de obleas depositan protuberancias de soldadura en las almohadillas del chip. También es común utilizar protuberancias cubiertas de metal, o unir protuberancias de pernos metálicos a las almohadillas del chip. Las protuberancias se pueden entonces utilizar para conectarse directamente al circuito externo asociado. Generalmente, el circuito externo está incluido en alguna forma del sustrato, tal como una tarjeta de circuito impreso. En el caso de un dispositivo de Identificación por radio frecuencia (RFID, por sus siglas en inglés), el sustrato puede ser un sustrato en el que se forme una antena. Por ejemplo, las "etiquetas" RFID pasivas con frecuencia utilizan un sustrato flexible, tal como un sustrato plástico en el cual se ha formado una antena utilizando un material conductivo. Por lo tanto, el chip del Cl debe sujetarse a las terminales de la antena en el sustrato flexible.
En sistemas de fabricación de semiconductores típicos, los chips se fabrican en grandes cantidades en una sola "oblea" grande de material semiconductor, comúnmente silicón. Cerca de los extremos de cada chip se graban patrones con pequeñas almohadillas de metal, que sirven como las conexiones eléctricas a una portadora mecánica eventual. Entonces, se recortan los chips a partir de la oblea y se sujetan a sus portadoras, generalmente con pequeños cables. Eventualmente, estos cables llevan a las patillas de conexión en la parte exterior de las portadoras, que se sujetan al resto del circuito formando un sistema electrónico.
El procesamiento de una oblea de un chip invertido es similar a la fabricación de un Cl convencional; sin embargo, casi al final del proceso, las almohadillas de sujeción se "metalizan" para proporcionar una conexión electromecánica al sustrato. Esto se logra generalmente mediante la creación de protuberancias de soldadura, protuberancias cubiertas de metal o protuberancias de pernos metálicos, tal como se describió arriba. Los chips se recortan a partir de la oblea como se hace normalmente. No se requiere procesamiento adicional, y no existe una portadora mecánica.
Para sujetar el chip invertido en un circuito, se invierte para traer las protuberancias "metalizadas" o aislantes hacia abajo en las ubicaciones de la almohadilla en la tabla electrónica o de circuito subyacente. El chip invertido se sujeta permanentemente al sustrato utilizando uno de diversos métodos, siendo los más comunes una cura termal, presión aplicada o un proceso ultrasónico.
El proceso descrito arriba resulta en un espacio pequeño entre el circuito del chip y la superficie de la tabla electrónica o del circuito subyacente. En la mayoría de los casos, se rellena este espacio parcialmente con un adhesivo eléctricamente aislante para proporcionar una conexión mecánica más fuerte, para proporcionar un puente de calor y para asegurar que las juntas de la conexión no están estresadas debido a un calentamiento diferenciado del chip y el resto del sistema. El montaje completo resultante, comúnmente se denomina como un Paquete a escala de chips (CSP, por sus siglas en inglés), y es mucho más pequeño que un sistema tradicional basado en una portadora, dado que el chip se asienta directamente en la tabla del circuito. De hecho, un CSP es mucho más pequeño que una portadora tradicional tanto en área como en altura.
Cuando un chip invertido del Cl tiene bolas de soldadura, un proceso de soldadura por reflujo tradicional proporcionará conexiones eléctricas y mecánicas seguras al sustrato. Sin embargo, cuando se utilizan protuberancias cubiertas o protuberancias con pernos, pueden proporcionar una altura aislante de la tabla del circuito, pero no se podrá utilizar el proceso de reflujo. En su lugar, el uso de adhesivos conductivos isotrópicos o un material conductivo de eje Z, esto es, un adhesivo conductivo anisotrópico, una película conductiva anisotrópica y una pasta conductiva anisotrópica, sirve para proporcionar la conexión eléctrica y/o mecánica al sustrato. Los adhesivos, las películas o las pastas conductivas anisotrópicas normalmente requerirán tanto un proceso de curación tanto termal como de compresión para proporcionar una trayectoria conductiva sólo en dirección Z, pero evitar una conducción en el plano x-y. La compresión permite que las partículas metálicas suspendidas en el medio se conviertan en una trayectoria conductiva en dirección Z.
Puede surgir un problema cuando la altura de las protuberancias sea menor a 25 micrones. En esos casos, puede ser difícil alcanzar una conexión confiable, dado que el pequeño hueco entre el circuito en el Cl y la superficie del sustrato solamente puede acomodar capas muy delgadas de material para conectar las protuberancias con el circuito en el sustrato. Si se utiliza demasiado material, entonces puede ocurrir una interacción no deseada entre el Cl y el circuito en el sustrato, lo que produciría fallas, cortos circuitos, etc.
Para los circuitos que se utilizan en productos RFID, específicamente en la banda de Ultra Alta Frecuencia (UHF, por sus siglas en inglés) o más alta, la altura de la protuberancia pequeña presenta retos mayores, el uso de un medio conductivo adicional entre la antena y el Cl RFID puede provocar pérdidas de RF serias, que pueden afectar el desempeño del producto RFID. En el ejemplo RFID, en la medida en que la altura de la protuberancia del Cl RFID es menor, el potencial para la interacción entre el patrón de la antena en el sustrato y el Cl puede convertirse en un problema crítico. En tanto el contar con una brecha física relativamente grande entre la antena en el sustrato y el Cl puede minimizar la interacción, se castiga el factor forma ya que se tiene un producto más grueso. Asimismo, para materiales anisotrópicos, los materiales conductivos del eje Z pueden ser demasiado gruesos para permitir que las protuberancias del Cl compriman las partículas entre sí para alcanzar la trayectoria conductiva.
Como resumen, es un método para ensamblar una etiqueta RFID que incluye un Cl de chip invertido, que comprende la formación de una antena en un sustrato utilizando material conductivo tal como tinta conductiva para colocar inmediatamente después el Cl de chip invertido sobre el material húmedo para formar el contacto conductivo entre el Cl y la antena. En la medida en que el material conductivo se cura, adherirá el Cl al sustrato, eliminando así la necesidad de utilizar material adicional y de continuar el procesamiento para sujetar el Cl a la antena.
En una faceta, el material conductivo puede imprimirse mediante serigrafía en el sustrato y el chip invertido se coloca en la tinta húmeda.
En otra faceta, se le puede permitir al material conductivo que tiene al chip invertido sujetado, curarse, y luego aplicarse y curarse un material aislante de relleno o de encapsulación.
En otra faceta más, el material no aislante de relleno o de encapsulación, puede aplicarse inmediatamente después de que sujete el chip invertido y curarse junto con el material conductivo.
Estas y otras características, facetas y formas de realización de la invención, se describen abajo en la sección intitulada "Descripción detallada".
BREVE DESCRIPCIÓN DE LOS DIBUJOS Se describen las características, las facetas y las formas de realización de las invenciones en relación con los dibujos que se incluyen, en los que: Las figuras 1A-1 C son diagramas que muestran un ejemplo de un proceso de ensamblaje de un dispositivo RFID; La figura 1 D muestra una vista transversal de un dispositivo RFID ensamblado utilizando el proceso mostrado en las figuras 1A-1 C; Las figuras 2A-2B son diagramas que muestran un ejemplo de un proceso para ensamblar un dispositivo RFID de conformidad con una de las formas de realización de la invención y La figura 2C es una vista transversal de un dispositivo RFID ensamblado utilizando el proceso mostrado en las figuras 2A-2B.
DESCRIPCIÓN DETALLADA Los sistemas y los métodos descritos abajo se refieren al ensamblaje de dispositivos RFID que utilizan Cl de chip invertido; sin embargo, deberá entenderse que los sistemas y los métodos descritos aquí no necesariamente se encuentran limitados al ensamblaje de etiquetas RFID.
Las figuras 1A-1 C son diagramas que muestran un proceso convencional para ensamblar un Cl de chip invertido 106 a un sustrato 100, sustrato que incluye una antena 102. Deberá entenderse que los diagramas no necesariamente son a escala, ni los distintos elementos se ilustran en la proporción relativa. Por el contrario, se verá con claridad que los diagramas se presentan a manera de ejemplo para ilustrar los distintos pasos del proceso.
Primero, tal como se muestra en la figura 1A, un patrón de una antena 102 puede formarse en un sustrato 100. El sustrato 100 puede ser un sustrato flexible formado a partir de un material plástico o cualquier otro material flexible no conductivo. En ciertas formas de realización de la invención, el sustrato 100 puede ser un sustrato rígido si así se requiere. El patrón de la antena 102 puede, por ejemplo, formarse utilizando una tinta conductiva. En esos casos, el patrón de la antena 102 puede, de hecho, imprimirse directamente en el sustrato 100. Por ejemplo, puede utilizarse un proceso de serigrafía para imprimir el patrón de la antena 102.
En relación con la figura 1 B, normalmente se le permite al patrón de la antena 102 curarse, y luego se le aplica un material conductivo, tal como un adhesivo conductivo isotrópico o un material conductivo de eje Z, esto es, un adhesivo conductivo anisotrópico, una película conductiva anisotrópica o una pasta conductiva anisotrópica 104, a las terminales de la antena.
En relación con la figura 1 C, se coloca un chip invertido del Cl 106 con, por ejemplo, bolas de soldadura 108, en el sustrato 100 de manera que las bolas de soldadura 108 hagan contacto con el material conductivo 104. Entonces, se le permite al material conductivo 104 curarse, y se adhiere el Cl 106 al sustrato 100 y se crea una trayectoria conductiva entre la antena 102 y las bolas de soldadura 108.
La figura 1 D es una vista transversal de una etiqueta ensamblada hasta este punto. Como puede verse, cuando el Cl 106 se coloca sobre el material conductivo 104, las bolas de soldadura 108 comprimirán el material 104 y se insertarán ligeramente en el material 104. Entonces puede utilizarse un material aislante (no se muestra) para rellenar parcialmente las áreas debajo del Cl 106 y sobre el sustrato 100. En forma alternativa, o adicional, puede utilizarse un material conductivo para encapsular el Cl 106.
Hay que notar que el material conductivo, esto es, la tinta utilizada para formar el patrón 102, debe curarse, de manera que los sustratos 100 puedan entonces colocarse sobre un carrete y utilizarse en un proceso de ensamblaje de carrete a carrete. En otras palabras, para poder acelerar el ensamblaje, con frecuencia se colocan los componentes sobre un carrete para que se puedan entonces adelantar utilizando una maquinaria automática después de cada ensamblaje. Así, en un proceso convencional, los Cl 106 se colocan normalmente en un carrete para su ensamblaje, al igual que los sustratos 100. Pero si los sustratos 100 se colocan sobre un carrete, entonces el material utilizado para los patrones de la antena 102, deberán estar secos para que no se embarren, o se vean afectados de alguna otra forma.
En un proceso convencional, tal como el que se muestra arriba, se requiere una capa muy delgada de material conductivo 104, sin embargo, cuando la altura de la protuberancia de las bolas de soldadura 108 es menor que 25 micrones. De otra forma, puede ocurrir una interacción no deseada entre el Cl 106 y la antena 102. Desafortunadamente, los materiales y el proceso convencionales no pueden producir la capa delgada del material conductivo que se requiere y proporcionar la adhesión necesaria y las propiedades conductivas al mismo tiempo. Aunado a lo anterior, la necesidad de utilizar material conductivo 104 crea varios pasos de procesamiento adicionales, tales como los pasos de aplicación y de curación adicionales.
Las figuras 2A-2B son diagramas que muestran un ejemplo de un proceso para ensamblar un Cl de chip invertido 206 a un sustrato 200, tal como un sustrato que incluya una antena 202 de conformidad con una de las formas de realización de la invención. De nuevo, deberá entenderse que los diagramas no necesariamente son a escala, ni que varios de los elementos están ilustrados a proporción. Por el contrario, se verá con claridad que los diagramas se presentan a manera de ejemplo para ilustrar los diversos pasos del proceso.
Al utilizar el proceso mostrado en las figuras 2A y 2B, se ve una reducción del material y de los pasos del proceso asociados. La reducción del material y de la masa entre el Cl y la antena, permite que los dispositivos funcionales RFID se ensamblen aún cuando la altura de la protuberancia del Cl sea muy pequeña, por ejemplo, menor a 25 micrones. En el proceso mostrado en las figuras 2A y 2B, el sustrato de la antena 200 puede transportarse a la operación de selección y colocación del chip invertido antes deque se cure el material conductivo de la antena. En otras palabras, el proceso de selección y colocación del chip invertido ocurre inmediatamente después de que el material conductivo se imprime por medio de serigrafía, tal como se muestra en la figura 2a, y mientras el material está todavía húmedo.
En relación con la figura 2B, ya que no ocurre la curación del patrón de la antena conductiva 202, permanece húmedo cuando se coloca el Cl 206. Así, una vez que se forma el patrón 202, y antes de que se cure el material, se puede colocar el Cl 206, de manera que las bolas 208 entren en contacto con las terminales del patrón de la antena 202. El material conductivo de la antena 202 sostendrá el Cl 206 en su lugar, en tanto se cura el material 202.
En referencia a la figura 2C, puede observarse que las bolas 208 se insertarán ligeramente en el material 202. En tanto el material 202 se cura, adherirá el Cl 206 al sustrato 200 y proporcionará una trayectoria directa y conductiva entre el patrón de la antena 202 y las bolas 208.
Una vez que se termina de colocar el Cl 206, el proceso de ensamblaje puede continuar en cualquiera de los siguientes dos procesos: 1 ) el ensamblaje de la antena/CI puede curarse, y luego protegerse con un adhesivo no conductivo (no se muestra), por ejemplo, un material de relleno y/o encapsulante; o 2) un adhesivo no conductivo (no se muestra), por ejemplo, un material "llenado por debajo" y/o encapsulante, puede aplicarse en forma inmediata y así, todos los materiales podrán curarse en forma simultánea.
Debe hacerse notar que los procesos descritos no están limitados a chips invertidos con separaciones cortas. También se verá que si se evita la aplicación de un epoxi conductivo se reducirá el costo de producción de cualquier tamaño de chip invertido, lo cual deberá reducir el tiempo de terminación del producto, el costo del material y eliminar el depósito de material y una etapa de curación.
El sustrato 200 puede ser un sustrato flexible utilizado para construir, por ejemplo, una estampa o una etiqueta de rotulación RFID; sin embargo, el sustrato 200 también puede ser un sustrato más rígido utilizado, por ejemplo, para la fabricación de tarjetas inteligentes sin contacto o dispositivos similares. De hecho, los procesos aquí descritos pueden ser muy convenientes para la producción de tarjetas inteligentes. La capacidad de reducir el requisito de la altura de la protuberancia mediante la eliminación del uso o la necesidad de una pasta conductiva isotrópica, ayudará a mantener la tarjeta dentro de los límites del grosor máximo de la tarjeta. Además, la eliminación de la soldadura por termocompresión localizada que se requiere para un material anisotrópico puede ayudar a mantener la integridad del sustrato de la tarjeta. A mayor abundamiento, las tarjetas generalmente están compuestas de policarbonato o de polivinilcloruro, el cual se derrite y deforma a las temperaturas altas normalmente utilizadas para la curación anisotrópica en un proceso convencional, paso que se elimina en el proceso aquí descrito.
En tanto ciertas formas de realización se han descrito arriba, deberá quedar claro que las formas de realización de la invención descritas son sólo ejemplos. Así, las formas de realización de la invención no deberán limitarse con base únicamente en las formas de realización descritas. Por el contrario, las formas de realización que aquí se describen deberán sólo limitarse a la luz de las reivindicaciones siguientes, cuando se tomen en conjunto con la descripción hecha arriba y con los dibujos q la acompañan.

Claims (20)

REIVINDICACIONES Habiendo descrito mi invención como antecede reclamo como de mi propiedad lo contenido en las siguientes cláusulas:
1. Un método para fabricar un ensamblaje de circuito integrado, que incluye: La formación de un patrón de material conductivo en un sustrato utilizando un proceso en el que el material conductivo se encuentra húmedo cuando se forma, y donde dicho patrón de material conductivo incluye puntos de contacto; Antes de curar el material conductivo, colocar un circuito integrado que incluya protuberancias de contacto en el sustrato de manera que las protuberancias entren en contacto con los puntos de contacto del patrón de material conductivo, y Permitir la curación del material conductivo de manera que el material conductivo forme una conexión con las protuberancias.
2. El método de la reivindicación 1 , donde el circuito integrado es un circuito integrado de chip invertido.
3. El método de la reivindicación 1 , donde el ensamblaje del circuito integrado es un ensamblaje de identificación por radiofrecuencia (RFID, por sus siglas en inglés).
4. El método de la reivindicación 1 , donde las protuberancias incluyen protuberancias de soldadura.
5. El método de la reivindicación 1 , donde las protuberancias incluyen protuberancias cubiertas de metal.
6. El método de la reivindicación 1 , donde las protuberancias incluyen protuberancias con pernos de metal.
El método de la reivindicación 1 , que además incluya la aplicación de un material de relleno o encapsulante y luego permitir que el ensamblaje completo incluyendo el material conductivo, se cure.
El método de la reivindicación 1 , que además incluya la aplicación de un material "llenado por debajo" o encapsulante después de que se cure el material conductivo.
El método de la reivindicación 1 , donde el patrón del material conductivo es un patrón de una antena.
El método de la reivindicación 1 , donde el proceso se lleva a cabo con una máquina de selección y colocación de chip invertido.
El método de la reivindicación 1 , donde el patrón del material conductivo forma a través de un proceso de serigrafía.
12. Un ensamblaje de circuito integrado, que incluya: Un sustrato: Un patrón de material conductivo formado sobre el sustrato, y Un circuito integrado que comprenda protuberancias de contacto conectadas a través de una interfaz con un patrón de material conductivo a través de la conexión que se forma entre las protuberancias de contacto y el patrón del material conductivo.
13. El ensamblaje de circuito integrado de la reivindicación 12, donde el patrón de material conductivo es un patrón de una antena.
14. El ensamblaje de circuito integrado de la reivindicación 12, donde el circuito integrado es un circuito integrado de chip invertido.
15. El ensamblaje de circuito integrado de la reivindicación 12, donde el ensamblaje de circuito integrado es un ensamblaje de identificación por radiofrecuencia (RFID, por sus siglas en inglés).
16. El ensamblaje de circuito integrado de la reivindicación 12, donde las protuberancias incluyen protuberancias de soldadura.
17. El ensamblaje de circuito integrado de la reivindicación 12, donde las protuberancias incluyen protuberancias cubiertas de metal.
18. El ensamblaje de circuito integrado de la reivindicación 12, donde las protuberancias incluyen protuberancias con pernos de metal.
19. El ensamblaje de circuito integrado de la reivindicación 12, que además incluye el material aislante de relleno entre el circuito integrado y el sustrato.
20. El ensamblaje de circuito integrado de la reivindicación 12, que además comprende una cápsula que rodea el circuito integrado.
MX2008012339A 2007-09-26 2008-09-26 Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato. MX2008012339A (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US95083907P 2007-09-26 2007-09-26

Publications (1)

Publication Number Publication Date
MX2008012339A true MX2008012339A (es) 2009-04-15

Family

ID=40470762

Family Applications (1)

Application Number Title Priority Date Filing Date
MX2008012339A MX2008012339A (es) 2007-09-26 2008-09-26 Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.

Country Status (2)

Country Link
US (1) US20090079068A1 (es)
MX (1) MX2008012339A (es)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332413A (zh) * 2010-12-22 2012-01-25 傅华贵 一种smt锡膏链接工艺
EP2939182A4 (en) 2012-12-29 2016-08-17 Meps Real Time Inc SYSTEM AND METHOD FOR OPTIMIZING THE IDENTIFICATION OF ARTICLES SIGNED WITH RFID LABELS IN A CLOSED SHIELDED SPACE
KR20180037942A (ko) * 2015-08-06 2018-04-13 씬 필름 일렉트로닉스 에이에스에이 인쇄된 스터드 범프를 갖는 무선 태그, 그 제조방법, 및 그 사용방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050282355A1 (en) * 2004-06-18 2005-12-22 Edwards David N High density bonding of electrical devices
DE102005016930A1 (de) * 2005-03-09 2006-09-21 Mühlbauer Ag Verfahren zum elektrischen und mechanischem Verbinden von Chipanschlussflächen mit Antennenanschlussflächen und Transponder

Also Published As

Publication number Publication date
US20090079068A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
KR100419466B1 (ko) 전자파 판독 가능한 데이터 캐리어, 배선기판 및 그들의제조방법
US6022761A (en) Method for coupling substrates and structure
KR100732648B1 (ko) 비접촉 아이디 카드 및 그의 제조방법
US6541872B1 (en) Multi-layered adhesive for attaching a semiconductor die to a substrate
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US20090085222A1 (en) Electronic apparatus and manufacturing method thereof
KR100536978B1 (ko) 전자 부품 모듈의 제조 방법 및 전자파 판독 가능한데이터 캐리어의 제조 방법
US20070015338A1 (en) Substrate applicable to both wire bonding and flip chip bonding, smart card modules having the substrate and methods for fabricating the same
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
JP2005275802A (ja) 電波読み取り可能なデータキャリアの製造方法および該製造方法に用いる基板並びに電子部品モジュール
EP2053647A2 (en) Semiconductor chip mounting method, semiconductor mounting wiring board producing method and semiconductor mounting wiring board
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
US8695207B2 (en) Method for manufacturing an electronic device
CN109583552B (zh) 用于制造便携式数据载体的方法及数据载体主体
US20060261456A1 (en) Micromodule, particularly for chip card
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
TW471077B (en) Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit board and electronic machine
EP1684338A1 (en) Non-contact id card and manufacturing method thereof
JP2000299411A (ja) チップ実装体及びその製造方法
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
JP3584404B2 (ja) 半導体チップの実装方法
CN108257881A (zh) 一种tdip8l芯片封装方法
JP2004062634A (ja) 非接触通信媒体の接合方法および非接触通信媒体
JPH11274238A (ja) 電子部品の実装構造および電子部品の実装方法
JPH11121515A (ja) 半導体チップの実装方法および半導体装置

Legal Events

Date Code Title Description
FG Grant or registration