DE102005016930A1 - Verfahren zum elektrischen und mechanischem Verbinden von Chipanschlussflächen mit Antennenanschlussflächen und Transponder - Google Patents

Verfahren zum elektrischen und mechanischem Verbinden von Chipanschlussflächen mit Antennenanschlussflächen und Transponder Download PDF

Info

Publication number
DE102005016930A1
DE102005016930A1 DE102005016930A DE102005016930A DE102005016930A1 DE 102005016930 A1 DE102005016930 A1 DE 102005016930A1 DE 102005016930 A DE102005016930 A DE 102005016930A DE 102005016930 A DE102005016930 A DE 102005016930A DE 102005016930 A1 DE102005016930 A1 DE 102005016930A1
Authority
DE
Germany
Prior art keywords
chip
thread
substrate
pads
eyelets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005016930A
Other languages
English (en)
Inventor
Volker Brod
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muehlbauer GmbH and Co KG
Original Assignee
Muehlbauer GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muehlbauer GmbH and Co KG filed Critical Muehlbauer GmbH and Co KG
Priority to DE102005016930A priority Critical patent/DE102005016930A1/de
Priority to US11/885,907 priority patent/US20080191944A1/en
Priority to PCT/EP2006/060536 priority patent/WO2006094989A1/de
Priority to EP06724965A priority patent/EP1856729A1/de
Priority to JP2007557524A priority patent/JP2008532158A/ja
Publication of DE102005016930A1 publication Critical patent/DE102005016930A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/26—Connections in which at least one of the connecting parts has projections which bite into or engage the other connecting part in order to improve the contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/209—Auto-mechanical connection between a component and a PCB or between two PCBs

Abstract

Die Erfindung betrifft ein Verfahren zum elektrischen und mechanischen Verbinden von Chipanschlussflächen (11, 12; 22, 23; 25, 26; 43; 47a) eines RFID-Chips (10; 21; 24; 42, 47) mit auf einem bandartigen Substrat (36; 45) angeordneten Anschlussflächen (19, 20; 30, 31; 34, 35), wobei die Chipanschlussflächen (11, 12; 22, 23; 25, 26; 43; 47a), welche an ihren Oberflächen eine Vielzahl von fadenartigen Haken und/oder fadenartigen Ösen (13) aufweisen, mit den ihnen zugeordneten Anschlussflächen (11, 12; 22, 23; 25, 26; 43; 48), welche an ihren Oberflächen eine Vielzahl von fadenartigen Ösen und/oder fadenartigen Haken (16) aufweisen, unter Druckbeaufschlagung (52, 53) miteinander verhakt werden. Es wird ein Transponder gezeigt.

Description

  • Die Erfindung betrifft ein Verfahren zum elektrischen und mechanischen Verbinden von Chipanschlussflächen eines RFID-Chips mit auf einem bandartigen Substrat angeordneten Anschlussflächen gemäß dem Oberbegriff des Patentanspruches 1 sowie einen Transponder mit mindestens einem RFID-Chip und mindestens einer RFID-Antenne, die auf dem bandartigen Substrat angeordnet ist, gemäß dem Oberbegriff des Patentanspruches 10.
  • Herkömmlicherweise werden Halbleiterchips, auch Bare Dice genannt, wie zum Beispiel RFID-Chips, mit elektrischen Schaltungen, wie beispielsweise RFID-Antennen, welche fortlaufend auf einem bandartigen, zumeist flexiblen Substrat angeordnet sind, mittels Klebe-, Löt und/oder bumpartigen Verbindungen miteinander verbunden, um einen funktionsfähigen Transponder zum Beispiel für die Herstellung von Smart-Labels zu erhalten. Solche Verbindungsarten sind zeitaufwendig in ihrer Herstellung und erfordern häufig das Anhalten des fortlaufend bewegbaren, bandartigen Substrates. Zudem werden zum Auftragen von beispielsweise Klebemitteln oder Lötmitteln und deren anschließende Aushärtung zusätzliche entlang des Substratbandes angeordnete Vorrichtungen, wie beispielsweise eine Termodenaushärtestation, benötigt, welche kostenintensiv in ihrer Anschaffung und platzraubend innerhalb einer Gesamtanlage sind.
  • Dies wird anhand des Beispiels des in Kombination mit der herkömmlichen Verbindungsart des Klebens betrachteten Flip-Chip-Verfahrens unter Bezugnahme auf die 1a und 1b verdeutlicht: Die Montage von RFID-Chips beziehungsweise das Verbinden von deren Chipanschlussflächen mit Anschlussflächen der auf dem bandartigen Substrat 1 reihenartig angeordneten Antennen 2 ist bei dem Flip-Chip-Verfahren in mehrere Prozessschritte aufgeteilt. In 1a wird – in einer schematischen Seitensicht dargestellt – das bandartige Substrat, welches linksseitig von einer hier nicht dargestellten Rolle abgerollt und rechtsseitig auf einer hier nicht dargestellten Rolle aufgerollt wird, von links nach rechts bewegt. Zunächst werden die Antennen 2 auf das Substrat beispielsweise mittels eines Druckverfahrens schleifenförmig aufgetragen, wie es aus einer Zusammenschau mit 1b, welche eine Draufsicht des in 1a dargestellten herkömmlichen Montageprozesses zeigt, hervorgeht.
  • Die Antennen 2 weisen endseitig zwei Anschlussflächen 3 auf, welche in einem zweiten Prozessschritt mit einem vorzugsweise elektrisch leitfähigen Klebemittel 4 abgedeckt werden. Hierfür wird eine Klebeauftrageeinrichtung 5 verwendet, die eine vorbestimmte Menge an Klebemittel aufträgt, wie es durch den Doppelpfeil 6 dargestellt wird.
  • In einem dritten Prozessschritt wird mittels des bekannten Flip-Chip-Verfahrens ein Chip 7 umgedreht auf die Klebemittelstelle 4 aufgesetzt und auf diese gepresst. Anschließend findet in einem vierten Prozessschritt eine Aushärtung des Klebstoffes mittels Wärmeeinwirkung durch eine Aushärteeinrichtung 8, die vertikal verschiebbar ist, wie es durch den Doppelpfeil 9 wiedergegeben wird, statt.
  • Üblicherweise werden bei derartigen herkömmlichen Verbindungsverfahren die bandartigen Substrate 1 kurzzeitig bei jedem Prozessschritt angehalten, wobei die Länge dieses Stillstands des Substratbandes 1 vorrangig von Aushärtezeiten der eingesetzten Klebemittel und der Schnelligkeit der Flip-Chip-Einrichtung beim Übertragen des Chips 7 auf die Klebemittelfläche 4, insbesondere während des damit zusammenhängenden Pick-and-Place-Verfahrens abhängen.
  • Ein längerer Stillstand des Substratbandes verringert jedoch erheblich den maximalen möglichen Durchsatz der gesamten Anlage zur Herstellung von Transpondern.
    •
  • Demzufolge liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Verfahren zum elektrischen und mechanischen Verbinden von Chipanschlussflächen eines RFID-Chips mit auf einem bandartigen Substrat angeordneten Anschlussflächen sowie einen Transponder zur Verfügung zu stellen, bei dem eine schnelle und einfache Verbindung geschaffen wird, wobei ein hoher Durchsatz einer dieses Verfahren anwendenden Vorrichtung sichergestellt sein soll.
  • Diese Aufgabe wird verfahrensseitig gemäß den Merkmalen des Patentanspruches 1 und erzeugnisseitig durch die Merkmale des Patentanspruches 10 gelöst.
  • Ein wesentlicher Punkt der Erfindung liegt darin, dass bei einem Verfahren zum elektrischen und mechanischen Verbinden von Chipanschlussflächen eines RFID-Chips mit auf einem bandartigen Substrat angeordneten Anschlussflächen diese Chipanschlussflächen, welche an ihren Oberflächen eine Vielzahl von fadenartigen Hacken und/oder fadenartigen Ösen aufweisen, mit den ihnen zugeordneten Anschlussflächen, welche an ihren Oberflächen eine Vielzahl von fadenartigen Ösen und/oder fadenartigen Hacken aufweisen, unter Druckbeaufschlagung miteinander verhackt werden. Die fadenartigen Hacken und Ösen sind vorzugsweise mit einer Größe im Nanometerbereich ausgebildet, wodurch eine genaue Positionierung der einzelnen Chipanschlussflächen und Anschlussflächen zueinander möglich ist. Somit wird auf einfache Weise eine schnelle mechanische und elektrische Verbindung zwischen den Chipanschlussflächen und den auf dem Substrat angeordneten Anschlussflächen, die einer elektrischen Schaltung, wie beispielsweise einer RFID-Antenne zugehörig sein können, erreicht, ohne dass ein Anhalten des kontinuierlich fortbewegten Substratbandes zwingend notwendig ist.
  • Sofern bei Anwendung des Flip-Chip-Verfahrens unter Verwendung des erfindungsgemäßen Verbindungsverfahrens auch weiterhin ein kurzer Stillstand des Substratbandes erforderlich ist, kann diese Stillstandszeit auf ein Minimum reduziert werden, da nachfolgende Klebstoffaushärteprozessschritte entfallen.
  • Als Material für die fadenartigen Hacken und fadenartigen Ösen werden elektrisch leitfähige Fäden oder elektrisch isolierende Fäden mit einer elektrisch leitfähigen Beschichtung verwendet, um zusätzlich zu dem mechanischen auch den elektrischen Kontakt zwischen den Chipanschlussflächen und den Antennenanschlussflächen zu erhalten. Es erübrigen sich hiermit zusätzliche Verbindungsschritte für eine elektrische und/oder mechanische Kontaktierung, wie beispielsweise eine Klebe- oder Lötverbindung.
  • Vorteilhaft weisen die Halbleiterchips an ihren Chipanschlussoberflächen entweder Hacken oder Ösen auf, die in Nanotechnologie bereits während der Chip-Herstellung erzeugt werden. Derartige Chips werden dann anschließend auf Wafern aufgebracht oder ein- oder mehrreihig auf einem weiteren Band beziehungsweise eine zum Substratband angewinkelte Zuführeinrichtung angeordnet, um kontinuierlich auf dem Substratband im Bereich der anderen Antennenanschlussflächen abgelegt zu werden.
  • Eine in Substratbandlaufrichtung anschließend angeordnete ober- und unterseitige Rolle sorgen für eine kurzzeitige Druckbeaufschlagung zwischen dem abgelegten Chip und dem Substrat, sodass die Hacken auf der einen Oberfläche und die Ösen auf der anderen Oberfläche dauerhaft miteinander verhackt, beziehungsweise ineinander verkrallt werden.
  • Die Fäden können vor dem Schritt des Miteinanderverhackens mittels eines Druckverfahrens oder durch Aufrauen der Oberfläche der Chipmodulanschlussfläche und/oder der Anschlussflächen der Antenne erzeugt werden.
  • Durch ein einfaches Aufdrücken der Halbleiterchips auf die Anschlussflächen und das Substrat kann unter Einwirkung von Kraft innerhalb einer sehr kurzen Zeit innerhalb eines gemeinsamen Montageschrittes sowohl die mechanische als auch die elektrische Verbindung geschaffen werden. Dies wirkt sich auf die Herstellung von Transpondern vorteilhaft sowohl bei der Anwendung der Flip-Chip-Technik, bei welcher jeder RFID-Chip von dem Wafer auf die Anschlussflächen und das bandartige Substrat abgelegt und zum Miteinanderverhacken darauf angedrückt wird, während das bandartige Substrat kurzzeitig stillsteht, als auch bei der Anwendung des fortlaufend weiterbewegten Substratbandes, auf welches die RFID-Chips fortlaufend hintereinander angeordnet abgelegt werden, aus.
  • Ein Transponder mit mindestens einem der RFID-Chips und mindestens einem der RFID-Antennen, die auf dem bandartigen Substrat angeordnet ist, zeichnet sich dadurch aus, dass die Chipanschlussflächen entweder die Hacken oder fadenartigen Ösen und die Antennenanschlussflächen die dazu komplementär wirkenden Ösen oder Hacken aufweisen.
  • Weitere vorteilhafte Ausführungsformen ergeben sich aus den Unteransprüchen.
    •
  • Vorteile und Zweckmäßigkeiten sind der nachfolgenden Beschreibung in Verbindung mit der Zeichnung zu entnehmen. Hierbei zeigen:
  • 1a und 1b in einer schematischen Seitenansicht ein Montageverfahren für Halbleiterchips gemäß dem Stand der Technik;
  • 2 in einer schematisierten vergrößerten Darstellung das erfindungsgemäße Verfahren;
  • 3 in einer schematisierten Darstellung verschiedene Formen von Chipanschlussflächen und Antennenanschlussflächen zur Durchführung des erfindungsgemäßen Verfahrens;
  • 4 in einer schematischen Seitenansicht das Verbindungsverfahren gemäß einer Ausführungsform der Erfindung, und
  • 5 in einer schematischen Seitenansicht das Verbindungsverfahren gemäß einer weiteren Ausführungsform der Erfindung.
  • In 2 wird in einer schematisierten Darstellung das erfindungsgemäße Verbindungsverfahren dargestellt. Ein Halbleiterchip 10 weist punktartig ausgebildete Chipanschlussflächen 11, 12 beziehungsweise Nanobondflächen auf. Diese Nanobondflächen 11, 12 sind mit fadenartigen Ösen 13, 14 versehen, welche in ihrer Größe im Nanometerbereich liegen.
  • Die fadenartigen Ösen 13 bestehen vorzugsweise aus elektrisch leitfähigen Fäden, wie Metallfäden 14, oder elektrisch isolierenden Fäden mit elektrisch leitfähiger Beschichtung.
  • Ein hier nicht näher dargestelltes Substratband weist eine Antenne 15, 18 auf, die hier ausschnittsweise dargestellt ist. Die Antennenabschnitte 15, 18 sind endseitig mit Nanobond-Flächen beziehungsweise Antennenanschlussflächen 19, 20 versehen, welche in vergrößerter Darstellung wiedergegeben werden. Der vergrößerten Darstellung ist zu entnehmen, dass die Antennenanschlussfläche 19 Hacken 16 aus dem Metallfaden oder wiederum aus elektrisch isolierenden Faden mit elektrisch leitfähiger Beschichtung aufweist. Diese Hacken 16 greifen in die Ösen 13 bei einem Zusammenfügen des Halbleiterchips 10 und der Anten ne des Antennenabschnitts 15 ineinander ein und schaffen sowohl eine mechanische als auch eine elektrische Verbindung in einem sogenannten Nanobondverfahren, wie es durch das Bezugszeichen 17 dargestellt wird.
  • In 3 werden in einer schematischen Darstellung verschiedene Chipanschlussflächen und Antennenanschlussflächen wiedergegeben. Ein Chip 21 kann beispielsweise zwei streifenförmige Chipanschlussflächen 22, 23 mit erfindungsgemäßer hacken- oder ösenförmiger Oberflächenstruktur aufweisen. Alternativ kann ein Chip 24 rechteckförmige kleinste Chipanschlussflächen 25, 26 mit den hacken- oder ösenförmigen Oberflächenstrukturen aufweisen.
  • Durch das Bezugszeichen 27 wird verdeutlicht, dass derartige unterschiedliche Gestaltungsformen der Chipanschlussflächen mit unterschiedlichen Gestaltungsformen der Antennenanschlussflächen einhergehen. Beispielsweise können Antennenabschnitte 28, 29 ebenso endseitig streifenförmig mit Hacken oder Ösen versehene Anschlussflächen 30, 31 aufweisen. Alternativ weisen Antennenabschnitte 32, 33 rechteckförmig Nanobondflächen 34, 35 für deren Zuordnung zu den Chipanschlussflächen 25, 26 auf.
  • In 4 wird in einer schematischen Seitendarstellung ein Verbindungsverfahren gemäß einer Ausführungsform der Erfindung gezeigt. Dieses Verbindungsverfahren beinhaltet das Flip-Chip-Verfahren, wobei das ein Substratband 36 mit darauf angeordneten RFID-Antennen 37 diskontinuierlich, also mit kurzzeitigen Stillstand, von links nach rechts bewegt wird, wie es durch das Bezugszeichen 38 wiedergegeben wird.
  • Auf jede RFID-Antenne 37 wird mittels einer Auftrageeinrichtung 39 eine Nanostruktur, also fadenartige Hacken oder fadenartigen Ösen im Bereich der Antennenanschlussflächen aufgetragen. Dieser Bereich wird durch das Bezugszeichen 40 wiedergegeben.
  • In dem sich anschließenden Flip-Chip-Verfahren 41 wird ein Chip 42 mit darauf bereits angeordneten ösen- oder hackenförmigen Fäden 43 von einem hier nicht näher dargestellten Wafer entnommen und umgedreht, wie es durch das Bezugszeichen 44 wiedergegeben wird.
  • Anschließend wird der Chip 42 mit seinen unterseitig angeordneten Chipanschlussflächen 43 auf die Antennenanschlussflächen 40, die an ihrer Oberfläche die erforderliche Nanostruktur aufweisen abgelegt und kurzzeitig angepresst, sodass eine dauerhafte mechanische und elektrische Verbindung zwischen den Chipanschlussflächen 43 und den Antennenanschlussflächen 40 entsteht.
  • Während der Bestückung der Antenne 37 mit dem Chip 42 wird das Substratband 36 kurzzeitig angehalten. Ein gemäß dem Stand der Technik erforderliche Aushärteprozess entfällt.
  • In 5 wird in einer schematischen Seitenansicht das Verbindungsverfahren gemäß einer weiteren Ausführungsform der Erfindung gezeigt. Das in dieser Darstellung wiedergegebene Verbindungsverfahren ermöglicht eine sehr schnelle Bestückung der Antennen mit den Chips, da ein Substratband 45 kontinuierlich fortlaufend bewegt werden kann.
  • Mittels einer gegenüber der Substratebene angewinkelten Ebene einer Zuführeinheit 46 werden Chips 47 mehr- oder einreihig dem Substratband zugeführt. Hierfür findet die Zuführung mit einer Geschwindigkeit 48 statt, die einer Geschwindigkeit 49 des Substratbandes 45 entspricht. Die Chips 47 weisen unterseitig die bereits als Hacken oder Ösen ausgebildeten Fäden im Bereich der Chipanschlussflächen 47a auf.
  • Die Zuführeinheit 46, auch Chip Feeder genannt, kann beispielsweise aus einem Blistertape, Surftape, Chipshooter oder Vibrority Assembly Feeder bestehen.
  • Nach Zuführung des Chips 47 durchläuft jeder Chip 47 gegenüber dem Substratband 45 ober- und unterseitig angeordnete Rollen 50, 51, die eine Kraft 52, 53 auf die Chips 47 und das Substratband mit dem darauf angeordneten hier nicht dargestellten Antennen ausüben, um ein dauerhaftes Miteinanderverhacken der Chipanschlussflächen mit den Anschlussflächen der Antennen herzustellen.
  • Sämtliche in den Anmeldungsunterlagen offenbarten Merkmale werden als erfindungswesentlich beansprucht, sofern sie einzeln oder in Kombination gegenüber dem Stand der Technik neu sind.
    • 1, 36, 45
    Substratband
    2, 15, 18, 28, 29, 32, 33, 37
    Antenne
    3, 19, 20, 30, 31, 34, 35
    Antennenanschlussfläche
    4
    Klebstoff
    5
    Klebstoffauftrageeinrichtung
    6
    Bewegungsrichtung der Klebstoffauftrageeinrichtung
    7, 10, 21, 24, 42, 47
    Halbleiterchip
    8
    Aushärteeinrichtung
    9
    Bewegungsrichtung der Aushärteeinrichtung
    11, 12, 22, 23, 25, 26, 43, 47a
    Chipanschlussflächen
    13
    fadenartige Ösen
    14
    Fäden
    16
    fadenartige Hacken
    17
    mechanische und elektrische Verbindung
    27
    Zuordnung der Anschlussflächen
    38
    Bewegungsrichtung des diskontinuierlichen Bandtransportes
    39
    Auftrag (en?) der Nanostruktur
    40
    Nanostruktur
    41
    Flip-Chip-Nanobonding
    44
    Umdrehen des Chips
    46
    Zuführeinheit
    48, 49
    Geschwindigkeiten
    50, 51
    Rollen
    52, 53
    Kraftausübung

Claims (12)

  1. Verfahren zum elektrischen und mechanischen Verbinden von Chipanschlussflächen (11, 12; 22, 23; 25, 26; 43; 47a) eines RFID-Chips (10; 21; 24; 42, 47) mit auf einem bandartigen Substrat (36; 45) angeordneten Anschlussflächen (19, 20; 30, 31; 34, 35), dadurch gekennzeichnet, dass die Chipanschlussflächen (11, 12; 22, 23; 25, 26; 43; 47a), welche an ihren Oberflächen eine Vielzahl von fadenartigen Ösen und/oder fadenartigen Hacken (13) aufweisen, mit den ihnen zugeordneten Anschlussflächen (11, 12; 22, 23; 25, 26; 43; 48), welche an ihren Oberflächen eine Vielzahl von fadenartigen Hacken und/oder fadenartigen Ösen (16) aufweisen, unter Druckbeaufschlagung (52, 53) miteinander verhackt werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet dass vor dem Schritt des Miteinanderverhackens RFID-Antennen (15, 18; 28, 29; 32, 33; 37) mit den Anschlussflächen (11, 12; 22, 23; 25, 26; 43; 47a) auf das bandartige Substrat (36; 45) aufgetragen werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Material für die fadenartigen Hacken (16) und die fadenartigen Ösen (13) elektrisch leitfähige Fäden (14) verwendet werden.
  4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Material für die fadenartigen Hacken (16) und die fadenartigen Ösen (13) elektrisch isolierende Fäden (14) mit einer elektrisch leitfähigen Beschichtung verwendet werden.
  5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Fäden (14) mittels eines Druckverfahrens auf die Chipanschlussflächen (11, 12; 22, 23; 25, 26; 43; 47a) und auf die Anschlussflächen (19, 20; 30, 31; 34, 35) vor dem Schritt des Miteinanderverhackens aufgetragen werden.
  6. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die fadenartigen Hacken (16) vor dem Schritt des Miteinanderverhackens durch Aufrauen der Oberflächen der Chipmodulanschlussflächen (11, 12; 22, 23; 25, 26; 43; 47a) und/oder der Anschlussflächen (19, 20; 30, 31; 34, 35) erzeugt werden.
  7. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die fadenartigen Hacken (16) und Ösen (13) mit einer Größe im Nanometerbereich erzeugt werden.
  8. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das jeder RFID-Chip (42) mittels der Flip-Chip-Technik (44) von einer Wafer auf die Anschlussflächen (40) und das bandartige Substrat (36) abgelegt und zum Miteinanderverhacken angedrückt wird, während das bandartige Substrat (36) stillsteht.
  9. Verfahren nach einem der Ansprüche 1-7, dadurch gekennzeichnet, dass die RFID-Chips (47) fortlaufend hintereinander angeordnet auf dem bandartigen Substrat (45) den Anschlussflächen (40) zugeordnet abgelegt werden, während sich das bandartige Substrat (45) fortlaufend weiterbewegt (49).
  10. Transponder mit mindestens einem RFID-Chip (10; 21, 24; 42; 47) und mindestens einer RFID-Antenne (15, 18; 28, 29; 32, 33; 37), die auf einem bandartigen Substrat (36; 45) angeordnet ist, dadurch gekennzeichnet, dass Chipanschlussflächen (11, 12; 22, 23; 25, 26; 43; 47a) an ihren Oberflächen eine Vielzahl von fadenartigen Ösen und/oder fadenartigen Hacken (13) aufweisen, die in eine Vielzahl von fadenartigen Hacken und/oder fadenartigen Ösen (16) eingreifen, welche auf Oberflächen von Antennenanschlussflächen (19, 20; 30, 31; 34, 35) angeordnet sind.
  11. Transponder nach Anspruch 10, dadurch gekennzeichnet, dass die fadenartigen Hacken (16) und Ösen (13) elektrisch leitfähige Fäden (14) sind.
  12. Transponder nach Anspruch 10, dadurch gekennzeichnet dass die fadenartigen Hacken (16) und Ösen (13) elektrisch isolierende Fäden (14) mit einer elektrisch leitfähigen Beschichtung sind.
DE102005016930A 2005-03-09 2005-04-13 Verfahren zum elektrischen und mechanischem Verbinden von Chipanschlussflächen mit Antennenanschlussflächen und Transponder Withdrawn DE102005016930A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102005016930A DE102005016930A1 (de) 2005-03-09 2005-04-13 Verfahren zum elektrischen und mechanischem Verbinden von Chipanschlussflächen mit Antennenanschlussflächen und Transponder
US11/885,907 US20080191944A1 (en) 2005-03-09 2006-03-08 Method For Establishing an Electrical and Mechanical Connection Between Chip Contact Surfaces and Antenna Contact Surfaces and Transponder
PCT/EP2006/060536 WO2006094989A1 (de) 2005-03-09 2006-03-08 Verfahren zum elektrischen und mechanischem verbinden von chipanschlussflächen mit antennenanschlussflächen und transponder
EP06724965A EP1856729A1 (de) 2005-03-09 2006-03-08 Verfahren zum elektrischen und mechanischem verbinden von chipanschlussflächen mit antennenanschlussflächen und transponder
JP2007557524A JP2008532158A (ja) 2005-03-09 2006-03-08 チップ接触面とアンテナ接触面との間に電気的および機械的な結合を確立するための方法、およびトランスポンダ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005011186 2005-03-09
DE102005011186.6 2005-03-09
DE102005016930A DE102005016930A1 (de) 2005-03-09 2005-04-13 Verfahren zum elektrischen und mechanischem Verbinden von Chipanschlussflächen mit Antennenanschlussflächen und Transponder

Publications (1)

Publication Number Publication Date
DE102005016930A1 true DE102005016930A1 (de) 2006-09-21

Family

ID=36933977

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005016930A Withdrawn DE102005016930A1 (de) 2005-03-09 2005-04-13 Verfahren zum elektrischen und mechanischem Verbinden von Chipanschlussflächen mit Antennenanschlussflächen und Transponder

Country Status (5)

Country Link
US (1) US20080191944A1 (de)
EP (1) EP1856729A1 (de)
JP (1) JP2008532158A (de)
DE (1) DE102005016930A1 (de)
WO (1) WO2006094989A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009003299A1 (de) * 2007-07-03 2009-01-08 Textilma Ag Rfid-transponderchipmodul mit verbindungsmittel für eine antenne, textiles etikett mit einem rfid-transponderchipmodul, sowie verwendung eines rfid-transponderchipmoduls
DE102009059304A1 (de) 2009-12-23 2011-06-30 CiS Forschungsinstitut für Mikrosensorik und Photovoltaik GmbH, 99099 Elektronische/optische Komponenten mit einem daran befestigten Kabel und Verfahen zur Befestigung des Kabels
ITTO20100555A1 (it) * 2010-06-29 2011-12-30 St Microelectronics Srl Dispositivo elettronico comprendente uno strato di interfaccia di connessione basato su nanotubi, e procedimento di fabbricazione

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079068A1 (en) * 2007-09-26 2009-03-26 Neology, Inc. Methods for attaching a flip chip integrated circuit assembly to a substrate
DE102009013826A1 (de) 2009-03-18 2011-03-10 Michalk, Manfred, Dr. Schaltungsanordnung, Verfahren zum elektrischen und/oder mechanischen Verbinden und Vorrichtung zum Aufbringen von Verbindungselementen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10144704A1 (de) * 2001-09-11 2003-03-27 Infineon Technologies Ag Verfahren zum Verbinden eines Bauelements mit einem Träger und Anschlussfläche zur Herstellung einer Verbindung zwischen einem Bauelement und einem Träger
DE10136359C2 (de) * 2001-07-26 2003-06-12 Muehlbauer Ag Verfahren zum Verbinden von Mikrochipmodulen mit auf einem ersten Trägerband angeordneten Antennen zum Herstellen eines Transponders

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2520969B2 (ja) * 1990-03-12 1996-07-31 ワイケイケイ株式会社 導電性面ファスナ―テ―プ及びその製造方法
US6683783B1 (en) * 1997-03-07 2004-01-27 William Marsh Rice University Carbon fibers formed from single-wall carbon nanotubes
US6225699B1 (en) * 1998-06-26 2001-05-01 International Business Machines Corporation Chip-on-chip interconnections of varied characteristics
US6322713B1 (en) * 1999-07-15 2001-11-27 Agere Systems Guardian Corp. Nanoscale conductive connectors and method for making same
US6297063B1 (en) * 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
US6259408B1 (en) * 1999-11-19 2001-07-10 Intermec Ip Corp. RFID transponders with paste antennas and flip-chip attachment
JP3764651B2 (ja) * 2000-12-28 2006-04-12 株式会社東芝 カーボンナノチューブ接合体の製造方法
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
DE10116008A1 (de) * 2001-03-30 2002-10-02 Mannesmann Vdo Ag Elektromechanische Vorrichtung zur Montage einer elektronischen Baugruppe auf einem Baugruppenträger, insbesondere zur Montage eines in einer Armaturentafel eingesenkten Anzeigeinstruments
JP2002298117A (ja) * 2001-03-30 2002-10-11 Toppan Forms Co Ltd 非接触型ｉｃタグ及び該非接触型ｉｃタグの使用方法、並びに非接触型ｉｃタグを有する非接触型ｉｃカード
US6737939B2 (en) * 2001-03-30 2004-05-18 California Institute Of Technology Carbon nanotube array RF filter
US7455757B2 (en) * 2001-11-30 2008-11-25 The University Of North Carolina At Chapel Hill Deposition method for nanostructure materials
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
US7417550B2 (en) * 2004-12-20 2008-08-26 3M Innovative Properties Company Environmentally friendly radio frequency identification (RFID) labels and methods of using such labels

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10136359C2 (de) * 2001-07-26 2003-06-12 Muehlbauer Ag Verfahren zum Verbinden von Mikrochipmodulen mit auf einem ersten Trägerband angeordneten Antennen zum Herstellen eines Transponders
DE10144704A1 (de) * 2001-09-11 2003-03-27 Infineon Technologies Ag Verfahren zum Verbinden eines Bauelements mit einem Träger und Anschlussfläche zur Herstellung einer Verbindung zwischen einem Bauelement und einem Träger

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009003299A1 (de) * 2007-07-03 2009-01-08 Textilma Ag Rfid-transponderchipmodul mit verbindungsmittel für eine antenne, textiles etikett mit einem rfid-transponderchipmodul, sowie verwendung eines rfid-transponderchipmoduls
US8844828B2 (en) 2007-07-03 2014-09-30 Textilma Ag RFID transponder chip module with connecting means for an antenna, textile tag with an RFID transponder chip
DE102009059304A1 (de) 2009-12-23 2011-06-30 CiS Forschungsinstitut für Mikrosensorik und Photovoltaik GmbH, 99099 Elektronische/optische Komponenten mit einem daran befestigten Kabel und Verfahen zur Befestigung des Kabels
DE102009059304B4 (de) * 2009-12-23 2014-07-03 CiS Forschungsinstitut für Mikrosensorik und Photovoltaik GmbH Siliziumchip mit einem daran befestigten Kabel und Verfahen zur Befestigung des Kabels
ITTO20100555A1 (it) * 2010-06-29 2011-12-30 St Microelectronics Srl Dispositivo elettronico comprendente uno strato di interfaccia di connessione basato su nanotubi, e procedimento di fabbricazione
US9145294B2 (en) 2010-06-29 2015-09-29 Stmicroelectronics S.R.L. Electronic device comprising a nanotube-based interface connection layer, and manufacturing method thereof

Also Published As

Publication number Publication date
US20080191944A1 (en) 2008-08-14
JP2008532158A (ja) 2008-08-14
EP1856729A1 (de) 2007-11-21
WO2006094989A1 (de) 2006-09-14

Similar Documents

Publication Publication Date Title
DE69535551T2 (de) Halbleiteranordnung mit Kontaktlöchern
DE19920593B4 (de) Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
EP0944922A1 (de) Chip-modul sowie verfahren zu dessen herstellung
DE69926137T2 (de) Verfahren und vorrichtung zur befestigung eines bauelementes
DE102005016930A1 (de) Verfahren zum elektrischen und mechanischem Verbinden von Chipanschlussflächen mit Antennenanschlussflächen und Transponder
DE60003243T2 (de) Testverfahren für Halbleiter und anisotroper Leiterfilm dazu
DE60317375T2 (de) Funkerkennungshalbleitereinrichtung und herstellungsverfahren dafür
DE10014620A1 (de) Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
EP0867932B1 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE102004045896B4 (de) Transponder mit Antenne und Flip-Chip-Modul und Verfahren zu dessen Herstellung
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
EP2107642A2 (de) Verbindungsanordnung und Verfahren zur Kontaktierung von leitfähigen textilen Halbzeugen
DE102013103351B4 (de) Elektronikmodul
DE2221886A1 (de) Anschlussstueck fuer Halbleiterschaltungsbausteine und Verfahren zum Anschliessen eines Halbleiterschaltungsbausteines
WO1997028922A1 (de) Verfahren zum bonden von isolierdraht und vorrichtung zur durchführung des verfahrens
EP1352551B1 (de) Verfahren und vorrichtung zum anbringen von leiterdrähten auf oder in einer trageschicht
EP3167481A1 (de) Verfahren zum herstellen eines substratadapters, substratadapter und verfahren zum kontaktieren eines halbleiterelements
DE19929215A1 (de) Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement
DE102005015656A1 (de) Verfahren zum elektrischen Verbinden von RFID-Chipmodulen mit RFID-Antennen und Transpondern
DE102016106387A1 (de) Lichtemittierendes bauelement
DE2628519C3 (de) Verfahren und Vorrichtung zur Herstellung der aus Drähten bestehenden Verbindungen zwischen den Anschlußstellen eines Bauelementes und Anschluß- oder Kontaktelementen
EP3675153A1 (de) Verfahren zum herstellen eines substratadapters und substratadapter zum verbinden mit einem elektronikbauteil
DE102007037167A1 (de) Einlagige Flachspule auf Substrat
DE102019111438B4 (de) Verfahren zum Ablösen einer Isolationsschicht von einem Leiterdrahtende
DE19927747C1 (de) Multichipmodul aus einem zusammenhängenden Waferscheibenteil für die LOC-Montage sowie Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131101