JPH11121515A - 半導体チップの実装方法および半導体装置 - Google Patents
半導体チップの実装方法および半導体装置Info
- Publication number
- JPH11121515A JPH11121515A JP27746697A JP27746697A JPH11121515A JP H11121515 A JPH11121515 A JP H11121515A JP 27746697 A JP27746697 A JP 27746697A JP 27746697 A JP27746697 A JP 27746697A JP H11121515 A JPH11121515 A JP H11121515A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting
- resin paste
- main surface
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体チップの主面の的確な保護と所望領域へ
の半導体チップの実装作業とが簡易な作業工程によって
良好にかつ効率良く行えるようにする。 【解決手段】半導体チップ１の主面１０に設けられてい
る電極１１の表面に樹脂ペースト４を塗布する第１工程
と、樹脂ペースト４の表面の電極１１と対向する部分に
導電性材料６を付着させる第２工程と、半導体チップ１
の電極１１を導電性材料６を介して実装対象領域２０の
所定位置に導通接続する第３工程と、を有している半導
体チップの実装方法であって、第１工程では、樹脂ペー
スト４を半導体チップ１の電極１１の表面とそれ以外の
領域を含む主面１０の略全面に塗布する。
の半導体チップの実装作業とが簡易な作業工程によって
良好にかつ効率良く行えるようにする。 【解決手段】半導体チップ１の主面１０に設けられてい
る電極１１の表面に樹脂ペースト４を塗布する第１工程
と、樹脂ペースト４の表面の電極１１と対向する部分に
導電性材料６を付着させる第２工程と、半導体チップ１
の電極１１を導電性材料６を介して実装対象領域２０の
所定位置に導通接続する第３工程と、を有している半導
体チップの実装方法であって、第１工程では、樹脂ペー
スト４を半導体チップ１の電極１１の表面とそれ以外の
領域を含む主面１０の略全面に塗布する。
Description
【０００１】
【技術分野】本願発明は、ＩＣチップやＬＳＩチップな
どの半導体チップを他の半導体チップや基板などに対し
て経済的にかつ効率良く実装するための技術に関する。
どの半導体チップを他の半導体チップや基板などに対し
て経済的にかつ効率良く実装するための技術に関する。
【０００２】
【従来の技術】本願出願人は、半導体チップの実装作業
を経済的に行うための方法として、特開平８−６４６３
７号公報に記載の方法を先に提案している。同公報に記
載の方法は、本願の図１０（ａ）に示すように、まず半
導体チップ９をコレット９０に吸着保持させてから、こ
の半導体チップ９の複数のバンプ電極９１をパレット９
２上の樹脂ペースト９４に接触させる。これにより、同
図（ｂ）に示すように、上記各バンプ電極９１の表面に
樹脂ペースト９４を付着させる。次いで、上記半導体チ
ップ９の樹脂ペースト９４をパレット９３上の金属粒子
９５に接触させる。これにより、同図（ｃ）に示すよう
に、半導体チップ９の各バンプ電極９１の表面には、樹
脂ペースト９４を介して金属粒子９５を付着させる。そ
の後は、ＵＶランプ９６を用いて上記樹脂ペースト９４
を硬化させる。このような工程を経た半導体チップ９
は、そのバンプ電極９１の表面に金属粒子９５を含む導
電性樹脂層が形成されているために、たとえば所望の基
板上にこの半導体チップ９をマウントするときには、そ
のバンプ電極９１を上記導電性樹脂層を介して基板の所
定位置に適切に導通接続することができる。
を経済的に行うための方法として、特開平８−６４６３
７号公報に記載の方法を先に提案している。同公報に記
載の方法は、本願の図１０（ａ）に示すように、まず半
導体チップ９をコレット９０に吸着保持させてから、こ
の半導体チップ９の複数のバンプ電極９１をパレット９
２上の樹脂ペースト９４に接触させる。これにより、同
図（ｂ）に示すように、上記各バンプ電極９１の表面に
樹脂ペースト９４を付着させる。次いで、上記半導体チ
ップ９の樹脂ペースト９４をパレット９３上の金属粒子
９５に接触させる。これにより、同図（ｃ）に示すよう
に、半導体チップ９の各バンプ電極９１の表面には、樹
脂ペースト９４を介して金属粒子９５を付着させる。そ
の後は、ＵＶランプ９６を用いて上記樹脂ペースト９４
を硬化させる。このような工程を経た半導体チップ９
は、そのバンプ電極９１の表面に金属粒子９５を含む導
電性樹脂層が形成されているために、たとえば所望の基
板上にこの半導体チップ９をマウントするときには、そ
のバンプ電極９１を上記導電性樹脂層を介して基板の所
定位置に適切に導通接続することができる。
【０００３】上記方法では、樹脂ペースト９４の表面に
金属粒子９５を付着させることによって導電性樹脂層を
形成しており、樹脂ペースト９４としては、たとえばエ
ポキシ樹脂などの導電性材料を含まない安価な合成樹脂
を用いることができる。したがって、上記方法では、材
料コストの低減化を図り、半導体チップを利用して製造
される半導体装置の製造コストを安価にすることができ
る。すなわち、従来において、半導体チップを基板など
に実装するための他の方法としては、異方性導電樹脂あ
るいは異方性導電フィルムを用いる方法があるが、この
方法に用いられる異方性導電樹脂や異方性導電フィルム
は、絶縁性の樹脂またはフィルム内に導電性の粒子を予
め拡散させて含有させたものであって、加熱されながら
圧力が加えられると、その圧力が加えられた部分のみが
導電性を発揮するように構成されている。ところが、こ
のような構成の異方性導電樹脂や異方性導電フィルム
は、一般の合成樹脂と比較するとそのコストがかなり高
価であり、このような材料を用いたのでは、材料費が嵩
み、最終製品としての半導体装置の製造コストも高価と
なってしまう。これに対し、上記公報に記載の方法で
は、そのような高価な材料を用いる必要がなく、その分
だけ製造コストを低減化することができる。
金属粒子９５を付着させることによって導電性樹脂層を
形成しており、樹脂ペースト９４としては、たとえばエ
ポキシ樹脂などの導電性材料を含まない安価な合成樹脂
を用いることができる。したがって、上記方法では、材
料コストの低減化を図り、半導体チップを利用して製造
される半導体装置の製造コストを安価にすることができ
る。すなわち、従来において、半導体チップを基板など
に実装するための他の方法としては、異方性導電樹脂あ
るいは異方性導電フィルムを用いる方法があるが、この
方法に用いられる異方性導電樹脂や異方性導電フィルム
は、絶縁性の樹脂またはフィルム内に導電性の粒子を予
め拡散させて含有させたものであって、加熱されながら
圧力が加えられると、その圧力が加えられた部分のみが
導電性を発揮するように構成されている。ところが、こ
のような構成の異方性導電樹脂や異方性導電フィルム
は、一般の合成樹脂と比較するとそのコストがかなり高
価であり、このような材料を用いたのでは、材料費が嵩
み、最終製品としての半導体装置の製造コストも高価と
なってしまう。これに対し、上記公報に記載の方法で
は、そのような高価な材料を用いる必要がなく、その分
だけ製造コストを低減化することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記公
報に記載の従来の手段では、次に述べるように、未だ改
善すべき余地があった。
報に記載の従来の手段では、次に述べるように、未だ改
善すべき余地があった。
【０００５】すなわち、半導体チップを基板などに実装
し、これを所望の用途に使用する場合には、その半導体
チップの保護を図っておくことが望まれる。とくに、半
導体チップの電極が形成されている主面については、樹
脂封止を行うなどして、湿気やダスト類などが進入しな
いようにしておく必要がある。ところが、上記従来の手
段では、図１０（ｃ）に示す構造から明らかなように、
半導体チップ９を所望の基板に実装しても、その段階で
は、その主面９Ａは何ら保護されていない状態にある。
したがって、従来では、上記半導体チップ９の主面９Ａ
を保護するためには、半導体チップ９を基板などに実装
した後に、常に、上記半導体チップ９の主面９Ａを樹脂
封止するための専用の作業を行うことが必要となってお
り、この作業が煩わしいという不具合があった。また、
従来では、半導体チップ９の主面９Ａの樹脂封止作業を
行う場合であっても、半導体チップ９を基板などに実装
してからその主面９Ａの樹脂封止を行うまでの期間につ
いては、半導体チップ９の保護を適切に図ることができ
ないという不具合もあった。
し、これを所望の用途に使用する場合には、その半導体
チップの保護を図っておくことが望まれる。とくに、半
導体チップの電極が形成されている主面については、樹
脂封止を行うなどして、湿気やダスト類などが進入しな
いようにしておく必要がある。ところが、上記従来の手
段では、図１０（ｃ）に示す構造から明らかなように、
半導体チップ９を所望の基板に実装しても、その段階で
は、その主面９Ａは何ら保護されていない状態にある。
したがって、従来では、上記半導体チップ９の主面９Ａ
を保護するためには、半導体チップ９を基板などに実装
した後に、常に、上記半導体チップ９の主面９Ａを樹脂
封止するための専用の作業を行うことが必要となってお
り、この作業が煩わしいという不具合があった。また、
従来では、半導体チップ９の主面９Ａの樹脂封止作業を
行う場合であっても、半導体チップ９を基板などに実装
してからその主面９Ａの樹脂封止を行うまでの期間につ
いては、半導体チップ９の保護を適切に図ることができ
ないという不具合もあった。
【０００６】本願発明は、このような事情のもとで考え
出されたものであって、半導体チップの主面の的確な保
護と所望領域への半導体チップの実装作業とが簡易な作
業工程によって良好にかつ効率良く行えるようにするこ
とをその課題としている。
出されたものであって、半導体チップの主面の的確な保
護と所望領域への半導体チップの実装作業とが簡易な作
業工程によって良好にかつ効率良く行えるようにするこ
とをその課題としている。
【０００７】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
は、次の技術的手段を講じている。
【０００８】本願発明の第１の側面によれば、半導体チ
ップの実装方法が提供される。この半導体チップの実装
方法は、半導体チップの主面に設けられている電極の表
面に樹脂ペーストを塗布する第１工程と、上記樹脂ペー
ストの表面の上記電極と対向する部分に導電性材料を付
着させる第２工程と、上記半導体チップの電極を上記導
電性材料を介して実装対象領域の所定位置に導通接続す
る第３工程と、を有している半導体チップの実装方法で
あって、上記第１工程では、上記樹脂ペーストを上記半
導体チップの電極の表面とそれ以外の領域を含む主面の
略全面に塗布することに特徴づけられる。
ップの実装方法が提供される。この半導体チップの実装
方法は、半導体チップの主面に設けられている電極の表
面に樹脂ペーストを塗布する第１工程と、上記樹脂ペー
ストの表面の上記電極と対向する部分に導電性材料を付
着させる第２工程と、上記半導体チップの電極を上記導
電性材料を介して実装対象領域の所定位置に導通接続す
る第３工程と、を有している半導体チップの実装方法で
あって、上記第１工程では、上記樹脂ペーストを上記半
導体チップの電極の表面とそれ以外の領域を含む主面の
略全面に塗布することに特徴づけられる。
【０００９】本願発明においては、半導体チップに樹脂
ペーストを塗布するときに、従来とは異なり、半導体チ
ップの主面の電極表面のみに樹脂ペーストを塗布するの
ではなく、電極表面以外の領域をも含む半導体チップの
主面の略全面に樹脂ペーストを塗布している。このた
め、本願発明では、上記樹脂ペーストによって半導体チ
ップの主面を保護することが可能となり、この樹脂ペー
ストを硬化させた後にはその保護が確実化されることと
なる。一方、本願発明では、半導体チップの主面に樹脂
ペーストを塗布するときには、その電極の表面にも樹脂
ペーストを塗布しており、その後はその樹脂ペーストの
表面の所定位置に導電性材料を付着させることによっ
て、上記電極をその導電性材料を介して実装対象領域の
所定位置に導通接続させる一連の工程を有しているため
に、従来の特開平８−６４６３７号公報に記載の方法と
同様に、高価な異方性導電樹脂や異方性導電フィルムを
用いることなく、半導体チップの適切な実装作業を経済
的に行うことができる。
ペーストを塗布するときに、従来とは異なり、半導体チ
ップの主面の電極表面のみに樹脂ペーストを塗布するの
ではなく、電極表面以外の領域をも含む半導体チップの
主面の略全面に樹脂ペーストを塗布している。このた
め、本願発明では、上記樹脂ペーストによって半導体チ
ップの主面を保護することが可能となり、この樹脂ペー
ストを硬化させた後にはその保護が確実化されることと
なる。一方、本願発明では、半導体チップの主面に樹脂
ペーストを塗布するときには、その電極の表面にも樹脂
ペーストを塗布しており、その後はその樹脂ペーストの
表面の所定位置に導電性材料を付着させることによっ
て、上記電極をその導電性材料を介して実装対象領域の
所定位置に導通接続させる一連の工程を有しているため
に、従来の特開平８−６４６３７号公報に記載の方法と
同様に、高価な異方性導電樹脂や異方性導電フィルムを
用いることなく、半導体チップの適切な実装作業を経済
的に行うことができる。
【００１０】このように、結局、本願発明では、従来の
作業工程と比較して、何ら特別な作業を追加して行うこ
となく、半導体チップの主面の保護を図ることができ
る。その結果、本願発明では、半導体チップを所望の実
装対象領域に実装した後に、半導体チップの主面の保護
を図るための専用の樹脂封止作業を必ずしも行う必要が
なくなり、半導体チップを利用して製造される半導体装
置の製造コストを従来にも増して低減化することが可能
となる。また、本願発明では、半導体チップの主面に塗
布された樹脂ペーストを硬化させれば、その主面の保護
を確実なものにできるために、たとえば半導体チップを
所望の実装対象領域に実装した直後にその樹脂ペースト
を硬化させることによって半導体チップの主面の保護を
早期に図ることもできる。したがって、半導体チップを
実装対象領域に実装した後に、この半導体チップを種々
取り扱うのにも便利となる。
作業工程と比較して、何ら特別な作業を追加して行うこ
となく、半導体チップの主面の保護を図ることができ
る。その結果、本願発明では、半導体チップを所望の実
装対象領域に実装した後に、半導体チップの主面の保護
を図るための専用の樹脂封止作業を必ずしも行う必要が
なくなり、半導体チップを利用して製造される半導体装
置の製造コストを従来にも増して低減化することが可能
となる。また、本願発明では、半導体チップの主面に塗
布された樹脂ペーストを硬化させれば、その主面の保護
を確実なものにできるために、たとえば半導体チップを
所望の実装対象領域に実装した直後にその樹脂ペースト
を硬化させることによって半導体チップの主面の保護を
早期に図ることもできる。したがって、半導体チップを
実装対象領域に実装した後に、この半導体チップを種々
取り扱うのにも便利となる。
【００１１】本願発明の好ましい実施の形態では、上記
第３工程では、上記樹脂ペーストが未硬化状態において
上記半導体チップの主面を上記実装対象領域に対向させ
ることにより、上記樹脂ペーストを上記実装対象領域に
付着させる構成とすることができる。
第３工程では、上記樹脂ペーストが未硬化状態において
上記半導体チップの主面を上記実装対象領域に対向させ
ることにより、上記樹脂ペーストを上記実装対象領域に
付着させる構成とすることができる。
【００１２】このような構成によれば、半導体チップの
主面の略全面に塗布されている樹脂ペーストによって実
装対象領域の表面を樹脂封止することが可能となり、半
導体チップの主面と実装対象領域の表面との双方の保護
が図れることとなる。また、上記樹脂ペーストは、半導
体チップの主面と実装対象領域の表面とを互いに接着さ
せる接着剤としての役割をも果たすこととなる。したが
って、半導体チップの実装作業に際しては、実装対象領
域に別途接着剤を塗布するといった作業を行うことな
く、上記半導体チップを上記樹脂ペーストを介して所望
の実装対象領域に対して確実かつ強固に接着することも
可能となる。
主面の略全面に塗布されている樹脂ペーストによって実
装対象領域の表面を樹脂封止することが可能となり、半
導体チップの主面と実装対象領域の表面との双方の保護
が図れることとなる。また、上記樹脂ペーストは、半導
体チップの主面と実装対象領域の表面とを互いに接着さ
せる接着剤としての役割をも果たすこととなる。したが
って、半導体チップの実装作業に際しては、実装対象領
域に別途接着剤を塗布するといった作業を行うことな
く、上記半導体チップを上記樹脂ペーストを介して所望
の実装対象領域に対して確実かつ強固に接着することも
可能となる。
【００１３】本願発明の他の好ましい実施の形態では、
上記実装対象領域は、上記半導体チップとは別の他の半
導体チップの主面である構成とすることができる。
上記実装対象領域は、上記半導体チップとは別の他の半
導体チップの主面である構成とすることができる。
【００１４】このような構成によれば、２つの半導体チ
ップを互いに重ね合わせて実装したいわゆるチップ・オ
ン・チップと称される半導体チップの実装構造が得られ
ることとなり、複数の半導体チップの実装密度を高める
のに好ましい構造が得られる。２つの半導体チップを互
いに重ね合わせる場合には、それら２つの半導体チップ
の主面の保護をより確実に図っておくことが要請される
が、本願発明をこのような２つの半導体チップどうしの
実装方法に適用すれば、そのような要請に的確に応え得
ることとなる。
ップを互いに重ね合わせて実装したいわゆるチップ・オ
ン・チップと称される半導体チップの実装構造が得られ
ることとなり、複数の半導体チップの実装密度を高める
のに好ましい構造が得られる。２つの半導体チップを互
いに重ね合わせる場合には、それら２つの半導体チップ
の主面の保護をより確実に図っておくことが要請される
が、本願発明をこのような２つの半導体チップどうしの
実装方法に適用すれば、そのような要請に的確に応え得
ることとなる。
【００１５】本願発明の第２の側面によれば、半導体装
置が提供される。この半導体装置は、本願発明の第１の
側面によって提供される半導体チップの実装方法を用い
て製造されたものであることに特徴づけられる。
置が提供される。この半導体装置は、本願発明の第１の
側面によって提供される半導体チップの実装方法を用い
て製造されたものであることに特徴づけられる。
【００１６】本願発明の第２の側面においては、半導体
チップの主面を樹脂ペーストを硬化させた樹脂によって
適切に保護しておくことができ、半導体チップがダメー
ジを受け難い信頼性の高い半導体装置を提供できること
となる。
チップの主面を樹脂ペーストを硬化させた樹脂によって
適切に保護しておくことができ、半導体チップがダメー
ジを受け難い信頼性の高い半導体装置を提供できること
となる。
【００１７】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照しつつ具体的に説明する。
形態について、図面を参照しつつ具体的に説明する。
【００１８】図１ないし図５は、本願発明に係る半導体
チップの実装方法の一連の作業工程の一例を示す側面断
面図である。
チップの実装方法の一連の作業工程の一例を示す側面断
面図である。
【００１９】本実施形態においては、最終的には図５に
示すように、１つの半導体チップ１を他の半導体チップ
２に実装する場合を一例として説明する。上記半導体チ
ップ１，２は、たとえばＬＳＩチップやその他のＩＣチ
ップとして構成されたものであり、シリコンチップ上に
所望の電子回路を集積させて一体的に造り込んだもので
ある。上記半導体チップ１は、その片面に複数のバンプ
電極１１を備えた主面１０を有するものである。また、
上記半導体チップ２は、その片面に比較的平坦なパッド
状の第１電極２１と第２電極２２とをそれぞれ複数備え
た主面２０を有するものである。本実施形態では、上記
半導体チップ２の主面２０の一部分が、本願発明でいう
実装対象領域に相当する。
示すように、１つの半導体チップ１を他の半導体チップ
２に実装する場合を一例として説明する。上記半導体チ
ップ１，２は、たとえばＬＳＩチップやその他のＩＣチ
ップとして構成されたものであり、シリコンチップ上に
所望の電子回路を集積させて一体的に造り込んだもので
ある。上記半導体チップ１は、その片面に複数のバンプ
電極１１を備えた主面１０を有するものである。また、
上記半導体チップ２は、その片面に比較的平坦なパッド
状の第１電極２１と第２電極２２とをそれぞれ複数備え
た主面２０を有するものである。本実施形態では、上記
半導体チップ２の主面２０の一部分が、本願発明でいう
実装対象領域に相当する。
【００２０】まず、上記半導体チップ１の実装作業を行
うには、その第１工程として、図１（ａ）に示すよう
に、チップマウント装置の吸着コレット３を用いて半導
体チップ１を保持し、この半導体チップ１の下向きの主
面１０の略全面に、パレット５の凹部５０に収容されて
いる樹脂ペースト４を付着させる。この樹脂ペースト４
としては、たとえばエポキシ樹脂ペーストが適用される
が、この樹脂ペースト４は、むろんある程度の流動性お
よび粘着性を有している。パレット５には、樹脂ペース
ト４のそのような特性を維持しておくためのヒータなど
が適宜設けられている。上記パレット５の凹部５０内に
は樹脂ペースト４が擦り切り状態に収容されているが、
この作業は、同図（ｂ）に示すように、パレット５の上
面に比較的大量の樹脂ペースト４を供給した後に、この
パレット５の上面に盛り上がった余分な樹脂ペースト４
をスキージ５１を用いて掻き退けることにより行われ
る。
うには、その第１工程として、図１（ａ）に示すよう
に、チップマウント装置の吸着コレット３を用いて半導
体チップ１を保持し、この半導体チップ１の下向きの主
面１０の略全面に、パレット５の凹部５０に収容されて
いる樹脂ペースト４を付着させる。この樹脂ペースト４
としては、たとえばエポキシ樹脂ペーストが適用される
が、この樹脂ペースト４は、むろんある程度の流動性お
よび粘着性を有している。パレット５には、樹脂ペース
ト４のそのような特性を維持しておくためのヒータなど
が適宜設けられている。上記パレット５の凹部５０内に
は樹脂ペースト４が擦り切り状態に収容されているが、
この作業は、同図（ｂ）に示すように、パレット５の上
面に比較的大量の樹脂ペースト４を供給した後に、この
パレット５の上面に盛り上がった余分な樹脂ペースト４
をスキージ５１を用いて掻き退けることにより行われ
る。
【００２１】上記半導体チップ１は、上記パレット５上
の樹脂ペースト４を収容する凹部５０内に位置するまで
下降され、その後上方へ引き上げられる。上記凹部５０
の深さＬは、半導体チップ１のバンプ電極１１の突出高
さ寸法Ｌａよりも大きな寸法とされている。このような
第１工程によれば、図２に示すように、半導体チップ１
の主面１０の略全面に樹脂ペースト４が塗布される。ま
た、この樹脂ペースト４の厚みｔは、各バンプ電極１１
の突出高さＬａよりも大きな寸法であり、この樹脂ペー
スト４内に各バンプ電極１１が埋没した状態となってい
る。
の樹脂ペースト４を収容する凹部５０内に位置するまで
下降され、その後上方へ引き上げられる。上記凹部５０
の深さＬは、半導体チップ１のバンプ電極１１の突出高
さ寸法Ｌａよりも大きな寸法とされている。このような
第１工程によれば、図２に示すように、半導体チップ１
の主面１０の略全面に樹脂ペースト４が塗布される。ま
た、この樹脂ペースト４の厚みｔは、各バンプ電極１１
の突出高さＬａよりも大きな寸法であり、この樹脂ペー
スト４内に各バンプ電極１１が埋没した状態となってい
る。
【００２２】次いで、上記図２において、第２工程とし
て、上記半導体チップ１の樹脂ペースト４の表面の所定
位置に、パレット５Ａの上面の複数の凹部５２内に収容
されている金属粒子６を付着させる。この金属粒子６
は、本願発明でいう導電性材料の一例に相当するもので
あり、具体的にはＡｇやＣｕなどの金属粒子が適用され
る。ただし、本願発明はこれに限定されず、上記金属粒
子６に代えて、たとえば合成樹脂製粒子の表面に金属な
どの導電性膜を形成したものを用いることもできる。上
記パレット５Ａの各凹部５２内には金属粒子６が擦り切
り状態に収容されているが、この作業も、先の図１に示
した樹脂ペーストの擦り切り作業と同様な手順でスキー
ジ５１Ａを用いて行うことができる。上記複数の凹部５
２は、半導体チップ１の複数のバンプ電極１１と同様な
配列に設けられており、その上面の開口の形状およびサ
イズは、上記各バンプ電極１１の表面の形状およびサイ
ズと略同様である。
て、上記半導体チップ１の樹脂ペースト４の表面の所定
位置に、パレット５Ａの上面の複数の凹部５２内に収容
されている金属粒子６を付着させる。この金属粒子６
は、本願発明でいう導電性材料の一例に相当するもので
あり、具体的にはＡｇやＣｕなどの金属粒子が適用され
る。ただし、本願発明はこれに限定されず、上記金属粒
子６に代えて、たとえば合成樹脂製粒子の表面に金属な
どの導電性膜を形成したものを用いることもできる。上
記パレット５Ａの各凹部５２内には金属粒子６が擦り切
り状態に収容されているが、この作業も、先の図１に示
した樹脂ペーストの擦り切り作業と同様な手順でスキー
ジ５１Ａを用いて行うことができる。上記複数の凹部５
２は、半導体チップ１の複数のバンプ電極１１と同様な
配列に設けられており、その上面の開口の形状およびサ
イズは、上記各バンプ電極１１の表面の形状およびサイ
ズと略同様である。
【００２３】上記半導体チップ１は、その樹脂ペースト
４の表面が上記パレット５Ａの上面に適度に接触するま
で下降され、その後上方へ引き上げられる。このような
第２工程によれば、図３に示すように、半導体チップ１
の樹脂ペースト４の表面のうち、複数のバンプ電極１１
と対面する箇所にのみ金属粒子６が付着することとな
る。
４の表面が上記パレット５Ａの上面に適度に接触するま
で下降され、その後上方へ引き上げられる。このような
第２工程によれば、図３に示すように、半導体チップ１
の樹脂ペースト４の表面のうち、複数のバンプ電極１１
と対面する箇所にのみ金属粒子６が付着することとな
る。
【００２４】さらに、第３工程としては、図４に示すよ
うに、上記半導体チップ１を半導体チップ２上に配置さ
せてから、この半導体チップ１を下降させて第２の半導
体チップ２上に載置する。この作業は、２つの半導体チ
ップ１のバンプ電極１１と半導体チップ２の第１電極２
１とを互いに対向させるように位置決めして行い、また
樹脂ペースト４を未だ硬化させていない状態で行う。図
５に示すように、半導体チップ１を半導体チップ２上に
載置したときには、吸着コレット３によって半導体チッ
プ１を適度な圧力Ｐで下方へ押圧する。すると、この押
圧力によって各バンプ電極１１と金属粒子６との間に存
在していた樹脂ペースト４の一部がそれらの間から押し
出されることとなって、各バンプ電極１１と金属粒子６
とが直接的に接触することとなる。したがって、各バン
プ電極１１と第１電極２１とは、導電性の良好な金属粒
子６を介して適切に導通接続されることとなる。上記押
圧力によって、上記金属粒子６を押し潰した状態にする
ことも可能であり、これにより各バンプ電極１１と第１
電極２１との導通接触面積を大きくとることができ、よ
り優れた導通接続が行えることとなる。
うに、上記半導体チップ１を半導体チップ２上に配置さ
せてから、この半導体チップ１を下降させて第２の半導
体チップ２上に載置する。この作業は、２つの半導体チ
ップ１のバンプ電極１１と半導体チップ２の第１電極２
１とを互いに対向させるように位置決めして行い、また
樹脂ペースト４を未だ硬化させていない状態で行う。図
５に示すように、半導体チップ１を半導体チップ２上に
載置したときには、吸着コレット３によって半導体チッ
プ１を適度な圧力Ｐで下方へ押圧する。すると、この押
圧力によって各バンプ電極１１と金属粒子６との間に存
在していた樹脂ペースト４の一部がそれらの間から押し
出されることとなって、各バンプ電極１１と金属粒子６
とが直接的に接触することとなる。したがって、各バン
プ電極１１と第１電極２１とは、導電性の良好な金属粒
子６を介して適切に導通接続されることとなる。上記押
圧力によって、上記金属粒子６を押し潰した状態にする
ことも可能であり、これにより各バンプ電極１１と第１
電極２１との導通接触面積を大きくとることができ、よ
り優れた導通接続が行えることとなる。
【００２５】また、上記半導体チップ１を半導体チップ
２上に載置したときには、樹脂ペースト４の表面が、半
導体チップ２の主面２０の略中央部分に接触し、付着す
ることとなる。したがって、チップ・オン・チップ構造
に組み合わされた２つの半導体チップ１，２を、上記樹
脂ペースト４の接着力によって互いに強固に接合するこ
とができ、容易に離反しないようにすることができる。
さらに、上記樹脂ペースト４は、半導体チップ１の主面
１０を覆うだけではなく、これに加えて半導体チップ２
の主面２０の略中央部分や、各バンプ電極１１と第１電
極２１との導通接続部分の周辺領域をも覆うこととな
る。したがって、その後上記樹脂ペースト４を加熱硬化
させ、または自然硬化させれば、その硬化樹脂によって
上記半導体チップ１，２の各所を適切に保護することが
可能となり、その後これら２つの半導体チップ１，２を
取り扱う場合に、上記各所に湿気やダスト類が進入する
といったことを適切に防止でき、半導体チップ１，２が
ダメージを受けることを回避するのに有利となる。
２上に載置したときには、樹脂ペースト４の表面が、半
導体チップ２の主面２０の略中央部分に接触し、付着す
ることとなる。したがって、チップ・オン・チップ構造
に組み合わされた２つの半導体チップ１，２を、上記樹
脂ペースト４の接着力によって互いに強固に接合するこ
とができ、容易に離反しないようにすることができる。
さらに、上記樹脂ペースト４は、半導体チップ１の主面
１０を覆うだけではなく、これに加えて半導体チップ２
の主面２０の略中央部分や、各バンプ電極１１と第１電
極２１との導通接続部分の周辺領域をも覆うこととな
る。したがって、その後上記樹脂ペースト４を加熱硬化
させ、または自然硬化させれば、その硬化樹脂によって
上記半導体チップ１，２の各所を適切に保護することが
可能となり、その後これら２つの半導体チップ１，２を
取り扱う場合に、上記各所に湿気やダスト類が進入する
といったことを適切に防止でき、半導体チップ１，２が
ダメージを受けることを回避するのに有利となる。
【００２６】図６は、上述した一連の作業工程によって
得られた構造を利用して製造された半導体装置Ａの一例
を示す断面図である。図７は、図６に示す半導体装置Ａ
の製造工程の一例を示す断面図である。
得られた構造を利用して製造された半導体装置Ａの一例
を示す断面図である。図７は、図６に示す半導体装置Ａ
の製造工程の一例を示す断面図である。
【００２７】図６に示す半導体装置Ａを製造するには、
まず図７に示すように、上記２つの半導体チップ１，２
を基板７に実装する。この基板７は、たとえば合成樹脂
製フィルムを基材とする長尺帯状のフィルム状基板であ
り、その厚み方向に貫通した開口孔７０を有するもので
ある。上記２つの半導体チップ１，２を基板７に実装す
るには、下側の半導体チップ２の第２電極２２を上記開
口孔７０に対向配置させるようにして、半導体チップ２
の主面２０の外周縁部を基板７の下面に対して接着剤層
８０を介して接着すればよい。このようにすれば、上記
第２電極２２をワイヤＷを介して基板７の上面の導電配
線部７０に結線接続することができる。次いで、２つの
半導体チップ１，２やワイヤＷのボンディング箇所をモ
ールド樹脂８１によって覆う樹脂パッケージ作業を行
う。この樹脂パッケージ作業は、たとえばトランスファ
成形法によって行う。そして、その後は基板７に設けら
れている穴部７１の下面開口部分にハンダボール８２’
を接着剤などを用いて接着させた後に、このハンダボー
ル８２’を一旦加熱溶融させてから再硬化させる。ハン
ダボール８２’を溶融させると、その一部が上記穴部７
１に流入して導電配線部７０と導通することとなり、そ
の溶融後はそのハンダ自体の表面張力により再度ボール
状となる。このため、図６に示すように、上記基板７の
下面には、ハンダボールから形成され、かつ導電配線部
７０と導通する突起状の端子８２が形成されることとな
る。また、このような端子８２の形成後には、基板７を
適当な長さに切断する。
まず図７に示すように、上記２つの半導体チップ１，２
を基板７に実装する。この基板７は、たとえば合成樹脂
製フィルムを基材とする長尺帯状のフィルム状基板であ
り、その厚み方向に貫通した開口孔７０を有するもので
ある。上記２つの半導体チップ１，２を基板７に実装す
るには、下側の半導体チップ２の第２電極２２を上記開
口孔７０に対向配置させるようにして、半導体チップ２
の主面２０の外周縁部を基板７の下面に対して接着剤層
８０を介して接着すればよい。このようにすれば、上記
第２電極２２をワイヤＷを介して基板７の上面の導電配
線部７０に結線接続することができる。次いで、２つの
半導体チップ１，２やワイヤＷのボンディング箇所をモ
ールド樹脂８１によって覆う樹脂パッケージ作業を行
う。この樹脂パッケージ作業は、たとえばトランスファ
成形法によって行う。そして、その後は基板７に設けら
れている穴部７１の下面開口部分にハンダボール８２’
を接着剤などを用いて接着させた後に、このハンダボー
ル８２’を一旦加熱溶融させてから再硬化させる。ハン
ダボール８２’を溶融させると、その一部が上記穴部７
１に流入して導電配線部７０と導通することとなり、そ
の溶融後はそのハンダ自体の表面張力により再度ボール
状となる。このため、図６に示すように、上記基板７の
下面には、ハンダボールから形成され、かつ導電配線部
７０と導通する突起状の端子８２が形成されることとな
る。また、このような端子８２の形成後には、基板７を
適当な長さに切断する。
【００２８】このような一連の製造工程によれば、図６
に示すように、２つの半導体チップ１，２がいわゆるチ
ップ・オン・チップ構造に重ねられていることによりそ
れらの実装効率が高められた面実装タイプの半導体装置
Ａが適切に製造される。この半導体装置Ａの製造過程で
は、最終的には、２つの半導体チップ１，２はモールド
樹脂８１によって覆われるが、このモールド樹脂８１に
よって樹脂封止がなされるまでの段階においては、先に
説明した樹脂ペースト４を硬化させた樹脂４’によって
半導体チップ１，２の主面１０，２０を的確に保護する
ことができる。また、金型を用いて成形されるモールド
樹脂８１は、２つの半導体チップ１，２間の微小な隙間
内に流入し難くなる場合があるが、この隙間には予め樹
脂４’によって封止されているため、モールド樹脂８１
の流入不良に原因する不具合も極力生じないようにでき
ることとなる。
に示すように、２つの半導体チップ１，２がいわゆるチ
ップ・オン・チップ構造に重ねられていることによりそ
れらの実装効率が高められた面実装タイプの半導体装置
Ａが適切に製造される。この半導体装置Ａの製造過程で
は、最終的には、２つの半導体チップ１，２はモールド
樹脂８１によって覆われるが、このモールド樹脂８１に
よって樹脂封止がなされるまでの段階においては、先に
説明した樹脂ペースト４を硬化させた樹脂４’によって
半導体チップ１，２の主面１０，２０を的確に保護する
ことができる。また、金型を用いて成形されるモールド
樹脂８１は、２つの半導体チップ１，２間の微小な隙間
内に流入し難くなる場合があるが、この隙間には予め樹
脂４’によって封止されているため、モールド樹脂８１
の流入不良に原因する不具合も極力生じないようにでき
ることとなる。
【００２９】図８および図９は、本願発明の他の例を示
す説明図である。
す説明図である。
【００３０】図８に示す構成では、樹脂ペースト４の下
向きの表面が半導体チップ１の主面１０の側面形状また
は断面形状と略一致した凹凸状となるように、樹脂ペー
スト４を主面１０に塗布している。このような構成であ
っても、上記樹脂ペースト４によって主面１０を保護す
ることが可能である。このように、本願発明では、樹脂
ペーストの表面の略全面域が平面状とならないように樹
脂ペーストを塗布してもよい。本願発明では、要は、樹
脂ペーストを半導体チップの電極の表面に塗布する工程
において、その樹脂ペーストをそれ以外の領域をも含む
半導体チップの主面の略全面に塗布すればよい。
向きの表面が半導体チップ１の主面１０の側面形状また
は断面形状と略一致した凹凸状となるように、樹脂ペー
スト４を主面１０に塗布している。このような構成であ
っても、上記樹脂ペースト４によって主面１０を保護す
ることが可能である。このように、本願発明では、樹脂
ペーストの表面の略全面域が平面状とならないように樹
脂ペーストを塗布してもよい。本願発明では、要は、樹
脂ペーストを半導体チップの電極の表面に塗布する工程
において、その樹脂ペーストをそれ以外の領域をも含む
半導体チップの主面の略全面に塗布すればよい。
【００３１】図９に示す構成では、半導体チップ１Ａの
主面１０Ａには、バンプ電極に代えて、主面１０Ａの略
面一の高さのフラットな電極１１Ａが設けられている。
本願発明では、このような半導体チップ１Ａを対象とす
る場合であっても、上記主面１０Ａの略全面に樹脂ペー
スト４を塗布した後に、上記電極１１Ａに対応する箇所
に金属粒子６を付着させた後には、所定の実装対象領域
２Ａの突起状の端子２３に対して上記電極１１Ａを金属
粒子６を介して適切に導通接続することが可能である。
このように、本願発明では、必ずしも半導体チップの電
極がバンプ電極である必要もない。
主面１０Ａには、バンプ電極に代えて、主面１０Ａの略
面一の高さのフラットな電極１１Ａが設けられている。
本願発明では、このような半導体チップ１Ａを対象とす
る場合であっても、上記主面１０Ａの略全面に樹脂ペー
スト４を塗布した後に、上記電極１１Ａに対応する箇所
に金属粒子６を付着させた後には、所定の実装対象領域
２Ａの突起状の端子２３に対して上記電極１１Ａを金属
粒子６を介して適切に導通接続することが可能である。
このように、本願発明では、必ずしも半導体チップの電
極がバンプ電極である必要もない。
【００３２】その他、本願発明に係る半導体チップの実
装方法の各作業工程の具体的な構成は上記実施形態に限
定されず、種々に変更自在である。本願発明は、２つの
半導体チップどうしを実装する場合に限らず、たとえば
半導体チップを各種の基板やリードフレームなどに実装
する場合にも適用できることは言うまでもない。また、
本願発明に係る半導体装置の各部の具体的な構成も上記
実施形態に限定されない。本願発明では、半導体チップ
の主面の保護が図れる効果が得られるために、モールド
樹脂によって樹脂パッケージが施されていない構造の半
導体装置として構成することも可能である。
装方法の各作業工程の具体的な構成は上記実施形態に限
定されず、種々に変更自在である。本願発明は、２つの
半導体チップどうしを実装する場合に限らず、たとえば
半導体チップを各種の基板やリードフレームなどに実装
する場合にも適用できることは言うまでもない。また、
本願発明に係る半導体装置の各部の具体的な構成も上記
実施形態に限定されない。本願発明では、半導体チップ
の主面の保護が図れる効果が得られるために、モールド
樹脂によって樹脂パッケージが施されていない構造の半
導体装置として構成することも可能である。
【図１】（ａ）は、本願発明に係る半導体チップの実装
方法において半導体チップの主面に樹脂ペーストを塗布
する工程の一例を示す側面断面図であり、（ｂ）は、そ
れに付随する作業工程を示す要部側面断面図である。
方法において半導体チップの主面に樹脂ペーストを塗布
する工程の一例を示す側面断面図であり、（ｂ）は、そ
れに付随する作業工程を示す要部側面断面図である。
【図２】本願発明に係る半導体チップの実装方法におい
て樹脂ペーストの表面に金属粒子を付着させる工程の一
例を示す側面断面図である。
て樹脂ペーストの表面に金属粒子を付着させる工程の一
例を示す側面断面図である。
【図３】本願発明に係る半導体チップの実装方法におい
て樹脂ペーストの表面に金属粒子を付着させる工程の一
例を示す側面断面図である。
て樹脂ペーストの表面に金属粒子を付着させる工程の一
例を示す側面断面図である。
【図４】本願発明に係る半導体チップの実装方法におい
て半導体チップを他の半導体チップ上に搭載する工程の
一例を示す側面断面図である。
て半導体チップを他の半導体チップ上に搭載する工程の
一例を示す側面断面図である。
【図５】本願発明に係る半導体チップの実装方法におい
て半導体チップを他の半導体チップ上に搭載した状態の
一例を示す側面断面図である。
て半導体チップを他の半導体チップ上に搭載した状態の
一例を示す側面断面図である。
【図６】図１ないし図５に示した一連の作業工程によっ
て得られた構造を利用して製造された半導体装置の一例
を示す断面図である。
て得られた構造を利用して製造された半導体装置の一例
を示す断面図である。
【図７】図６に示す半導体装置の製造工程の一例を示す
断面図である。
断面図である。
【図８】本願発明の他の例を示す説明図である。
【図９】本願発明の他の例を示す説明図である。
【図１０】（ａ）〜（ｃ）は、従来の半導体チップの実
装方法の一連の工程を示す断面図である。
装方法の一連の工程を示す断面図である。
１ 半導体チップ ２ 半導体チップ（他の半導体チップ） ４ 樹脂ペースト ６ 金属粒子（導電性材料） １０ 主面 １１ バンプ電極（電極） １１Ａ 電極 ２０ 主面（実装対象領域） Ａ 半導体装置
Claims (4)
- 【請求項１】 半導体チップの主面に設けられている電
極の表面に樹脂ペーストを塗布する第１工程と、上記樹
脂ペーストの表面の上記電極と対向する部分に導電性材
料を付着させる第２工程と、上記半導体チップの電極を
上記導電性材料を介して実装対象領域の所定位置に導通
接続する第３工程と、を有している半導体チップの実装
方法であって、 上記第１工程では、上記樹脂ペーストを上記半導体チッ
プの電極の表面とそれ以外の領域を含む主面の略全面に
塗布することを特徴とする、半導体チップの実装方法。 - 【請求項２】 上記第３工程では、上記樹脂ペーストが
未硬化状態において上記半導体チップの主面を上記実装
対象領域に対向させることにより、上記樹脂ペーストを
上記実装対象領域に付着させる、請求項１に記載の半導
体チップの実装方法。 - 【請求項３】 上記実装対象領域は、上記半導体チップ
とは別の他の半導体チップの主面である、請求項１また
は２に記載の半導体チップの実装方法。 - 【請求項４】 請求項１ないし３のいずれかに記載の半
導体チップの実装方法を用いて製造された、半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27746697A JPH11121515A (ja) | 1997-10-09 | 1997-10-09 | 半導体チップの実装方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27746697A JPH11121515A (ja) | 1997-10-09 | 1997-10-09 | 半導体チップの実装方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121515A true JPH11121515A (ja) | 1999-04-30 |
Family
ID=17583999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27746697A Pending JPH11121515A (ja) | 1997-10-09 | 1997-10-09 | 半導体チップの実装方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11121515A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219039A (ja) * | 2008-04-21 | 2008-09-18 | Nec Electronics Corp | 半導体パッケージ及び製造方法 |
| CN103748977A (zh) * | 2011-08-23 | 2014-04-23 | 株式会社藤仓 | 部件安装印刷电路基板及其制造方法 |
-
1997
- 1997-10-09 JP JP27746697A patent/JPH11121515A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219039A (ja) * | 2008-04-21 | 2008-09-18 | Nec Electronics Corp | 半導体パッケージ及び製造方法 |
| CN103748977A (zh) * | 2011-08-23 | 2014-04-23 | 株式会社藤仓 | 部件安装印刷电路基板及其制造方法 |
| JPWO2013027718A1 (ja) * | 2011-08-23 | 2015-03-19 | 株式会社フジクラ | 部品実装プリント基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6207473B1 (en) | Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and IC card | |
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| WO1998033217A1 (en) | Semiconductor device and method for manufacturing thereof | |
| KR960043137A (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의 제조방법 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| CN110620045B (zh) | 用于半导体器件的引线框架组件 | |
| JP2625654B2 (ja) | 半導体装置およびその製造方法 | |
| US20070080435A1 (en) | Semiconductor packaging process and carrier for semiconductor package | |
| KR20050065318A (ko) | 반도체장치 및 그 제조 방법 | |
| JP2000299411A (ja) | チップ実装体及びその製造方法 | |
| JP3892359B2 (ja) | 半導体チップの実装方法 | |
| US20080265393A1 (en) | Stack package with releasing layer and method for forming the same | |
| JP4334047B2 (ja) | 半導体装置とその製造方法 | |
| KR100533847B1 (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
| JP3501281B2 (ja) | 半導体装置 | |
| JPH11121515A (ja) | 半導体チップの実装方法および半導体装置 | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| MX2008012339A (es) | Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato. | |
| JPH08236560A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6537858B1 (en) | Method for manufacturing semiconductor device | |
| JPH09116251A (ja) | 半導体ベアチップの取付方法および取付構造 | |
| JPH079378Y2 (ja) | 半導体装置 | |
| WO1995010852A1 (en) | Bonding of leads directly over chip active areas | |
| KR20000007325A (ko) | 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법 | |
| KR20030045224A (ko) | 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 |