CN108257881A - 一种tdip8l芯片封装方法 - Google Patents
一种tdip8l芯片封装方法 Download PDFInfo
- Publication number
- CN108257881A CN108257881A CN201810003798.3A CN201810003798A CN108257881A CN 108257881 A CN108257881 A CN 108257881A CN 201810003798 A CN201810003798 A CN 201810003798A CN 108257881 A CN108257881 A CN 108257881A
- Authority
- CN
- China
- Prior art keywords
- chip
- tdip8l
- baking
- packaging
- packaging methods
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000004033 plastic Substances 0.000 claims abstract description 15
- 239000003822 epoxy resin Substances 0.000 claims abstract description 6
- 229920000647 polyepoxide Polymers 0.000 claims abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 239000007767 bonding agent Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000002950 deficient Effects 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 238000010998 test method Methods 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000004080 punching Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开了一种TDIP8L芯片封装方法，其通过采用环氧树脂将封装芯片的封装厚度控制在1.6mm左右，与现有技术的3.3mm封装厚度相比，本发明的封装厚度降低了一倍，可以减少塑封体厚度，器件的散热能力会进一步得到提高，进而有利于在芯片内实现更大功率器件的封装；同时封装厚度的降低还能够降低芯片的封装成本。
Description
技术领域
本发明涉及集成电路封装技术领域，具体涉及一种TDIP8L芯片封装方法。
背景技术
随着电子整机向数字化、多功能化和薄、轻、小、便携式的方向发展，对电子元器件也提出了新的要求，要求功能强大，外观简单、散热性好等优点。所以，就促使元器件向小型化、薄型化方向发展，现有的小外形封装可以实现此要求，但缺点就是不能实现大功率及高频应用，DIP在此领域有较为广阔的前景，但现用外形尺寸偏大，不利于电子产品的小型化。
发明内容
针对现有技术中存在的散热效果差，封装成本高等缺陷，本发明公开了一种TDIP8L芯片封装方法，采用本发明通过降低芯片的封装厚度提高了芯片的散热能力，降低了芯片封装成本。
一种TDIP8L芯片封装方法，其特征在于：包括以下步骤
A、将芯片通过导热导电粘接剂粘贴到引线框载体上，粘贴完成后进行前固化烘烤；
B、通过连接导线将芯片与引脚相连；
C、采用环氧树脂对产品进行塑封，并进行后固化烘烤；
D、将经过固化烘烤后的封装体放置于高速自动线上通过电镀镀锡，镀层厚度在7-15μm；
E、打标、冲切成型；
F、采用DIP封装产品测试方法测试，挑选出不良品；
G、对产品外观尺寸进行检测，选出合格品后包装等待出货。
所述步骤A的前固化烘烤的烘烤温度 175±5℃恒温烘烤，并通入保护氮气，氮气流量为>40L/MIN，烘烤时间为1小时。
所述步骤C的后固化烘烤为175±5℃的真空烘烤，烘烤时间为6小时。
所述步骤B中的连接导线为铜材，直径为50um。
所述步骤C中的塑封厚度是 1.6mm 。
所述步骤A中的导热导电粘接剂为导电胶。
与现有技术相比，本发明具有以下有益效果：
1、本发明的封装芯片的封装厚度为1.6mm，与现有技术相比，本发明的封装厚度降低了一倍，可以减少塑封体厚度，器件的散热能力会进一步得到提高，进而有利于在芯片内实现更大功率器件的封装；同时封装厚度的降低还能够降低芯片的封装成本。
具体实施方式
下面将通过具体实施例对本发明做进一步说明：
实施例1
本实施例作为本发明的一较佳实施例，其公开了一种TDIP8L芯片封装方法，包括以下步骤：
A、将芯片通过导热导电粘接剂粘贴到引线框载体上，粘贴完成后进行前固化烘烤；前固化烘烤为170℃恒温烘烤，并通入保护氮气，氮气流量为大于40L/MIN，烘烤时间为1小时；
B、采用直径为50um的铜丝将芯片与各个引脚相连；
C、采用环氧树脂对产品进行塑封，塑封的厚度为1.6mm；完成塑封后送入真空烘烤箱进行烘烤，烘烤温度为170℃，烘烤时间为6小时；
D、将经过固化烘烤后的封装体放置于高速自动线上通过电镀镀锡，镀层厚度在7μm；
E、根据产品名称及标记要求，采用激光蚀刻的方式在产品表面打上印记，以示区分；再通过冲切支撑筋、打凹成型、分离等工序使封装件分离成单颗封装件；
F、采用DIP封装产品测试方法测试，挑选出不良品；
G、对产品外观尺寸进行检测，选出合格品后包装等待出货。
实施例2
本实施例作为本发明的一较佳实施例，其公开了一种TDIP8L芯片封装方法，包括以下步骤：
A、将芯片通过导热导电粘接剂粘贴到引线框载体上，粘贴完成后进行前固化烘烤；前固化烘烤为175℃恒温烘烤，并通入保护氮气，氮气流量为大于40L/MIN，烘烤时间为1小时；
B、采用直径为50um的铜丝将芯片与各个引脚相连；
C、采用环氧树脂对产品进行塑封，塑封的厚度为1.6mm；完成塑封后送入真空烘烤箱烘烤，烘烤温度为175℃，烘烤时间为6小时；
D、将经过固化烘烤后的封装体放置于高速自动线上通过电镀镀锡，镀层厚度在12μm；
E、根据产品名称及标记要求，采用激光蚀刻的方式在产品表面打上印记，以示区分；再通过冲切支撑筋、打凹成型、分离等工序使封装件分离成单颗封装件；
F、采用DIP封装产品测试方法测试，挑选出不良品；
G、对产品外观尺寸进行检测，选出合格品后包装等待出货。
实施例3
A、将芯片通过导热导电粘接剂粘贴到引线框载体上，粘贴完成后进行前固化烘烤；前固化烘烤为180℃恒温烘烤，并通入保护氮气，氮气流量为大于40L/MIN，烘烤时间为1小时；
B、采用直径为50um的铜丝将芯片与各个引脚相连；
C、采用环氧树脂对产品进行塑封，塑封的厚度为1.6mm；完成塑封后送入真空烘烤箱烘烤，烘烤温度为180℃，烘烤时间为6小时；
D、将经过固化烘烤后的封装体放置于高速自动线上通过电镀镀锡，镀层厚度在15μm；
E、根据产品名称及标记要求，采用激光蚀刻的方式在产品表面打上印记，以示区分；再通过冲切支撑筋、打凹成型、分离等工序使封装件分离成单颗封装件；
F、采用DIP封装产品测试方法测试，挑选出不良品；
G、对产品外观尺寸进行检测，选出合格品后包装等待出货。
Claims (6)
1.一种TDIP8L芯片封装方法，其特征在于：包括以下步骤
A、将芯片通过导热导电粘接剂粘贴到引线框载体上，粘贴完成后进行前固化烘烤；
B、通过连接导线将芯片与引脚相连；
C、采用环氧树脂对产品进行塑封，并进行后固化烘烤；
D、将经过固化烘烤后的封装体放置于高速自动线上通过电镀镀锡，镀层厚度在7-15μm；
E、打标、冲切成型；
F、采用DIP封装产品测试方法测试，挑选出不良品；
G、对产品外观尺寸进行检测，选出合格品后包装等待出货。
2.根据权利要求1所述的一种TDIP8L芯片封装方法，其特征在于：所述步骤A的前固化烘烤的烘烤温度 175±5℃恒温烘烤，并通入保护氮气，氮气流量为>40L/MIN，烘烤时间为1小时。
3.根据权利要求1所述的一种TDIP8L芯片封装方法，其特征在于：所述步骤C的后固化烘烤为175±5℃的真空烘烤，烘烤时间为6小时。
4.根据权利要求1所述的一种TDIP8L芯片封装方法，其特征在于：所述步骤B中的连接导线为铜材，直径为50um。
5.根据权利要求1所述的一种TDIP8L芯片封装方法，其特征在于：所述步骤C中的塑封厚度是 1.6mm 。
6.根据权利要求1所述的一种TDIP8L芯片封装方法，其特征在于：所述步骤A中的导热导电粘接剂为导电胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810003798.3A CN108257881A (zh) | 2018-01-03 | 2018-01-03 | 一种tdip8l芯片封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810003798.3A CN108257881A (zh) | 2018-01-03 | 2018-01-03 | 一种tdip8l芯片封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108257881A true CN108257881A (zh) | 2018-07-06 |
Family
ID=62725561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810003798.3A Pending CN108257881A (zh) | 2018-01-03 | 2018-01-03 | 一种tdip8l芯片封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108257881A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114740925A (zh) * | 2022-04-20 | 2022-07-12 | 中国电子科技集团公司第三十八研究所 | 电子器件内部水汽的离线控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752341A (zh) * | 2008-12-09 | 2010-06-23 | 四川金湾电子有限责任公司 | 多芯片集成电路引线框架 |
| CN201853700U (zh) * | 2010-11-26 | 2011-06-01 | 天水华天科技股份有限公司 | 矩阵式dip引线框架及该框架的ic封装件 |
| CN203871320U (zh) * | 2014-05-20 | 2014-10-08 | 安徽国晶微电子有限公司 | Ac-dc电源电路的封装结构 |
| CN104934405A (zh) * | 2015-05-04 | 2015-09-23 | 天水华天科技股份有限公司 | 基于dip多基岛的引线框架及用其制造封装件的方法 |
-
2018
- 2018-01-03 CN CN201810003798.3A patent/CN108257881A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752341A (zh) * | 2008-12-09 | 2010-06-23 | 四川金湾电子有限责任公司 | 多芯片集成电路引线框架 |
| CN201853700U (zh) * | 2010-11-26 | 2011-06-01 | 天水华天科技股份有限公司 | 矩阵式dip引线框架及该框架的ic封装件 |
| CN203871320U (zh) * | 2014-05-20 | 2014-10-08 | 安徽国晶微电子有限公司 | Ac-dc电源电路的封装结构 |
| CN104934405A (zh) * | 2015-05-04 | 2015-09-23 | 天水华天科技股份有限公司 | 基于dip多基岛的引线框架及用其制造封装件的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114740925A (zh) * | 2022-04-20 | 2022-07-12 | 中国电子科技集团公司第三十八研究所 | 电子器件内部水汽的离线控制方法 |
| CN114740925B (zh) * | 2022-04-20 | 2024-03-15 | 中国电子科技集团公司第三十八研究所 | 电子器件内部水汽的离线控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518097B1 (en) | Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive | |
| US8766435B2 (en) | Integrated circuit package including embedded thin-film battery | |
| TW579581B (en) | Semiconductor device with chip separated from substrate and its manufacturing method | |
| US8536684B2 (en) | Method of assembling shielded integrated circuit device | |
| US6541872B1 (en) | Multi-layered adhesive for attaching a semiconductor die to a substrate | |
| TWI575670B (zh) | 包括一用於嵌入及／或間隔半導體晶粒之獨立薄膜層之半導體裝置 | |
| US7273768B2 (en) | Wafer-level package and IC module assembly method for the wafer-level package | |
| US9922917B2 (en) | Semiconductor package including substrates spaced by at least one electrical connecting element | |
| US7226821B2 (en) | Flip chip die assembly using thin flexible substrates | |
| US20040173372A1 (en) | Electronic component for adhesion of a plurality of electrodes and method of mounting the same | |
| CN106229271A (zh) | 一种dip多芯片封装引线框及其封装方法 | |
| US20150221570A1 (en) | Thin sandwich embedded package | |
| JPH10214921A (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
| CN108257881A (zh) | 一种tdip8l芯片封装方法 | |
| US20090079068A1 (en) | Methods for attaching a flip chip integrated circuit assembly to a substrate | |
| WO2016107298A1 (zh) | 一种微型模塑封装手机智能卡以及封装方法 | |
| US20100230826A1 (en) | Integrated circuit package assembly and packaging method thereof | |
| US20200402958A1 (en) | Semiconductor device packages and methods of manufacturing the same | |
| US8410598B2 (en) | Semiconductor package and method of manufacturing the same | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
| US20080160673A1 (en) | Assembly of thin die coreless package | |
| CN107633288A (zh) | 一种抗金属标签及其制造方法 | |
| US20220230944A1 (en) | Configurable leaded package | |
| JP4881369B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180706 |
|
| RJ01 | Rejection of invention patent application after publication |