JP3979797B2 - 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品 - Google Patents

電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品 Download PDF

Info

Publication number
JP3979797B2
JP3979797B2 JP2001183185A JP2001183185A JP3979797B2 JP 3979797 B2 JP3979797 B2 JP 3979797B2 JP 2001183185 A JP2001183185 A JP 2001183185A JP 2001183185 A JP2001183185 A JP 2001183185A JP 3979797 B2 JP3979797 B2 JP 3979797B2
Authority
JP
Japan
Prior art keywords
electronic component
component mounted
manufacturing
finished product
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001183185A
Other languages
English (en)
Other versions
JP2003008167A5 (ja
JP2003008167A (ja
Inventor
法人 塚原
尚士 秋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001183185A priority Critical patent/JP3979797B2/ja
Publication of JP2003008167A publication Critical patent/JP2003008167A/ja
Publication of JP2003008167A5 publication Critical patent/JP2003008167A5/ja
Application granted granted Critical
Publication of JP3979797B2 publication Critical patent/JP3979797B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

【0001】
【発明の属する技術分野】
本発明は、ICチップ等の電子部品を基材に実装して半導体部品実装済部品を製造する電子部品実装済部品の製造方法、該製造方法にて製造される電子部品実装済部品を有する電子部品実装済完成品の製造方法、及び該電子部品実装済完成品製造方法にて製造される半導体部品実装済完成品に関する。上記電子部品実装済部品の製造方法は、例えば非接触ICカードを製造する場合のように、アルミニウム、Cu、及びNi等にて形成された回路パターンにICチップを電気的に接続する場合に使用される。
【0002】
【従来の技術】
非接触ICカードを例に取り、従来の電子部品実装済完成品の製造方法について、図16〜図25を参照しながら以下に説明する。
従来、コイルとICチップとを内蔵し、該コイルを介して外部とのデータの授与を行なう非接触ICカードを製造する際において、上記コイルの形成方法としては、銅にてなる巻線コイルを用いる方法や、銀ペースト等の導体ペーストを印刷して形成する方法や、銅箔等の金属箔をエッチングしてコイルを形成する方法等が用いられており、なかでも上記導体ペーストを印刷して回路パターン及びコイルを形成する方法が盛んになっている。
【0003】
図16〜図25は従来の非接触ICカード及びその製造方法を示す。
図16に示すように、従来の非接触ICカードは、第1基材1aに導電性ペーストにてコイルパターン2が形成され、このコイルパターン2の外周端3aに設けた接続パッド6、及びコイルパターン2の内周端3bに設けた接続パッド6のそれぞれがICチップ4の電極部と電気的に接続される構成となっている。
その製造工程は、図17に示すように、まずステップ(図内では「S」にて示す)1では、第1基材1aの表面に導電性ペーストにてコイルパターン2を含む回路パターンを印刷する。上記導電性ペーストとしては、銀ペーストが好適に使用される。上記導電性ペーストの印刷は、スクリーン印刷やオフセット印刷やグラビア印刷等によって行われ、例えばスクリーン印刷の場合、165メッシュ/インチ、乳剤厚み10μmのマスクを介して導電性ペーストを第1基材1aに印刷し、導体厚み約30μmの回路パターンを形成する。上記第1基材1a及び後述の第2基材2bには、ポリエチレンテレフタレート、塩化ビニル、ポリカーボネイト、アクリロニトリルブタジエンスチレン、ポリイミド等からなる厚さ0.1〜0.5mm程度の熱可塑性樹脂が用いられる。
【0004】
ステップ2では、上記印刷方法により第1基材1a上に形成した上記導電性ペーストにてなる上記回路パターンを120℃の温度で10分間加熱して上記導電性ペーストを硬化させる。ステップ3では、図18に示すように、上記回路パターンにおける上記外周端3aや内周端3bに設けられた接続パッド6に異方導電性シート9を貼り付ける。該異方導電性シートとは、金属粒子を含有する樹脂シートであり、加熱、加圧されることで上記金属粒子と上記接続パッド6とを電気的に接続する。ステップ4では、異方導電性シート9を100℃で5秒加熱して、接続パッド6に仮圧着する。ステップ5では、仮圧着した異方導電性シート9に半導体素子4やコンデンサ等の部品をマウントする。半導体素子の実装面には、図19に示すように半導体素子4上の電極パッド7にバンプ10が形成されており、図20に示すようにバンプ10と接続パッド6との間に異方導電性シート9が介在する。尚、バンプ10は、ワイヤボンディング法やメッキ法、具体的には半田、金、銀、銅等を用いたメッキ法により、半導体素子4の電極パッド7上に形成される。
【0005】
ステップ6では、200℃の温度で30秒間加熱して、図21に示すように異方導電性シートを硬化して、半導体素子4を本圧着する。その結果、異方導電性シート9の硬化収縮力により、バンプ10と接続パッド6とが異方導電性シート9の金属粒子を介して電気的に接続される。尚、第1基材1aにガラスエポキシ基板やセラミック基板を用いた一般的な半導体実装においては、このステップ6までで半導体素子の実装は完了する。
そして、ステップ7では、第1基材1aに第2基材1bを貼り合わせてラミネート処理することにより、図22に示すように、接続パッド6とバンプ10とが異方導電性ペースト9を介して電気的に接続されたICカードが得られる。図22にて、5はコイルパターン2に並列接続されるコンデンサを示す。
【0006】
【発明が解決しようとする課題】
しかし、上述した従来の半導体部品実装済完成品製造方法、及び該製造方法にて製造される、半導体部品実装済完成品としての非接触ICカードの構成では、以下の問題があった。
上記第1基材1aや第2基材1bには、一般的にポリエチレンテレフタレートや塩化ビニル等の安価な熱可塑性樹脂が使用されている。一方、従来の製造工程では、上記ステップ6において異方導電性シート9を介して半導体素子4を本圧着する際の温度が200℃以上と高温である為、耐熱性に劣る第1基材1aや第2基材1bが劣化し易いという問題がある。
又、異方導電性シート9を用いて半導体素子4等の部品を第1基材1aに固定する為、異方導電性シート9の第1基材1aへの仮圧着及び本加圧工程が必要となる。よって、工程数が多くなり生産性が悪くコスト高になるという問題がある。さらに又、異方導電性シート9の代わりに異方導電性粒子を用いた場合も同様である。
【0007】
さらに又、上記ステップ7においてラミネート処理する際に、半導体素子4が加熱、加圧される為、図23に示すように、半導体素子4が第1基材1aに沈み込み、導体ペーストによる回路パターン6が湾曲した形に変形してしまう。その結果、回路パターン断線の可能性が高く、動作不良の不具合が発生する。
又、図24に示すように上記ステップ7においてラミネート処理する際に、実装されている半導体素子4及び電子部品5と第1基材1aの表面に段差hが生じている為に、第2基材1bがその段差hになじまず、図25に示すように、半導体素子4及び電子部品5周辺に気体例えば空気170が残り、外観上膨れや凹み等不良が生じる。
さらに又、通信特性上、必要とされるコイルのターン数が多い場合、導電性ペーストで形成したコイル2では、導電性ペーストの比抵抗値がCu、アルミニウム等の一般的な金属配線と比較して一桁程度大きいので、上記コイルの総抵抗値が高くなり過ぎる。よって、上記コイルで消費される電力が増加し、要求される通信特性が得られないという問題もある。
本発明はこのような問題点を解決するためになされたもので、高品質、高生産性で安価な、半導体部品実装済部品を製造する電子部品実装済部品の製造方法、該製造方法にて製造される電子部品実装済部品を有する電子部品実装済完成品の製造方法、及び該電子部品実装済完成品製造方法にて製造される半導体部品実装済完成品を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために本発明は以下のように構成する。
本発明の第1態様における、表面に段差の無い電子部品実装済部品の製造方法は、回路形成面に金属のメッキ又は貼付にて形成した回路パターンを有する第1基材内へ上記回路形成面に対向する裏面上の上記回路パターンが存在しない領域に載置された、バンプを形成した半導体素子及び外部電極を有する電子部品を上記バンプ及び上記外部電極上記回路パターンに接続することなく上記回路形成面に露出するまで埋設し、
埋設された上記バンプ及び上記外部電極と上記回路パターンとの電気的接続を、導電性ペーストを用いて図る導通部を上記回路形成面に形成する、
ことを特徴とする。
【0009】
又、表面に段差の無い電子部品実装済部品の製造方法は、回路形成面に金属のメッキ又は貼付にて形成した回路パターンを有する第1基材内へ上記回路形成面に対向する裏面上の上記回路パターンが存在しない領域に載置された、バンプを形成した半導体素子及び外部電極を有する電子部品を埋設した後、埋設された上記バンプ及び上記外部電極上記回路パターンに接続することなく上記回路形成面に露出させ、該露出後に上記バンプ及び上記外部電極と上記回路パターンとの電気的接続を、導電性ペーストを用いて図る導通部を形成することを特徴とする。
【0010】
又、本発明の第2態様における、電子部品実装済完成品の製造方法は、上記第1態様の電子部品実装済部品の製造方法を用いて電子部品実装済部品を製造した後、上記第1基材の厚み方向から第2基材及び第3基材にて上記第1基材のラミネート処理を行なうことを特徴とする。
【0011】
又、本発明の第3態様における電子部品実装済完成品は、上記第2態様の電子部品実装済完成品製造方法にて製造されたことを特徴とする。
【0012】
上記電子部品実装済完成品において、非接触ICカードを構成するため、上記回路パターンは、無線にて情報の送受信を行なうアンテナコイル形状にて構成することができる。
【0013】
【発明の実施の形態】
本発明の実施形態である、電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品について、図を参照しながら以下に説明する。ここで、上記電子部品実装済完成品の製造方法は、上記電子部品実装済部品の製造方法にて製造された電子部品実装済部品を有する電子部品実装済完成品を製造する方法であり、及び上記電子部品実装済完成品は上記電子部品実装済完成品の製造方法にて製造されたものである。尚、各図において同じ構成部分については同じ符号を付している。
上記「電子部品実装済完成品」の機能を果たす一例として本実施形態では非接触ICカードを例にとるが、勿論これに限定されるものではない。
【0014】
図1は、本実施形態の電子部品実装済部品製造方法を用いて製造された電子部品実装済部品を示している。尚、上記電子部品実装済部品を電子部品内蔵コアモジュール部品と記す場合もある。又、図1では、該電子部品内蔵コアモジュール部品の一例として、非接触ICカードを構成する電子部品内蔵コアモジュール部品101を示している。
上記非接触ICカードにおける電子部品内蔵コアモジュール部品101において、第1熱可塑性樹脂基材122の、回路形成面に相当する回路パターン形成面123には、予め当該非接触ICカードにおけるアンテナの機能を果たすコイルパターン102、及び電極部分118を有する回路パターン119が形成されており、このような第1熱可塑性樹脂基材122内に半導体素子104及びコンデンサ部品105が埋め込まれる。又、上記回路パターン形成面123には、上記埋設により上記回路パターン形成面123に露出した、バンプ113及びコンデンサ部品105の各電極露出面115と、上記電極部分118とを電気的に接続する、導電性ペーストにてなる導電部116が設けられている。
【0015】
図2は、本実施形態の電子部品実装済部品の製造方法を用いて作製された電子部品実装済部品を備えた電子部品実装済完成品の一例としての非接触ICカード100を示している。ここで、124,125は、半導体素子104、コンデンサ部品105、回路パターン119、及び導電部116を有する上記電子部品内蔵コアモジュール部品101を保護する為にラミネート処理を行なうためのシート状の部材であり、第2基材及び第3基材の機能を果たす一例である第2熱可塑性樹脂基材及び第3熱可塑性樹脂基材である。
以下に、上記電子部品実装済部品101の製造方法を含めて上記非接触ICカード100の製造方法について、図を参照して説明する。
【0016】
図12に示すステップ(図内では「S」にて示す)101において、図3に示すように、電子部品の一例に相当する半導体素子104の電極117上に、AuやCu、半田等にてなる金属ワイヤを用いたワイヤボンディング法により、バンプ113を形成する。尚、バンプ113の形成方法は、ワイヤボンディング法による形成に限定されるものではなく、めっき法による形成でも良い。又、図3に示す112は、半導体素子104のアクティブ面を保護するためのパッシベーション膜である。
【0017】
又、ステップ102では、図5に示すように、第1熱可塑性樹脂基材122の上記回路パターン形成面123に、銅、アルミニウム等のメッキ、又は金属箔の貼付等により上記回路パターン119を形成する。ここで、上記第1熱可塑性樹脂基材122は、ポリエチレンテレフタレート、塩化ビニル、ポリカーボネイト、アクリロニトリルブタジエンスチレン等の電気的絶縁性を有する熱可塑性樹脂で形成されたシート状であり、第1基材の機能を果たす一例に相当する部材である。
又、形成される回路パターン119に含まれる上記コイルパターン102は、本実施形態では、半導体素子104と無線にて情報の送受信を行なう為のアンテナコイルの形状であるが、勿論、該形状に限定されるものではなく、製造物としての電子部品実装済部品の機能に応じた形態に形成される。
尚、上記ステップ101と当該ステップ102とを実行する時間的な前後は問わない。
【0018】
又、図6に示すように、第1熱可塑性樹脂基材は、上記回路パターン形成面123に対向する裏面122aにも回路パターン119を形成した構造を有する第1熱可塑性樹脂基材1221であってもよく、さらには、回路パターン形成面123及び裏面122aの両面に形成した各回路パターン119を電気的に接続するため、当該第1熱可塑性樹脂基材122の厚み方向に当該第1熱可塑性樹脂基材122を貫通するスルーホール701を設け該スルーホール701にメッキを施したり又は導電性ペーストを充填した構造を有する第1熱可塑性樹脂基材1222とすることもできる。尚、以下の説明では、基本的な上記第1熱可塑性樹脂基材122を例に採る。
【0019】
上記ステップ101及びステップ102の次のステップ103において、バンプ113を形成した半導体素子104、及び外部電極50を有し電子部品の他の例としての、図4に示すコンデンサ部品105を、図7に示すように、上記回路パターン119を回路パターン形成面123に形成した第1熱可塑性樹脂基材122の上記裏面122a上の規定領域にマウントする。尚、該規定領域とは、図1に示すように、回路パターン119が存在しない領域が相当する。又、半導体素子104及びコンデンサ部品105は、それぞれ複数個マウントする場合もあり、又、コンデンサ部品105は搭載せずに一つ若しくは複数の半導体素子104のみをマウントする場合もある。
【0020】
ここで、第1熱可塑性樹脂基材122の厚みt1は、本実施形態の場合、後述するようにバンプ113を第1熱可塑性樹脂基材122の回路パターン形成面123から露出させる必要から、基本的に半導体素子104の厚み以上で、半導体素子104の厚みとバンプ113の高さとを合わせた厚み以下にすることが望ましい。例えば、半導体素子104の厚みが0.18mm、バンプ113の高さが0.04mmの場合、第1熱可塑性樹脂基材122の厚みは0.20mmが好ましい。又、回路パターン形成面123から上記外部電極50を露出させる必要から、コンデンサ部品105は、第1熱可塑性樹脂基材122の厚みに対して50μm程度厚い厚みのものを用いることが好適である。少なくとも、厚みが第1熱可塑性樹脂基材122の厚みt1以下になることを避ける必要がある。
【0021】
次のステップ104では、図8に示すように、バンプ113付の半導体素子104及びコンデンサ部品105を載置した第1熱可塑性樹脂基材122を熱プレス板171,172間に狭み、熱プレス板171,172にて、バンプ113付の半導体素子104及びコンデンサ部品105、並びに第1熱可塑性樹脂基材122を加熱しながらこれらを相対的に押圧して、図9に示すように半導体素子104及びコンデンサ部品105を第1熱可塑性樹脂基材122内に埋設する。又、このとき、上記回路パターン形成面123に形成されている上記回路パターン119も上記押圧動作により第1熱可塑性樹脂基材122内に押し込められる。尚、図8において、173,174は、上記押圧動作のために熱プレス板171,172を移動させる各移動装置であり、175,176は、熱プレス板171,172をそれぞれ加熱するための加熱装置である。
該熱プレス動作の条件は、例えばポリエチレンテレフタレート製の第1熱可塑性樹脂基材を用いた場合、一例として、圧力30×10Pa、温度160℃、プレス時間1分である。尚、上記温度、圧力値は、第1熱可塑性樹脂基材122の材質により異ならせる。
又、半導体素子104及びコンデンサ部品105に対する押圧動作は、それぞれ別々の熱プレス板を用いて個別に実施しても良い。
【0022】
本実施形態では、バンプ113及び電極50のそれぞれが熱プレス板171に接触するであろうバンプ113及び電極50の各接触面である、バンプ113の端面115、及びコンデンサ部品105の電極50の端面51が、熱プレス板171に達するまで押圧されることから、図9に示すように上記プレス動作により、上記端面115及び端面51は、それぞれ第1熱可塑性樹脂基材122における上記熱プレス板171との接触面である上記回路パターン形成面123に露出することになる。
このとき、本実施形態では薄型化を図るため、半導体素子104の上記アクティブ面に対向する裏面104a及びコンデンサ部品105の片面側105aと、上記パターン形成面123に対向する第1熱可塑性樹脂基材122の裏面122aとは、図示するように同一面となるようにしているが、これに限定されるものではない。つまり、製造する半導体部品実装済部品によっては、上述した第1熱可塑性樹脂基材122の厚みt1や、熱プレス板171,172の押圧力等の調整により、例えば、第1熱可塑性樹脂基材122の裏面122aより半導体素子104の裏面104a及びコンデンサ部品105の端面105aを突出させても良い。
【0023】
次のステップ106では、第1熱可塑性樹脂基材122における回路パターン形成面123に露出している、バンプ113の端面115、及びコンデンサ部品105の電極50の端面51と、回路パターン形成面123に同じく露出している回路パターン119の内の上記電極部分118との電気的接続を図るため、端面115とバンプ113に近接する電極部分118とに接触するように、及び端面51と電極50に近接する電極部分118とに接触するようにして、Ag、Cu等の導電性ペーストを用いて導電部116をパターン形成面123上に形成する。該導電性ペーストによる導電部116の形成は、一般的にスクリーン印刷やオフセット印刷やグラビア印刷等によって行う。例えばスクリーン印刷の場合、165メッシュ/インチ、乳剤厚み10μmのマスクを介して導電性ペーストを印刷し、導体厚み約30μmの導電部116を形成する。又、勿論、上記導電部116は、製造物としての電子部品内蔵コアモジュール部品101の機能に応じた形態に形成される。
【0024】
このようにして、回路パターン119と、半導体素子104及びコンデンサ部品105との電気的接続を図り、図1に示す電子部品内蔵コアモジュール部品101が形成される。さらに以下の工程を実行することで、即ち電子部品実装済完成品の製造方法を実行することで、電子部品実装済完成品、本実施形態では非接触ICカード100が作製される。
【0025】
次のステップ107では、図10に示すように、上記電子部品内蔵コアモジュール部品101をその厚み方向からポリエチレンテレフタレート、塩化ビニル、ポリカーボネイト、アクリロニトリルブタジエンスチレン等電気的絶縁性を有するシート状の第2熱可塑性樹脂基材124及び第3熱可塑性樹脂基材125にてサンドイッチして、ラミネート処理し、電子部品内蔵コアモジュール部品101の封止を行なう。該ラミネート処理は、加熱された平面プレス板201,202により加熱、加圧して実施する。処理条件は、例えばポリエチレンテレフタレート製の熱可塑性樹脂基材を用いた場合、圧力30×10Pa、温度160℃、昇圧時間1分、圧力保持時間1分である。尚、図10において、205,206は、上記押圧動作のために平面プレス板201,202を移動させる各移動装置であり、207,208は、平面プレス板201,202をそれぞれ加熱するための加熱装置である。
【0026】
又、上記ラミネート処理は、図11に示すロールプレス方式により実施しても良い。図11において203,204は加熱されたローラーである。電子部品内蔵コアモジュール101をその厚み方向からサンドイッチする形でポリエチレンテレフタレート、塩化ビニル、ポリカーボネイト、アクリロニトリルブタジエンスチレン等電気的絶縁性を有するシート状の第2熱可塑性樹脂基材124及び第3熱可塑性樹脂基材125をローラー203,204間に供給し、ラミネート処理していく。処理条件は、例えばポリエチレンテレフタレート製の熱可塑性樹脂基材124,125を用いた場合、圧力30×10Pa、温度160℃、ラミネート速度0.1m/分である。尚、図11において、209,210は、上記押圧動作のためにローラ203,204を回転させる各駆動装置であり、211,212は、ローラ203,204をそれぞれ加熱するための加熱装置である。以上の工程を経て、図2に示すような、半導体素子104及びコンデンサ部品105が実装されたモジュールとしての電子部品実装済部品や、本実施形態の場合のように電子部品実装済完成品としての機能を果たす一例に相当する非接触ICカード100が完成する。
【0027】
このように本実施形態によれば、第1熱可塑性樹脂基材122に半導体素子104及びコンデンサ部品105を予め埋め込んだ後に、カード化を実施する為、実装されている半導体素子104及びコンデンサ部品105と第1熱可塑性樹脂基材122の表面との間に段差が無い。その為、従来例における図24及び図25に示すように第2基材1bがその段差hになじまず、半導体素子4及び電子部品5周辺に気体170が残り、外観上膨れや凹み等不良が生じることは無い。
又、実装されている半導体素子104及びコンデンサ部品105と第1熱可塑性樹脂基材122の表面との間に段差が無いことから、従来例における図23に示すようなカード化後における半導体素子4の基材1aへの沈み込みは発生せず、回路パターンが断線することは無く、高品質の電子部品実装済部品及び電子部品実装済宛成品を製造することが可能になる。
【0028】
さらに、高価な異方導電性シート又は異方導電性粒子等の接合材料を用いる必要が無いことから、加熱押圧動作を要する異方導電性シート等の処理用の工程は不要となる。よって耐熱性の低いシート基材を使用することができ、かつ第1熱可塑性樹脂基材122の劣化を招くこともない。よって、高品質、高生産性旦つ安価な電子部品実装済部品及び電子部品実装済完成品を提供することが可能になる。
又、上述のように回路パターン119は金属導体にて形成され、極一部分に形成される導電部116のみに導電性ペーストを使用していることから、回路パターン119及び導電部116を含む導電性部分における総抵抗値を従来に比べて低くすることができる。よって、例えばICカード100の場合には、コイルパターン102部分で消費される電力が少なくなり、つまりエネルギーロスを低減でき、安定した通信が可能となる。
尚、上述した図1〜図11は半導体素子104、コンデンサ部品105と回路パターン118の接続箇所のみを示したものであり、電子部品実装済完成品の全体を示すものではない。
【0029】
上述の実施形態の変形例として以下の形態を採ることもできる。
即ち、上述の実施形態では、半導体素子104のバンプ113等が第1熱可塑性樹脂基材122のパターン形成面123に露出可能な場合を例に採ったが、例えば第1熱可塑性樹脂基材122の厚みt1よりかなり厚みの薄い半導体素子104やコンデンサ部品105を第1熱可塑性樹脂基材122に埋設する場合には、図13に示すように、埋設工程のみでは半導体素子104のバンプ113上やコンデンサ部品105の電極50上には未だ樹脂の残余部分301が存在し、上記パターン形成面123にバンプ113や電極50を露出できないときもある。このような場合において、図13に示すように、上記ステップ105の後でステップ106の前に、第1熱可塑性樹脂基材122のパターン形成面123側より、半導体素子104のバンプ113及びコンデンサ部品105の電極50上を、加熱された露出用部材300で押圧することで、図14に示すようにバンプ113及び電極50上の樹脂301を押しのけ、バンプ113及び電極50をパターン形成面123に露出させる。
【0030】
該変形例によれば、上記埋設工程のみではバンプ113及び電極50をパターン形成面123に露出できない場合でも、上記露出用部材300を用いた露出工程によりバンプ113及び電極50をパターン形成面123に露出させることができる。よってその後、上記ステップ106、さらには上記ステップ107を実行することが可能となる。
さらに又、該変形例によれば図15に示すように、電極117にバンプ113を形成していない半導体素子1041や、電極が突出していないフィルム状のコンデンサ部品であっても使用が可能となる。よって、種々の形態の電子部品が使用可能となり電子部品の選択範囲を拡大することができる。
上記露出用部材300の押圧条件は、例えば、200℃に加熱され、荷重980mNである。
【0031】
又、露出用部材300による上記露出工程は、バンプ113や電極50の上記パターン形成面123における露出面積をより拡大するために実行することもできる。即ち、図9に示すように、半導体素子104及びコンデンサ部品105を第1熱可塑性樹脂基材122に埋設したとき、既にバンプ113や電極50がパターン形成面123に露出している場合であっても上記露出工程を実行してもよい。該動作により、バンプ113や電極50のパターン形成面123における露出面積をより拡大することができ、導電性ペーストとの接合強度が増し、接合信頼性を向上させることができる。
【0032】
【発明の効果】
以上詳述したように本発明の第1態様における電子部品実装済部品の製造方法によれば、電子部品と電気的に接続する回路パターンを形成した第1基材に電子部品を埋め込み、上記回路パターンと上記電子部品とを導電性ペーストにて電気的接続を図ったことから、従来のように異方導電性部材を用いる必要がない。よって、上記異方導電性部材を本圧着するために必要であった、例えば200℃以上の加熱動作が不要となる。したがって、上記異方導電性部材用の加熱動作は不要となり、かつ耐熱性に劣る上記第1基材について加熱が原因で劣化することはなく、かつ高価な異方導電性部材の使用を排除できるので、高品質、高生産で安価な半導体部品実装済部品の製造方法を提供することができる。
【0033】
又、上記電子部品の埋設後、該電子部品の電極を露出させた後、上記導電部の形成を行なうことで、例えば第1基材の厚みよりかなり厚みの薄い電子部品を第1基材に埋設した場合であっても、埋設した電子部品と上記回路パターンとを電気的に接続することができる。よって、種々の形態の電子部品が使用可能となり電子部品の選択範囲を拡大することができる。
【0034】
本発明の第2態様における電子部品実装済完成品の製造方法、及び第3態様における半導体部品実装済完成品によれば、上記第1態様の製造方法にて製造された電子部品実装済部品を使用することから、高品質、高生産で安価な電子部品実装済完成品の製造方法、及び半導体部品実装済完成品を提供することができる。
【0035】
又、電子部品を埋設することから、従来のような、第1基材と電子部品との段差は無くなる。よって、上記電子部品実装済部品を第2基材及び第3基材にてラミネート処理したとき、電子部品の周辺に気体が残り、半導体部品実装済完成品の外観上、膨れや凹み等の不良が生じることは無い。さらに、上述のように電子部品は第1基材内に埋設することから、ラミネート処理したとき、従来発生したような電子部品の基材への沈み込みは発生せず、回路パターンが断線することは無い。よって、高品質の電子部品実装済完成品を安定して供給することができる。
【図面の簡単な説明】
【図1】 本発明の実施形態における電子部品内蔵コアモジュール部品の断面図である。
【図2】 本発明の実施形態における電子部品実装済完成品の断面図である。
【図3】 図1、図2に示す電子部品内蔵コアモジュール部品、及び電子部品実装済完成品の製造過程を説明するための図であり、上記コアモジュール部品及び電子部品実装済完成品に使用される半導体素子を示す図である。
【図4】 図1、図2に示す電子部品内蔵コアモジュール部品、及び電子部品実装済完成品に含まれるコンデンサ部品を示す図である。
【図5】 図1、図2に示す電子部品内蔵コアモジュール部品、及び電子部品実装済完成品の製造過程を説明するための図であり、上記コアモジュール部品及び電子部品実装済完成品に使用される第1熱可塑性樹脂基材の側面図である。
【図6】 図5に示す第1熱可塑性樹脂基材の変形例における断面図である。
【図7】 図1、図2に示す電子部品内蔵コアモジュール部品、及び電子部品実装済完成品の製造過程を説明するための図であり、第1熱可塑性樹脂基材上に半導体素子及びコンデンサ部品を載置した状態を示す図である。
【図8】 図1、図2に示す電子部品内蔵コアモジュール部品、及び電子部品実装済完成品の製造過程を説明するための図であり、半導体素子等を第1熱可塑性樹脂基材へ押し込む状態を示す図である。
【図9】 図1、図2に示す電子部品内蔵コアモジュール部品、及び電子部品実装済完成品の製造過程を説明するための図であり、半導体素子等を第1熱可塑性樹脂基材内に埋設した状態を示す図である。
【図10】 図1に示す電子部品内蔵コアモジュール部品を備えた電子部品実装済完成品の製造過程を説明するための図であり、電子部品内蔵コアモジュール部品を平面プレス板にてラミネート処理する状態を示す図である。
【図11】 図1に示す電子部品内蔵コアモジュール部品を備えた電子部品実装済完成品の製造過程を説明するための図であり、電子部品内蔵コアモジュール部品をローラにてラミネート処理する状態を示す図である。
【図12】 電子部品実装済完成品の製造過程を示すフローチャートである。
【図13】 他の実施形態における電子部品内蔵コアモジュール部品の製造方法における露出工程を説明するための図である。
【図14】 上記露出工程にてバンプ等が露出した状態における電子部品内蔵コアモジュール部品の断面図である。
【図15】 上記露出工程が適用可能な電子部品の一例を説明するための図である。
【図16】 従来の非接触ICカードの構造を示す斜視図である。
【図17】 従来の非接触ICカードの製造工程を示すフローチャートである。
【図18】 従来の非接触ICカードの製造工程を示す断面図である。
【図19】 従来の非接触ICカードの製造工程を示す断面図である。
【図20】 従来の非接触ICカードの製造工程を示す断面図である。
【図21】 従来の非接触ICカードの製造工程を示す断面図である。
【図22】 従来の非接触ICカードの構造を示す断面図である。
【図23】 従来の非接触ICカードの不具合状態を示す断面図である。
【図24】 従来の非接触ICカードの構造において基材と電子部品との段差を説明するための図である。
【図25】 従来の非接触ICカードの不具合状態を示す断面図である。
【符号の説明】
100…非接触ICカード、101…電子部品内蔵コアモジュール部品、
104…半導体素子、105…電子部品、116…導電部、
117…電極、118…電極部分、119…回路パターン、
122…第1熱可塑性樹脂基材、123…パターン形成面、
124…第2熱可塑性樹脂基材、125…第3熱可塑性樹脂基材。

Claims (5)

  1. 回路形成面に金属のメッキ又は貼付にて形成した回路パターンを有する第1基材内へ上記回路形成面に対向する裏面上の上記回路パターンが存在しない領域に載置された、バンプを形成した半導体素子及び外部電極を有する電子部品を上記バンプ及び上記外部電極上記回路パターンに接続することなく上記回路形成面に露出するまで埋設し、
    埋設された上記バンプ及び上記外部電極と上記回路パターンとの電気的接続を、導電性ペーストを用いて図る導通部を上記回路形成面に形成する、
    ことを特徴とする、表面に段差の無い電子部品実装済部品の製造方法。
  2. 回路形成面に金属のメッキ又は貼付にて形成した回路パターンを有する第1基材内へ上記回路形成面に対向する裏面上の上記回路パターンが存在しない領域に載置された、バンプを形成した半導体素子及び外部電極を有する電子部品を埋設した後、埋設された上記バンプ及び上記外部電極上記回路パターンに接続することなく上記回路形成面に露出させ、該露出後に上記バンプ及び上記外部電極と上記回路パターンとの電気的接続を、導電性ペーストを用いて図る導通部を形成することを特徴とする、表面に段差の無い電子部品実装済部品の製造方法。
  3. 請求項1又は2記載の電子部品実装済部品の製造方法を用いて電子部品実装済部品を製造した後、
    上記第1基材の厚み方向から第2基材及び第3基材にて上記第1基材のラミネート処理を行なうことを特徴とする電子部品実装済完成品の製造方法。
  4. 請求項3記載の、電子部品実装済完成品の製造方法にて製造されたことを特徴とする電子部品実装済完成品。
  5. 非接触ICカードを構成するため、上記回路パターンは、無線にて情報の送受信を行なうアンテナコイル形状にてなる、請求項4記載の電子部品実装済完成品。
JP2001183185A 2001-06-18 2001-06-18 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品 Expired - Fee Related JP3979797B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001183185A JP3979797B2 (ja) 2001-06-18 2001-06-18 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001183185A JP3979797B2 (ja) 2001-06-18 2001-06-18 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品

Publications (3)

Publication Number Publication Date
JP2003008167A JP2003008167A (ja) 2003-01-10
JP2003008167A5 JP2003008167A5 (ja) 2005-05-19
JP3979797B2 true JP3979797B2 (ja) 2007-09-19

Family

ID=19023165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001183185A Expired - Fee Related JP3979797B2 (ja) 2001-06-18 2001-06-18 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品

Country Status (1)

Country Link
JP (1) JP3979797B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075436A1 (en) 2003-10-06 2007-04-05 Nec Corporation Electronic device and manufacturing method of the same

Also Published As

Publication number Publication date
JP2003008167A (ja) 2003-01-10

Similar Documents

Publication Publication Date Title
US6664645B2 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
US6780668B1 (en) Package of semiconductor device and method of manufacture thereof
JP3889856B2 (ja) 突起電極付きプリント配線基板の製造方法
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
JP2004516538A (ja) スマートラベルウェブおよびその製造方法
US20050275088A1 (en) Circuit module and method for manufacturing the same
JP3916405B2 (ja) 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品
JPWO2013027718A1 (ja) 部品実装プリント基板及びその製造方法
JP3951409B2 (ja) Icカードとその製造法
JP3529657B2 (ja) 熱可塑性樹脂基板に半導体素子を取付ける方法、非接触icカードの製造方法及び半導体素子を取付けた熱可塑性樹脂基板
JPH11250214A (ja) 部品の実装方法とicカード及びその製造方法
JP4179736B2 (ja) 半導体素子実装済部品の製造方法及び半導体素子実装済完成品の製造方法
JP3891743B2 (ja) 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP3916407B2 (ja) 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品
JP3661482B2 (ja) 半導体装置
JP4774636B2 (ja) Icモジュール、icモジュールを有するicカード、および、製造方法
JP3979797B2 (ja) 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP4209574B2 (ja) 半導体部品実装済部品の製造方法
JP2004514291A (ja) シリコンチップ上の集積回路のスマートラベルへの取付け方法
JP2008235838A (ja) 半導体装置、その製造方法、その実装方法およびこれを用いたicカード
JP2002064161A (ja) 半導体チップ及びその製造方法
JP3881195B2 (ja) 半導体部品実装済部品の製造方法、半導体部品実装済部品、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2008235839A (ja) 半導体装置およびその製造方法
JP4702820B2 (ja) Icタグラベルの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees