JP2008235838A - 半導体装置、その製造方法、その実装方法およびこれを用いたicカード - Google Patents
半導体装置、その製造方法、その実装方法およびこれを用いたicカード Download PDFInfo
- Publication number
- JP2008235838A JP2008235838A JP2007077526A JP2007077526A JP2008235838A JP 2008235838 A JP2008235838 A JP 2008235838A JP 2007077526 A JP2007077526 A JP 2007077526A JP 2007077526 A JP2007077526 A JP 2007077526A JP 2008235838 A JP2008235838 A JP 2008235838A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bump
- bumps
- dummy
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】バンプへの導電性ペーストの塗布量のコントロールが容易なバンプ構造をもつ半導体チップを提供する。短絡を防止するとともに接続が確実で信頼性の高い実装構造を提供する。実装が容易で信頼性の高いICカードを提供する。
【解決手段】表面に複数のバンプを有し、前記バンプよりも基板の表面からの高さが低い、ダミーバンプを具備している。
【選択図】図1
【解決手段】表面に複数のバンプを有し、前記バンプよりも基板の表面からの高さが低い、ダミーバンプを具備している。
【選択図】図1
Description
本発明は、半導体装置、その製造方法、その実装方法およびこれを用いたICカードにかかり、特にそのICチップのバンプ構造に関する。
従来、身分証明用のIDカード、クレジットカード等の各種カードとして、名刺サイズの大きさに成形したプラスチック板に情報記録用の磁気ストライプを塗布した磁気カードと呼ばれるものが広く用いられている。この磁気カードは、情報を磁気で記録することから、第三者によって解読され易く、データの改ざんや、偽造カードの作成が容易であるという問題点を有している。
そこで、近年、磁気カードに代わって、メモリやCPU等の機能を有するICチップを搭載したICカードが開発され、ICチップに暗号化機能を持たせることにより、より個人情報のセキュリティ性の向上が可能となってきている。
ところで、初期のICカードは、カードリーダとの間でのデータの授受を接触的に行う接触型が主流であったが、カードリーダと機械的且つ電気的に接続することからIC回路内部の静電気破壊や接続端子の接触不良が生じ易く、またカードリーダの構造が複雑になるなど様々な問題があったため、現在はカードリーダとの間で、非接触でデータの授受を行うことのできる非接触型のICカードが多数提案されている。
ところで、初期のICカードは、カードリーダとの間でのデータの授受を接触的に行う接触型が主流であったが、カードリーダと機械的且つ電気的に接続することからIC回路内部の静電気破壊や接続端子の接触不良が生じ易く、またカードリーダの構造が複雑になるなど様々な問題があったため、現在はカードリーダとの間で、非接触でデータの授受を行うことのできる非接触型のICカードが多数提案されている。
この非接触型のICカードは、一般的に次のような工程を経て作製される。
(1) 樹脂製のシートにアルミや銅等の金属箔を貼着したシート状の基板を用意し、前記金属箔をパターニング処理し、アンテナ回路を形成する。このほかシート状の基板に、アンテナ回路を形成するための印刷を行いアンテナ回路を形成してもよい。この印刷には、オフセット印刷、グラビア印刷、スクリーン印刷又は写真印刷等が使用される。
(2) パターニング処理により形成されたアンテナ回路上に、直接、ICチップをベアチップ実装したICモジュールと、そのICモジュールの両面に接着剤又は接着剤シートを積層し、更にその外側にプラスチック製の樹脂シートを積層する。
(3) (2)の状態で、加熱プレス機を用いて熱融着によって一体化させる。
(4) 金型などを用いて所定サイズに打ち抜く。
(1) 樹脂製のシートにアルミや銅等の金属箔を貼着したシート状の基板を用意し、前記金属箔をパターニング処理し、アンテナ回路を形成する。このほかシート状の基板に、アンテナ回路を形成するための印刷を行いアンテナ回路を形成してもよい。この印刷には、オフセット印刷、グラビア印刷、スクリーン印刷又は写真印刷等が使用される。
(2) パターニング処理により形成されたアンテナ回路上に、直接、ICチップをベアチップ実装したICモジュールと、そのICモジュールの両面に接着剤又は接着剤シートを積層し、更にその外側にプラスチック製の樹脂シートを積層する。
(3) (2)の状態で、加熱プレス機を用いて熱融着によって一体化させる。
(4) 金型などを用いて所定サイズに打ち抜く。
たとえば従来、図8に一例を示すように、アンテナ回路を搭載した基板105へのICチップ107の実装に際しては、回路電極106が設けられた基板105の上面に熱硬化性フィルム108が貼り付けられており、この回路電極106にバンプ109を形成したICチップが固着される。
このバンプ109は、基板105側に設けられた電極に接続されている。
そして、このICチップ107を加熱して先端に半田などの導電性ペーストRの塗布されたバンプ109を熱硬化性フィルム108の内部に押し込み、さらに上記回路電極4に接触させて適宜の温度に加熱することにより、フリップチップ方式による実装がなされてモジュール101が形成される。なお、上記熱硬化性フィルム108が異方導電性の熱硬化性樹脂である場合でも、同様の方法で実装が行われる。
そして、このICチップ107を加熱して先端に半田などの導電性ペーストRの塗布されたバンプ109を熱硬化性フィルム108の内部に押し込み、さらに上記回路電極4に接触させて適宜の温度に加熱することにより、フリップチップ方式による実装がなされてモジュール101が形成される。なお、上記熱硬化性フィルム108が異方導電性の熱硬化性樹脂である場合でも、同様の方法で実装が行われる。
ところで、熱硬化性樹脂は実装後の温度変化により線膨張してしまう。このため、基板105とICチップ107の間に設けられた熱硬化性フィルム108の材質の樹脂が温度変化によっては膨張して寸法変化が生じ、本来平坦であるべきモジュール101に残留応力が生じて反りが生じてしまう。
このようにモジュールに反りが生じてしまうと、上記バンプ109と回路電極106の間が非接着状態となり、それによって電気的接続に不良が生じることになる。
このようにモジュールに反りが生じてしまうと、上記バンプ109と回路電極106の間が非接着状態となり、それによって電気的接続に不良が生じることになる。
従って接合強度を高めることが極めて重要な問題となる。また、導電ペーストRの塗布量によって決まる接続抵抗は電気的接続信頼性と密接な関係があるため、一定量以上の導電ペーストRが塗布されなければならない。
また、熱硬化性樹脂は熱圧着の工程の際に硬化収縮するため、ICチップ107の回路面と回路電極106が近接してしまう。また、導電性ペーストRの塗布量によっては、接続の際に導電性ペーストRが想定しない範囲に広がって、ICチップ107の図示されていないテスト用の端子周辺にも及んでしまう可能性がある。このことにより、ICチップ107の図示されていないテスト用の端子と回路電極106との間が、導電性ペーストRを介して短絡してしまうことになる。
また、熱硬化性樹脂は熱圧着の工程の際に硬化収縮するため、ICチップ107の回路面と回路電極106が近接してしまう。また、導電性ペーストRの塗布量によっては、接続の際に導電性ペーストRが想定しない範囲に広がって、ICチップ107の図示されていないテスト用の端子周辺にも及んでしまう可能性がある。このことにより、ICチップ107の図示されていないテスト用の端子と回路電極106との間が、導電性ペーストRを介して短絡してしまうことになる。
これは、ICカードの場合、特に、機械的衝撃を受け易いため、バンプ109と回路電極106との接続を確実にすることは極めて重要な課題である。また、ICカードの場合、ICチップの実装のための、配線基板としては、樹脂製のシートのようなフレキシブル基板が用いられることが多い。このため、チップ実装の際にはリジッド基板に実装する場合に比較して接続信頼性を確保することが困難であるとともに、実装の際にフレキシブル基板が変形しやすいためICチップと回路基板が近接し、短絡を生じ易いという課題がある。
ICチップと回路基板との接続という観点からみると、このような電気的接続の不良を回避するために、例えば、特許文献1では、ICチップと回路を構成する基板との間にダミーバンプを形成し、線膨張係数の差によるモジュール101(パッケージ)の反りを防止するようにした構造が提案されている
上記特許文献1では種々のバンプ形状が提案されているが、図9に示すように、ダミーバンプの高さh2は接続に用いられるバンプの高さh1とほぼ同一の高さでほぼ同形状をなすものが一般的である。
ところでこの構造の場合、ICチップと回路を構成する基板との間の接続に先立ち、バンプに導電性ペースト7を塗布し、その後固着がなされるが、この導電性ペーストの量が多すぎると、材料の無駄となるだけでなく、隣接端子との短絡のおそれが生じ、また少ないと接続不良となるおそれがある。
そこで導電性ペーストの塗布量を制御し、最適の量に設定する必要がある。しかしながら、バンプへの導電性ペーストの塗布量を制御することや、塗布された量が適切かどうかをバンプ形成面側から判定することは困難であった。
そこで導電性ペーストの塗布量を制御し、最適の量に設定する必要がある。しかしながら、バンプへの導電性ペーストの塗布量を制御することや、塗布された量が適切かどうかをバンプ形成面側から判定することは困難であった。
本発明は前記実情に鑑みてなされたもので、バンプへの導電性ペーストの塗布量のコントロールが容易なバンプ構造をもつ半導体チップを提供することを目的とする。
また、短絡を防止するとともに接続が確実で信頼性の高い半導体チップの実装方法を提供することを目的とする。
実装が容易で信頼性の高いICカードを提供することを目的とする。
また、短絡を防止するとともに接続が確実で信頼性の高い半導体チップの実装方法を提供することを目的とする。
実装が容易で信頼性の高いICカードを提供することを目的とする。
そこで本発明の半導体装置は、表面に複数のバンプを有し、前記バンプよりも基板の表面からの高さが低い、ダミーバンプを具備したことを特徴とする。
この構成によれば、バンプに半田などの導電性ペーストを塗布する際に、ダミーバンプには塗布されないように配慮することで、導電性ペーストの塗布量を容易に管理することができる。また半導体装置を回路の形成された基板上に加圧着する際に、ダミーバンプ近傍においては、半導体装置の回路面と基板配線とのクリアランスは少なくともダミーバンプの高さ分の距離を確保することができるため、半導体装置と、これが実装される基板との短絡の危険を防止する事ができる。なおここで、表面の凹凸が大きい場合にはバンプ及びダミーバンプの高さは基板裏面(研削加工面)からの高さを基準とするのが望ましく、基板裏面からの高さが前記バンプよりも低い、ダミーバンプを具備するようにする。
この構成によれば、バンプに半田などの導電性ペーストを塗布する際に、ダミーバンプには塗布されないように配慮することで、導電性ペーストの塗布量を容易に管理することができる。また半導体装置を回路の形成された基板上に加圧着する際に、ダミーバンプ近傍においては、半導体装置の回路面と基板配線とのクリアランスは少なくともダミーバンプの高さ分の距離を確保することができるため、半導体装置と、これが実装される基板との短絡の危険を防止する事ができる。なおここで、表面の凹凸が大きい場合にはバンプ及びダミーバンプの高さは基板裏面(研削加工面)からの高さを基準とするのが望ましく、基板裏面からの高さが前記バンプよりも低い、ダミーバンプを具備するようにする。
また、本発明は、上記半導体装置において、前記ダミーバンプが前記半導体装置とは絶縁分離されたものを含む。
この構成により、ダミーバンプは絶縁分離され、フローティング状態であるため、電気的特性に影響を与えることなく、半導体装置の回路面と基板配線とのクリアランスを確保することができる。たとえば半導体装置表面に形成された絶縁膜上にコンタクトホールを含まない領域にパターニングすることによって、バンプとダミーバンプを同一工程で形成することもできる。またダミーバンプは平坦化膜あるいは保護膜の上層に形成するようにしてもよい。
この構成により、ダミーバンプは絶縁分離され、フローティング状態であるため、電気的特性に影響を与えることなく、半導体装置の回路面と基板配線とのクリアランスを確保することができる。たとえば半導体装置表面に形成された絶縁膜上にコンタクトホールを含まない領域にパターニングすることによって、バンプとダミーバンプを同一工程で形成することもできる。またダミーバンプは平坦化膜あるいは保護膜の上層に形成するようにしてもよい。
また、本発明は、上記半導体装置において、前記ダミーバンプは、最表面が平坦であるものを含む。
この構成により、より確実に半導体装置の回路面と基板配線とのクリアランスを確保することができる。たとえば、バンプの径の小さい突出部(尖形部)のみを形成しないかあるいは除去したものをダミーバンプとしてもよいため、製造が容易である。またバンプのように先端に突出部を持たないため、材料の無駄もなく、短絡の恐れもない。
この構成により、より確実に半導体装置の回路面と基板配線とのクリアランスを確保することができる。たとえば、バンプの径の小さい突出部(尖形部)のみを形成しないかあるいは除去したものをダミーバンプとしてもよいため、製造が容易である。またバンプのように先端に突出部を持たないため、材料の無駄もなく、短絡の恐れもない。
また、本発明は、上記半導体装置において、前記バンプは表面に径の小さい突出部(尖形部)を具備したものを含む。
この構成によれば、半導体装置と基板配線との接続が確実となるだけでなく、バンプの尖形部のみに導電性ペーストを塗布するようにすれば塗布量の測定あるいは観察が容易である。また、製造に際しては、バンプの尖形部のみを形成しないかあるいは除去したものか、あるいは形成したバンプの尖形部をバンプよりも低くなるように変形させたものをダミーバンプとしてもよいため、製造が容易である。さらにまた、バンプのように先端に尖形部を持たないようにすれば、材料の無駄をなくすことができるという利点がある。
この構成によれば、半導体装置と基板配線との接続が確実となるだけでなく、バンプの尖形部のみに導電性ペーストを塗布するようにすれば塗布量の測定あるいは観察が容易である。また、製造に際しては、バンプの尖形部のみを形成しないかあるいは除去したものか、あるいは形成したバンプの尖形部をバンプよりも低くなるように変形させたものをダミーバンプとしてもよいため、製造が容易である。さらにまた、バンプのように先端に尖形部を持たないようにすれば、材料の無駄をなくすことができるという利点がある。
また、本発明は、上記半導体装置において、前記ダミーバンプはめっき層であり、前記バンプは、めっき層の上に搭載されたスタッドバンプであるものを含む。
この構成によれば、バンプとダミーバンプを同一工程で形成するのが容易であり、バンプのみにスタッドバンプを形成すればよい。また、この構成によれば、スタッドバンプの尖形部が基板配線に食い込むように接続されるので、接続の信頼性を高めることができる。
この構成によれば、バンプとダミーバンプを同一工程で形成するのが容易であり、バンプのみにスタッドバンプを形成すればよい。また、この構成によれば、スタッドバンプの尖形部が基板配線に食い込むように接続されるので、接続の信頼性を高めることができる。
また、本発明は、上記半導体装置において、前記ダミーバンプはめっき層であり、前記バンプは、めっき層の上に搭載された金属ボールであるものを含む。
この構成によれば、バンプとダミーバンプを同一工程で形成するのが容易であり、バンプのみにめっき層上に金属ボールを形成すればよい。
この構成によれば、バンプとダミーバンプを同一工程で形成するのが容易であり、バンプのみにめっき層上に金属ボールを形成すればよい。
また、本発明の半導体装置の製造方法は、素子領域の形成された半導体基板にコンタクトするようにバンプを形成する工程と、前記半導体基板からの高さが前記バンプよりも低くなるようにダミーバンプを形成する工程とを含むことを特徴とする。
この構成によれば、バンプよりも低いダミーバンプの存在により、バンプに半田などの導電性ペーストを塗布する際に、ダミーバンプには塗布されないように配慮することで、導電性ペーストの塗布量を容易に管理することができる。また半導体装置を回路の形成された基板上に加圧着する際に、ダミーバンプ近傍においては、半導体装置の回路面と基板配線とのクリアランスは少なくともダミーバンプの高さ分の距離を確保することができるため、半導体装置と、これが実装される基板との短絡の危険を防止する事ができる。
この構成によれば、バンプよりも低いダミーバンプの存在により、バンプに半田などの導電性ペーストを塗布する際に、ダミーバンプには塗布されないように配慮することで、導電性ペーストの塗布量を容易に管理することができる。また半導体装置を回路の形成された基板上に加圧着する際に、ダミーバンプ近傍においては、半導体装置の回路面と基板配線とのクリアランスは少なくともダミーバンプの高さ分の距離を確保することができるため、半導体装置と、これが実装される基板との短絡の危険を防止する事ができる。
また、本発明は、上記半導体装置の製造方法において、前記ダミーバンプの形成に先立ち、前記半導体基板上に絶縁膜を形成する工程を含むものを含む。
この構成によれば、容易にダミーバンプは絶縁分離され、フローティング状態であるため、電気的特性に影響を与えることなく、半導体装置の回路面と基板配線とのクリアランスを確保することができる。また、半導体装置表面に形成された絶縁膜上でコンタクトホールを含まない領域にパターニングすることによって、バンプとダミーバンプを同一工程で形成することもできる。またダミーバンプは保護膜の上層に形成するようにしてもよい。
この構成によれば、容易にダミーバンプは絶縁分離され、フローティング状態であるため、電気的特性に影響を与えることなく、半導体装置の回路面と基板配線とのクリアランスを確保することができる。また、半導体装置表面に形成された絶縁膜上でコンタクトホールを含まない領域にパターニングすることによって、バンプとダミーバンプを同一工程で形成することもできる。またダミーバンプは保護膜の上層に形成するようにしてもよい。
また、本発明は、上記半導体装置の製造方法において、前記ダミーバンプを形成する工程と、前記バンプを形成する工程は、同一工程で実施され、導体層パターンを形成する工程と、前記導体層パターンを所定の条件によりパンチングにより平坦化する工程とを含むものを含む。
この構成によれば、バンプとダミーバンプとを同一工程で形成することができる。なお導体層パターンのうちダミーバンプとなる領域をパンチングにより平坦化するようにしてもよい。
この構成によれば、バンプとダミーバンプとを同一工程で形成することができる。なお導体層パターンのうちダミーバンプとなる領域をパンチングにより平坦化するようにしてもよい。
また、本発明は、上記半導体装置の製造方法において、前記バンプは表面に径の小さい突出部を具備するように形成するものを含む。径の小さい突出部はスタッドバンプにより形成されるものを含む。
また、本発明は、上記半導体装置の製造方法において、前記バンプ表面が、液面下となるように導電性ペーストに浸漬する工程と、前記半導体基板を撮影し、導電性ペーストの塗布状況を検査する工程と、前記検査する工程で、バンプ表面にのみ選択的に前記導電性ペーストが塗布されたことを確認したのち、前記半導体装置を前記回路パターンに接続する工程とを含むものを含む。
この構成によれば、導電性ペーストの塗布量を、バンプとダミーバンプとの高さの差で制御することができ、容易にコントロールすることが可能となる。
この構成によれば、導電性ペーストの塗布量を、バンプとダミーバンプとの高さの差で制御することができ、容易にコントロールすることが可能となる。
また、本発明は、上記半導体装置の製造方法において、前記検査する工程は、表面に径の小さい突出部を具備したバンプと、ダミーバンプとを含む半導体基板表面を検査し、ダミーバンプ表面に導電性ペーストが塗布されず、前記バンプ表面のみに導電性ペーストが塗布されることを確認する工程とを含むものを含む。
この構成によれば、より作業性よく導電性ペーストの塗布量を制御することができる。
この構成によれば、より作業性よく導電性ペーストの塗布量を制御することができる。
また、本発明は、上記半導体装置の製造方法において、前記配線基板はフレキシブル基板であるものを含む。
薄いフレキシブル基板である場合、ICチップの回路面と回路パターンとの短絡の可能性が大きくなるが、この構成によれば、バンプへの導電性ペーストの塗布量を高精度に調整することができるため、必要十分な量の塗布が可能となり、確実に接合できるとともに、短絡のおそれもない。従って、端子の接合強度信頼性を維持することが可能となる。
薄いフレキシブル基板である場合、ICチップの回路面と回路パターンとの短絡の可能性が大きくなるが、この構成によれば、バンプへの導電性ペーストの塗布量を高精度に調整することができるため、必要十分な量の塗布が可能となり、確実に接合できるとともに、短絡のおそれもない。従って、端子の接合強度信頼性を維持することが可能となる。
また、本発明のICカードは、上記半導体装置をシート上に形成された回路パターンの所望の位置に搭載してなるICモジュールとを備えたことを特徴とする。
以上説明したように、本発明の半導体装置によれば、バンプに導電性ペーストを塗布する際、ダミーバンプには塗布されないように塗布量を調整することで容易に塗布量を管理することができる。また、半導体装置を加圧着する際、半導体装置の回路面と基板配線とのクリアランスを保持することで、短絡を防止することが可能である。
また、特に、配線基板が、薄いフレキシブル基板である場合、ICチップの回路面と回路パターンとの短絡の可能性が大きくなるが、バンプへの導電性ペーストの塗布量を高精度に調整することができるため、必要十分な量の塗布が可能となり、確実に接合できるとともに、短絡のおそれもない。従って、端子の接合強度信頼性を維持することが可能となる。
また、特に、配線基板が、薄いフレキシブル基板である場合、ICチップの回路面と回路パターンとの短絡の可能性が大きくなるが、バンプへの導電性ペーストの塗布量を高精度に調整することができるため、必要十分な量の塗布が可能となり、確実に接合できるとともに、短絡のおそれもない。従って、端子の接合強度信頼性を維持することが可能となる。
以下、本発明を実施するための実施の形態について、図面を参照しつつ詳細に説明する。
図1は、本発明の実施の形態1に係る半導体装置であるICチップ7の要部拡大図、図2は、本実施の形態のICチップの製造方法を示す図、図3は同ICチップを用いた導電性ペーストの塗布工程を示す図、図4は導電性ペーストの塗布状態を示す上面図、図5は、上記ICチップを用いて形成される、ICカードを構成するICモジュールの要部拡大断面図である。ここで図3(b)は図4のA−A断面図である。
図1は、本発明の実施の形態1に係る半導体装置であるICチップ7の要部拡大図、図2は、本実施の形態のICチップの製造方法を示す図、図3は同ICチップを用いた導電性ペーストの塗布工程を示す図、図4は導電性ペーストの塗布状態を示す上面図、図5は、上記ICチップを用いて形成される、ICカードを構成するICモジュールの要部拡大断面図である。ここで図3(b)は図4のA−A断面図である。
本実施の形態のICチップは、表面に複数のバンプ9を有し、このバンプ9の基板の表面からの高さh1よりも、高さh2の低い、ダミーバンプ9dを具備したことを特徴とする。このダミーバンプはICチップ表面の絶縁膜上にコンタクトホールを含まない領域にパターニングすることによって、形成される。ここでバンプとダミーバンプは同一工程で形成され、必要に応じてバンプをパンチして平坦化を行い、最後にダミーバンプをパンチでバンプより低くなるように平坦化することで形成される。
次に、このICチップのバンプ形成工程について説明する。
バンプはウェハレベルで形成され、ダイシングによって個々のICチップ7に分離されるが、ここでは簡略化のために一部のみを拡大して示す。
まず、図2(a)に示すように、所望の素子領域および配線層の形成された半導体ウェハ(ICチップ7)表面の絶縁膜7Sにコンタクトホールを形成し、CVD法などによってアルミニウム層を形成しフォトリソグラフィにより配線層9nを形成する。このとき、バンプ形成領域だけでなく、ダミーバンプ形成領域にも配線層9nを形成する。
バンプはウェハレベルで形成され、ダイシングによって個々のICチップ7に分離されるが、ここでは簡略化のために一部のみを拡大して示す。
まず、図2(a)に示すように、所望の素子領域および配線層の形成された半導体ウェハ(ICチップ7)表面の絶縁膜7Sにコンタクトホールを形成し、CVD法などによってアルミニウム層を形成しフォトリソグラフィにより配線層9nを形成する。このとき、バンプ形成領域だけでなく、ダミーバンプ形成領域にも配線層9nを形成する。
そして図2(b)に示すように、この配線層9n上に、スタッドバンプ等により径の小さい突出部を持つバンプ9pおよびダミーバンプ9dを形成する。ダミーバンプ9dの形成の際には、電気スパークの出力を変化させボール径を小さくしたり、ファーストボンドの接続荷重を大きくしたり、ステージ温度の高低や、超音波エネルギーの出力を変化させたり等の既知の方法で、スタッドバンプの台座高さ、あるいは頭頂高さが、ダミーバンプ9dがバンプ9pより低くなるような条件でワイヤが切断される。さらに必要に応じて、ワイヤ切断後のレベリングにおいて、レベリングツールの荷重や速度等を変化させる等の既知の方法で、ダミーバンプ9dがバンプ9pより低くなるように突出部の上面を平坦化する(図2(c))。この後、ダイシングを行い、個々のチップ7に分断する。
このようにして、ダミーバンプ9dの表面は平坦で、バンプ表面には突出部9pが形成されたICチップが形成される。
このようにして、ダミーバンプ9dの表面は平坦で、バンプ表面には突出部9pが形成されたICチップが形成される。
次に、このようにして形成されたICチップ(図3(a))を、導電性ペーストRを充填した液溜め30に浸漬する。このとき、ダミーバンプ表面は導電性ペーストに触れないようにすることにより、突出部9pのみに導電性ペーストが塗布される(図3(b))。
そして検査工程では、導電性ペーストが塗布されたICチップを、図示しないカメラで撮影し、塗布状態を検査する。このときICチップ表面の模式図を図4に示すように、突出部9pのみに導電性ペーストが塗布されているのが顕著に観察される。そしてダミーバンプ9dには塗布膜Rが形成されないようにする。これにより、制御性よく導電性ペーストの膜が形成される。
そして検査工程では、導電性ペーストが塗布されたICチップを、図示しないカメラで撮影し、塗布状態を検査する。このときICチップ表面の模式図を図4に示すように、突出部9pのみに導電性ペーストが塗布されているのが顕著に観察される。そしてダミーバンプ9dには塗布膜Rが形成されないようにする。これにより、制御性よく導電性ペーストの膜が形成される。
このようにしてバンプに導電性ペーストの塗布されたICチップを、フレキシブル基板すなわち基材5表面に形成された回路パターン6に位置あわせし、リフローあるいは熱硬化等によりバンプ9とこの回路パターン6とを接続する。
この構成によれば、ICチップを回路パターンの形成された基材上に接続するに際し、バンプに半田などの導電性ペーストを塗布する際に、ダミーバンプには塗布されないように配慮することで、導電性ペーストの塗布量を管理することができる。またICチップを回路の形成された基材上に加圧着して接続する際に、ダミーバンプ近傍においては、ICチップの回路面と基材配線とのクリアランスは少なくともダミーバンプの高さ分の距離を確保することができるため、ICチップと、これが実装される基材との短絡の危険を防止することができる。
また、本発明によれば、ダミーバンプは絶縁分離され、フローティング状態であるため、電気的特性に影響を与えることなく、ICチップの回路面と基材上の配線とのクリアランスを確保することができる。
また、本発明によれば、ダミーバンプは絶縁分離され、フローティング状態であるため、電気的特性に影響を与えることなく、ICチップの回路面と基材上の配線とのクリアランスを確保することができる。
また、本実施の形態のICカード1は、図5に示すように、ICモジュール2と、ICモジュール2を挟むように両面配置される中間接着層3と、表層ラミネート層4とを備えて構成することができる。ICカード1の基材5には、例えばPET(ポリエステルテレフタレート)、PEN(ポリエチレンナフタレート)、PI(ポリイミド製のシート)などの樹脂製のシートが用いられる。これらの基材を用いる場合、薄いフレキシブル基板であるため、端子の接合強度信頼性を保たせることが重要で、ICチップ7の回路面と回路パターン6との短絡の可能性が大きい基材であるが、本実施の形態のICカード1においては、安定した接合とICチップ7の回路面と回路パターン6との短絡を防ぐことができる。
中間接着層3は、ICモジュール2と表層ラミネート層4とを接合させる機能を持つものであり、加熱により溶解し流動性を帯びる接着シート材料、例えばホットメルト接着剤により形成されたシートからなる。表層ラミネート層4にはPET、PTE−G、塩化ビニルなどの材料の樹脂シートが用いられる。
また回路パターン6は、ICモジュール2を構成する基材5の片面(もしくは両面)に貼着された、アルミニウムもしくは銅等の金属シートをコイル状にパターニングして形成されている。なお、上記の中間接着層3及び表層ラミネート層4が、本明細書で云うICモジュール2を保護する保護部材である。
回路パターン6は、カードリーダ等の外部機器との間で信号の送受信を行うためのアンテナとして使用される以外に、カードリーダ等の外部機器からICチップ7が動作するための電力を受ける受電手段として使用される。すなわち、カードリーダ等の外部機器から送信される電磁波によってアンテナ回路に電力が誘起され、この電力を回路パターン6に実装したICチップ7の駆動電源として使用する。
ICチップ7は、チップ接合用接着剤8にて回路パターン6に接合される。チップ接合用接着剤8は、ペースト状態でディスペンサ(図示略)によりICモジュール2の基材5上に塗布されるか、印刷法により塗布される。あるいは、シート状のチップ接合用接着剤8が、ICモジュール2の基材5に取り付けられて、ICチップ7を取り付ける場合もある。
ICチップ7は、バンプ9を介して回路パターン6に接合される。このようなICチップ7の実装方法はフリップチップ工法と呼ばれる。また、ICチップ7は、その略全域が、衝撃吸収用とした封止樹脂10で覆われている。この封止樹脂10は、完全硬化時において低硬度値をとる物性を有し、弾性係数が1GPa以下の接着剤である。ここでバンプ9としてはめっき層9nとスタッドバンプ法で形成された突出部9pとをあわせたものをバンプとしたが、このめっき層がICチップのパッド電極を兼ねる場合、パッド電極上に形成されためっき層上にさらにめっき層を形成した場合、絶縁層を介して再配列配線を形成し、この上にバンプを形成した場合など種々の場合があり、いずれも本発明の範疇にあるものとする。
封止樹脂10は、ICチップ7への衝撃を吸収する衝撃吸収用として用いられる以外にICチップ7の直上位置に配置される補強板11をICチップ7に接合させるために用いられる。封止樹脂10の使用量、即ちICチップ7への充填量は、補強板11の投影面積よりも増大するように設定され、且つ、ICチップ7と補強板11との間の封止樹脂厚が5μm以上となるように設定されている。なお、ICチップ7は、外部ストレスによる影響を最小限に抑えるため(即ちチップ表面及びダイシングカット面におけるマイクロクラックを防止するため)に、エッチング処理を施した物の使用が好適である。
封止樹脂10の形成は図6に示す通りである。
(1) まず、ICチップ7が実装された状態のICモジュール2の上方を含む略全域に、封止樹脂10を塗布する面積、塗布厚さに調整された形状の穴が穿たれた接着剤用塗布マスク20を設置する。
(2) 接着剤用塗布マスク20を設置した後、封止樹脂10を、接着剤用塗布マスク20上にディスペンサ22により必要量だけ塗布する。
(1) まず、ICチップ7が実装された状態のICモジュール2の上方を含む略全域に、封止樹脂10を塗布する面積、塗布厚さに調整された形状の穴が穿たれた接着剤用塗布マスク20を設置する。
(2) 接着剤用塗布マスク20を設置した後、封止樹脂10を、接着剤用塗布マスク20上にディスペンサ22により必要量だけ塗布する。
(3)封止樹脂10を塗布した後、接着剤用スキージ21を引いて封止樹脂10をICチップ7の周囲に充填する。
(4) 封止樹脂10を充填した後、封止樹脂10を所定の硬化温度、硬化時間を経て硬化させる。
(4) 封止樹脂10を充填した後、封止樹脂10を所定の硬化温度、硬化時間を経て硬化させる。
補強板11は、その中心がICチップ7の中心と略一致するように、ICチップ7の上方に配置される。補強板11には、点圧による集中荷重に耐えるため、剛性の高い材料(硬度400Hv〜600Hv程度の金属材料)、例えばステンレス板が用いられる。
このICカード1は、製造に際しては、まず補強板11を配置して完成したICモジュール2をその両面側から中間接着層3で挟み込み、更にその外側に表層ラミネート層4を挟み込んで、合計5層構造を確立する。その後、図示しない熱プレス装置により、中間接着層3を流動化させ、厚さが均一になるように真空、加圧、加熱を行い、各層を接着させる。その後、冷却し接着剤の固化後、所定サイズに金型で打ち抜く。これによりICカード1が完成する。
このようにして形成された、本実施の形態のICカード1によれば、常に安定して通信を行うことが可能となる。
(実施の形態2)
以下本発明の実施の形態2について説明する。
前記実施の形態では、ダミーバンプの形成を、バンプと同一工程で形成し、突出部を形成した後、バンプ形成領域の突出部9pとダミーバンプ形成領域の突出部9dを、パンチングによりダミーバンプ9dがバンプ9pより低くなるように突出部の上面を平坦化したが、本実施の形態では、図7(a)および(b)に示すように、アルミニウム配線層9nをバンプ形成領域およびダミーバンプ形成領域に形成した後、ダミーバンプ形成領域に対して所望の高さになるように選択めっきにより、めっきバンプ形成を行い、バンプ形成領域にはめっきバンプ形成を行うことなく、いわゆるスタッドバンプ法により突出部9pを形成するようにしてもよい。なおここでは図示しないが、この選択めっきに際しては、ダミーバンプ形成領域に開口を有するようにマスクを形成する必要がある。
以下本発明の実施の形態2について説明する。
前記実施の形態では、ダミーバンプの形成を、バンプと同一工程で形成し、突出部を形成した後、バンプ形成領域の突出部9pとダミーバンプ形成領域の突出部9dを、パンチングによりダミーバンプ9dがバンプ9pより低くなるように突出部の上面を平坦化したが、本実施の形態では、図7(a)および(b)に示すように、アルミニウム配線層9nをバンプ形成領域およびダミーバンプ形成領域に形成した後、ダミーバンプ形成領域に対して所望の高さになるように選択めっきにより、めっきバンプ形成を行い、バンプ形成領域にはめっきバンプ形成を行うことなく、いわゆるスタッドバンプ法により突出部9pを形成するようにしてもよい。なおここでは図示しないが、この選択めっきに際しては、ダミーバンプ形成領域に開口を有するようにマスクを形成する必要がある。
すなわちまず、図7(a)に示すように、所望の素子領域および配線層の形成された半導体ウェハ(ICチップ7)表面の絶縁膜7Sにコンタクトホールを形成し、CVD法などによってアルミニウム層を形成しフォトリソグラフィにより配線層9nを形成する。このとき、バンプ形成領域だけでなく、ダミーバンプ形成領域にも配線層9nを形成する。
そして図7(b)に示すように、ダミーバンプ形成領域の配線層9n上に選択めっきによりダミーバンプ9dを形成する。この後バンプ形成領域にのみスタッドバンプを形成し、バンプ形成領域の突出部9pを形成する。この後、ダイシングを行い、個々のチップ7に分断する。
このようにして、ダミーバンプ9dの表面は平坦で、バンプ表面には突出部9pが形成されたICチップが形成される。
この構成によれば、ダミーバンプ9dがめっきバンプであるため、ダミーバンプがスタッドバンプで形成された場合に比べて、頭頂部の面積が広く平坦に形成することができる。このため、バンプ表面が、液面下となるように導電性ペーストに浸漬した後、前記半導体基板を撮影し、導電性ペーストの塗布状況を検査する工程において、工程の予期せぬ変動により深く浸漬してしまった際においても、ダミーバンプ9dに付着する導電性ペースト塗布面積を広く観察できるので、撮影された画像の解像度が低くても、容易にダミーバンプ表面に導電性ペーストが塗布されているか否かを正しく判定することができる。
そして図7(b)に示すように、ダミーバンプ形成領域の配線層9n上に選択めっきによりダミーバンプ9dを形成する。この後バンプ形成領域にのみスタッドバンプを形成し、バンプ形成領域の突出部9pを形成する。この後、ダイシングを行い、個々のチップ7に分断する。
このようにして、ダミーバンプ9dの表面は平坦で、バンプ表面には突出部9pが形成されたICチップが形成される。
この構成によれば、ダミーバンプ9dがめっきバンプであるため、ダミーバンプがスタッドバンプで形成された場合に比べて、頭頂部の面積が広く平坦に形成することができる。このため、バンプ表面が、液面下となるように導電性ペーストに浸漬した後、前記半導体基板を撮影し、導電性ペーストの塗布状況を検査する工程において、工程の予期せぬ変動により深く浸漬してしまった際においても、ダミーバンプ9dに付着する導電性ペースト塗布面積を広く観察できるので、撮影された画像の解像度が低くても、容易にダミーバンプ表面に導電性ペーストが塗布されているか否かを正しく判定することができる。
なお、バンプおよびダミーバンプは同一工程で形成する必要はなく、別途ダミーバンプを形成するようにしてもよい。
本発明の半導体装置は、フリップチップ方式のボンディングの信頼性向上に有効であり、特にICモジュールを搭載するICカードなどへの適用が可能である。
1 ICカード
2 ICモジュール
3 中間接着層
4 表層ラミネート層
5 基材
6 回路パターン
7 ICチップ
7S 絶縁膜
8 チップ接合用接着剤
9、9p バンプ
9d ダミーバンプ
9n 配線パターン
10 封止樹脂
11 補強板
20 塗布マスク
21 スキージ
30 液溜め
105 基板
106 回路電極
107 ICチップ
108 熱硬化性フィルム
109 バンプ
R 導電性ペースト
h1 バンプ高さ
h2 ダミーバンプ高さ
2 ICモジュール
3 中間接着層
4 表層ラミネート層
5 基材
6 回路パターン
7 ICチップ
7S 絶縁膜
8 チップ接合用接着剤
9、9p バンプ
9d ダミーバンプ
9n 配線パターン
10 封止樹脂
11 補強板
20 塗布マスク
21 スキージ
30 液溜め
105 基板
106 回路電極
107 ICチップ
108 熱硬化性フィルム
109 バンプ
R 導電性ペースト
h1 バンプ高さ
h2 ダミーバンプ高さ
Claims (14)
- 半導体基板表面に複数のバンプを有する半導体装置であって、
前記バンプよりも前記半導体基板の表面からの高さが低い、ダミーバンプを具備した半導体装置。 - 請求項1に記載の半導体装置であって、
前記ダミーバンプは前記半導体装置とは絶縁分離された半導体装置。 - 請求項1または2に記載の半導体装置であって、
前記ダミーバンプは、最表面が平坦である半導体装置。 - 請求項3に記載の半導体装置であって、
前記バンプは表面に径の小さい突出部を具備した半導体装置。 - 請求項1乃至4のいずれかに記載の半導体装置であって、
前記ダミーバンプはめっき層であり、
前記バンプは、めっき層とめっき層上に搭載されたスタッドバンプである半導体装置。 - 請求項1乃至4のいずれかに記載の半導体装置であって、
前記ダミーバンプはめっき層であり、
前記バンプは、めっき層とめっき層上に搭載された金属ボールである半導体装置。 - 素子領域の形成された半導体基板に
コンタクトするようにバンプを形成する工程と、
前記半導体基板からの高さが前記バンプよりも低くなるようにダミーバンプを形成する工程とを含む半導体装置の製造方法。 - 請求項7に記載の半導体装置の製造方法であって、
前記ダミーバンプの形成に先立ち、前記半導体基板上に絶縁膜を形成する工程を含む半導体装置の製造方法。 - 請求項7または8に記載の半導体装置の製造方法であって、
前記ダミーバンプを形成する工程と、前記バンプを形成する工程は、同一工程で実施され、
導体層パターンを形成する工程と、
前記導体層パターンをパンチングにより平坦化する工程とを含む半導体装置の製造方法。 - 請求項7または8記載の半導体装置の製造方法であって、
前記バンプは表面に径の小さい突出部を具備するように形成する半導体装置の製造方法。 - 請求項1乃至6のいずれかに記載の半導体装置を配線基板上に搭載する方法であって 前記バンプ表面が、液面下となるように導電性ペーストに浸漬する工程と、
前記半導体基板を撮影し、導電性ペーストの塗布状況を検査する工程と、
前記検査する工程で、バンプ表面にのみ選択的に前記導電性ペーストが塗布されたことを確認したのち、
前記半導体装置を前記回路パターンに接続する工程とを含む半導体装置の実装方法。 - 請求項11に記載の半導体装置の実装方法であって、
前記検査する工程は、表面に径の小さい突出部を具備したバンプと、ダミーバンプとを含む半導体基板表面を検査し、ダミーバンプ表面に導電性ペーストが塗布されず、前記バンプ表面のみに導電性ペーストが塗布されることを確認する工程とを含む半導体装置の実装方法。 - 請求項7乃至12のいずれかに記載の半導体装置の実装方法であって、
前記配線基板はフレキシブル基板である半導体装置の実装方法。 - 請求項1乃至6の半導体装置を
シート上に形成された回路パターンの所望の位置に搭載してなるICモジュールとを備えたICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007077526A JP2008235838A (ja) | 2007-03-23 | 2007-03-23 | 半導体装置、その製造方法、その実装方法およびこれを用いたicカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007077526A JP2008235838A (ja) | 2007-03-23 | 2007-03-23 | 半導体装置、その製造方法、その実装方法およびこれを用いたicカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008235838A true JP2008235838A (ja) | 2008-10-02 |
Family
ID=39908234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007077526A Withdrawn JP2008235838A (ja) | 2007-03-23 | 2007-03-23 | 半導体装置、その製造方法、その実装方法およびこれを用いたicカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008235838A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013211475A (ja) * | 2012-03-30 | 2013-10-10 | Olympus Corp | 基板および半導体装置 |
US8743582B2 (en) | 2010-05-25 | 2014-06-03 | Samsung Electronics Co., Ltd. | 3D semiconductor device |
US9478520B2 (en) | 2012-01-17 | 2016-10-25 | Olympus Corporation | Solid-state imaging device, imaging apparatus, substrate, semiconductor device and method of manufacturing the solid-state imaging device |
-
2007
- 2007-03-23 JP JP2007077526A patent/JP2008235838A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8743582B2 (en) | 2010-05-25 | 2014-06-03 | Samsung Electronics Co., Ltd. | 3D semiconductor device |
US9245827B2 (en) | 2010-05-25 | 2016-01-26 | Samsung Electronics Co., Ltd. | 3D semiconductor device |
US9478520B2 (en) | 2012-01-17 | 2016-10-25 | Olympus Corporation | Solid-state imaging device, imaging apparatus, substrate, semiconductor device and method of manufacturing the solid-state imaging device |
JP2013211475A (ja) * | 2012-03-30 | 2013-10-10 | Olympus Corp | 基板および半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6780668B1 (en) | Package of semiconductor device and method of manufacture thereof | |
JP5018826B2 (ja) | 電子デバイスおよびその製造方法 | |
JP5029597B2 (ja) | カード型記録媒体およびカード型記録媒体の製造方法 | |
US20120080221A1 (en) | Printed wiring board with built-in component and its manufacturing method | |
US20020115278A1 (en) | Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier | |
US20100163168A1 (en) | Method for manufacturing wiring board with built-in component | |
US7298265B2 (en) | RFID tag and method of manufacturing the same | |
US7678612B2 (en) | Method of manufacturing semiconductor device | |
JP2004310619A (ja) | Icカードの製造方法 | |
US8695207B2 (en) | Method for manufacturing an electronic device | |
JP2010250467A (ja) | デュアルインターフェイスicカードの製造方法及びアンテナ内蔵カード | |
US20100327044A1 (en) | Method for manufacturing electronic component module | |
JP2008235838A (ja) | 半導体装置、その製造方法、その実装方法およびこれを用いたicカード | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP2008258332A (ja) | プリント配線基板、電子装置、プリント配線基板の製造方法 | |
KR100867954B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
JP5008886B2 (ja) | 配線基板の製造方法 | |
JP2015219878A (ja) | 複合icカード及びそれに用いる複合icカード用モジュール | |
JP2011107865A (ja) | デュアルインターフェイス型icカードおよびその製造方法 | |
JP4774646B2 (ja) | 非接触icカードと非接触icカード用インレット及びその検査方法 | |
JP2006019606A (ja) | 電子部品の製造方法および電子部品ならびにicカード | |
JP5024190B2 (ja) | Icモジュール製造方法 | |
JP2008097073A (ja) | Icカードモジュール、その製造方法及びicカード | |
JP2008235839A (ja) | 半導体装置およびその製造方法 | |
JP2004140200A (ja) | 非接触式のデータキャリアとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |