JP4209574B2 - 半導体部品実装済部品の製造方法 - Google Patents

半導体部品実装済部品の製造方法 Download PDF

Info

Publication number
JP4209574B2
JP4209574B2 JP2000063686A JP2000063686A JP4209574B2 JP 4209574 B2 JP4209574 B2 JP 4209574B2 JP 2000063686 A JP2000063686 A JP 2000063686A JP 2000063686 A JP2000063686 A JP 2000063686A JP 4209574 B2 JP4209574 B2 JP 4209574B2
Authority
JP
Japan
Prior art keywords
semiconductor component
component mounted
semiconductor
pattern
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000063686A
Other languages
English (en)
Other versions
JP2001250839A (ja
Inventor
法人 塚原
尚士 秋口
秀規 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000063686A priority Critical patent/JP4209574B2/ja
Priority to DE60042787T priority patent/DE60042787D1/de
Priority to US10/031,000 priority patent/US6780668B1/en
Priority to EP00944429A priority patent/EP1204136B1/en
Priority to PCT/JP2000/004699 priority patent/WO2001006558A1/ja
Publication of JP2001250839A publication Critical patent/JP2001250839A/ja
Priority to US10/736,568 priority patent/US7090482B2/en
Application granted granted Critical
Publication of JP4209574B2 publication Critical patent/JP4209574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば非接触ICカードを製造する場合のように導電性ペーストにてなる回路パターンに設けられた接続パッドにICチップを電気的に接続する場合にて使用される、ICチップ等の電子部品を基材に実装して半導体部品実装済部品を製造する半導体部品実装済部品の製造装置、該製造装置にて製造される半導体部品実装済部品を有する半導体部品実装済完成品の製造装置、及び該半導体部品実装済完成品製造装置にて製造される半導体部品実装済完成品に関する。
【0002】
【従来の技術】
非接触ICカードを例に取り、従来の半導体部品実装済完成品の製造方法について、図20〜図27を参照しながら以下に説明する。
従来、コイルとICチップとを内蔵し、該コイルを介して外部とのデータの授与を行なう非接触ICカードを製造する際において、上記コイルの形成方法としては、銅にてなる巻線コイルを用いる方法や、銀ペースト等の導体ペーストを印刷して形成する方法や、銅箔等の金属箔をエッチングしてコイルを形成する方法等が用いられており、なかでも上記導体ペーストを印刷して回路パターン及びコイルを形成する方法が盛んになっている。
【0003】
図20〜図27は従来の非接触ICカード及びその製造方法を示す。
図20に示すように、従来の非接触ICカードは、第1基材1aに導電性ペーストにてコイルパターン2が形成され、このコイルパターン2の外周端3aに設けた接続パッド6、及びコイルパターン2の内周端3bに設けた接続パッド6のそれぞれがICチップ4の電極部と電気的に接続される構成となっている。
その製造工程は、図21に示すように、まずステップ(図内では「S」にて示す)1では、第1基材1aの表面に導電性ペーストにてコイルパターン2を含む回路パターンを印刷する。上記導電性ペーストとしては、銀ペーストが好適に使用される。上記導電性ペーストの印刷は、スクリーン印刷やオフセット印刷やグラビア印刷等によって行われ、例えばスクリーン印刷の場合、165メッシュ/インチ、乳剤厚み10μmのマスクを介して導電性ペーストを第1基材1aに印刷し、導体厚み約30μmの回路パターンを形成する。上記第1基材1a及び後述の第2基材2bには、ポリエチレンテレフタレート、塩化ビニル、ポリカーボネイト、アクリロニトリルブタジエンスチレン等からなる厚さ0.1〜0.5mm程度の熱可塑性樹脂が用いられる。
【0004】
ステップ2では、上記印刷方法により第1基材1a上に形成した上記導電性ペーストにてなる上記回路パターンを120℃の温度で10分間加熱して上記導電性ペーストを硬化させる。
ステップ3では、図22に示すように、上記回路パターンにおける上記外周端3aや内周端3bに設けられた接続パッド6に異方導電性シート9を貼り付ける。該異方導電性シートとは、金属粒子を含有する樹脂シートであり、加熱、加圧されることで上記金属粒子と上記接続パッド6とを電気的に接続する。
ステップ4では、異方導電性シート9を100℃で5秒加熱して、接続パッド6に仮圧着する。
ステップ5では、仮圧着した異方導電性シート9に半導体素子4やコンデンサ等の部品をマウントする。半導体素子の実装面には、図23に示すように半導体素子4上の電極パッド7にバンプ10が形成されており、図24に示すようにバンプ10と接続パッド6とが異方導電性シート9を介して電気的に接続される。尚、バンプ10は、ワイヤボンディング法やメッキ法、具体的には半田、金、銀、銅等を用いたメッキ法により、半導体素子4の電極パッド7上に形成される。
【0005】
ステップ6では、200℃の温度で30秒間加熱して、図25に示すように異方導電性シートを硬化して、半導体素子4を本圧着する。
尚、第1基材1aにガラスエポキシ基板やセラミック基板を用いた一般的な半導体実装においては、このステップ6までで半導体素子の実装は完了する。
そして、ステップ7では、第1基材1aに第2基材1bを貼り合わせてラミネート処理することにより、図26に示すように、接続パッド6とバンプ10とが異方導電性ペースト9を介して電気的に接続されたICカードが得られる。図26にて、5はコイルパターン2に並列接続されるコンデンサを示す。
【0006】
【発明が解決しようとする課題】
しかし、上述した従来の半導体部品実装済完成品製造方法、及び該製造方法にて製造される、半導体部品実装済完成品としての非接触ICカードの構成では、以下の問題があった。
上記第1基材1aや第2基材1bには、一般的にポリエチレンテレフタレートや塩化ビニル等の安価な熱可塑性樹脂が使用されている。一方、従来の製造工程では、上記ステップ6において異方導電性シート9を介して半導体素子4を本圧着する際の温度が200℃以上と高温である為、耐熱性に劣る第1基材1aや第2基材1bが劣化し易いという問題がある。
又、異方導電性シート9を用いて半導体素子4等の部品を第1基材1aに固定する為、異方導電性シート9の第1基材1aへの仮圧着及び本加圧工程が必要となる。よって、工程数が多くなり生産性が悪くコスト高になるという問題がある。
【0007】
又、異方導電性シート9の代わりに異方導電性粒子を用いた場合も同様である。
又、上記ステップ7においてラミネート処理する際に、半導体素子4が加熱、加圧される為、図27に示すように、半導体素子4が第1基材1aに沈み込み、導体ペーストによる回路パターン6が湾曲した形に変形してしまう。その結果、回路パターン断線の可能性が高く、動作不良の不具合が発生する。
本発明はこのような問題点を解決する為になされたもので、高品質、高生産性で安価な、半導体部品実装済部品の製造装置、半導体部品実装済完成品の製造装置、及び半導体部品実装済完成品を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために本発明は以下のように構成する。
即ち、本発明の第1態様である半導体部品実装済部品の製造装置は、互いに対向して配置された2つの熱プレス板を有し、これら2つの熱プレス板を近接する方向へ相対的に移動させる半導体部品押圧装置であって、上記2つの熱プレス板の隙間に配置された、導電性ペーストにて形成される回路パターンが形成されるパターン形成面を有する基材、及び上記回路パターンに接触する回路接続部を有する半導体部品について、上記相対的な移動によって、上記回路接続部側から上記半導体部品を上記基材へ挿入し上記回路接続部を上記パターン形成面に露出させ又は非露出な状態で近接するまで上記半導体部品を上記基材へ埋め込む半導体部品押圧装置と、
上記半導体部品押圧装置とは別設される接触面積増加装置であって、上記パターン形成面に露出した上記回路接続部に接触して、又は上記回路接続部近傍の上記パターン形成面に接触して、上記回路パターンと上記回路接続部との接触面積を増加させる接触面積増加部を形成する円筒形状にてなる増加部形成部材、及び、上記増加部形成部材を上記回路接続部又は上記回路接続部近傍の上記パターン形成面に押圧する増加部形成部材用押圧装置を有する接触面積増加装置と、
を備えたことを特徴とする。
【0010】
又、上記増加部形成部材は、円筒形状にてなり、上記増加部形成部材用押圧装置による押圧動作にて上記回路接続部を成形して上記回路接続部に上記接触面積増加部としての突部を形成することもできる。
【0012】
又、上記増加部形成部材は、上記回路接続部を収納する中空部を有する円筒形状にてなり、上記増加部形成部材用押圧装置による押圧動作にて上記回路接続部近傍の上記パターン形成面を押圧して上記回路接続部近傍に接触面積増加用溝を形成する先端部を有し、上記押圧動作により上記回路接続部を上記基材から露出させることもできる。
【0013】
又、本発明の第2態様である半導体部品実装済完成品の製造装置は、上記第1態様の半導体部品実装済部品の製造装置と、
上記半導体部品実装済部品の製造装置にて製造された半導体部品実装済部品を封止する封止装置と、
を備えたことを特徴とする。
【0014】
さらに又、本発明の第3態様である半導体部品実装済完成品は、上記第1態様の半導体部品実装済部品の製造装置にて製造され、パターン形成面に導電性ペーストにて回路パターンが形成された半導体部品実装済部品を、その厚み方向から封止装置にて2つの熱可塑性樹脂基材にてサンドイッチしてラミネート処理し封止してなることを特徴とする。
【0015】
【発明の実施の形態】
本発明の実施形態である、半導体部品実装済部品の製造装置、半導体部品実装済完成品の製造装置、及び半導体部品実装済完成品について、図を参照しながら以下に説明する。ここで、上記半導体部品実装済完成品の製造装置は、上記半導体部品実装済部品の製造装置にて製造された半導体部品実装済部品を有する半導体部品実装済完成品を製造する装置であり、及び上記半導体部品実装済完成品は、上記半導体部品実装済部品の製造装置にて製造された半導体部品実装済部品を有するものであり、又、上記半導体部品実装済完成品の製造装置にて製造されたものである。尚、各図において同じ構成部分については同じ符合を付している。
【0016】
上記「課題を解決するための手段」に記載する、「基材」の機能を果たす一例として本実施形態では第1熱可塑性樹脂基材122を例に取り、又「回路接続部」の機能を果たす一例として本実施形態では、バンプ113を例にとる。さらに又、「接触面積増加部」の機能を果たす一例として本実施形態では、突部118、凹凸部1131、露出面1132を例に採り、「接触面積増加装置」の機能を果たす一例として本実施形態では、増加部形成部材150、155、157、加熱装置153、及び増加部形成部材用押圧装置154を例に採る。又、「半導体部品実装済完成品」の機能を果たす一例として本実施形態では非接触ICカードを例にとるが、勿論これに限定されるものではない。
【0017】
図1は、本実施形態の半導体部品実装済部品の製造装置を用いて作製された半導体部品実装済部品を備えた、半導体部品実装済完成品の一例として非接触ICカード101を示している。該非接触ICカード101において、半導体素子114は予め第1熱可塑性樹脂基材122に埋め込まれ、該第1熱可塑性樹脂基材122のパターン形成面123に露出したバンプ113の部材形成面115に突部118を形成する。そして、導電性ペーストにより形成した回路パターン116と突部118とは異方導電性ペースト等を介さずに直接導通を得る点で従来例とは異なる。124,125は、半導体素子114及び回路パターン116を有する半導体部品実装済部品121を保護する為にラミネート処理を行なう第2の熱可塑性樹脂シート基材及び第3の熱可塑性樹脂シート基材であり、封止装置126、127にて半導体部品実装済部品121の封止動作に相当する上記ラミネート処理に使用される。以下に、非接触ICカード101の製造手順について図2〜図8及び図15を参照し、説明する。
【0018】
図2において、117は半導体部品に相当する半導体素子114の電極、112は半導体素子114のアクティブ面を保護するパッシベーション膜を示す。
図2及び図15に示すステップ(図15では「S」にて示す)1において半導体素子114の電極117上にAuやCu、半田等にてなる金属ワイヤを用いたワイヤボンディング法により、バンプ113を形成する。
【0019】
次に、図3及び図15に示すステップ2において、バンプ113を形成した半導体素子114を、ポリエチレンテレフタレート、塩化ビニル、ポリカーボネイト、アクリロニトリルブタジエンスチレン等の電気的絶縁性を有する熱可塑性樹脂で形成されたシート状の第1熱可塑性樹脂基材122上に一個もしくは複数個マウントする。ここで、第1熱可塑性樹脂基材122の厚みは、本実施形態の場合、後述するように少なくともバンプ113の部材形成面115を第1熱可塑性樹脂基材122から露出させる必要から、基本的に半導体素子114の厚み以上、半導体素子114の厚みとバンプ113の高さを合わせた厚み以下にすることが望ましい。例えば、半導体素子114の厚みが0.18mm、バンプ113の高さが0.04mmの場合、第1熱可塑性樹脂基材122の厚みは0.2mmが好ましい。
【0020】
次に、図4及び図15に示すステップ3において、バンプ113付の半導体素子114がマウントされた第1の熱可塑性樹脂基材122を熱プレス板171、172間に挟み、バンプ113付半導体素子114と第1熱可塑性樹脂基材122とを加熱しながら、半導体部品押圧装置173にて相対的に押圧し、半導体素子114を第1熱可塑性樹脂基材122内に挿入する。該熱プレスの条件は、例えばポリエチレンテレフタレート製の第1熱可塑性樹脂基材を用いた場合、圧力30×105Pa、温度120℃、プレス時間1分である。上記温度、圧力は、第1熱可塑性樹脂基材122の材質により異ならせる。
【0021】
ステップ4に対応する図5は、上記プレス後における半導体素子114及び第1熱可塑性樹脂基材122の状態を示した断面図である。第1熱可塑性樹脂基材122への半導体素子114の上記挿入動作により、本実施形態では図5に示すように、バンプ113の端面、つまり上記プレスによりバンプ113が熱プレス板171に接触した面である部材形成面115を第1熱可塑性樹脂基材122のパターン形成面123に露出させた状態で、半導体素子114及びバンプ113は第1熱可塑性樹脂基材に埋設される。
このとき、本実施形態では、薄型化を図るため、半導体素子114の上記アクティブ面に対向する裏面114aと、上記パターン形成面に対向する第1熱可塑性樹脂基材122の裏面122aとは、図示するように同一面となるようにしているが、これに限定されるものではない。つまり、製造する半導体部品実装済部品によっては、上述した第1熱可塑性樹脂基材122の厚みや、熱プレス板171、172の押圧力等の調整により、例えば、第1熱可塑性樹脂基材122の裏面122aより半導体素子114の裏面114aを突出させても良い。
【0022】
尚、上記部材形成面115が電気的接続面の機能を果たす一例である。又、本実施形態では、部材形成面115のみが第1熱可塑性樹脂基材122のパターン形成面123から露出しているが、例えばプレス板171の形状を工夫する等により、部材形成面115だけでなくバンプ113の一部又は全部をパターン形成面123より露出させても良い。このように構成したときには、上記電気的接続面は、パターン形成面123より露出した部分の外表面に相当する。尚、図17にはバンプ113の部材形成面115及びその近傍部分をパターン形成面123より露出された場合を示している。
【0023】
次に、図6及び図15におけるステップ5において、第1熱可塑性樹脂基材122のパターン形成面123に露出したバンプ113の部材形成面115上を増加部形成部材150で押圧することで、部材形成面115にバンプ113から突部118をバンプ113と一体的に成形する。
即ち、増加部形成部材150は、例えば、内部に中空部151を有する円筒構造となったものを用いる。該増加部形成部材150に接続される加熱装置153にて増加部形成部材150を例えば200℃に加熱し、増加部形成部材用押圧装置154にて、1バンプ当たり荷重100gで、増加部形成部材150の先端152を上記部材形成面115に押圧することで、部材形成面115が変形し、バンプ113の一部が中空部150aに入り込む。よって、押圧後において、部材形成面115には、該部材形成面115より突出した凸形状の突部118がバンプ113と一体的に成形される。
【0024】
このような突部118を形成することで、後述する導電性ペーストによる回路パターンとの接触面積が、単に部材形成面115上に回路パターンを形成する場合と比較して増大する為に、接合信頼性がより増す。又、増加部形成部材150にて突部118を形成することから、例えばバンプ113上にさらにバンプを形成するような場合に比べてコスト低減を図ることができる。
【0025】
又、上記増加部形成部材150は、上述の形状のものに限定されるものではなく、例えば図18に示す棒状の増加部形成部材155のように、その先端156に、好ましくは端部を尖らした、好ましくは複数の凹凸部1561を形成したものを使用することもできる。このような増加部形成部材155の凹凸部1561をバンプ113の上記部材形成面115上に押圧することで、部材形成面115に凹凸部1131を形成することができ、後述する導電性ペーストによる回路パターンとバンプ113との接触面積を増大させることができ、接合の信頼性を増すことができる。
【0026】
さらに増加部形成部材150の変形例として、図19に示すような増加部形成部材157を用いることもできる。該増加部形成部材157は、バンプ113が収納される程度の中空部1571と、該増加部形成部材157の先端部が第1熱可塑性樹脂基材122のパターン形成面123に押圧されたときバンプ113の周囲に、後述の導電性ペーストによる回路パターンとバンプ113との接触面積を増加させるための接触面積増加用溝1572を形成する先端部1573とを有する。このような増加部形成部材157を第1熱可塑性樹脂基材122のパターン形成面123に押圧することで、バンプ113の周囲には上記接触面積増加用溝1572が形成され、該接触面積増加用溝1572によって第1熱可塑性樹脂基材122から露出した露出面1132がバンプ113に形成される。よって、パターン形成面123から露出するバンプ113の表面積を増大させることができ、後述する導電性ペーストによる回路パターンとバンプ113との接触面積を増大させることができ、接合の信頼性を増すことができる。
【0027】
即ち、バンプ113に対して、後述する導電性ペーストによる回路パターンとバンプ113との接触面積を増加させるための接触面積増加部を形成する増加部形成部材を使用することができる。ここで上記接触面積増加部としては、上記突部118や、上記凹凸部1561にて部材形成面115に形成される凹凸部1131や、上記接触面積増加用溝1572により露出した上記露出面1132等が相当する。又、上記バンプに上記凹凸部1131を形成する場合、ステップ3にて熱プレス板171に半導体素子114を埋設するときを利用して、凹凸を設けた熱プレス板にてバンプに凹凸を形成するように構成することもできる。
【0028】
次に、図7及び図15におけるステップ6において、Ag、Cu等の導電性ペーストを用いて、突部118に接触するように、好ましくは図示するように突部118を埋設するようにして半導体素子114と電気的に接続される回路パターン116を、第1熱可塑性樹脂基材122のパターン形成面123上に形成する。又、上述したバンプ113における上記凹凸部1131や上記露出面1132の場合においても、上記凹凸部1131や上記露出面1132と接触するように、好ましくはこれらを埋設するようにして半導体素子114と電気的に接続される回路パターン116が、第1熱可塑性樹脂基材122のパターン形成面123上に形成される。
該導電性ペーストによる回路パターン116の形成は、一般的にスクリーン印刷やオフセット印刷やグラビア印刷等によって行われる。例えばスクリーン印刷の場合、165メッシュ/インチ、乳剤厚み10μmのマスクを介して導電性ペーストを印刷し、導体厚み約30μmの回路パターン116を形成する。尚、形成される回路パターン116は、本実施形態では、半導体素子114と無線にて情報の送受信を行なう為のアンテナコイルの形状である。勿論、上記回路パターン116は、上記アンテナコイル形状に限定されるものではなく、製造物としての半導体部品実装済部品の機能に応じた形態に形成される。
このようにして、回路パターン116への半導体素子114の実装を行なう。又、該実装された図7に示す状態の構成部分を、半導体部品実装済部品121とする。
【0029】
次に、図8及び図15におけるステップ7において、上記半導体部品実装済部品121をその厚み方向からポリエチレンテレフタレート、塩化ビニル、ポリカーボネート、アクリロニトリルブタジエンスチレン等電気的絶縁性を有するシート状の第2熱可塑性樹脂基材124及び第3熱可塑性樹脂基材125にてサンドイッチして、封止装置126、127にてラミネート処理し、半導体部品121の封止を行なう。該ラミネート処理の条件は、例えばポリエチレンテレフタレート製の第1熱可塑性樹脂基材を用いた場合、圧力30×105Pa、温度120℃、プレス時間1分、圧力保持時間1分である。
【0030】
以上の工程を経て、図1に示すような、半導体素子114が実装されたモジュールとしての半導体部品実装済部品や、本実施形態の場合のように上記半導体部品実装済部品を有する半導体部品実装済完成品としての機能を果たす一例に相当する非接触ICカード101が完成する。
このように本実施形態によれば、第1熱可塑性樹脂基材122に半導体素子114を予め埋め込んだ後に、カード化を実施する為、従来例における図27に示すようなカード化後における半導体素子4の基材1aへの沈み込みは発生しない。
よって、回路パターン116が断線することは無く、高品質の半導体部品実装済部品及び半導体部品実装済完成品を製造することが可能になる。
さらに、異方導電性シート又は異方導電性粒子等の接合材料を用いる必要が無い為、異方導電性シート等の処理に要する工程は無く、高生産性且つ安価な半導体部品実装済部品及び半導体部品実装済完成品を提供することが可能になる。
【0031】
又、ステップ6にてパターン形成面123上に回路パターン116を形成した後、図9に示すように、当該回路パターンの所定の位置にコンデンサ、抵抗等の受動部品である電子部品129をマウントした、半導体部品実装済部品128を形成することも出来る。そして、図10に示すように、該半導体部品実装済部品128をその厚み方向から第2熱可塑性樹脂基材124及び第3熱可塑性樹脂基材125にてサンドイッチしてラミネート処理して、図10に示す非接触ICカード102を製造することも出来る。
【0032】
又、上述した図1〜図10では、半導体素子114と回路パターン116との接続箇所のみを示しているが、図7に示す半導体部品実装済部品121の全体を示す平面図を図11に、図11に示すI−I部の断面図を図12に示し、さらに半導体部品実装済部品121の全体を第2熱可塑性樹脂基材124及び第3熱可塑性樹脂基材125にてラミネート処理してなる非接触ICカード101における上記I−I部分の断面図を図13に示す。
【0033】
又、図14に示すように回路パターン116の外周端130と半導体素子114の電極117の対応部分131とをジャンパー接続する為に、回路パターン116に絶縁膜132を設けた後、外周端130と上記電極対応部分131とを導電性ペーストの印刷や導電性箔133等にて電気的に接続する。これにより、図示するようなジャンパーが完成する。尚、絶縁膜132の形成は、ポリエステル系の絶縁箔の接着や絶縁塗料の印刷により行なう。
【0034】
又、回路パターン116の外周端130と半導体素子114の電極117の対応部分131とのジャンパー接続は、上述の方法に限定されるものではなく、例えば図16に示すように、第1熱可塑性樹脂基材122に予め設けておいたスルーホール180を介して、導電性ペーストの印刷により回路パターン116の形成面とは反対側に回路パターン133を形成することによっても行うことができる。回路パターン133の形成は、半導体素子114を第1熱可塑性樹脂基材122に埋め込む前に実施しても良いし、回路パターン116形成後に実施しても良い。スルーホール180への導電性ペーストの充填は、回路パターン116の印刷時、もしくは、回路パターン133の印刷時に同時に行うことができる。
【0035】
又、本実施形態では、回路パターン116の形成面と反対側に形成するパターン133はコイルジャンパーであるが、該構成に限定されるものではない。第1熱可塑性樹脂基材122を両面基板として、製造物としての半導体部品実装済部品の機能に応じた形態に形成することができる。
【0036】
以上の説明において、半導体部品実装済完成品の機能を果たす一例としての非接触ICカードを製造する際に、半導体部品実装済部品121や半導体部品実装済部品128を、2つの熱可塑性樹脂基材124、125にてサンドイッチする構成をとっているが、該構成に限定されるものではない。例えば、第1熱可塑性樹脂基材122をプレート上に載置して、これを封止するようなときには、第3熱可塑性樹脂基材125のみを使用すればよく、製造する半導体部品実装済部品の種類や、機能に応じて、2つの熱可塑性樹脂基材124、125の使用を適宜工夫すれば良い。
【0037】
又、上述の実施形態では、上述のように第1熱可塑性樹脂基材122の厚み調整、及び熱プレス動作の制御を行なうことで、上記ステップ3にて、第1熱可塑性樹脂基材122へのバンプ113付半導体素子114の挿入動作と、バンプ113の部材形成面115のパターン形成面123への露出動作とを同じ工程にて処理しているが、これに限定されるものではない。即ち、上記電気的接続面、例えば部材形成面115をパターン形成面123に露出させず、上記ステップ6にて、押圧増加部形成部材150にて、突部118として露出させ、回路パターン116との電気的接続を図るように構成してもよい。
【0038】
【発明の効果】
以上詳述したように本発明の第1態様における、半導体部品実装済部品の製造装置、第2態様における、半導体部品実装済完成品の製造装置、及び第3態様の半導体部品実装済完成品によれば、半導体部品押圧装置にて半導体部品を基材に挿入後、挿入された半導体部品の回路接続部に対して接触面積増加装置にて接触面積増加部を形成し、該接触面積増加部を有する上記回路接続部に対して回路パターンを形成することで実装を完成させる。よって、実装時には異方導電性シートや異方導電性粒子を用いない為、従来に比べて大幅な生産性の向上とコストダウンが可能になる。又、上記基材に挿入された半導体部品に対して回路パターンを形成することから、従来発生したような半導体部品の基材への沈み込みを防ぐことが出来、その結果、回路パターンの断線が無く、高品質の半導体部品実装済部品、及び半導体部品実装済完成品を安定して生産することができる。
【図面の簡単な説明】
【図1】 本発明の実施形態における半導体部品実装済完成品の断面図である。
【図2】 図1に示す半導体部品実装済完成品の製造過程を説明する為の図であり、ステップ1における状態を示す図である。
【図3】 図1に示す半導体部品実装済完成品の製造過程を説明する為の図であり、ステップ2における状態を示す図である。
【図4】 図1に示す半導体部品実装済完成品の製造過程を説明する為の図であり、ステップ3における状態を示す図である。
【図5】 図1に示す半導体部品実装済完成品の製造過程を説明する為の図であり、ステップ4における状態を示す図である。
【図6】 図1に示す半導体部品実装済完成品の製造過程を説明する為の図であり、ステップ5における状態を示す図である。
【図7】 図1に示す半導体部品実装済完成品の製造過程を説明する為の図であり、ステップ6における状態を示す図である。
【図8】 図1に示す半導体部品実装済完成品の製造過程を説明する為の図であり、ステップ7における状態を示す図である。
【図9】 図1に示す半導体部品実装済完成品に備わる半導体部品実装済部品について、電子部品を回路パターン上に装着した状態を示す図である。
【図10】 図9に示す半導体部品実装済部品をラミネート処理した状態を示す断面図である。
【図11】 図1に示す半導体部品実装済完成品が非接触ICカードの場合であって、該非接触ICカードに備わる半導体部品実装済部品の平面図である。
【図12】 図11に示すI−I部における断面図である。
【図13】 図11における非接触ICカードの上記I−I部における断面図である。
【図14】 図11における非接触ICカードにて、ジャンパーを設けた状態を示す平面図である。
【図15】 図1に示す半導体部品実装済完成品の製造過程を示すフローチャートである。
【図16】 ジャンパーを設けた図11における非接触ICカードの変形例の断面図である。
【図17】 図7に示す半導体部品実装済部品の変形例における断面図である。
【図18】 図6に示す増加部形成部材の変形例を示す図である。
【図19】 図6に示す増加部形成部材の別の変形例を示す図である。
【図20】 従来の非接触ICカードの構造を示す斜視図である。
【図21】 従来の非接触ICカードの製造工程を示すフローチャートである。
【図22】 従来の非接触ICカードの製造工程を示す断面図である。
【図23】 従来の非接触ICカードの製造工程を示す断面図である。
【図24】 従来の非接触ICカードの製造工程を示す断面図である。
【図25】 従来の非接触ICカードの製造工程を示す断面図である。
【図26】 従来の非接触ICカードの構造を示す断面図である。
【図27】 従来の非接触ICカードの不具合状態を示す断面図である。
【符号の説明】
101,102…非接触ICカード、113…バンプ、114…半導体素子、
115…部材形成面、116…回路パターン、117…電極、
118…回路接続用部材、121…半導体部品実装済部品、
122…第1熱可塑性樹脂基材、123…パターン形成面、
124…第2熱可塑性樹脂基材、125…第3熱可塑性樹脂基材、
128…半導体部品実装済部品、129…電子部品、150…増加部形成部材。

Claims (1)

  1. 導電性ペーストにて形成される回路パターン(116)が形成されるパターン形成面(123)を有する基材(122)の裏面に対して、上記回路パターンに接触する回路接続部(113)を有する半導体部品(114)を上記回路接続部側から挿入し、上記回路接続部を上記パターン形成面に露出させ又は非露出な状態で近接するまで上記半導体部品を上記基材へ埋め込み、
    円筒形状にてなる増加部形成部材(150、155、157)を、上記パターン形成面に露出した上記回路接続部に押圧して、又は上記回路接続部近傍の上記パターン形成面に押圧して、上記回路パターンと上記回路接続部との接触面積を増加させる接触面積増加部(118,1131,1132)を上記回路接続部に形成する、
    ことを特徴とする半導体部品実装済部品の製造方法。
JP2000063686A 1999-07-16 2000-03-08 半導体部品実装済部品の製造方法 Expired - Fee Related JP4209574B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000063686A JP4209574B2 (ja) 2000-03-08 2000-03-08 半導体部品実装済部品の製造方法
DE60042787T DE60042787D1 (de) 1999-07-16 2000-07-13 Verfahren zur Herstellung einer verpackten Halbleiteranordnung
US10/031,000 US6780668B1 (en) 1999-07-16 2000-07-13 Package of semiconductor device and method of manufacture thereof
EP00944429A EP1204136B1 (en) 1999-07-16 2000-07-13 Method of fabricating a packaged semiconductor device
PCT/JP2000/004699 WO2001006558A1 (fr) 1999-07-16 2000-07-13 Emballage de dispositifs a semi-conducteurs et leur procede de fabrication
US10/736,568 US7090482B2 (en) 1999-07-16 2003-12-17 Semiconductor device package manufacturing method and semiconductor device package manufactured by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000063686A JP4209574B2 (ja) 2000-03-08 2000-03-08 半導体部品実装済部品の製造方法

Publications (2)

Publication Number Publication Date
JP2001250839A JP2001250839A (ja) 2001-09-14
JP4209574B2 true JP4209574B2 (ja) 2009-01-14

Family

ID=18583514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000063686A Expired - Fee Related JP4209574B2 (ja) 1999-07-16 2000-03-08 半導体部品実装済部品の製造方法

Country Status (1)

Country Link
JP (1) JP4209574B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810033B2 (ja) * 2001-09-28 2011-11-09 リンテック株式会社 アンテナコイル及びそれを用いた非接触型カード
US7176055B2 (en) 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP2004152982A (ja) 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 電子部品実装済部品の製造方法、及び該電子部品実装済部品を備えた電子部品実装済完成品の製造方法、並びに電子部品実装済完成品
KR102061342B1 (ko) * 2012-06-13 2020-01-02 에스케이하이닉스 주식회사 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법

Also Published As

Publication number Publication date
JP2001250839A (ja) 2001-09-14

Similar Documents

Publication Publication Date Title
US6780668B1 (en) Package of semiconductor device and method of manufacture thereof
US6406990B1 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
JP2004516538A (ja) スマートラベルウェブおよびその製造方法
US7122087B2 (en) Method of manufacturing RFID
US20050275088A1 (en) Circuit module and method for manufacturing the same
JP3916405B2 (ja) 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP2007042087A (ja) Rfidタグ及びその製造方法
JP3529657B2 (ja) 熱可塑性樹脂基板に半導体素子を取付ける方法、非接触icカードの製造方法及び半導体素子を取付けた熱可塑性樹脂基板
JP3891743B2 (ja) 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP4179736B2 (ja) 半導体素子実装済部品の製造方法及び半導体素子実装済完成品の製造方法
JPH11250214A (ja) 部品の実装方法とicカード及びその製造方法
JP4209574B2 (ja) 半導体部品実装済部品の製造方法
JP2000235635A (ja) コンデンサ内蔵非接触型icカードとその製造方法
JP4860494B2 (ja) 電子装置の製造方法
JP3561117B2 (ja) 無線モジュール及び無線カード
WO2006051885A1 (ja) インターポーザの接合方法及び、このインターポーザの接合方法を利用して作製した電子部品
JP3979797B2 (ja) 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP2785846B2 (ja) プリント基板回路
JP3881195B2 (ja) 半導体部品実装済部品の製造方法、半導体部品実装済部品、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP3548457B2 (ja) 非接触icカードにおけるコイルの終端接続方法
JP2004520722A (ja) 基体及び当該基体に付属するチップを有する製品
WO2022153631A1 (ja) カード型媒体、およびカード型媒体の製造方法
TWI336223B (en) Electronic device and method of manufacturing same
JP3764213B2 (ja) Icカード及びその製造方法
JP4085790B2 (ja) Icカードの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081023

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees