JP4529319B2 - 半導体チップとその製造方法 - Google Patents
半導体チップとその製造方法 Download PDFInfo
- Publication number
- JP4529319B2 JP4529319B2 JP2001195072A JP2001195072A JP4529319B2 JP 4529319 B2 JP4529319 B2 JP 4529319B2 JP 2001195072 A JP2001195072 A JP 2001195072A JP 2001195072 A JP2001195072 A JP 2001195072A JP 4529319 B2 JP4529319 B2 JP 4529319B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- electrode
- nitride semiconductor
- substrate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 118
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229920005989 resin Polymers 0.000 claims description 99
- 239000011347 resin Substances 0.000 claims description 99
- 239000000758 substrate Substances 0.000 claims description 45
- 238000007789 sealing Methods 0.000 claims description 42
- 238000000926 separation method Methods 0.000 claims description 38
- 150000004767 nitrides Chemical class 0.000 claims description 33
- 238000005520 cutting process Methods 0.000 claims description 21
- 238000005498 polishing Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 14
- 239000002245 particle Substances 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 23
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は樹脂封止された半導体チップとその製造方法に関する。
【０００２】
【従来の技術】
半導体チップは通常、ウエハ上に各素子を形成した後、ウエハを切断することにより製造され、実装された後、樹脂封止されて使用される。
また、このウエハを切断する方法には、例えば、ダイヤモンドカッターなどでウエハ表面に傷をつけ、そこからへき開性を利用して割る方法（スクライブ方法）、例えば、金属円盤の表面にダイヤモンド砥粒を固着させたダイシングソーを用いてウエハを途中までカット（ハーフカット）して割る方法、又はダイシングソーを用いて最後までカット（フルカット）する方法等がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の半導体チップは実装時に素子を傷つけないように取り扱いを慎重にする必要があり、取り扱いが容易でなかった。
また、スクライブ方法を用いて製造工程では、半導体チップの隅が欠けるチッピングやクラックが発生する恐れがあり、それを避けるためにはダイヤモンドカッターの荷重やスクライブの深さ等のパラメーターの微妙な調整を必要とするという製造工程上の問題点があった。
特に高い硬度のウエハを用いた場合にはより慎重なパラメータの微調整を必要とし、これらの微調整は人間の感覚や経験に頼る所が大きく、切断工程の自動化が困難であるという問題点があった。
また、ダイシングソーを用いてサファイア基板をフルカットすることはできないという問題点があった。
【０００４】
そこで、本発明は、取り扱いが容易な半導体チップを提供することを第１の目的とする。
また、本発明は、チッピングやクラックの発生を容易に防止でき、容易に自動化することができる半導体チップの製造方法を提供することを第２の目的とする。
【０００５】
【課題を解決するための手段】
以上の目的を達成するために、本発明に係る窒化物半導体発光素子は、基板上に、ｎ電極が形成されたｎ型半導体層と、窒化物半導体からなる発光層と、ｐ電極が形成されたｐ型半導体層と、を備え、上記ｎ電極上及びｐ電極上にそれぞれバンプが形成されてなる窒化物半導体発光素子において、
上記バンプの先端部分と基板の下面を除いて上記チップを実質的に覆うように蛍光体を含みかつ透光性を有する樹脂からなる樹脂封止体が形成され、かつ該樹脂封止体は上記基板に垂直な側面を有することを特徴とする。
このように構成することにより、半導体層により発光された光と蛍光体により発光された光との混色により所望の発光色を実現できる。
また、以上のように構成された本発明に係る窒化物半導体発光素子は、上記バンプの先端部分と基板の下面を除いて樹脂封止体が形成されているので、上記ｎ型とｐ型半導体層及び各電極を保護することができるので、実装時における取り扱いを容易にできる。ここで、本明細書において上面とは、実装されたときの上下ではなく、窒化物半導体発光素子において半導体層及び電極層が形成された側の面をいい、下面とは半導体層が形成されている面とは逆の面をいう。
【０００６】
また、本発明の窒化物半導体発光素子において、上記ｎ型半導体層は１又は２以上の窒化物半導体層を含み、上記ｐ型半導体層は１又は２以上の窒化物半導体層を含んでいてもよい。
【０００７】
さらに、本発明の窒化物半導体発光素子において、上記樹脂封止体は、上記基板の下面の外側に該下面と実質的に同一平面上に位置する底面を有することが好ましく、これにより上記基板の側面の外側に比較的厚い樹脂封止体を形成することができるので、より効果的に上記ｎ型とｐ型半導体層及び各電極を保護することができる。
【０００９】
また、本発明の窒化物半導体発光素子において、上記樹脂封止体は、反射散乱粒子を含むようにしてもよく、このように構成すると特に基板の下面から光を放出するように実装した場合に、発光した光の取りだし効率を向上させることができる。
【００１０】
また、本発明に係る窒化物半導体発光素子の製造方法は、ウエハ上に形成された複数の素子を素子毎に分離することにより窒化物半導体発光素子を製造する方法であって、
上記ウエハの素子間に分離溝を形成する溝形成工程と、
上記分離溝が形成されたウエハ上に上記分離溝に樹脂が充填されるように透光性を有する樹脂を形成してその樹脂を硬化する樹脂形成工程と、
上記ウエハの下面を、上記分離溝の硬化された樹脂が露出するまで研磨する研磨工程と、
上記分離溝の硬化された樹脂を切断する切断工程とを含み、
上記窒化物半導体発光素子は、上記ウエハが切断されてなる基板上に、ｎ電極が形成されたｎ型半導体層と、窒化物半導体からなる発光層と、ｐ電極が形成されたｐ型半導体層と、を備え、
上記ｎ電極上及びｐ電極上にそれぞれバンプが形成されてなり、
上記樹脂形成工程において、上記樹脂に蛍光体を含有させて、当該樹脂を上記バンプの先端部分を除いて実質的に各素子を覆うように形成することを特徴とする。
以上のように構成された窒化物半導体発光素子の製造方法は、樹脂を硬化させた後に研磨及び切断により樹脂封止体の形状加工を施しているので、寸法精度よく樹脂封止体を加工でき、外形の寸法バラツキの少ない窒化物半導体発光素子を製造することができる。
【００１２】
【発明の実施の形態】
以下、図面を参照しながら本発明に係る実施の形態について説明する。
実施の形態１．
本発明に係る実施の形態１の半導体チップは、図１及び図２に示すように、サファイアからなる基板１の上に、例えばＳｉがドープされたｎ型窒化物半導体からなるｎ型半導体層２、窒化物半導体からなる発光層（図示せず）及びＭｇがドープされたｐ型窒化物半導体からなるｐ型半導体層３が積層されてなる窒化物半導体発光素子であって、以下のように構成されている。
【００１３】
（電極部の構成）
ｐ型半導体層３の一部を除去して露出させたｎ型半導体層２の上にｎパッド電極２２が形成されかつｐ型半導体層のほぼ全面にｐ全面電極３１が形成されそのｎ全面電極３１上の一部にｐパッド電極３２が形成されている。
ここで、基板１上において、ｎパッド電極２２とｐパッド電極３２の上面を除いて、ｎ型半導体層２、ｐ型半導体層３及びｐ全面電極３１を覆うようにＳｉＯ２からなる保護膜４が形成されその上に、例えばポリイミドからなる保護膜５が形成されている。
そして、ｎパッド電極２２とｐパッド電極３２の上には、それぞれバンプ２３及びバンプ３３がその上端面がそれぞれ平坦でかつ互いにほぼ同一の高さになるように形成されている。
【００１４】
（樹脂封止体）
本実施の形態１の半導体チップにおいて、樹脂封止体７はバンプ２３の上端部分、バンプ３３の上端部分、基板１の下面とを除いて、素子全体を覆うように形成されている。
ここで、本実施の形態１の半導体チップにおいて、樹脂封止体７は基板１に垂直な側面７ａを有するように形成され、これにより本実施の形態１の半導体チップの外形形状は直方体とされる。
また、図２において、７ｂの符号を付して示す部分は基板１の下面を取り囲むように形成されている樹脂封止体７の底面であって、基板１の底面と実質的に同一平面上に位置するように形成されている。
尚、本実施の形態１の半導体チップでは、図１に示すように、樹脂封止体７の上面において、露出された２つのバンプ２３を互いに接続するように電極層２４が形成され、樹脂封止体７の上面において、露出された２つのバンプ３３を互いに接続するように電極層３４が形成される。
【００１５】
以上のように構成された実施の形態１の半導体チップは、基板１と樹脂封止体７とによって、素子を構成している部分が保護されているので、例えば実装時における素子の破壊を防止でき、また、電極面にダイボンド樹脂が付着するのを防止できる。
【００１６】
以下、本実施の形態１の半導体チップの製造方法について説明する。
尚、以下の図３〜図４においては、ｐ型及びｎ型半導体層及びｎ及びｐ電極等の各電極は省略して描いている。
【００１７】
（各素子領域の形成工程）
本製造方法ではまず、サファイアからなるウエハ１００上に、各半導体チップにそれぞれ対応する複数の素子を形成する。
具体的には、ウエハ１００の上にｎ型半導体層とｐ型半導体層とを形成して、素子間に位置するｎ型半導体層及びｐ型半導体層をエッチングにより除去して各素子毎に分離する。
以下、この素子間においてエッチングにより除去した部分を素子分離領域といい、図５において４１及び４２の符号を付して示す。
ここで、素子分離領域４１同士は互いに平行になるように形成され、素子分離領域４２同士は互いに平行になるように形成される。
また、素子分離領域４１と素子分離領域４２とは互いに直交するように形成される。
【００１８】
次に、各素子領域においてそれぞれｐ型半導体層３の一部を除去してｎ型半導体層２を露出させて露出させたｎ型半導体層２の上にｎパッド電極２２を形成する。
さらに、ｐ型半導体層３のほぼ全面にｐ全面電極３１を形成して、そのｎ全面電極３１上の一部にｐパッド電極３２を形成する。
次に、ｎパッド電極２２とｐパッド電極３２の上面を除いて、ｎ型半導体層２、ｐ型半導体層３及びｐ全面電極３１を覆うようにＳｉＯ２からなる保護膜４を形成し、その上にポリイミドからなる保護膜５を形成する。
そして、ｎパッド電極２２とｐパッド電極３２の上に、それぞれバンプ２３及びバンプ３３を形成する。
【００１９】
（分離溝の形成工程）
次に、図３（ｂ）及び図５に示すように、各素子分離領域４１，４２に露出したウエハの表面に、例えばダイシングソーを用いて、所定の形状の分離溝５１を形成する。
ここで、分離溝５１は、例えば、深さ２００μｍ、幅１００に設定される。
この分離幅５１の幅を２００μより浅くすると、ダイシングの時間は短縮することができかつダイシングブレード（ダイシングソーの刃）の磨耗量を減らすことができる。この場合、後述の基板研磨工程において基板の研磨量が大きくなるので研磨時間は長くなるが、ウエハの研磨は一度に大量（多数枚）に処理できるので、特に問題にはならない。
しかしながら、研磨後にチップを保持する樹脂の強度が低下するので、一定の保持強度を保つことができるように、分離溝５１の深さを設定する必要がある。
また、逆にこの分離幅５１の幅を２００μより深く設定すると、ダイシングブレードの磨耗量が大きくなり、またダイシングの時間は長くなるが、研磨後にチップを保持する強度が向上する。
従って、分離溝５１の深さは樹脂の強度等を考慮して最適な値に設定される。
尚、分離溝に充填される樹脂はフィラーを含み、これにより樹脂を柔らかくでき、研磨する工程で熱収縮を抑えることができ、サファイア基板が割れにくくなるという効果がある。
また、分離溝の形成工程において使用されるダイシングソーは、後述の切断工程に用いられるダイシングソーより刃の厚さが厚いものが用いられる。
【００２０】
（封止樹脂層の形成工程）
次に、図３（ｃ）に示すように、ウエハの上面全体を覆うように封止樹脂層７０を形成して、硬化させる。
そして、図４（ａ）に示すように、硬化させた封止樹脂層７０を上面から各バンプ２３，３３の各上端面が露出するまで研磨する。これにより、バンプ２３とバンプ３３の上端面はそれぞれ平坦でかつほぼ同一の高さにそろえられる。
【００２１】
次に、図４（ｂ）に示すように、露出させたバンプ２３，３３にそれぞれ電極層２４，３４を形成する。
本実施の形態１では、図６に示すように露出させた２つのバンプ２３を接続するように電極層２４を形成し、２つのバンプ３３を接続するように電極層３４を形成している。
このように本実施の形態１の半導体チップでは、電極層２４，３４を大きく形成することにより外部回路との接続を容易にしている。
具体的には、例えば、図６に示す電極層２４，３４に対応する形状の開口部を有するレジストを樹脂封止体７０の上に形成して、その上からスパッタリングにより全面に金属層を形成した後、レジストをその上に形成された金属層とともに除去（リフトオフ）することにより、所定の形状の電極層２４，３４を形成することができる。
【００２２】
（基板研磨工程）
次に、基板１の下面から分離溝５１，５２の底部に達するまで基板１を研磨して、図４（ｃ）に示すように、基板の下面に分離溝５１，５２に充填された樹脂封止体７０を露出させる。
（切断工程）
次に、図４（ｄ）に示すように、分離溝５１，５２に充填された樹脂封止体７０を、例えば、刃の厚さが２０μｍのダイシングソー等を用いて各分離溝の中央部で分離溝に沿って切断する。
【００２３】
以上のような工程により、図１及び図２に示す実施の形態１の半導体チップが作製される。
【００２４】
以上のように構成された本実施の形態１の製造方法では、ウエハ１００において素子間に分離溝５１を形成して、その分離溝５１に樹脂を充填して硬化し、ウエハ１００の下面を分離溝５１において硬化された樹脂が露出するまで研磨した後、その分離溝５１の部分で硬化した樹脂を切断するようにしているので、その樹脂のみを切断することによりサファイアを切断することなく個々の素子に分離することができる。
尚、本製造方法においては、分離溝を形成する工程と基板の下面を研磨する工程とを必要とするが、サファイア基板をカットする場合に比較して切断が容易であり、また、研磨工程は自動化が容易である。
【００２５】
また、本実施の形態１の製造方法では、分離溝を形成する工程以外では直接サファイア基板を切断する必要がないので、チッピングやクラックを発生させることなく各素子に分離でき、信頼性の高い半導体チップを歩留まりよく製造することができる。
【００２６】
また、本実施の形態１の製造方法によれば、樹脂封止体を直交する分離溝５１，５２においてそれぞれ、ウエハ１００と垂直に切断しているので、容易に方形の半導体チップを製造することができる。
また、本実施の形態２の半導体チップでは樹脂を硬化させた後に研磨及び切断により樹脂封止体７の形状加工を施しているので、例えば個々の素子に分割した後に樹脂層を形成して樹脂封止した場合に比較して、寸法精度よく樹脂封止体を加工できるので、外形の寸法バラツキの少ない半導体チップを製造することができる。
以上説明したように、上記製造方法によって作製された実施の形態１の半導体チップは、方形形状を有しかつ外形の寸法のバラツキを少なくできるので、安定した実装を容易に実現できる。
【００２７】
実施の形態２．
本発明に係る実施の形態２の半導体チップは、樹脂封止体７０として透光性を有する樹脂を用いかつその樹脂の中に蛍光体を含有させた発光素子チップである。
すなわち、本実施の形態２の半導体チップは、以下のように構成している。
（１）ｐ全面電極３１を例えば薄い金属膜からなる透光性を有する電極として、発光層で発光した光を電極が形成された側から光を取り出すように構成している。
（２）また、樹脂封止体７０の中に、発光層で発光した光を吸収して吸収した光とは異なる波長の光を発生する蛍光体を含有させている。
（３）上記（１）（２）以外は実施の形態１と同様に構成される。
【００２８】
尚、本実施の形態２の半導体チップの製造方法は、樹脂封止体７０の樹脂として蛍光体を含有させた樹脂を用いる以外は、実施の形態１の製造方法と同様である。
【００２９】
以上のように構成された本実施の形態２の半導体チップにおいて、例えば、ｎ型半導体層及びｐ型半導体層としてそれぞれ窒化物半導体を用い発光層において青色光を発光させ、蛍光体として例えば、セリウムで付活されたイットリウム・アルミニウム・ガーネット系蛍光体等の蛍光体を用いることにより、発光層で発光した光と蛍光体により発光された光との混色により白色の光が観測される。
【００３０】
以上のように構成された実施の形態２の半導体チップは、基板１の下面を除いて全て樹脂封止体７０で覆っているので、色度のバラツキを小さくできる。
例えば、基板１の側面（又はその一部）が蛍光体を含む樹脂により覆われていないと、その部分から発光層で発光した光が直接出射され、全体としては青みががった白色となるが、実施の形態２の半導体チップでは基板１の側面を露出させることなく蛍光体を含む樹脂により覆うことができるので、かかる不都合を防止できる。
【００３１】
以下、本発明に係る実施の形態１又は２の半導体チップの実装例について説明する。
実装例１．
実装例１は、本発明に係る半導体チップをフリップチップボンディングした場合の実装例である（図７）。
すなわち、本実装例では、図７に示すように、実装基板９０に形成された電極（図示せず）に半導体チップの電極層２４，３４を対向させハンダ８０により接続している。
この例では、発光した光は基板の下面から放射される。
このようにフリップチップボンディングされて使用される場合には、半導体チップの樹脂封止体７には、例えば酸化チタン等の反射散乱粒子を含有させることが好ましく、このように樹脂封止体７に反射散乱粒子を含有させると基板の側面及び基板の電極側から放射される光をその反射散乱粒子により反射して基板の下面から出射することができるので、光の取りだし効率を向上させることができる。
【００３２】
また、フリップチップボンディングされて使用される場合には、半導体チップの樹脂封止体７にＡｌＮ等の熱伝導性の良好な粒子を含有させてもよく、このようにすると樹脂封止体７の熱伝導性を向上させることができるので、放熱特性を良好にできる。
さらに、フリップチップボンディングされて使用される場合には、半導体チップの樹脂封止体７の材料として、耐熱性に優れた樹脂を用いることが好ましく、これによりリフローハンダ付けを可能にしかつそれによる劣化を防止できる。
【００３３】
実装例２．
本実装例２は、図８に示すように、基板１の上面、すなわち基板１の電極が形成された側から光を取り出すことを意図して、例えば、ＡｕやＡｌからなるワイヤー８２を用いてワイヤーボンディングにより接続した例である。
例えば、実施の形態２の半導体チップではこのような実装方法が用いられる。
このような実装方法で本発明に係る素子は略垂直な側面を有する樹脂封止体７によって覆われているので、ダイボンド樹脂８３が樹脂封止体７の上面に廻り込んで付着するのを（バンプ上に付着するのを）防止できる。
ここで、本実装例において、ダイボンド樹脂としてエポキシ樹脂や銀ペーストを用いることができる。
【００３４】
以上の実施の形態１及び２では、窒化物半導体を用いた発光素子チップについて説明したが、本発明はこれに限られるものではなく、他の半導体材料を用いた素子についても適用することができる。
また、本発明は発光素子チップに限られるものではなく、受光素子さらには光関連素子以外のダイオードやトランジスタについても適用することができる。
【００３５】
【発明の効果】
以上、詳細に説明したように、本発明に係る半導体チップは、上記バンプの先端部分と基板の下面を除いて上記チップを実質的に覆うように樹脂封止体が形成され、かつ該樹脂封止体は上記基板に垂直な側面を有しているので、上記各半導体層及び各電極を保護することができ、実装時における取り扱いを容易にでき、かつ、上記樹脂封止体は上記基板に垂直な側面を有しているので、実装時における取り扱いを容易にできる。
従って、本発明によれば、取り扱いが容易な半導体チップを提供することができる。
【００３６】
また、本発明に係る半導体チップの製造方法は、上記ウエハの素子間に分離溝を形成する溝形成工程と、上記分離溝に樹脂が充填されるように樹脂を形成する樹脂形成工程と、上記ウエハを上記分離溝の硬化された樹脂が露出するまで研磨する研磨工程と、上記分離溝の硬化された樹脂を切断する切断工程とを含むことにより、樹脂を硬化させた後に研磨及び切断により樹脂封止体の形状加工を施しているので、寸法精度よく樹脂封止体を加工でき、外形の寸法バラツキの少ない半導体チップを製造することができかつ、チッピングやクラックの発生を容易に防止でき、しかも容易に自動化することができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体チップ（発光素子チップ）の平面図である。
【図２】 図１のＡ−Ａ’線についての断面図である。
【図３】 実施の形態１の半導体チップの製造方法における、素子部分を構成した後の断面図（ａ）、分離溝を形成した後の断面図（ｂ）、樹脂層を形成した後の断面図（ｃ）である。
【図４】 実施の形態１の半導体チップの製造方法における、樹脂層を研磨した後の断面図（ａ）、バンプ間を接続する電極層を形成した後の断面図（ｂ）、基板を研磨した後の断面図（ｃ）、分離溝において樹脂層を切断した後の断面図（ｄ）である。
【図５】 実施の形態１の半導体チップの製造方法において、分離溝を形成した後の平面図である。
【図６】 実施の形態１の半導体チップの製造方法において、樹脂層を研磨して、バンプ間を接続する電極層を形成した後の平面図である。
【図７】 本発明に係る半導体チップをフリップチップ実装した時の様子を示す断面図である。
【図８】 本発明に係る半導体チップをワイヤーボンディングを用いて実装した時の様子を示す断面図である。
【符号の説明】
１…基板、
２…ｎ型半導体層、
３…ｐ型半導体層、
４，５…保護膜、
７…樹脂封止体、
７ａ…樹脂封止体の側面、
７ｂ…樹脂封止体７の底面、
２２…ｎパッド電極
２３，３３…バンプ、
２４，３４…電極層、
３１…ｐ全面電極、
３２…ｐパッド電極、
４１，４２…素子分離領域、
５１，５２…分離溝、
８０…ハンダ、
８２…ワイヤー、
９０…実装基板、
１００…ウエハ。
【発明の属する技術分野】
本発明は樹脂封止された半導体チップとその製造方法に関する。
【０００２】
【従来の技術】
半導体チップは通常、ウエハ上に各素子を形成した後、ウエハを切断することにより製造され、実装された後、樹脂封止されて使用される。
また、このウエハを切断する方法には、例えば、ダイヤモンドカッターなどでウエハ表面に傷をつけ、そこからへき開性を利用して割る方法（スクライブ方法）、例えば、金属円盤の表面にダイヤモンド砥粒を固着させたダイシングソーを用いてウエハを途中までカット（ハーフカット）して割る方法、又はダイシングソーを用いて最後までカット（フルカット）する方法等がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の半導体チップは実装時に素子を傷つけないように取り扱いを慎重にする必要があり、取り扱いが容易でなかった。
また、スクライブ方法を用いて製造工程では、半導体チップの隅が欠けるチッピングやクラックが発生する恐れがあり、それを避けるためにはダイヤモンドカッターの荷重やスクライブの深さ等のパラメーターの微妙な調整を必要とするという製造工程上の問題点があった。
特に高い硬度のウエハを用いた場合にはより慎重なパラメータの微調整を必要とし、これらの微調整は人間の感覚や経験に頼る所が大きく、切断工程の自動化が困難であるという問題点があった。
また、ダイシングソーを用いてサファイア基板をフルカットすることはできないという問題点があった。
【０００４】
そこで、本発明は、取り扱いが容易な半導体チップを提供することを第１の目的とする。
また、本発明は、チッピングやクラックの発生を容易に防止でき、容易に自動化することができる半導体チップの製造方法を提供することを第２の目的とする。
【０００５】
【課題を解決するための手段】
以上の目的を達成するために、本発明に係る窒化物半導体発光素子は、基板上に、ｎ電極が形成されたｎ型半導体層と、窒化物半導体からなる発光層と、ｐ電極が形成されたｐ型半導体層と、を備え、上記ｎ電極上及びｐ電極上にそれぞれバンプが形成されてなる窒化物半導体発光素子において、
上記バンプの先端部分と基板の下面を除いて上記チップを実質的に覆うように蛍光体を含みかつ透光性を有する樹脂からなる樹脂封止体が形成され、かつ該樹脂封止体は上記基板に垂直な側面を有することを特徴とする。
このように構成することにより、半導体層により発光された光と蛍光体により発光された光との混色により所望の発光色を実現できる。
また、以上のように構成された本発明に係る窒化物半導体発光素子は、上記バンプの先端部分と基板の下面を除いて樹脂封止体が形成されているので、上記ｎ型とｐ型半導体層及び各電極を保護することができるので、実装時における取り扱いを容易にできる。ここで、本明細書において上面とは、実装されたときの上下ではなく、窒化物半導体発光素子において半導体層及び電極層が形成された側の面をいい、下面とは半導体層が形成されている面とは逆の面をいう。
【０００６】
また、本発明の窒化物半導体発光素子において、上記ｎ型半導体層は１又は２以上の窒化物半導体層を含み、上記ｐ型半導体層は１又は２以上の窒化物半導体層を含んでいてもよい。
【０００７】
さらに、本発明の窒化物半導体発光素子において、上記樹脂封止体は、上記基板の下面の外側に該下面と実質的に同一平面上に位置する底面を有することが好ましく、これにより上記基板の側面の外側に比較的厚い樹脂封止体を形成することができるので、より効果的に上記ｎ型とｐ型半導体層及び各電極を保護することができる。
【０００９】
また、本発明の窒化物半導体発光素子において、上記樹脂封止体は、反射散乱粒子を含むようにしてもよく、このように構成すると特に基板の下面から光を放出するように実装した場合に、発光した光の取りだし効率を向上させることができる。
【００１０】
また、本発明に係る窒化物半導体発光素子の製造方法は、ウエハ上に形成された複数の素子を素子毎に分離することにより窒化物半導体発光素子を製造する方法であって、
上記ウエハの素子間に分離溝を形成する溝形成工程と、
上記分離溝が形成されたウエハ上に上記分離溝に樹脂が充填されるように透光性を有する樹脂を形成してその樹脂を硬化する樹脂形成工程と、
上記ウエハの下面を、上記分離溝の硬化された樹脂が露出するまで研磨する研磨工程と、
上記分離溝の硬化された樹脂を切断する切断工程とを含み、
上記窒化物半導体発光素子は、上記ウエハが切断されてなる基板上に、ｎ電極が形成されたｎ型半導体層と、窒化物半導体からなる発光層と、ｐ電極が形成されたｐ型半導体層と、を備え、
上記ｎ電極上及びｐ電極上にそれぞれバンプが形成されてなり、
上記樹脂形成工程において、上記樹脂に蛍光体を含有させて、当該樹脂を上記バンプの先端部分を除いて実質的に各素子を覆うように形成することを特徴とする。
以上のように構成された窒化物半導体発光素子の製造方法は、樹脂を硬化させた後に研磨及び切断により樹脂封止体の形状加工を施しているので、寸法精度よく樹脂封止体を加工でき、外形の寸法バラツキの少ない窒化物半導体発光素子を製造することができる。
【００１２】
【発明の実施の形態】
以下、図面を参照しながら本発明に係る実施の形態について説明する。
実施の形態１．
本発明に係る実施の形態１の半導体チップは、図１及び図２に示すように、サファイアからなる基板１の上に、例えばＳｉがドープされたｎ型窒化物半導体からなるｎ型半導体層２、窒化物半導体からなる発光層（図示せず）及びＭｇがドープされたｐ型窒化物半導体からなるｐ型半導体層３が積層されてなる窒化物半導体発光素子であって、以下のように構成されている。
【００１３】
（電極部の構成）
ｐ型半導体層３の一部を除去して露出させたｎ型半導体層２の上にｎパッド電極２２が形成されかつｐ型半導体層のほぼ全面にｐ全面電極３１が形成されそのｎ全面電極３１上の一部にｐパッド電極３２が形成されている。
ここで、基板１上において、ｎパッド電極２２とｐパッド電極３２の上面を除いて、ｎ型半導体層２、ｐ型半導体層３及びｐ全面電極３１を覆うようにＳｉＯ２からなる保護膜４が形成されその上に、例えばポリイミドからなる保護膜５が形成されている。
そして、ｎパッド電極２２とｐパッド電極３２の上には、それぞれバンプ２３及びバンプ３３がその上端面がそれぞれ平坦でかつ互いにほぼ同一の高さになるように形成されている。
【００１４】
（樹脂封止体）
本実施の形態１の半導体チップにおいて、樹脂封止体７はバンプ２３の上端部分、バンプ３３の上端部分、基板１の下面とを除いて、素子全体を覆うように形成されている。
ここで、本実施の形態１の半導体チップにおいて、樹脂封止体７は基板１に垂直な側面７ａを有するように形成され、これにより本実施の形態１の半導体チップの外形形状は直方体とされる。
また、図２において、７ｂの符号を付して示す部分は基板１の下面を取り囲むように形成されている樹脂封止体７の底面であって、基板１の底面と実質的に同一平面上に位置するように形成されている。
尚、本実施の形態１の半導体チップでは、図１に示すように、樹脂封止体７の上面において、露出された２つのバンプ２３を互いに接続するように電極層２４が形成され、樹脂封止体７の上面において、露出された２つのバンプ３３を互いに接続するように電極層３４が形成される。
【００１５】
以上のように構成された実施の形態１の半導体チップは、基板１と樹脂封止体７とによって、素子を構成している部分が保護されているので、例えば実装時における素子の破壊を防止でき、また、電極面にダイボンド樹脂が付着するのを防止できる。
【００１６】
以下、本実施の形態１の半導体チップの製造方法について説明する。
尚、以下の図３〜図４においては、ｐ型及びｎ型半導体層及びｎ及びｐ電極等の各電極は省略して描いている。
【００１７】
（各素子領域の形成工程）
本製造方法ではまず、サファイアからなるウエハ１００上に、各半導体チップにそれぞれ対応する複数の素子を形成する。
具体的には、ウエハ１００の上にｎ型半導体層とｐ型半導体層とを形成して、素子間に位置するｎ型半導体層及びｐ型半導体層をエッチングにより除去して各素子毎に分離する。
以下、この素子間においてエッチングにより除去した部分を素子分離領域といい、図５において４１及び４２の符号を付して示す。
ここで、素子分離領域４１同士は互いに平行になるように形成され、素子分離領域４２同士は互いに平行になるように形成される。
また、素子分離領域４１と素子分離領域４２とは互いに直交するように形成される。
【００１８】
次に、各素子領域においてそれぞれｐ型半導体層３の一部を除去してｎ型半導体層２を露出させて露出させたｎ型半導体層２の上にｎパッド電極２２を形成する。
さらに、ｐ型半導体層３のほぼ全面にｐ全面電極３１を形成して、そのｎ全面電極３１上の一部にｐパッド電極３２を形成する。
次に、ｎパッド電極２２とｐパッド電極３２の上面を除いて、ｎ型半導体層２、ｐ型半導体層３及びｐ全面電極３１を覆うようにＳｉＯ２からなる保護膜４を形成し、その上にポリイミドからなる保護膜５を形成する。
そして、ｎパッド電極２２とｐパッド電極３２の上に、それぞれバンプ２３及びバンプ３３を形成する。
【００１９】
（分離溝の形成工程）
次に、図３（ｂ）及び図５に示すように、各素子分離領域４１，４２に露出したウエハの表面に、例えばダイシングソーを用いて、所定の形状の分離溝５１を形成する。
ここで、分離溝５１は、例えば、深さ２００μｍ、幅１００に設定される。
この分離幅５１の幅を２００μより浅くすると、ダイシングの時間は短縮することができかつダイシングブレード（ダイシングソーの刃）の磨耗量を減らすことができる。この場合、後述の基板研磨工程において基板の研磨量が大きくなるので研磨時間は長くなるが、ウエハの研磨は一度に大量（多数枚）に処理できるので、特に問題にはならない。
しかしながら、研磨後にチップを保持する樹脂の強度が低下するので、一定の保持強度を保つことができるように、分離溝５１の深さを設定する必要がある。
また、逆にこの分離幅５１の幅を２００μより深く設定すると、ダイシングブレードの磨耗量が大きくなり、またダイシングの時間は長くなるが、研磨後にチップを保持する強度が向上する。
従って、分離溝５１の深さは樹脂の強度等を考慮して最適な値に設定される。
尚、分離溝に充填される樹脂はフィラーを含み、これにより樹脂を柔らかくでき、研磨する工程で熱収縮を抑えることができ、サファイア基板が割れにくくなるという効果がある。
また、分離溝の形成工程において使用されるダイシングソーは、後述の切断工程に用いられるダイシングソーより刃の厚さが厚いものが用いられる。
【００２０】
（封止樹脂層の形成工程）
次に、図３（ｃ）に示すように、ウエハの上面全体を覆うように封止樹脂層７０を形成して、硬化させる。
そして、図４（ａ）に示すように、硬化させた封止樹脂層７０を上面から各バンプ２３，３３の各上端面が露出するまで研磨する。これにより、バンプ２３とバンプ３３の上端面はそれぞれ平坦でかつほぼ同一の高さにそろえられる。
【００２１】
次に、図４（ｂ）に示すように、露出させたバンプ２３，３３にそれぞれ電極層２４，３４を形成する。
本実施の形態１では、図６に示すように露出させた２つのバンプ２３を接続するように電極層２４を形成し、２つのバンプ３３を接続するように電極層３４を形成している。
このように本実施の形態１の半導体チップでは、電極層２４，３４を大きく形成することにより外部回路との接続を容易にしている。
具体的には、例えば、図６に示す電極層２４，３４に対応する形状の開口部を有するレジストを樹脂封止体７０の上に形成して、その上からスパッタリングにより全面に金属層を形成した後、レジストをその上に形成された金属層とともに除去（リフトオフ）することにより、所定の形状の電極層２４，３４を形成することができる。
【００２２】
（基板研磨工程）
次に、基板１の下面から分離溝５１，５２の底部に達するまで基板１を研磨して、図４（ｃ）に示すように、基板の下面に分離溝５１，５２に充填された樹脂封止体７０を露出させる。
（切断工程）
次に、図４（ｄ）に示すように、分離溝５１，５２に充填された樹脂封止体７０を、例えば、刃の厚さが２０μｍのダイシングソー等を用いて各分離溝の中央部で分離溝に沿って切断する。
【００２３】
以上のような工程により、図１及び図２に示す実施の形態１の半導体チップが作製される。
【００２４】
以上のように構成された本実施の形態１の製造方法では、ウエハ１００において素子間に分離溝５１を形成して、その分離溝５１に樹脂を充填して硬化し、ウエハ１００の下面を分離溝５１において硬化された樹脂が露出するまで研磨した後、その分離溝５１の部分で硬化した樹脂を切断するようにしているので、その樹脂のみを切断することによりサファイアを切断することなく個々の素子に分離することができる。
尚、本製造方法においては、分離溝を形成する工程と基板の下面を研磨する工程とを必要とするが、サファイア基板をカットする場合に比較して切断が容易であり、また、研磨工程は自動化が容易である。
【００２５】
また、本実施の形態１の製造方法では、分離溝を形成する工程以外では直接サファイア基板を切断する必要がないので、チッピングやクラックを発生させることなく各素子に分離でき、信頼性の高い半導体チップを歩留まりよく製造することができる。
【００２６】
また、本実施の形態１の製造方法によれば、樹脂封止体を直交する分離溝５１，５２においてそれぞれ、ウエハ１００と垂直に切断しているので、容易に方形の半導体チップを製造することができる。
また、本実施の形態２の半導体チップでは樹脂を硬化させた後に研磨及び切断により樹脂封止体７の形状加工を施しているので、例えば個々の素子に分割した後に樹脂層を形成して樹脂封止した場合に比較して、寸法精度よく樹脂封止体を加工できるので、外形の寸法バラツキの少ない半導体チップを製造することができる。
以上説明したように、上記製造方法によって作製された実施の形態１の半導体チップは、方形形状を有しかつ外形の寸法のバラツキを少なくできるので、安定した実装を容易に実現できる。
【００２７】
実施の形態２．
本発明に係る実施の形態２の半導体チップは、樹脂封止体７０として透光性を有する樹脂を用いかつその樹脂の中に蛍光体を含有させた発光素子チップである。
すなわち、本実施の形態２の半導体チップは、以下のように構成している。
（１）ｐ全面電極３１を例えば薄い金属膜からなる透光性を有する電極として、発光層で発光した光を電極が形成された側から光を取り出すように構成している。
（２）また、樹脂封止体７０の中に、発光層で発光した光を吸収して吸収した光とは異なる波長の光を発生する蛍光体を含有させている。
（３）上記（１）（２）以外は実施の形態１と同様に構成される。
【００２８】
尚、本実施の形態２の半導体チップの製造方法は、樹脂封止体７０の樹脂として蛍光体を含有させた樹脂を用いる以外は、実施の形態１の製造方法と同様である。
【００２９】
以上のように構成された本実施の形態２の半導体チップにおいて、例えば、ｎ型半導体層及びｐ型半導体層としてそれぞれ窒化物半導体を用い発光層において青色光を発光させ、蛍光体として例えば、セリウムで付活されたイットリウム・アルミニウム・ガーネット系蛍光体等の蛍光体を用いることにより、発光層で発光した光と蛍光体により発光された光との混色により白色の光が観測される。
【００３０】
以上のように構成された実施の形態２の半導体チップは、基板１の下面を除いて全て樹脂封止体７０で覆っているので、色度のバラツキを小さくできる。
例えば、基板１の側面（又はその一部）が蛍光体を含む樹脂により覆われていないと、その部分から発光層で発光した光が直接出射され、全体としては青みががった白色となるが、実施の形態２の半導体チップでは基板１の側面を露出させることなく蛍光体を含む樹脂により覆うことができるので、かかる不都合を防止できる。
【００３１】
以下、本発明に係る実施の形態１又は２の半導体チップの実装例について説明する。
実装例１．
実装例１は、本発明に係る半導体チップをフリップチップボンディングした場合の実装例である（図７）。
すなわち、本実装例では、図７に示すように、実装基板９０に形成された電極（図示せず）に半導体チップの電極層２４，３４を対向させハンダ８０により接続している。
この例では、発光した光は基板の下面から放射される。
このようにフリップチップボンディングされて使用される場合には、半導体チップの樹脂封止体７には、例えば酸化チタン等の反射散乱粒子を含有させることが好ましく、このように樹脂封止体７に反射散乱粒子を含有させると基板の側面及び基板の電極側から放射される光をその反射散乱粒子により反射して基板の下面から出射することができるので、光の取りだし効率を向上させることができる。
【００３２】
また、フリップチップボンディングされて使用される場合には、半導体チップの樹脂封止体７にＡｌＮ等の熱伝導性の良好な粒子を含有させてもよく、このようにすると樹脂封止体７の熱伝導性を向上させることができるので、放熱特性を良好にできる。
さらに、フリップチップボンディングされて使用される場合には、半導体チップの樹脂封止体７の材料として、耐熱性に優れた樹脂を用いることが好ましく、これによりリフローハンダ付けを可能にしかつそれによる劣化を防止できる。
【００３３】
実装例２．
本実装例２は、図８に示すように、基板１の上面、すなわち基板１の電極が形成された側から光を取り出すことを意図して、例えば、ＡｕやＡｌからなるワイヤー８２を用いてワイヤーボンディングにより接続した例である。
例えば、実施の形態２の半導体チップではこのような実装方法が用いられる。
このような実装方法で本発明に係る素子は略垂直な側面を有する樹脂封止体７によって覆われているので、ダイボンド樹脂８３が樹脂封止体７の上面に廻り込んで付着するのを（バンプ上に付着するのを）防止できる。
ここで、本実装例において、ダイボンド樹脂としてエポキシ樹脂や銀ペーストを用いることができる。
【００３４】
以上の実施の形態１及び２では、窒化物半導体を用いた発光素子チップについて説明したが、本発明はこれに限られるものではなく、他の半導体材料を用いた素子についても適用することができる。
また、本発明は発光素子チップに限られるものではなく、受光素子さらには光関連素子以外のダイオードやトランジスタについても適用することができる。
【００３５】
【発明の効果】
以上、詳細に説明したように、本発明に係る半導体チップは、上記バンプの先端部分と基板の下面を除いて上記チップを実質的に覆うように樹脂封止体が形成され、かつ該樹脂封止体は上記基板に垂直な側面を有しているので、上記各半導体層及び各電極を保護することができ、実装時における取り扱いを容易にでき、かつ、上記樹脂封止体は上記基板に垂直な側面を有しているので、実装時における取り扱いを容易にできる。
従って、本発明によれば、取り扱いが容易な半導体チップを提供することができる。
【００３６】
また、本発明に係る半導体チップの製造方法は、上記ウエハの素子間に分離溝を形成する溝形成工程と、上記分離溝に樹脂が充填されるように樹脂を形成する樹脂形成工程と、上記ウエハを上記分離溝の硬化された樹脂が露出するまで研磨する研磨工程と、上記分離溝の硬化された樹脂を切断する切断工程とを含むことにより、樹脂を硬化させた後に研磨及び切断により樹脂封止体の形状加工を施しているので、寸法精度よく樹脂封止体を加工でき、外形の寸法バラツキの少ない半導体チップを製造することができかつ、チッピングやクラックの発生を容易に防止でき、しかも容易に自動化することができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体チップ（発光素子チップ）の平面図である。
【図２】 図１のＡ−Ａ’線についての断面図である。
【図３】 実施の形態１の半導体チップの製造方法における、素子部分を構成した後の断面図（ａ）、分離溝を形成した後の断面図（ｂ）、樹脂層を形成した後の断面図（ｃ）である。
【図４】 実施の形態１の半導体チップの製造方法における、樹脂層を研磨した後の断面図（ａ）、バンプ間を接続する電極層を形成した後の断面図（ｂ）、基板を研磨した後の断面図（ｃ）、分離溝において樹脂層を切断した後の断面図（ｄ）である。
【図５】 実施の形態１の半導体チップの製造方法において、分離溝を形成した後の平面図である。
【図６】 実施の形態１の半導体チップの製造方法において、樹脂層を研磨して、バンプ間を接続する電極層を形成した後の平面図である。
【図７】 本発明に係る半導体チップをフリップチップ実装した時の様子を示す断面図である。
【図８】 本発明に係る半導体チップをワイヤーボンディングを用いて実装した時の様子を示す断面図である。
【符号の説明】
１…基板、
２…ｎ型半導体層、
３…ｐ型半導体層、
４，５…保護膜、
７…樹脂封止体、
７ａ…樹脂封止体の側面、
７ｂ…樹脂封止体７の底面、
２２…ｎパッド電極
２３，３３…バンプ、
２４，３４…電極層、
３１…ｐ全面電極、
３２…ｐパッド電極、
４１，４２…素子分離領域、
５１，５２…分離溝、
８０…ハンダ、
８２…ワイヤー、
９０…実装基板、
１００…ウエハ。
Claims (5)
- 基板上に、ｎ電極が形成されたｎ型半導体層と、窒化物半導体からなる発光層と、ｐ電極が形成されたｐ型半導体層と、を備え、
上記ｎ電極上及びｐ電極上にそれぞれバンプが形成されてなる窒化物半導体発光素子において、
上記バンプの先端部分と基板の下面を除いて上記チップを実質的に覆うように蛍光体を含みかつ透光性を有する樹脂からなる樹脂封止体が形成され、かつ該樹脂封止体は上記基板に垂直な側面を有することを特徴とする窒化物半導体発光素子。 - 上記ｎ型半導体層は１又は２以上の窒化物半導体層を含んでなり、上記ｐ型半導体層は１又は２以上の窒化物半導体層を含んでなる請求項１記載の窒化物半導体発光素子。
- 上記樹脂封止体は、上記基板の下面の外側に該下面と実質的に同一平面上に位置する底面を有する請求項１又は２記載の窒化物半導体発光素子。
- 上記樹脂封止体は、反射散乱粒子を含む請求項１〜３のうちのいずれか１つに記載の窒化物半導体発光素子。
- ウエハ上に形成された複数の素子を素子毎に分離することにより窒化物半導体発光素子を製造する方法であって、
上記ウエハの素子間に分離溝を形成する溝形成工程と、
上記分離溝が形成されたウエハ上に上記分離溝に樹脂が充填されるように透光性を有する樹脂を形成してその樹脂を硬化する樹脂形成工程と、
上記ウエハの下面を、上記分離溝の硬化された樹脂が露出するまで研磨する研磨工程と、
上記分離溝の硬化された樹脂を切断する切断工程とを含み、
上記窒化物半導体発光素子は、上記ウエハが切断されてなる基板上に、ｎ電極が形成されたｎ型半導体層と、窒化物半導体からなる発光層と、ｐ電極が形成されたｐ型半導体層と、を備え、
上記ｎ電極上及びｐ電極上にそれぞれバンプが形成されてなり、
上記樹脂形成工程において、上記樹脂に蛍光体を含有させて、当該樹脂を上記バンプの先端部分を除いて実質的に各素子を覆うように形成することを特徴とする窒化物半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195072A JP4529319B2 (ja) | 2001-06-27 | 2001-06-27 | 半導体チップとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195072A JP4529319B2 (ja) | 2001-06-27 | 2001-06-27 | 半導体チップとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007929A JP2003007929A (ja) | 2003-01-10 |
| JP4529319B2 true JP4529319B2 (ja) | 2010-08-25 |
Family
ID=19033109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001195072A Expired - Fee Related JP4529319B2 (ja) | 2001-06-27 | 2001-06-27 | 半導体チップとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4529319B2 (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060003477A1 (en) * | 2002-10-30 | 2006-01-05 | Bert Braune | Method for producing a light source provided with electroluminescent diodes and comprising a luminescence conversion element |
| US7915085B2 (en) | 2003-09-18 | 2011-03-29 | Cree, Inc. | Molded chip fabrication method |
| KR100723247B1 (ko) * | 2006-01-10 | 2007-05-29 | 삼성전기주식회사 | 칩코팅형 ｌｅｄ 패키지 및 그 제조방법 |
| US9196799B2 (en) | 2007-01-22 | 2015-11-24 | Cree, Inc. | LED chips having fluorescent substrates with microholes and methods for fabricating |
| US9024349B2 (en) * | 2007-01-22 | 2015-05-05 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
| US9159888B2 (en) * | 2007-01-22 | 2015-10-13 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
| US8167674B2 (en) | 2007-12-14 | 2012-05-01 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
| US9041285B2 (en) | 2007-12-14 | 2015-05-26 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
| US8878219B2 (en) | 2008-01-11 | 2014-11-04 | Cree, Inc. | Flip-chip phosphor coating method and devices fabricated utilizing method |
| JP4799606B2 (ja) | 2008-12-08 | 2011-10-26 | 株式会社東芝 | 光半導体装置及び光半導体装置の製造方法 |
| JP4724222B2 (ja) | 2008-12-12 | 2011-07-13 | 株式会社東芝 | 発光装置の製造方法 |
| US7897419B2 (en) * | 2008-12-23 | 2011-03-01 | Cree, Inc. | Color correction for wafer level white LEDs |
| US7989824B2 (en) * | 2009-06-03 | 2011-08-02 | Koninklijke Philips Electronics N.V. | Method of forming a dielectric layer on a semiconductor light emitting device |
| JP2011009572A (ja) * | 2009-06-26 | 2011-01-13 | Citizen Electronics Co Ltd | フリップチップ実装型ｌｅｄ及びフリップチップ実装型ｌｅｄの製造方法。 |
| DE102009036621B4 (de) | 2009-08-07 | 2023-12-21 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauteil |
| JP2011071272A (ja) | 2009-09-25 | 2011-04-07 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| CN102754229B (zh) * | 2010-02-09 | 2016-07-06 | 日亚化学工业株式会社 | 发光装置、及发光装置的制造方法 |
| EP2363749B1 (en) | 2010-03-05 | 2015-08-19 | Rohm and Haas Electronic Materials, L.L.C. | Methods of forming photolithographic patterns |
| WO2011145794A1 (ko) | 2010-05-18 | 2011-11-24 | 서울반도체 주식회사 | 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법 |
| CN103003966B (zh) * | 2010-05-18 | 2016-08-10 | 首尔半导体株式会社 | 具有波长变换层的发光二级管芯片及其制造方法，以及包括其的封装件及其制造方法 |
| JP4875185B2 (ja) | 2010-06-07 | 2012-02-15 | 株式会社東芝 | 光半導体装置 |
| JP5759790B2 (ja) * | 2010-06-07 | 2015-08-05 | 株式会社東芝 | 半導体発光装置の製造方法 |
| JP5414627B2 (ja) | 2010-06-07 | 2014-02-12 | 株式会社東芝 | 半導体発光装置及びその製造方法 |
| US10546846B2 (en) | 2010-07-23 | 2020-01-28 | Cree, Inc. | Light transmission control for masking appearance of solid state light sources |
| KR20130043685A (ko) | 2010-09-06 | 2013-04-30 | 헤레우스 노블라이트 게엠베하 | 광전자 칩-온-보드 모듈을 위한 코팅 방법 |
| US9166126B2 (en) | 2011-01-31 | 2015-10-20 | Cree, Inc. | Conformally coated light emitting devices and methods for providing the same |
| JP2012175069A (ja) * | 2011-02-24 | 2012-09-10 | Nitto Denko Corp | 発光ダイオード装置の製造方法 |
| JP5763365B2 (ja) | 2011-02-24 | 2015-08-12 | 日東電工株式会社 | 発光ダイオード素子および発光ダイオード装置 |
| JP2012216712A (ja) * | 2011-03-28 | 2012-11-08 | Nitto Denko Corp | 発光ダイオード装置の製造方法および発光ダイオード素子 |
| JP5953386B2 (ja) * | 2011-03-28 | 2016-07-20 | 日東電工株式会社 | 発光ダイオード装置の製造方法 |
| US9269878B2 (en) * | 2011-05-27 | 2016-02-23 | Lg Innotek Co., Ltd. | Light emitting device and light emitting apparatus |
| JP2013012559A (ja) * | 2011-06-29 | 2013-01-17 | Nichia Chem Ind Ltd | 発光素子の製造方法 |
| JP2013077679A (ja) * | 2011-09-30 | 2013-04-25 | Citizen Electronics Co Ltd | 半導体発光装置とその製造方法 |
| JP5364771B2 (ja) * | 2011-10-17 | 2013-12-11 | 株式会社東芝 | 光半導体装置及びその製造方法 |
| KR101969334B1 (ko) | 2011-11-16 | 2019-04-17 | 엘지이노텍 주식회사 | 발광 소자 및 이를 구비한 발광 장치 |
| JP2013140942A (ja) * | 2011-12-07 | 2013-07-18 | Toshiba Corp | 半導体発光装置 |
| WO2013084126A1 (en) * | 2011-12-08 | 2013-06-13 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting device with thick metal layers |
| TWI447975B (zh) * | 2012-01-05 | 2014-08-01 | 矽品精密工業股份有限公司 | 發光二極體晶片之結構、發光二極體封裝基板之結構、發光二極體封裝結構及其製法 |
| JP5946311B2 (ja) * | 2012-04-11 | 2016-07-06 | シチズンホールディングス株式会社 | Ｌｅｄモジュール |
| JP6307907B2 (ja) | 2013-02-12 | 2018-04-11 | 日亜化学工業株式会社 | 発光素子の製造方法 |
| JP2014157991A (ja) * | 2013-02-18 | 2014-08-28 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JP6394052B2 (ja) * | 2013-05-13 | 2018-09-26 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| JP5537700B2 (ja) * | 2013-05-23 | 2014-07-02 | 株式会社東芝 | 半導体発光装置 |
| JP5931006B2 (ja) * | 2013-06-03 | 2016-06-08 | 日亜化学工業株式会社 | 発光装置 |
| JP5837006B2 (ja) * | 2013-07-16 | 2015-12-24 | 株式会社東芝 | 光半導体装置の製造方法 |
| KR20160032236A (ko) * | 2013-07-19 | 2016-03-23 | 코닌클리케 필립스 엔.브이. | 광학 요소를 가지며 기판 캐리어를 갖지 않는 ｐｃ ｌｅｄ |
| EP3025378B1 (en) | 2013-07-22 | 2020-05-06 | Lumileds Holding B.V. | Method of separating light emitting devices formed on a substrate wafer |
| JP6098439B2 (ja) | 2013-08-28 | 2017-03-22 | 日亜化学工業株式会社 | 波長変換部材、発光装置、及び発光装置の製造方法 |
| JP5834109B2 (ja) * | 2014-05-14 | 2015-12-16 | 株式会社東芝 | 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法 |
| JP5721894B2 (ja) * | 2014-09-25 | 2015-05-20 | 株式会社東芝 | 光半導体装置 |
| KR102263065B1 (ko) * | 2014-09-26 | 2021-06-10 | 서울바이오시스 주식회사 | 발광 소자 및 그 제조 방법 |
| TWI677113B (zh) * | 2014-12-24 | 2019-11-11 | 晶元光電股份有限公司 | 發光元件以及其製造方法 |
| JP6387973B2 (ja) | 2016-01-27 | 2018-09-12 | 日亜化学工業株式会社 | 発光装置 |
| CN106374020B (zh) * | 2016-11-02 | 2019-05-03 | 厦门市三安光电科技有限公司 | 一种薄膜芯片的制作方法及其薄膜芯片 |
| JP6760356B2 (ja) * | 2018-12-04 | 2020-09-23 | 日亜化学工業株式会社 | 発光装置及び発光装置の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177434A (ja) * | 1992-12-08 | 1994-06-24 | Nichia Chem Ind Ltd | 青色発光素子及びその製造方法 |
| JPH1079362A (ja) * | 1996-07-12 | 1998-03-24 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法 |
| JP2000031548A (ja) * | 1998-07-09 | 2000-01-28 | Stanley Electric Co Ltd | 面実装型発光ダイオードおよびその製造方法 |
| JP2000068401A (ja) * | 1998-08-18 | 2000-03-03 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2001085747A (ja) * | 1999-09-13 | 2001-03-30 | Sanken Electric Co Ltd | 半導体発光装置 |
| JP2001093926A (ja) * | 1999-07-16 | 2001-04-06 | Matsushita Electric Ind Co Ltd | 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ |
| JP2001144213A (ja) * | 1999-11-16 | 2001-05-25 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
-
2001
- 2001-06-27 JP JP2001195072A patent/JP4529319B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177434A (ja) * | 1992-12-08 | 1994-06-24 | Nichia Chem Ind Ltd | 青色発光素子及びその製造方法 |
| JPH1079362A (ja) * | 1996-07-12 | 1998-03-24 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法 |
| JP2000031548A (ja) * | 1998-07-09 | 2000-01-28 | Stanley Electric Co Ltd | 面実装型発光ダイオードおよびその製造方法 |
| JP2000068401A (ja) * | 1998-08-18 | 2000-03-03 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2001093926A (ja) * | 1999-07-16 | 2001-04-06 | Matsushita Electric Ind Co Ltd | 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ |
| JP2001085747A (ja) * | 1999-09-13 | 2001-03-30 | Sanken Electric Co Ltd | 半導体発光装置 |
| JP2001144213A (ja) * | 1999-11-16 | 2001-05-25 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003007929A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4529319B2 (ja) | 半導体チップとその製造方法 | |
| US9793448B2 (en) | Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same | |
| US10283670B2 (en) | Method for manufacturing light emitting device | |
| EP2325906B1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
| TWI595686B (zh) | Semiconductor light-emitting device | |
| KR101158242B1 (ko) | 반도체 발광 장치 및 그 제조 방법 | |
| JP5918221B2 (ja) | Ｌｅｄチップの製造方法 | |
| TWI637537B (zh) | 發光裝置及其製造方法 | |
| JP3399440B2 (ja) | 複合発光素子と発光装置及びその製造方法 | |
| KR101092063B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
| US8946749B2 (en) | Semiconductor light emitting device | |
| US10461227B2 (en) | Method for manufacturing light emitting device, and light emitting device | |
| TWI590495B (zh) | 藉由透明分隔物與發光二極體隔開之磷光體 | |
| KR20160010525A (ko) | 반사기 및 광학 요소를 갖는 발광 디바이스 | |
| JP6185415B2 (ja) | 半導体発光装置 | |
| JP4590994B2 (ja) | 発光装置およびその製造方法 | |
| JP2016171188A (ja) | 半導体発光装置とその製造方法 | |
| WO2017154975A1 (ja) | 半導体発光装置 | |
| JP3509740B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子 | |
| KR101893701B1 (ko) | Uv led 패키지 | |
| US20050161779A1 (en) | Flip chip assemblies and lamps of high power GaN LEDs, wafer level flip chip package process, and method of fabricating the same | |
| JP2006173197A (ja) | 光半導体素子及び光半導体装置並びに光半導体素子の製造方法 | |
| JP2002100813A (ja) | 波長変換ペースト材料と半導体発光装置、及びその製造方法 | |
| KR101461153B1 (ko) | 반도체 소자 구조물을 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051104 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051104 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070531 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090716 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091118 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4529319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |