KR101158242B1 - 반도체 발광 장치 및 그 제조 방법 - Google Patents

반도체 발광 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101158242B1
KR101158242B1 KR1020100086836A KR20100086836A KR101158242B1 KR 101158242 B1 KR101158242 B1 KR 101158242B1 KR 1020100086836 A KR1020100086836 A KR 1020100086836A KR 20100086836 A KR20100086836 A KR 20100086836A KR 101158242 B1 KR101158242 B1 KR 101158242B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting element
emitting device
support substrate
underfill material
Prior art date
Application number
KR1020100086836A
Other languages
English (en)
Other versions
KR20110102117A (ko
Inventor
도루 고또다
하지메 나고
도시유끼 오까
고따로 자이마
신야 누노우에
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20110102117A publication Critical patent/KR20110102117A/ko
Application granted granted Critical
Publication of KR101158242B1 publication Critical patent/KR101158242B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

반도체 발광 장치는 지지 기판, 발광 소자 및 언더필재를 포함한다. 발광 소자는 범프를 통해 지지 기판에 통해 접촉되는 질화물계 III-V족 화합물 반도체 층을 포함한다. 언더필재는 지지 기판 상에 지지 기판, 발광 소자 및 범프와 접촉하도록 배치되며, 상기 발광 소자의 단부면의 외측에 상기 발광 소자의 단부면을 둘러싸도록 배치되는 리브부를 포함한다.

Description

반도체 발광 장치 및 그 제조 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF FABRICATING SEMICONDUCTOR LIGHT EMITTING DEVICE}
<관련 출원 참조>
이 출원은 2010년 3월 9일자로 출원된 일본 특허원 2010-52209호를 기초로 그 우선권 이익을 주장하며, 본원에 그 전체 내용이 원용된다.
본 발명은 질화물계 III-V족 화합물 반도체를 이용한 반도체 발광 장치 및 반도체 발광 장치의 제조 방법에 관한 것이다.
레이저 다이오드(LD) 및 발광 다이오드(LED) 등의 광(optical) 장치는 사파이어 기판, SiC 기판 등 상에 질화물계 III-V족 화합물 반도체를 결정 성장시킴으로써 제조될 수 있다. 이런 유형의 광 장치들에서의 기술적인 문제점으로서는, 열 소산 성능 및 광 추출 효율의 개선이 있다. 이런 유형의 광 장치에 대전류가 흐를 경우, 광 장치를 안정하게 동작시키는 것은 곤란하였다.
최근, 높은 광 추출 효율을 목표로 하는 반도체 발광 장치가 제안되어 있으며, 이 반도체 발광 장치에서는, 사파이어 기판 상에 형성된 III-V족 화합물 반도체를 서브-마운트 기판 상에 플립-칩 실장에 의해 실장하고, 이어서 화합물 반도체를 언더필재로 고착시키고 나서, 사파이어 기판을 화합물 반도체로부터 박리시킨 후, 화합물 반도체의 상부면을 거친 면이 되도록 가공한다.
그러나, 언더필재를 사파이어 기판의 측면에 접착시킬 경우, 사파이어 기판을 레이저 리프트-오프법으로 박리시키는데 과잉된 힘을 필요로 한다. 따라서, 사파이어 기판을 강제로 박리시킬 경우, 화합물 반도체에 균열이 생길 수 있는 점이 염려된다.
이런 이유로 인해, 사파이어 기판의 측면에 언더필재를 점착시키지 않은 기술이 제안되어 있다(특허문헌 1: JP-A 2008-140873 참조).
그러나, 특허문헌 1에서는, 비록 사파이어 기판의 측면에 언더필재를 접착시키지 않지만, 사파이어 기판의 하면에는 언더필재를 접착시킨다. 따라서, 사파이어 기판을 박리하는데도 역시 과잉된 힘이 요구된다. 이는, 화합물 반도체 및/또는 언더필재에 균열 또는 틈을 생기게 할 수 있다. 또한, 특허문헌 1에 개시된 형상을 갖는 언더필재를 형성하기 위해서는, 또 다른 제조 공정을 필요로 하여, 제조 비용의 상승으로 이어진다.
도 1은 일 실시예에 따른 반도체 발광 장치의 개략도.
도 2는 사파이어 기판(20) 상에 형성된 화합물 반도체 층(6)의 일례를 도시하는 단면도.
도 3은 본 실시예의 반도체 발광 장치의 제조 공정의 일례를 도시하는 공정도.
도 4는 도 3에 이어지는 공정도.
도 5는 패키징된 반도체 발광 장치의 단면도.
일 실시예에 따르면, 반도체 발광 장치는 지지 기판, 발광 소자, 언더필재를 갖는다. 발광 소자는 범프를 통해 지지 기판에 접촉되는 질화물계 III-V족 화합물 반도체 층을 포함한다. 언더필재는 지지 기판 상에 지지 기판, 발광 소자 및 범프와 접촉하도록 배치되며, 발광 소자의 단부면의 외측에 발광 소자의 단부면을 둘러싸도록 배치되는 리브부를 포함한다.
지금부터, 첨부된 도면을 참조하여 실시예들은 설명하기로 한다.
도 1은 일 실시예에 따른 반도체 발광 장치의 개략도이다. 도 1의 반도체 발광 장치는 p-전극 층(4) 및 n-전극층(5) - 이들 각 전극층은 지지 기판이 되는 서브-마운트 기판(1)에 본딩 금속층(2) 및 범프(3) 각각을 통해 연결됨 - 및 p-전극층(4) 및 n-전극층(5)에 연결되는 질화물계 III-V족 화합물 반도체 층(발광 소자)(6)을 포함한다.
화합물 반도체 층(6)은 도 1에서 위로부터 아래로 적층되는 n-형 콘택트 층(7), n-형 반도체 층(8), 발광층(9), p-형 반도체 층(10), 및 p-형 콘택트 층(11)의 적층 구조를 갖는다. 화합물 반도체 층(6)의 층들은 사파이어 기판 상에 결정 성장에 의해 고품질로 성장되는 GaN계 단결정으로 형성되는 것이 바람직하다. 구체적인 층 재료로서는, 예를 들어, AlxGa1 -x- yInyN(0 ≤ x ≤ 1, 0 ≤ y ≤ 1)이 있다.
n-형 콘택트 층(7)의 상부면은 광 추출 효율을 향상시키기 위해 거친 면이 되도록 가공된 광 추출면(12)이다. 발광 추출면(12) 상에는, 굴절률 차를 완화시키기 위한 절연막(13)이 형성된다.
도 1의 반도체 발광 장치를 제조하기 전의 사전 단계에서, 사파이어 기판 상에 화합물 반도체 층(6)을 결정 성장에 의해 성장시킨다. 도 2는 사파이어 기판(20) 상에 결정 성장에 의해 성장된 화합물 반도체 층(6)의 일례를 도시하는 단면도이다. 도 2에서는, 도 1과 공통인 층들에 대해서는 동일한 참조부호를 부여한다. 도 2의 화합물 반도체 층(6)은 사파이어 기판(20) 상에 기재된 순으로 적층되는, 버퍼층(21), n-형 콘택트 층(7), n-형 반도체 층(8), 발광층(9), p-형 반도체 층(10), 및 p-형 콘택트 층(11)을 갖는다. p-형 콘택트 층(11) 상에는 p-전극층(4)이 형성되는 한편, n-형 콘택트 층(7) 상에는 n-전극층(5)이 형성된다. 화합물 반도체 층(6)의 표면은, p-전극층(4) 및 n-전극층(5)이 형성되는 영역을 제외하곤 절연막(22)으로 피복된다.
버퍼층(21)은 사파이어 기판(20) 상에 직접 결정 상장에 의해 형성된다. 버퍼층(21)에 불순물을 도핑시킬 필요는 없다. 그러나, 버퍼층(21)에 게르마늄(Ge) 등의 n-형 불순물을 약 2 × 1018cm-3의 불순물 농도로 도핑시키는 경우가 있다. 버퍼층(21)의 성장 온도는, 예를 들어, 약 1000℃ 내지 1100℃이다.
발광층(9)에 이용되는 구조체는, 수 나노미터의 막 두께를 갖는 InGaN계 양자 웰 층과 이 양자 웰 층의 양측 상에 제공된 수 나노미터의 막 두께를 갖는 도핑되지 않은 InGaN계 장벽 층을 적층시켜 얻어진 SQW 구조체이다. 또는, 발광층(9)은 양자 웰 층과 장벽 층을 서로 적층시켜 얻어진 MQW 구조체이다. 적층된 구조체의 성장 온도는 약 700℃ 내지 800℃이다.
p-형 반도체 층(10)은 GaN계 반도체 층에 게르마늄이나 아연 등의 p-형 불순물을 약 4 × 1018cm-3 내지 1 × 1020cm-3의 불순물 농도로 도핑하여 형성한다. p-형 콘택트 층(11)은 GaN계 반도체 층에 Mg 등의 p-형 불순물을 약 1 × 1019cm- 3 의 불순물 농도로 도핑하여 형성한다. 성장 온도는 약 1000℃ 내지 1100℃이다. p-형 콘택트 층(11) 상에 p-형 전극층(4)을 형성한다.
p-형 전극층(4)은 p-형 오믹 전극층과 고반사율의 전극층을 열처리에 의해 적층하여 형성한다. p-형 오믹 전극층은 p-형 반도체 층(10)에 대한 낮은 접촉 저항이 요구된다. 따라서, Pt, Ru, Os, Rh, Ir, Pd 등의 백금족이나 Ag가 바람직하다. 굴절률의 관점에 보면 Ag가 바람직한데, 이는 Ag가 높은 굴절률을 나타내기 때문이다. 고반사율 전극층 역시 Ag 등으로 형성된다.
n-형 반도체 층(8)은 GaN계 반도체 층에 n-형 불순물(예컨대, Si)을 n-형 콘택트 층(7)보다 적은 도핑량으로 도핑하여 형성한다.
n-형 반도체 층(8)보다 높은 n-형 불순물 농도를 갖는 n-형 콘택트 층(7)은 n-전극층(5)과 오믹 접촉한다. n-형 콘택트 층(7)은 GaN계 반도체 층에 다량의 Si를 도핑하여 형성한다.
n-전극층(5)은 n-형 콘택트 층(7)과 오믹 접촉을 이루기 위한 재료를 필요로 한다. Ti/Al 또는 Ti/Al/Ni/Au가 바람직하다.
도 1 및 도 2에 도시된 바와 같이, 화합물 반도체 층(6)의 표면은 절연막(22)으로 피복된다. 따라서, n-전극층(5) 및 p-전극층(4) 모두 사파이어 기판(20)의 동일한 주면 측 상에 제공되더라도 이들 층이 서로 전기적으로 접속될 염려는 없다.
CVD 또는 PVD로 형성될 수 있는 절연막(22)으로서는 SiO2가 바람직하다. 절연막(22)은 SiN으로 형성될 수 있다. 그러나, 절연막(22)은 높은 막 응력으로 인해 막 두께를 100㎚ 이하로 할 필요가 있다.
범프나 Au 배선과의 높은 접촉력을 달성하기 위해, p-전극층(4) 및 n-전극층(5)의 각 표면 상에 패드 전극(도시 안 됨)을 형성한다. 패드 전극의 최상층은 막 두께가 약 100㎚ 이상인 Au인 것이 바람직하다. 최상층을 형성함에 의해 클린-룸 공정이 완료된다. 클린-룸 공정의 완료에 의해, 도 1의 반도체 발광 장치가 완성된다.
도 3 및 도 4는 이 실시예에 다른 반도체 발광 장치의 제조 공정의 일례를 도시한다. 우선, 사파이어 기판(20) 상에 도 2의 구조를 갖는 화합물 반도체 층(6)을 형성한다. 도 3에서는, 화합물 반도체 층(6)을 간략히 도시하였지만, 화합물 반도체 층(6)은 실제로는 그 위에 p-전극층(4) 및 n-전극층(5)이 형성되어 있는 도 2와 동일한 구조를 가진다. 화합물 반도체 층(6)이 점착 시트(30)에 본딩되어, 사파이어 기판(20)이 점착 시트(30) 위에 배치된다. 그 후, 화합물 반도체 층(6)은 레이저 다이서, 스크라이버 등을 이용하여 개별 발광 장치로 다이싱된다(dice). 본 명세서에서는 다이싱된 각각의 칩을 발광부라 칭한다. 발광부는 사파이어 기판(20) 및 그 위에 형성된 화합물 반도체 층(6)을 가진다.
다음으로, 도 3의 (a)에 도시된 바와 같이, 화합물 반도체 층(6) 및 사파이어 기판(20)의 적어도 측면 상에, 바람직하게는 화합물 반도체 층(6) 및 사파이어 기판(20)의 측면 및 다이싱된 각각의 발광부에서의 사파이어 기판(20)의 상부면 상에 보호막(31)을 도포한다. 그 후에, 보호막(31)을 건조시킨다. 보호막(31)은 유기 용매에 용해될 수 있는 포토레지스트, 또는 끓는 물에 용해될 수 있는 PVA(폴리비닐 알콜)나 PMMA(폴리메틸메타크릴레이트 수지)가 바람직하다.
보호막(31)으로 피복된 발광부로부터 점착 시트(30)를 제거한다. 이어서, 도 2에 도시된 바와 같이, 보호막(31)이 위에 형성되어 있는 화합물 반도체 층(6)의 표면 상에 p-전극층(4) 및 n-전극층(5)을 형성하였다. 그 후에, p-전극층(4) 및 n-전극층(5) 상에 범프(3)를 형성하여 서브-마운트 기판(1)에 연결시킨다(도 3의 (b)). 도 3의 (b)에서는, 간략히 하기 위해, 본딩 금속층(2)을 생략하였다. 범프(3)의 재료는 Au가 바람직하다. 그러나, 동작 효율상의 관점에서 보면 범프(3)보다는 와이어 본딩이 더 바람직하다.
AuSn 등으로 만들어진 본딩 금속층은 범프(3)의 본딩 위치에 맞추어 서브-마운트 기판(1) 상에 예비적으로 형성할 필요가 있다. 본딩 금속층을 통해, 화합물 반도체 층(6)과 서브-마운트 기판(1)은 열 압축 본딩에 의해 서로 본딩된다.
다음으로, 도 3의 (c)에서 도시된 바와 같이, 화합물 반도체 층(6)과 서브-마운트 기판(1) 사이의 간극에 언더필재(32)를 충전시켜 서로 본딩시킨다. 언더필재(32)는 에폭시계 수지나 실리콘계 수지 등의 수지가 바람직하다.
다음으로, 도 4의 (a)에서 도시된 바와 같이, 언더필재(32)를 열적으로 경화시킨 후, 용매나 끓는 물에 의해 보호막(31)을 제거시킨다. 언더필재(32)의 재료는 보호막(31)을 제거시킬 때 용해되지 않도록 선택할 필요가 있다.
보호막(31)의 제거에 의해, 언더필재(32)의 연부(edge)를 따라 리브부(32a)가 형성된다. 그러면, 리브부(32a)에 의해 둘러싸인 영역의 내측에 화합물 반도체 층(6) 및 서브-마운트 기판(1)이 제공된다. 언더필재(32)의 리브부(32a)는 화합물 반도체 층(6)의 연부와 서브-마운트 기판(1)의 연부 모두와 접촉하지 않는다. 이것이 언더필재(32)의 구조적인 특징이다.
다음으로, 도 4의 (b)에 도시된 바와 같이, 사파이어 기판(20)의 배면측(도 4의 (b)에서 상측)으로부터 사파이어 기판(20)에 레이저 빔(예컨대, KrF 레이저 빔)을 방출시켜 레이저 리프트-오프법에 의해 사파이어 기판(20)을 박리시킨다. 레이저 파워 밀도는 약 0.65 내지 0.80J/cm2인 것이 바람직하지만, 화합물 반도체 층(6)의 면적, 레이저 빔의 면내(in-plane) 세기 분포 또는 빔 면적에 따른다.
상술한 바와 같이, 언더필재(32)의 리브부(32a)는 서브-마운트 기판(1)의 연부에 접촉되어 있지 않다. 따라서, 사파이어 기판(20)을 레이저 리프트-오프법에 의해 박리시킬 때 과잉된 힘이 가해질 염려가 없다. 따라서, 화합물 반도체 층(6)에 손상이 생기지 않는다.
다음으로, 도 4의 (c)에 도시된 바와 같이, 노출된 화합물 반도체 층(6)의 버퍼층(21) 및 n-형 콘택트 층(7)에 대해 ICP-RIE 등의 건식 에칭이나 강한 알칼린 용액을 이용한 습식 에칭을 행함으로써, n-형 콘택트 층(7)의 거친 면이 만들어진다.
거친 면을 만드는 공정에서는, 버퍼층(21)이 사라짐으로써 n-형 콘택트 층(7)이 최상 면이 되는 정도로 대략 에칭을 행하는 것이 바람직하다. 이러한 거친 면을 만드는 공정에 의해, 광 추출 효율이 향상되어, 반도체 발광 장치의 광 출력이 증가한다.
거친 면을 만드는 공정 이외에, 광 추출면(12)의 굴절률 차를 완화시키는 공정을 수행하는 것도 바람직하다. 예를 들어, 거친 면을 갖는 n-형 콘택트 층(7) 상에 절연막(13)을 도포하여, 광 출력을 더 증가시킬 수 있다. 글절률 차를 완화시키는 절연막(13)은 50 내지 200㎚의 막 두께, 16 내지 25의 굴절률 및 80% 이상의 투과율을 갖는 것이 바람직하다.
상기한 공정을 통해 도 1의 구조를 갖는 반도체 발광 장치가 얻어진다. 상술한 바와 같이, 특히 고유한 구조는 언더필재(32)의 리브부(32a)에 있다. 리브부(32a)는 도 4의 (a)의 공정에서 보호막(31)을 제거함으로써 얻어진다. 리브부(32a)는 발광부의 연부 외측에 제공되므로, 화합물 반도체 층(6) 및 사파이어 기판(20)의 측면과는 결코 접촉되지 않는다.
도 1의 반도체 발광 장치가 완성되면, 패키징 공정을 행한다. 도 5는 패키징된 반도체 발광 장치의 단면도이다. 언더필재(32)의 리브부(32a)와 화합물 반도체 층(6)의 측면 사이에 형광 물질이 도핑된 수지(제1 수지)(33)를 도포한다. 또한, 화합물 반도체 층(6) 및 언더필재(32)는 돔-형상 밀봉 수지(제2 수지)(34)로 피복된다. 또한, 밀봉 수지(34)에 형광 물질을 도핑시키는 것이 바람직하다.
본 실시예에 따른 화합물 반도체 층(6)은 발광 파장이 405㎚ 내지 470㎚인 소위 청색(bule) 영역에서의 발광에 적합하다. 이런 발광 파장에서, 형광 물질은 YAG(이트륨 알루미늄 가멧) 또는 SOSE(스트론튬 바륨 오르쏘실리케이트 유로퓸)가 바람직하다. 화합물 반도체 층(6)과 청색 영역의 형광 물질의 결합에 의해, 백색 발광 또한 구현가능하다.
화합물 반도체 층(6)의 발광 파장이 405㎚보다 짧은 경우, 밀봉 수지(34)의 열화 속도는 매우 높다. 한편, 발광 파장이 470㎚보다 긴 경우, 노란색의 형광 물질의 여기 효율이 열화되어, 백색 LED의 제조가 혼색으로 인해 어렵게 된다. 이런 이유로 인해, 이 실시예에서는, 발광 파장은 상술한 바와 같이, 405㎚ 내지 470㎚인 것이 바람직하다.
또한, 형광 물질을 제공함으로써, 화합물 반도체 층(6)의 측면 방향으로 발광층(9)으로부터 광이 방출될 수 있어, 발광 효율이 향상된다.
상술한 언더필재(32)의 재료를 선택할 시에는, 재료의 경도(hardness) 및 점도에 주의를 기울일 필요가 있다. 경도의 기준은, GaN 박막이 KrF 레이저 빔의 조사 충격에 의해 균열이 생기지 않는 것이다. 일반적으로, 낮은 경도의 수지(33)를 이용하면, GaN 박막에는 KrF 레이저 빔의 조사 충격으로 균열이 발생한다. 여러 유형의 수지(33)의 경도에 관한 본 발명자에 의한 실험 결과로서, 에폭시계 수지(33)의 경우에는 약 D60 내지 D85의 경도가 바람직하다는 것을 발견하였다.
점도에 관해서는 두 가지의 기준이 있다. 그 기준 중 하나는, AlN계 서브-마운트 기판(1)과 화합물 반도체 층(6) 사이에 간극(공극)이 없다는 것이다. 다른 하나는, 사파이어 기판(20) 쪽으로의 수지(33)의 올라감(creeping-up)이 가능한 많이 제한된다는 것이다.
여러 유형의 수지(33)의 점도에 관한 본 발명자에 의한 실험 결과로서, 약 0.8 내지 1.4Pa?s의 점도가 바람직하다는 것을 발견하였다.
상술한 기준에 따라 선택된 재료로 만들어진 언더필재(32)를 이용하여 도 1의 반도체 발광 장치를 제조할 경우, 언더필재(32)의 리브부(32a)의 높이 h는 5㎛ < h < 100㎛의 범위 내에 속한다. 사파이어 기판(20)의 두께는 약 100㎛내지 150㎛이었다. 서브-마운트 기판(1)의 두께는 약 5㎛이었다. 리브부(32a)의 내벽으로부터 화합물 반도체 층(6)까지의 간격은 약 20㎛이었다.
상술한 바와 같이, 이 실시예에서, 언더필재(32)는 리브부(32a)를 구비하므로, 언더필재(32) - 이 언더필재(32)를 통해 화합물 반도체 층(6)이 서브-마운트 기판(1)에 본딩됨 - 는 화합물 반도체 층(6) 및 사파이어 기판(20)의 측면에 접촉하지 않게 된다. 따라서, 사파이어 기판(20)을 레이저 리프트-오프법에 의해 박리시킬 때, 언더필재(32)와 사파이어 기판(20)의 접촉으로 인해 사파이어 기판(20)을 박리시키기 위한 과잉된 힘이 요구되는 문제가 없다. 그러므로, 사파이어 기판(20)이 박리될 때 화합물 반도체 층(6)이 손상을 받는 것을 방지할 수 있다.
또한, 언더필재(32)의 리브부(32a)와 화합물 반도체 층(6) 사이에 형광 물질을 충전하기 위한 공간이 얻어진다. 그러므로, 화합물 반도체 층(6)으로부터 측면 방향으로 누설되는 광이 형광 물질에 의해 밝아질 수 있어, 광 출력이 증가한다.
지금까지 소정의 실시예들에 대해서 기술 및 도시하였지만, 이들 실시예는 단지 일례에 불과한 것으로, 본 발명의 범위를 제한시키는 것은 아니다. 사실상, 본 명세서에 기술된 새로운 방법 및 시스템은 다양한 형태로 구체화될 수 있으며, 또한 본 발명의 사상을 벗어 나지 않는 한, 본 명세서에 기술된 방법 및 시스템 형태에서 다양한 생략, 치환 및 변경이 이루어지질 수 있다. 첨부된 특허청구범위 및 그 등가물은 본 발명의 사상 및 범주 내에서 그러한 형태 또는 변형을 커버하는 것으로 여겨진다.
1: 서브-마운트 기판
2: 본딩 금속층
3: 범프
4: p-전극층
5: n-전극층

Claims (20)

  1. 반도체 발광 장치로서,
    지지 기판,
    범프(bump)를 통해 상기 지지 기판 상에 접촉되는 질화물계 III-V족 화합물 반도체 층을 포함하는 발광 소자 및
    상기 지지 기판 상에 상기 지지 기판, 상기 발광 소자 및 상기 범프와 접촉하도록 배치되며, 상기 발광 소자의 단부면의 외측에 상기 발광 소자의 단부면을 둘러싸도록 배치되는 리브부를 포함하는 언더필재(underfill material)
    를 포함하는, 반도체 발광 장치.
  2. 제1항에 있어서,
    형광 물질을 포함하는 제1 수지를 더 포함하며, 상기 제1 수지는 상기 언더필재 상에 상기 리브부 내측에서 상기 발광 소자의 단부면의 적어도 일부를 피복하도록 배치되는, 반도체 발광 장치.
  3. 제2항에 있어서,
    상기 발광 소자의 표면 전부 및 상기 리브부의 외측 단부면의 내측을 피복하는 패키지를 더 포함하며, 상기 패키지는 형광 물질을 포함하는 제2 수지재로 만들어지는, 반도체 발광 장치.
  4. 제1항에 있어서,
    상기 언더필재는 D60 내지 D85의 경도와 0.8 내지 14Pa?s의 점도를 갖는 에폭시계 수지인, 반도체 발광 장치.
  5. 제1항에 있어서,
    상기 리브부는 상기 리브부의 단면적이 상기 발광 소자 쪽으로 갈수록 연속적으로 작아지는 테이퍼 형상을 갖는, 반도체 발광 장치.
  6. 제1항에 있어서,
    상기 리브부의 내벽은 상기 발광 소자의 측벽과 평행하게 대향 배치되는, 반도체 발광 장치.
  7. 제1항에 있어서,
    상기 언더필재는 상기 지지 기판, 상기 범프 및 상기 발광 소자에 근접 배치되는, 반도체 발광 장치.
  8. 제1항에 있어서,
    상기 발광 소자는 상기 지지 기판의 대향 표면 중 하나 또는 다른 하나 상에 각각 제공되는 p형 전극 및 n형 전극을 포함하며, 상기 p형 전극 및 상기 n형 전극은 개별 범프를 통해 상기 지지 기판에 접촉되는, 반도체 발광 장치.
  9. 제1항에 있어서,
    상기 발광 소자의 상기 지지 기판에 대향하는 표면 상에 거칠게(roughly) 가공된 광 추출 면이 제공되는, 반도체 발광 장치.
  10. 반도체 발광 장치의 제조 방법으로서,
    박리 대상 기판 상에 질화물계 III-V족 화합물 반도체 층을 형성하는 단계,
    상기 박리 대상 기판과 상기 질화물계 III-V족 화합물 반도체 층을 발광 장치의 단위로 분리하여 복수의 발광 소자를 형성하는 단계,
    상기 복수의 발광 소자를 점착 시트에 접촉시킨 채, 상기 발광 소자들의 모든 단부면을 보호막으로 피복하는 단계,
    상기 보호막으로 피복된 상기 발광 소자로부터 상기 점착 시트를 제거한 후, 상기 발광 소자의 상기 질화물계 III-V족 화합물 반도체 층을 지지 기판에 범프를 통해 접촉시키는 단계,
    상기 지지 기판의 표면에서 상기 보호막의 측면의 적어도 일부까지의 영역을 언더필재로 피복하는 단계,
    상기 보호막을 제거하여, 상기 발광 소자의 단부면의 외측에 배치되며 상기 발광 소자의 단부면을 둘러싸는 리브부를 상기 언더필재에 의해 형성하는 단계,
    상기 박리 대상 기판을 레이저 리프트-오프(laser lift-off)에 의해 박리시키는 단계, 및
    상기 박리 대상 기판에 접촉되는 상기 발광 소자의 표면을 거칠게 에칭하는 단계
    를 포함하는, 반도체 발광 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 언더필재의 내벽면과 상기 발광 소자의 단부면 간의 간격은 상기 보호막의 두께에 종속되는, 반도체 발광 장치의 제조 방법.
  12. 제10항에 있어서,
    상기 보호막 및 상기 언더필재의 재료는, 상기 보호막이 제거될 때 상기 언더필재는 제거되지 않도록 각각 선택되는, 반도체 발광 장치의 제조 방법.
  13. 제10항에 있어서,
    형광 물질을 포함하는 제1 수지를, 상기 언더필재의 상측 영역에서의 상기 발광 소자의 단부면의 적어도 일부와 상기 리브부의 내측을 피복하도록 배치하는, 반도체 발광 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 형광 물질을 포함하는 제2 수지로 만들어진 패키지를, 상기 발광 소자의 표면 전부와 상기 리브부의 외측 단부면의 내측을 피복하도록 배치하는, 반도체 발광 장치의 제조 방법.
  15. 제10항에 있어서,
    상기 언더필재는 D60 내지 D85의 경도와 0.8 내지 14Pa?s의 점도를 갖는 에폭시계 수지인, 반도체 발광 장치의 제조 방법
  16. 제10항에 있어서,
    상기 리브부는 상기 리브부의 단면적이 상기 발광 소자 쪽으로 갈수록 연속적으로 작아지는 테이퍼 형상을 갖는, 반도체 발광 장치의 제조 방법
  17. 제10항에 있어서,
    상기 리브부의 내벽은 상기 발광 소자의 측벽과 평행하게 대향 배치되는, 반도체 발광 장치의 제조 방법.
  18. 제10항에 있어서,
    상기 언더필재는 상기 지지 기판, 상기 범프 및 상기 발광 소자에 근접 배치되는, 반도체 발광 장치의 제조 방법.
  19. 제10항에 있어서,
    상기 발광 소자는 상기 지지 기판의 대향 표면 중 하나 또는 다른 하나 상에 각각 제공되는 p형 전극 및 n형 전극을 포함하며, 상기 p형 전극 및 상기 n형 전극은 개별 범프를 통해 상기 지지 기판에 접촉되는, 반도체 발광 장치의 제조 방법.
  20. 제10항에 있어서,
    거칠게 가공된 상기 발광 소자의 표면 상에 절연막을 형성하는 단계를 더 포함하는, 반도체 발광 장치의 제조 방법.
KR1020100086836A 2010-03-09 2010-09-06 반도체 발광 장치 및 그 제조 방법 KR101158242B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010052209A JP5017399B2 (ja) 2010-03-09 2010-03-09 半導体発光装置および半導体発光装置の製造方法
JPJP-P-2010-052209 2010-03-09

Publications (2)

Publication Number Publication Date
KR20110102117A KR20110102117A (ko) 2011-09-16
KR101158242B1 true KR101158242B1 (ko) 2012-06-19

Family

ID=44559112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100086836A KR101158242B1 (ko) 2010-03-09 2010-09-06 반도체 발광 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US8680548B2 (ko)
JP (1) JP5017399B2 (ko)
KR (1) KR101158242B1 (ko)
CN (1) CN102194986B (ko)
TW (1) TWI447966B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019124937A1 (ko) * 2017-12-19 2019-06-27 서울반도체주식회사 발광 소자 및 이를 포함하는 발광 모듈
US11424390B2 (en) 2017-12-19 2022-08-23 Seoul Semiconductor Co., Ltd. Light emitting device and light emitting module including the same

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
WO2013043844A1 (en) * 2011-09-20 2013-03-28 The Regents Of The University Of California Light emitting diode with conformal surface electrical contacts with glass encapsulation
US8350251B1 (en) 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
US20130240934A1 (en) * 2012-03-14 2013-09-19 Samsung Electronics Co., Ltd. Light emitting element package and method of manufacturing the same
JPWO2013154181A1 (ja) * 2012-04-13 2015-12-21 株式会社ドゥエルアソシエイツ チップオンボード型のパッケージ基板を有する発光装置の製造方法
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
JP5377725B1 (ja) * 2012-08-21 2013-12-25 株式会社東芝 半導体発光素子
JP2014096539A (ja) * 2012-11-12 2014-05-22 Tokuyama Corp 紫外発光素子、および発光構造体
JP6119335B2 (ja) * 2013-03-18 2017-04-26 日亜化学工業株式会社 発光素子保持構造体
JP6155827B2 (ja) * 2013-05-11 2017-07-05 日亜化学工業株式会社 発光装置の製造方法
KR102075147B1 (ko) * 2013-06-05 2020-02-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
EP3017483B1 (en) * 2013-07-03 2020-05-06 Lumileds Holding B.V. Led with stress-buffer layer under metallization layer
JP6155932B2 (ja) * 2013-07-19 2017-07-05 日亜化学工業株式会社 発光装置
JP5553292B1 (ja) * 2013-12-03 2014-07-16 エルシード株式会社 Ｌｅｄ素子
TWI552386B (zh) * 2013-12-20 2016-10-01 新世紀光電股份有限公司 半導體發光結構及半導體封裝結構
WO2015120192A1 (en) * 2014-02-05 2015-08-13 Soraa, Inc. High-performance led fabrication
JP6185415B2 (ja) * 2014-03-27 2017-08-23 株式会社東芝 半導体発光装置
US10468553B1 (en) 2014-12-18 2019-11-05 Soraa, Inc. Contact for semiconductor device
CN104900812A (zh) * 2015-04-23 2015-09-09 京东方科技集团股份有限公司 薄膜封装结构及其制作方法和显示装置
WO2016203967A1 (ja) * 2015-06-15 2016-12-22 ソニー株式会社 半導体装置、電子機器、並びに製造方法
CN105047778B (zh) * 2015-08-11 2018-11-20 厦门市三安光电科技有限公司 一种薄膜氮化镓基发光二极管的制备方法
KR102507444B1 (ko) * 2015-09-04 2023-03-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 디스플레이 장치
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
JP6686155B2 (ja) * 2016-09-27 2020-04-22 創光科学株式会社 窒化物半導体紫外線発光素子の製造方法及び窒化物半導体紫外線発光素子
US11024611B1 (en) * 2017-06-09 2021-06-01 Goertek, Inc. Micro-LED array transfer method, manufacturing method and display device
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
JP7290001B2 (ja) * 2017-08-03 2023-06-13 クリーエルイーディー・インコーポレーテッド 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法
US10643964B2 (en) * 2018-07-02 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Structures for bonding a group III-V device to a substrate by stacked conductive bumps
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101075A (ja) 2001-08-23 2003-04-04 Lumileds Lighting Us Llc 発光素子の汚染の低減
JP2008140873A (ja) 2006-11-30 2008-06-19 Toyoda Gosei Co Ltd フリップチップ実装されたｉｉｉ−ｖ族半導体素子およびその製造方法
JP2008288539A (ja) 2007-05-16 2008-11-27 Philips Lumileds Lightng Co Llc 実装用に半導体発光デバイスを前処理するための方法
WO2009053916A1 (en) 2007-10-22 2009-04-30 Koninklijke Philips Electronics N.V. Robust led structure for substrate lift-off

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221163A (ja) 2003-01-10 2004-08-05 Nichia Chem Ind Ltd 発光装置およびその形成方法、並びにその発光装置を用いた面状発光装置
JP2006008956A (ja) * 2004-06-29 2006-01-12 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US7125734B2 (en) * 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
TWI310991B (en) 2006-06-08 2009-06-11 Hong Yuan Technology Co Ltd Light emitting system, light emitting device and fabrication method thereof
JP5040280B2 (ja) 2006-12-04 2012-10-03 パナソニック株式会社 誘導加熱調理器
CN101578695B (zh) * 2006-12-26 2012-06-13 松下电器产业株式会社 半导体元件的安装结构体及半导体元件的安装方法
JP2008297373A (ja) * 2007-05-29 2008-12-11 Somar Corp 液状エポキシ樹脂組成物からなるアンダーフィル材及びフリップチップ型半導体装置
JP2008300621A (ja) * 2007-05-31 2008-12-11 Nichia Corp 半導体発光素子及びその製造方法
JP4696227B2 (ja) * 2007-12-28 2011-06-08 スパンション エルエルシー 半導体装置の製造方法
TWI489599B (zh) * 2008-06-02 2015-06-21 Mutual Pak Technology Co Ltd 積體電路模組及其製造方法
JP5283539B2 (ja) * 2009-03-03 2013-09-04 シャープ株式会社 発光装置、発光装置ユニット、および発光装置製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101075A (ja) 2001-08-23 2003-04-04 Lumileds Lighting Us Llc 発光素子の汚染の低減
JP2008140873A (ja) 2006-11-30 2008-06-19 Toyoda Gosei Co Ltd フリップチップ実装されたｉｉｉ−ｖ族半導体素子およびその製造方法
JP2008288539A (ja) 2007-05-16 2008-11-27 Philips Lumileds Lightng Co Llc 実装用に半導体発光デバイスを前処理するための方法
WO2009053916A1 (en) 2007-10-22 2009-04-30 Koninklijke Philips Electronics N.V. Robust led structure for substrate lift-off

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019124937A1 (ko) * 2017-12-19 2019-06-27 서울반도체주식회사 발광 소자 및 이를 포함하는 발광 모듈
US11424390B2 (en) 2017-12-19 2022-08-23 Seoul Semiconductor Co., Ltd. Light emitting device and light emitting module including the same
US11848404B2 (en) 2017-12-19 2023-12-19 Seoul Semiconductor Co., Ltd. Light emitting device and light emitting module including the same

Also Published As

Publication number Publication date
KR20110102117A (ko) 2011-09-16
US20110220934A1 (en) 2011-09-15
US8680548B2 (en) 2014-03-25
TW201131819A (en) 2011-09-16
CN102194986A (zh) 2011-09-21
CN102194986B (zh) 2014-10-29
JP2011187735A (ja) 2011-09-22
TWI447966B (zh) 2014-08-01
JP5017399B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
KR101158242B1 (ko) 반도체 발광 장치 및 그 제조 방법
JP6419077B2 (ja) 波長変換発光デバイス
US7842547B2 (en) Laser lift-off of sapphire from a nitride flip-chip
US7456035B2 (en) Flip chip light emitting diode devices having thinned or removed substrates
TWI595686B (zh) Semiconductor light-emitting device
JP4857596B2 (ja) 発光素子の製造方法
TWI543399B (zh) 半導體發光裝置
JP5151301B2 (ja) 半導体発光素子及びその製造方法
TWI631736B (zh) 用於形成發光裝置的方法及用於發光裝置的結構
JP2015195332A (ja) 半導体発光装置及びその製造方法
JP2007266571A (ja) Ｌｅｄチップ、その製造方法および発光装置
JP2008300621A (ja) 半導体発光素子及びその製造方法
US8648375B2 (en) Semiconductor light emitting device and light emitting module
TW201517321A (zh) 半導體發光裝置
JP5644711B2 (ja) 発光チップの製造方法、発光チップ、接合体
JP6269901B1 (ja) 発光装置
KR20160147304A (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8