JP2008140873A - フリップチップ実装されたｉｉｉ−ｖ族半導体素子およびその製造方法 - Google Patents

Abstract

【課題】レーザーリフトオフ工程後に、III −Ｖ族半導体で構成された半導体素子の端面に突起状のアンダーフィルが残るのを防止すること。
【解決手段】サファイア基板１０上に、発光素子１１の端面１１ｂが、サファイア基板１０の端面１０ｂよりも内側となるように発光素子１１を形成する。その後、スタッドバンプ１２を介して配線基板１３と発光素子１１とを接続し、サファイア基板１０と配線基板１３、および、発光素子１１と配線基板１３の間に、アンダーフィル１４を充填する（図１Ｄ）。発光素子１１の端面１１ｂがサファイア基板１０の端面１０ｂよりも内側であるため、サファイア基板１０の端面１０ｂにアンダーフィル１４が付着しないよう充填でき、発光素子１１の端面１１ｂには精度よくアンダーフィル１４が付着する。次に、レーザーリフトオフによりサファイア基板１０を除去する。
【選択図】図１Ｄ

Description

本発明は、フリップチップ実装工程と、レーザーリフトオフによる成長基板を除去する工程とを有するIII −Ｖ族半導体素子の製造方法に関するもの、および、フリップチップ実装され、成長基板が除去されたIII −Ｖ族半導体素子に関するものである。

近年、半導体素子と配線基板との接続には、フリップチップ実装が広く採用されている。このフリップチップ実装では、バンプを介して半導体素子と配線基板が接続され、半導体素子と配線基板との隙間に、アンダーフィルが充填される。アンダーフィルは、半導体素子と配線基板の熱膨張率の差による応力を吸収し、接続を補強するために必要である。

特許文献１に記載されたＬＥＤ素子の製造方法には、サファイア基板上に形成されたＬＥＤ素子と配線基板とをＡｕスタッドバンプを介して接続した後、ＬＥＤ素子と配線基板との隙間にアンダーフィルを充填し、レーザーリフトオフによりサファイア基板を除去する工程が示されている。その後、このサファイア基板と接合していたＬＥＤ素子表面を凹凸加工することで、光取り出し効率を向上させている。
特開２００６−１００７８７

しかし、特許文献１の製造方法では、アンダーフィルがサファイア基板の端面にまで回り込んで付着する場合や、ＬＥＤ素子の端面にうまくアンダーフィルが回り込まない場合がある。サファイア基板の端面に付着した場合には、サファイア基板の除去後にＬＥＤ素子の端面に突起状にアンダーフィルが残る。この突起状のアンダーフィルによって、蛍光体塗布工程に不具合を発生したり、配光などの制御が難しくなる、といった問題が生じてしまう。また、ＬＥＤ素子の端面にうまく付着しなかった場合は、サファイア基板の除去によりＬＥＤ素子の端面が割れてしまうことがある。

そこで本発明の目的は、アンダーフィルが半導体素子の端面に付着する精度を向上させ、かつ、基板の端面に付着しないようにすることである。

第１の発明は、III −Ｖ族半導体で構成された半導体素子の製造方法において、基板上に、半導体素子を、半導体素子の端面（外周の側端面）が基板の端面（外周の側端面）よりも内側となるように形成する工程と、半導体素子と配線基板とを、バンプを介して接続する工程と、基板と配線基板、および、半導体素子と配線基板、の隙間にアンダーフィルを充填する工程と、レーザーリフトオフにより基板を除去する工程とを有することを特徴とする半導体素子の製造方法である。

半導体素子を、半導体素子の端面が基板の端面よりも内側となるように形成する工程は、基板上にIII −Ｖ族半導体層を成長させた後、III −Ｖ族半導体層の所定の場所を基板が露出するまでエッチングして単一素子ごとに分離し、露出した基板面を露出幅よりも狭い幅で切断することで実施できる。

半導体素子と配線基板の隙間には、空孔が生じないようにアンダーフィルを充填する。空孔があることで、レーザーリフトオフ後に支持をなくした半導体層にクラックが生じるのを防ぐためである。基板と配線基板の隙間には、少なくとも半導体素子の端面を覆うようにアンダーフィルを充填すればよく、基板と配線基板の隙間全体を埋めるようにアンダーフィルを充填する必要はない。半導体素子の外周の側端面は基板の外周の側端面より内側であるため、基板の端面にはアンダーフィルが付着しないように、充填することができる。したがって、基板の除去後に突起状のアンダーフィルが残ることはなく、半導体素子の表面と、アンダーフィルの上端面は同じ高さとなっている。

アンダーフィルと基板との接着強度は、レーザーリフトオフ時のレーザーによって低下するため、基板の除去によってアンダーフィルが半導体素子端面から剥がれるなどの問題は生じない。

バンプとしては、スタッドバンプ、ハンダバンプ、メッキバンプなどを用いることができる。スタッドバンプに用いる金属は、Ａｕなどである。

半導体素子の端面は、基板に対して垂直である必要はなく、傾斜を有していてもよい。

第２の発明は、第１の発明において、半導体素子の端面は、基板の端面よりも５μｍ〜５０μｍ内側であることを特徴とする半導体素子の製造方法である。

５μｍ以下であると、アンダーフィルが基板の端面にも回り込んで付着してしまう場合もあり、望ましくない。５０μｍ以上では、半導体素子のサイズが小さくなってしまい、望ましくない。より望ましい範囲は、１０μｍ〜２０μｍである。

第３の発明は、第１の発明または第２の発明において、半導体素子は、III 族窒化物半導体で構成されていることを特徴とする半導体素子の製造方法である。

第４の発明は、第１の発明から第３の発明において、半導体素子は、発光素子であることを特徴とする半導体素子の製造方法である。

第５の発明は、第４の発明において、半導体素子は、端面に高反射誘電体多層膜を有することを特徴とする半導体素子の製造方法である。

第６の発明は、第４の発明または第５の発明において、アンダーフィルには、蛍光体粒子が添加されていることを特徴とする半導体素子の製造方法である。

第７の発明は、配線基板とバンプを介して接続し、III −Ｖ族半導体で構成され、基板が除去された半導体素子において、配線基板と半導体素子の隙間、および、半導体素子の端面に、アンダーフィルが形成され、半導体素子の表面と、アンダーフィルの上端面が同じ高さであることを特徴とする半導体素子である。

第８の発明は、第７の発明において、半導体素子は、III 族窒化物半導体で構成されていることを特徴とする半導体素子である。

第９の発明は、第７の発明または第８の発明において、半導体素子は、発光素子であることを特徴とする半導体素子である。

第１０の発明は、第９の発明において、半導体素子は、端面に高反射誘電体多層膜を有することを特徴とする半導体素子である。

第１１の発明は、第９の発明または第１０の発明において、アンダーフィルには、蛍光体粒子が添加されていることを特徴とする半導体素子である。

第１の発明によると、半導体素子の端面が基板の端面よりも内側であるために、半導体素子端面に精度よくアンダーフィルを付着することができ、また、アンダーフィルが基板の端面に付着することを防止することができる。その結果、基板の除去後に半導体素子端面に割れを生じたり、突起状のアンダーフィルが残ることがない。また、半導体素子の端面と基板の端面との差の分、基板と半導体素子間にアンダーフィルの充填量の余裕があるため、アンダーフィルの充填量の管理が容易になる。以上の効果により、半導体素子製造の歩留りを向上できる。

また、第５の発明のように、半導体素子が発光素子である場合において、発光素子の端面に高反射誘電体多層膜を形成すると、アンダーフィルによる端面での反射損失を防ぐことができ、反射率を向上できる。

また、第６の発明のように、アンダーフィルにフィラーとして蛍光体粒子を添加することで、発光色を変化させることも可能である。

また、第７〜１１の発明は、半導体素子の端面にアンダーフィルが形成され、半導体素子の表面とアンダーフィルの上端面が同じ高さであることから、フリップチップ実装された、端面に割れのない半導体素子である。

以下、本発明の具体的な実施例について図を参照しながら説明するが、本発明は実施例に限定されるものではない。

図１は、実施例１の発光素子１１の製造工程を示す図であり、図１Ｅは、実施例１の製造工程により製造される発光素子１１の構造を示している。

まず、発光素子１１の構造について、説明する。発光素子１１は、III 族窒化物半導体から成るｐ層、ｎ層、ＭＱＷ層、ｐ電極、ｎ電極（いずれも図示しない）で構成されている。発光素子１１のｐ電極、ｎ電極は、Ａｕスタッドバンプ１２を介して配線基板１３と接続している。発光素子１１と配線基板１３の隙間、および、発光素子１１の外周の側端面１１ｂには、アンダーフィル１４が形成されている。発光素子１１の表面１１ａとアンダーフィル１４の上端面１４ａは同じ高さであり、段差のない同一平面となっている。

次に、図１を参照しながら、実施例１の発光素子１１の製造工程を説明する。

まず、サファイア基板１０上に、エピタキシャル成長によりIII 族窒化物半導体から成る発光素子１１を作製し、発光素子１１の所定の場所を、サファイア基板１０が露出するまでサファイア基板１０に対して垂直にエッチングすることで、複数の発光素子１１に分離させる（図１Ａ）。

次に、サファイア基板１０をダイシングして、各発光素子１１ごとに分離させる（図１Ｂ）。この図１Ａ、Ｂの工程において、サファイア基板１０の端面１０ｂと、発光素子１１の端面１１ｂとの距離Ｌが、５μｍ〜５０μｍとなるように、発光素子１１を形成する。距離Ｌを５０μｍ以下としたのは、５０μｍ以上では、発光素子１１のサイズが小さくなってしまい、望ましくないからである。距離Ｌを５μｍ以上とした理由は、次々工程の説明において述べる。

以上の工程が、本発明の、「基板上に、半導体素子を、半導体素子の端面が基板の端面よりも内側となるように形成する工程」に相当する。エッチングには、イオンビームエッチングなどのドライエッチングや、ＫＯＨ溶液などのアルカリ溶液によるウェットエッチングを用いる。また、基板の切断は、ダイシング以外に、スクライビングして、または溝を形成してその反対側からスクライビングして、へき開する方法でもよい。

次に、Ａｕスタッドバンプ１２を介して、各発光素子１１ごとに、発光素子１１のｎ電極、ｐ電極と配線基板１３とを接続する（図１Ｃ）。スタッドバンプ以外にハンダバンプやメッキバンプを用いることも可能である。

次に、サファイア基板１０と配線基板１３、および、発光素子１１と配線基板１３の間に、空孔が生じないようアンダーフィル１４を充填する（図１Ｄ）。空孔があると、次工程のレーザーリフトオフ後に支持をなくした発光素子１１の半導体層にクラックが生じてしまうからである。アンダーフィル１４には、エポキシ系、シリコン系、シアノアクリレート系などの樹脂を用いる。また、アンダーフィル１４には、直径１μｍ〜２μｍの高反射な粒子を添加して反射率を高めている。発光素子１１の端面１１ｂはサファイア基板１０の端面１０ｂより距離Ｌ内側であることから、サファイア基板１０の端面１０ｂにアンダーフィル１４が付着しないように充填することができる。また、発光素子１１の端面１１ｂに精度よくアンダーフィル１４を付着させることができる。また、発光素子１１の端面１１ｂから外側へ距離Ｌの分、アンダーフィル１４の充填量に余裕がある。そのため、アンダーフィル１４の充填量を制御することが容易である。ここで、距離Ｌが５μｍ以下では、サファイア基板１０の端面１０ｂへのアンダーフィル１４付着の防止効果が小さく、サファイア基板１０の端面１０ｂにアンダーフィル１４が回り込んで付着する場合もあり、望ましくない。

次に、レーザーリフトオフによりサファイア基板１０を除去する（図１Ｅ）。レーザー光の照射は、波長２４８ｎｍのＫｒＦレーザーを、０．７Ｊ／ｃｍ² 以上の条件で、所定チップサイズ相当の照射エリアで行う。アンダーフィル１４とサファイア基板１０との接着強度は、レーザーリフトオフでのレーザー光により低下するため、アンダーフィル１４が発光素子１１の端面１１ｂから剥がれることはなく、その結果、発光素子１１の端面１１ｂがサファイア基板１０の除去時に割れてしまうことはない。また、サファイア基板１０の端面１０ｂにアンダーフィル１４が付着していないため、サファイア基板１０の除去後に、発光素子１１の端面に突起状のアンダーフィル１４が残ることはなく、発光素子１１の表面１１ａとアンダーフィル１４の上端面１４ａは同じ高さとなる。

その後、サファイア基板と接合していた発光素子１２の表面１１ａに、エッチングにより凹凸加工を施し、光取り出し効率を向上させる。

実施例２の発光素子２１の製造方法は、図２に示すように、発光素子２１の端面に傾斜ができるように形成する点と、その端面に高反射誘電体多層膜２０を形成する点が、実施例１の発光素子１１の製造方法とは異なる。それ以外の製造工程は実施例１と同様である。高反射誘電体多層膜２０は、たとえば、ＳｉＯ₂ とＮｂＯが所定の膜厚で交互に多数積層された多層膜である。高反射誘電体多層膜２０を設けることで、アンダーフィル１４による反射損失を防ぐことができ、反射率を向上することができる。

発光素子１１、２１の端面１１ｂ、２１ｂは、実施例１ではサファイア基板１０に対して垂直、実施例２では傾斜を有するとしたが、垂直であっても、傾斜があってもかまわない。ただし、傾斜を有する場合は、端面での反射損失を防ぐために、実施例２のように、高反射誘電体多層膜を設けることが望ましい。

サファイア基板１０上に発光素子１１を形成する方法は、実施例１、２以外の方法であってもよい。要は、発光素子１１の端面が、サファイア基板１０の端面よりも５μｍ〜５０μｍ内側になるよう形成されていればよい。

実施例１、２は、発光素子の製造方法であったが、本発明は発光素子に限るものではなく、フリップチップ実装工程とレーザーリフトオフによる成長基板を除去する工程を有する、あらゆる半導体素子の製造方法に適用できるものである。また、III 族窒化物半導体で構成された半導体素子に限らず、ＧａＡｓやＧａＰなど、III −Ｖ族半導体で構成された半導体素子に対しても、本発明は適用できる。

また、実施例１、２において、アンダーフィル１４のフィラーとして蛍光体粒子を添加してもよい。また、熱伝導性の高い粒子を添加して、放熱性を高めてもよい。

本発明によって、半導体素子製造の歩留りを向上できる。

実施例１の発光素子の製造工程を示す図。 実施例１の発光素子の製造工程を示す図。 実施例１の発光素子の製造工程を示す図。 実施例１の発光素子の製造工程を示す図。 実施例１の発光素子の製造工程を示す図。 実施例２の発光素子の製造工程の一部を示す図。

符号の説明

１０：サファイア基板
１１、２１：発光素子
１２：Ａｕスタッドバンプ
１３：配線基板
１４：アンダーフィル
２０：高反射誘電体多層膜

Claims (11)

1. III −Ｖ族半導体で構成された半導体素子の製造方法において、
   基板上に、前記半導体素子を、前記半導体素子の端面が前記基板の端面よりも内側となるように形成する工程と、
   前記半導体素子と配線基板とを、バンプを介して接続する工程と、
   前記基板と前記配線基板、および、前記半導体素子と前記配線基板、の隙間にアンダーフィルを充填する工程と、
   レーザーリフトオフにより前記基板を除去する工程と、
   を有することを特徴とする半導体素子の製造方法。
2. 前記半導体素子の端面は、前記基板の端面よりも５μｍ〜５０μｍ内側であることを特徴とする請求項１に記載の半導体素子の製造方法。
3. 前記半導体素子は、III 族窒化物半導体で構成されていることを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。
4. 前記半導体素子は、発光素子であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体素子の製造方法。
5. 前記半導体素子は、端面に高反射誘電体多層膜を有することを特徴とする請求項４に記載の半導体素子の製造方法。
6. 前記アンダーフィルには、蛍光体粒子が添加されていることを特徴とする請求項４または請求項５に記載の半導体素子の製造方法。
7. 配線基板とバンプを介して接続し、III −Ｖ族半導体で構成され、基板が除去された半導体素子において、
   前記配線基板と前記半導体素子の隙間、および、前記半導体素子の端面に、アンダーフィルが形成され、前記半導体素子の表面と、前記アンダーフィルの上端面が同じ高さであることを特徴とする半導体素子。
8. 前記半導体素子は、III 族窒化物半導体で構成されていることを特徴とする請求項７に記載の半導体素子。
9. 前記半導体素子は、発光素子であることを特徴とする請求項７または請求項８に記載の半導体素子。
10. 前記半導体素子は、端面に高反射誘電体多層膜を有することを特徴とする請求項９に記載の半導体素子。
11. 前記アンダーフィルには、蛍光体粒子が添加されていることを特徴とする請求項９または請求項１０に記載の半導体素子。

Images