KR20090060367A - 반도체 구조 준비 방법, 반도체 구조 실장 방법, 반도체 발광 구조 및 반도체 발광 장치 - Google Patents
반도체 구조 준비 방법, 반도체 구조 실장 방법, 반도체 발광 구조 및 반도체 발광 장치 Download PDFInfo
- Publication number
- KR20090060367A KR20090060367A KR1020097008731A KR20097008731A KR20090060367A KR 20090060367 A KR20090060367 A KR 20090060367A KR 1020097008731 A KR1020097008731 A KR 1020097008731A KR 20097008731 A KR20097008731 A KR 20097008731A KR 20090060367 A KR20090060367 A KR 20090060367A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor structure
- support material
- semiconductor
- causing
- voids
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 174
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 230000005693 optoelectronics Effects 0.000 title 1
- 239000000463 material Substances 0.000 claims abstract description 157
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000011800 void material Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 24
- 230000009477 glass transition Effects 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 6
- 238000007711 solidification Methods 0.000 claims description 6
- 230000008023 solidification Effects 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 4
- 238000006731 degradation reaction Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 3
- 238000011109 contamination Methods 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000002904 solvent Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 238000010297 mechanical methods and process Methods 0.000 description 3
- 230000005226 mechanical processes and functions Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QLJCFNUYUJEXET-UHFFFAOYSA-K aluminum;trinitrite Chemical compound [Al+3].[O-]N=O.[O-]N=O.[O-]N=O QLJCFNUYUJEXET-UHFFFAOYSA-K 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
Description
본 발명은 일반적으로 반도체 디바이스에 관한 것으로서, 구체적으로는 반도체 발광 구조를 실장하는 처리에 관한 것이다.
발광 다이오드(LED)와 같은 반도체 발광 디바이스들은 효율적인 광원을 제공하며, 백열 전구 및 형광등보다 견고하다. LED 기술 및 처리에 있어서의 진보는 예를 들어 상업용 및 주거용 조명 응용에 있어서 LED의 전통적인 광원에 대한 대체물로서의 이용을 도와왔다.
반도체 구조들을 실장할 때, 언더필(underfill) 재료를 이용하여 반도체 구조와 캐리어 사이의 갭을 언더필링(underfilling)하는 것이 일반 실무이다. 언더필 재료는 약한 내부 또는 응집 본드들을 갖는 에폭시와 같은 재료일 수 있으며, 따라서 다른 표면들, 특히 높은 표면 에너지를 가진 표면들을 적시는 경향이 강하다. 반도체 실장 표면들에 사용되는 여러 재료는 언더필 재료에 비해 높은 표면 에너지를 가지며, 이는 언더필 재료가 갭 내로 유입되게 하며, 이는 모세관 인력에 의해 촉진된다. 이어서, 언더필 재료는 경화될 수 있고, 따라서 디바이스에 대해 향상된 구조적 완전성을 제공한다.
모세관 언더필링 방법들을 이용하여 보이드(void)들을 가진 반도체 구조들을 언더필링하려고 시도할 때, 특히 구조가 트렌치들 또는 비아들을 갖는 경우에, 문제가 발생할 수 있다. 여러 언더필 재료는 보이드 내로 완전히 유입될 만큼 충분히 낮은 점도를 갖지 못하며, 따라서 그 안에 소정의 채워지지 않은 갭들을 남기게 된다. 이러한 재료들은 또한 디바이스의 측벽들과 같은 의도하지 않은 영역들을 채우는 경향이 있다. 일부 사례에서, 언더필 필릿(fillet)은 예를 들어 기판의 제거와 같은 추가 처리를 용이하게 하기 위해 디바이스의 측벽들로부터 제거되어야 할 수 있다.
<발명의 요약>
본 발명의 일 양태에 따르면, 캐리어에 실장하기 위한 반도체 구조를 준비하기 위한 프로세스가 제공된다. 상기 프로세스는 지지 재료가 반도체 구조 내에 형성된 표면들에 의해 정의되는 보이드를 실질적으로 채우게 하는 단계; 및 상기 반도체 구조가 상기 캐리어에 실장될 때 상기 지지 재료가 상기 반도체 구조를 지지하도록 충분히 응고되게 하는 단계를 포함한다.
상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 응고시에 상기 반도체 구조의 동작 온도보다 높은 유리 전이 온도를 갖는 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계를 포함할 수 있다.
상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 응고시에 적어도 195℃의 유리 전이 온도를 갖는 지지 재료가 상기 보이드를 실질적으로 채 우게 하는 단계를 포함할 수 있다.
상기 지지 재료가 상기 보이드를 채우게 하는 단계는 상기 지지 재료가 상기 보이드를 적어도 부분적으로 오버필링(overfilling)하게 하는 단계를 포함하고, 상기 방법은 상기 지지 재료의 외면이 상기 반도체 구조의 외면과 실질적으로 동일 평면을 이루도록 상기 반도체 구조를 평탄화하는 단계를 더 포함한다.
상기 평탄화 단계는 상기 반도체 구조 및 상기 지지 재료의 외면들을 랩핑(lapping)하는 단계, 상기 반도체 구조 및 상기 지지 재료의 외면들을 폴리싱(polishing)하는 단계 및 상기 반도체 구조 및 상기 지지 재료의 외면들을 플라즈마 에칭하는 단계 중 적어도 하나를 포함한다.
상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 상기 지지 재료가 반도체 웨이퍼 상에 위치하는 복수의 반도체 구조 내의 보이드들을 실질적으로 채우게 하는 단계를 포함한다.
상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 상기 지지 재료가 상기 반도체 구조의 영역들 사이에 형성된 비아(via)를 실질적으로 채우게 하는 단계-상기 비아는 상기 반도체 구조의 영역들에 대한 전기적 접속을 용이하게 함-, 및 상기 지지 재료가 상기 반도체 구조 내에 형성된 절연 트렌치를 실질적으로 채우게 하는 단계-상기 절연 트렌치는 상기 반도체 구조의 부분들을 전기적으로 절연하여 그에 대한 전기적 접속을 용이하게 함- 중 적어도 하나를 포함할 수 있다.
상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 상기 반도 체 구조 상에 상기 지지 재료를 스핀 코팅하는 단계를 포함할 수 있다.
상기 프로세스는 상기 지지 재료를 경화시키는 단계를 포함할 수 있다.
상기 경화 단계는 상기 지지 재료 내의 용매가 증발하게 하여 상기 지지 재료를 적어도 부분적으로 응고시키는 단계, 및 상기 지지 재료를 적어도 부분적으로 응고시키기에 충분한 온도로 상기 반도체 구조를 가열하는 단계 중 적어도 하나를 포함할 수 있다.
상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 패시베이션(passivation) 층으로서 더 작용하는 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계를 포함할 수 있고, 상기 패시베이션 층은 후속 처리 동안 상기 반도체 구조의 오염을 방지할 수 있다.
상기 반도체 구조는 제1 파장의 광을 방출하도록 구성될 수 있고, 상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 상기 제1 파장의 광에 대한 노출에 의한 열화에 저항하는 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계를 포함할 수 있다.
상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 폴리이미드 재료, 벤조사이클로부텐 재료, 폴리이미드 및 에폭시를 포함하는 재료 및 폴리이미드 및 규소 수지(silicone)를 포함하는 재료 중 적어도 하나를 포함하는 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계를 포함할 수 있다.
본 발명의 다른 양태에 따르면, 반도체 구조를 실장하기 위한 프로세스로서, 상기 프로세스를 포함하고, 상기 응고된 지지 재료가 상기 반도체 구조를 더 지지 하는 것을 가능하게 하기 위하여 상기 응고된 지지 재료가 상기 캐리어의 일부 위에 위치하도록 상기 반도체 구조를 상기 캐리어에 실장하는 단계를 더 포함한다.
상기 반도체 구조는 상기 반도체 구조가 형성되는 기판을 포함할 수 있고, 상기 프로세스는 상기 반도체 구조를 상기 캐리어에 실장한 후에 상기 기판을 제거하는 단계를 포함할 수 있다.
상기 반도체 구조는 상기 기판에 대한 상기 반도체 구조의 반대편에 위치하는 실장면을 포함할 수 있으며, 상기 실장 단계는 상기 실장면과 상기 캐리어 사이에 복수의 이격된 금속 본딩 부재를 삽입하는 단계를 포함할 수 있고, 상기 금속 본딩 부재들은 상기 반도체 구조를 상기 캐리어에 본딩할 수 있다.
상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 응고시에 상기 금속 본딩 부재들의 열팽창 계수와 충분히 유사한 열팽창 계수를 갖는 지지 재료가 상기 보이드를 실질적으로 채우게 하여, 상기 반도체 구조의 온도가 변할 때 상기 반도체 구조 내의 열 유발(thermal induced) 스트레스들이 최소화되게 하는 단계를 포함할 수 있다.
상기 복수의 금속 본딩 부재를 삽입하는 단계는 상기 실장면 상에 상기 본딩 부재들을 형성하는 단계를 포함할 수 있으며, 상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 상기 지지 재료가 상기 금속 본딩 부재들 사이의 공간들을 실질적으로 채우게 하는 단계를 더 포함할 수 있다.
상기 복수의 금속 본딩 부재를 삽입하는 단계는 상기 캐리어 상에 상기 본딩 부재들을 형성하는 단계를 포함할 수 있으며, 상기 프로세스는 지지 재료가 상기 금속 본딩 부재들 사이의 공간들을 실질적으로 채우게 하는 단계, 및 상기 반도체 구조가 상기 캐리어에 실장될 때 상기 지지 재료가 상기 반도체 구조를 지지하도록 충분히 응고되게 하는 단계를 더 포함할 수 있다.
상기 복수의 금속 본딩 부재들을 형성하는 단계는 금을 포함하는 복수의 본딩 부재를 형성하는 단계를 포함할 수 있다.
본 발명의 또 다른 양태에 따르면, 반도체 발광 구조가 제공된다. 상기 구조는 제1 도전형의 반도체 재료, 제2 도전형의 반도체 재료, 및 상기 제1 도전형의 반도체 재료와 상기 제2 도전형의 반도체 재료 사이에 위치하는 발광 영역을 포함한다. 상기 구조는 상기 반도체 구조 내의 적어도 하나의 보이드-상기 보이드는 상기 반도체 구조 내에 형성된 표면들에 의해 정의됨-, 및 상기 보이드 내의 지지 재료를 더 포함하고, 상기 지지 재료는 상기 반도체 재료가 상기 캐리어에 실장될 때 상기 반도체 구조를 지지하도록 충분히 응고되며, 상기 반도체 발광 구조의 동작 온도보다 높은 유리 전이 온도를 갖는다.
본 발명의 또 다른 양태에 따르면, 상기 반도체 구조를 포함하고, 캐리어를 더 포함하며, 상기 반도체 구조는 상기 응고된 지지 재료가 상기 반도체 구조를 더 지지하는 것을 가능하게 하기 위해 상기 응고된 지지 재료가 상기 캐리어의 일부 상에 위치하도록 상기 캐리어에 실장되는 반도체 발광 장치가 제공된다.
본 발명의 다른 양태들 및 특징들은 첨부 도면들과 관련하여 발명의 특정 실시예들에 대한 아래의 설명을 검토할 때 이 분야의 통상의 기술자들에게 명백해질 것이다.
발명의 실시예들을 도시하는 도면들에서,
도 1은 본 발명의 제1 실시예에 따른 반도체 구조의 개략 평면도.
도 2는 라인 2-2를 따라 취한 도 1의 반도체 구조의 개략 단면도.
도 3은 도 2에 도시된 반도체 구조의 추가 개략 단면도.
도 4는 도 3에 도시된 반도체 발광 장치를 실장하기 위한 캐리어의 개략 단면도.
도 5는 도 4에 도시된 캐리어에 실장된 도 3의 반도체 구조를 포함하는 반도체 발광 장치의 개략 단면도.
도 6은 본 발명의 대안 실시예에 따른 반도체 구조의 개략 단면도.
도 7은 도 6에 도시된 반도체 구조를 실장하기 위한 캐리어의 개략 단면도.
도 8 및 9는 본 발명의 일 실시예에 따른 반도체 구조의 처리를 나타내는 개략 단면도들.
도 1 및 2를 참조하면, 본 발명의 일 실시예에 따른 프로세스에 의한 실장을 위해 준비된 반도체 발광 구조가 일반적으로 30으로 도시되어 있다. 반도체 구조(30)는 도 1에 평면도로, 그리고 도 2에 단면도로 도시되어 있다.
도 2를 참조하면, 반도체 구조(30)는 에피텍셜 구조(32)를 포함한다. 에피텍셜 구조(32)는 기판(34) 상에 성장된 n형 영역(36)을 포함한다. 에피텍셜 구조(32)는 n형 영역(36) 상에 성장된 발광 영역(38), 및 발광 영역(38) 상에 성장된 p형 영역(40)을 더 포함한다. 일반적으로, n형 영역(36), p형 영역(40) 및 발광 영역(38)은 각각 상이한 조성 및 도펀트 농도의 복수의 층을 포함할 수 있다. 일 실시예에서, 처리 후에 기판(34)을 제거하는 것이 요구되는 경우, 에피텍셜 구조(32)로부터의 기판의 릴리스를 용이하게 하기 위해, n형 영역은 n형 영역과 기판 사이에 위치하는 릴리스 층(도시되지 않음)을 포함할 수 있다.
에피텍셜 구조(32)는 p형 영역(40) 상에 피착된 복수의 접속층(42)을 더 포함한다. 접속층들(42)은 n형 영역(36) 및 p형 영역(40)에 대한 전기적 접속을 제공할 수 있다. 접속층들(42)은 p 금속층(44)을 포함하며, p 금속층은 일반적으로 반사율이 큰 금속을 포함하고, p형 영역(40)과 전기적으로 접촉한다. 접속층들(42)은 p 금속층(44) 위에 피착된 옵션인 가드(guard) 금속층(46)을 더 포함한다. 가드 금속층(46)은 예를 들어 p 금속층(44)이 은을 포함할 때 사용될 수 있는데, 이 경우에 가드 금속층은 은이 에피텍셜 구조(32)의 다른 부분들로 이동하는 것을 방지하기 위해 포함된다. 가드 금속층(46)은 p 금속층(44)과 전기적으로 접촉한다.
접속층들(42)은 가드 금속층(46) 위에 피착되어 그와 전기적으로 접촉하는 하나 이상의 p 전극 금속층(48)을 더 포함한다.
에피텍셜 구조(32)는 하나 이상의 보이드(50)를 더 포함한다. 보이드들(50)은 예를 들어 n형 영역(36)에 대한 전기적 접속을 제공하기 위한 하나 이상의 비아(53)를 포함할 수 있다. 도시된 실시예에서, 비아(53)는 p형 영역(40), 발광 영역(38)을 통해 n형 영역(36) 내로 연장한다. 비아(53)는 측벽면들(54) 및 바닥 벽면(58)에 의해 정의된다.
에피텍셜 구조(32)는 또한 가드 금속층들(46) 및 비아들(53)의 측벽면들(54) 위에 피착된 유전체 층(52)을 포함한다. 에피텍셜 구조(32)는 또한 유전체 층(52) 및 비아(53)의 바닥 벽면(58) 위에 피착된 n 전극 금속층(56)을 포함한다. 비아(53)의 바닥 벽면(58)에 위치하는 n 전극층(56)은 n형 영역(36)과 전기적으로 접촉하며, 그에 대한 전기적 접속을 제공한다. 유전체 층(52)은 p 전극(48), 가드 금속층(46) 및 p형 영역(40)으로부터 n 전극들(56)을 전기적으로 절연한다.
보이드들(50)은 n 전극들(56)로부터 p 전극(48)을 전기적으로 절연할 수 있는 트렌치(51)를 더 포함할 수 있다. 도 1을 참조하면, 트렌치(51)는 4개의 비아(53)를 더 포함하는 반도체 구조(30)를 가로질러 연장한다. (트렌치(51) 및 비아들(53)을 포함하는) 보이드들(50)은 반도체 구조를 약하게 하여, 구조가 실장 및/또는 동작 동안 손상되기 쉽게 한다.
도 3을 참조하면, 지지 재료(110)가 보이드들(50)을 충분히 채운다. 지지 재료(110)는 실장 및/또는 동작 동안에 반도체 구조(30)를 지지하도록 충분히 응고된다. 일 실시예에서, 지지 재료(110)는 반도체 발광 구조(30)의 동작 온도보다 높은 유리 전이 온도를 가지며, 따라서 지지 재료는 반도체 구조가 발광하도록 동작하고 있을 때 반도체 구조를 지지하도록 충분한 강도를 유지한다.
도 4를 참조하면, (도 3에 도시된) 반도체 구조를 실장하기 위한 캐리어의 제1 실시예가 일반적으로 70으로 도시되어 있다. 캐리어(70)는 알루미늄 아질산염 세라믹 또는 알루미늄 세라믹 재료일 수 있는 충분히 단단한 베이스(72)를 포함한다. 캐리어(70)는 베이스(72) 상에 피착된 복수의 전기 접촉 영역(74)을 더 포함한다. 이 실시예에서는, 전기 접촉 영역들(74) 상에 복수의 이격된 금속 본딩 부재(76)가 피착된다. 전기 접촉 영역들(74) 및 금속 본딩 부재들(76)은 예컨대 금 또는 금/티타늄 합금을 포함할 수 있다.
도 4에 도시된 실시예에서, 금속 본딩 부재들(76) 간의 공간들(78)은 지지 재료(80)로 채워진다. 지지 재료(80)는 금속 본딩 부재들(76)의 외면(82)에 대해 d1의 양만큼 약간 리세스(recess)되어 있다. 지지 재료(80)의 리세싱은 실장 동안에 지지 재료를 압축하거나 지지 재료가 공간들(78)의 밖으로 흐르게 하지 않으면서 금속 본딩 부재들(76)의 소정의 변형을 가능하게 한다.
도 5를 참조하면, 반도체 구조(30)가 캐리어(70)에 실장되는 것이 도시되어 있다. n 전극들(56) 및 p 전극들(48)은 반도체 구조(30)를 캐리어(70)에 실장하기 위한 실장면들로서 작용한다. 도 5에 도시된 실시예는 일반적으로 "플립-칩 실장"으로 지칭되는데, 이는 반도체 구조(30)가 뒤집혀져서 에피텍셜 구조(32)가 캐리어(70)를 향하도록 실장되기 때문이다(플립-칩 실장에서, 금속 본딩 부재들(76)은 일반적으로 범프들 또는 스터드 범프들(stud bumps)로서 지칭된다). 지지 재료(110, 80)는 도 5에 도시된 바와 같이 실장될 때 반도체 구조(30)를 지지하도록 충분히 응고된다. 지지 재료(80)는 또한 캐리어(80)의 일부 위에 위치하여, 지지 재료가 반도체 구조(30)를 더 지지하는 것을 가능하게 한다.
전기 접촉 영역들(74)은 구조에 여기 신호를 제공하기 위한 p 전극(48) 및 n 전극들(56)에 대한 전기적 접속을 용이하게 한다. 순방향 바이어스 전압이 인가될 때(즉, p 전극(48)이 n 전극(56)보다 더 양성(positive)일 때), p형 영역(40), 발광 영역(38) 및 n형 영역(36)을 통해 순방향 바이어스 전류가 흐르며, 발광 영역에서 광자들이 생성된다. 광자들은 모든 방향으로 입사하며, 반사 p 금속층(44) 상에 입사되는 광자들은 p형 영역(40), 발광 영역(38) 및 n형 영역(36)을 통해 다시 반사되어, 기판(34)을 통해 방출된다.
일부 실시예에서, 기판(34)은 에피텍셜 구조(32)의 굴절률과 근접 매칭되지 않는 굴절률을 가질 수 있으며, 이 경우에는 기판(34)을 통한 광 결합이 나빠질 수 있다. 그러한 경우에는, 반도체 구조(30)를 캐리어(70)에 실장한 후에 기판(34)을 제거하는 것이 바람직할 수 있다. 기판(34)이 반도체 구조(30)로부터 후속 제거되는 실시예들에서, p 금속층(44)으로부터 반사되는 광자들 및 n형 영역(36) 상에 직접 입사되는 다른 광자들은 n형 영역을 통과하여, 그로부터 광으로서 방출된다.
도 6을 참조하면, 본 발명의 대안 실시예에 따른 반도체 구조가 일반적으로 90으로 도시되어 있다. 반도체 구조(90)는 도 3에 도시된 반도체 구조(30)를 포함하며, n 전극들(56) 및 p 전극(48) 상에 피착된 복수의 금속 본딩 부재(92)를 더 포함한다. n 전극들(56) 및 p 전극(48)은 금속 본딩 부재들(92)에 대한 실장면들로서 작용한다. 도시된 실시예에서, 지지 재료(96)가 보이드들(50) 및 금속 본딩 부재들(92) 사이의 공간(94)을 채운다. 지지 재료(96)는 금속 본딩 부재들(92)의 외면(98)에 대해 d2의 양만큼 리세스된다. 지지 재료(96)의 리세싱은 반도체 구조(90)를 실장할 때 금속 본딩 부재들(92)의 소정의 변형을 가능하게 한다.
도 7을 참조하면, (도 6에 도시된) 반도체 구조(90)를 실장하기 위한 캐리어가 일반적으로 100으로 도시되어 있다. 캐리어(100)는 베이스(102) 및 반도체 구조(90)를 실장하기 위한 실장면들로서 작용하는 복수의 전기 전도 영역(104)을 포함한다. 반도체 구조(90)는 뒤집혀져서 캐리어(100)에 실장되어, 도 5에 도시된 것과 유사한 반도체 발광 디바이스를 제공한다.
일 실시예에서, 선택된 지지 재료(110, 80 또는 96)는 반도체 구조가 반도체 발광 장치로서 동작하고 있을 때 반도체 구조의 동작 온도 위의 유리 전이 온도를 갖는 재료이다. 재료의 유리 전이 온도 이하에서는 재료의 분자들이 비교적 낮은 이동도를 가지며, 따라서 재료는 그의 유리 전이 온도 아래에서 충분히 단단한 상태가 된다. 예컨대, 185℃의 영역에서 정상 동작 접합 온도를 갖는 반도체 발광 장치에서, 적절한 지지 재료는 195℃ 이상의 유리 전이 온도를 가질 수 있다.
금속 본딩 부재들(76 또는 92)의 열팽창 계수와 충분히 유사한 열팽창 계수를 갖는 지지 재료를 선택하는 것도 바람직할 수 있다. 열팽창 계수들의 근사적인 매칭은 반도체 접합의 온도가 변할 때 열 유발 스트레스들을 줄이며, 따라서 예를 들어 균열로 인한 반도체 발광 장치의 결정적인 고장을 잠재적으로 피할 수 있다.
일부 실시예에서, 선택된 지지 재료는 패시베이션 층으로도 작용하여, 후속 처리 단계 동안 반도체 구조의 오염을 방지할 수 있다. 예컨대, 패시베이션 층은 광전 화학 에칭 프로세스들 동안에 사용되는 화학 약품들로부터 반도체 구조를 보호할 수 있다.
또한, 지지 재료를 선택할 때, 반도체 발광 장치에서 생성된 광의 파장들에 대한 노출에 의한 열화에 저항하는 재료를 선택하는 것도 바람직할 수 있다. 예를 들어, 소정의 재료들은 자외선에서 특히 열화되기 쉬우며, 반도체 발광 디바이스의 파장이 자외선 범위 내인 경우, 자외선 응용들에서 사용하기에 적합한 지지 재료가 선택될 수 있다.
적절한 지지 재료들의 예는, 일반적으로 3000℃ 이상의 유리 전이 온도를 가지며, 높은 온도에서 에폭시 및/또는 규소 수지 언더필들보다 안정적인 폴리이미드 재료를 포함한다. 적절한 재료들의 다른 예는 벤조사이클로부텐 재료를 포함할 수 있다. 지지 재료는 또한 폴리이미드 및 에폭시 또는 폴리이미드 및 규소 수지를 포함하는 하이브리드 재료를 포함할 수 있다.
본 발명의 일 양태에 따른 실장용 반도체 구조를 준비하기 위한 프로세스가 도 2, 도 8 및 도 9를 참조하여 설명된다. 도 2를 참조하면, 반도체 구조(30)는 일반적으로 기판(34) 상의 에피텍셜 구조(32)의 에피텍셜 성장에 의해 제조된다. 반도체 구조(30)는 보이드들(50)을 정의하는 표면들(예컨대, 비아들(53)의 측벽면들(54) 및 바닥 벽면(58))을 형성한 후에 도 2에 도시되어 있다. 도 2에 도시된 반도체 구조(30)는 적어도 초기에는 처리 동안 구조를 지지하고 균열 등의 방지를 돕는 기판(34)에 의해 지지된다.
도 8을 참조하면, 이어서 반도체 구조(30) 위에 지지 재료(110)가 피착된다. 도시된 실시예에서, 지지 재료(110)는 보이드들(50)을 오버필링하며, 에피텍셜 구조(32)의 상면(112)의 적어도 일부를 커버한다. 지지 재료(110)는 복수의 반도체 구조(30)를 포함하는 웨이퍼(도시되지 않음)를 스핀 코팅함으로써 피착될 수 있다. 스핀 코팅은 유체 지지 재료(110)를 충분한 양 이상으로 피착한 후에 웨이퍼를 회전시켜, 유체가 웨이퍼 위에 얇은 코팅을 형성하게 하는 단계를 포함한다. 코팅이 예를 들어 용매들의 증발을 통해 충분히 경화된 때까지 회전은 계속된다. 이어서, 반도체 구조(30)를 지지하도록 지지 재료를 충분히 응고시키기 위해 웨이퍼를 오븐에 구워서 지지 재료 경화 온도 이상으로 온도를 상승시킴으로써 지지 재료가 더 경화될 수 있다.
도 9를 참조하면, 도시된 실시예에서, 웨이퍼를 평탄화함으로써 프로세스가 계속된다. 평탄화는 웨이퍼를 랩핑하여 여분의 지지 재료(110)를 벗겨내는 것과 같은 기계적 프로세스 단계들을 포함할 수 있다. 일 실시예에서, 랩핑은 n 전극층(56) 및 p 전극(48)의 일부를 제거하여 충분히 편평한 실장면을 제공할 수 있다.
랩핑 프로세스는 일반적으로 랩핑된 표면들을 거칠게 하며, 일 실시예에서는 랩핑에 이어서, 랩핑으로 인한 소정의 표면 거칠기를 제거하고 실장 프로세스를 위해 실장면들을 더 개선하기 위한 폴리싱 프로세스가 더 수행될 수 있다.
대안으로 또는 추가로, 랩핑 및/또는 폴리싱에 이어서, 상면(112)의 일부를 제거하여 실장을 위해 깨끗한 면을 노출시키기 위한 에치 프로세스가 수행될 수 있다. 에치 프로세스는 플라즈마 에치 프로세스일 수 있다. 일반적으로, 플라즈마 에치 프로세스는 웨이퍼를 충분히 평탄화하여 실장을 용이하게 하기 위해 기계적인 프로세스와 연계하여 수행된다. 기계적인 프로세스 단계들은 반도체 구조(30)를 실장할 때 플라즈마 에치 단독일 때보다 향상된 본딩 신뢰성을 제공한다.
도 9의 결과적인 평탄화된 반도체 구조는 추가 처리를 위해 준비된 것을 도시하고 있다. 추가 처리는 예컨대 도 4에 도시된 것과 같은 캐리어에 대한 실장을 포함할 수 있으며, 기판 제거 프로세스를 포함할 수 있다. 기판 제거는 예를 들어 레이저 분리에 의해 수행될 수 있으며, 2005년 6월 9일자로 출원된 "Method of Removing the Growth Substrate of a Semiconductor Light Emitting Device"라는 제목의 일반 양도된 미국 특허 출원 11/149,679에 더 상세히 설명되어 있으며, 상기 특허 출원은 본 명세서에 참고로 반영되어 있다.
이롭게도, 도 9에 도시된 반도체 구조(30)는 지지 재료(110)에 의해 지지되며, 에피텍셜 구조(32)는 실장 후에 에피텍셜 구조 손상의 실질적인 위험 없이 기판(34)으로부터 분리될 수 있다.
도 4를 다시 참조하면, 캐리어(70)는 지지 재료(80)를 캐리어 상에 스핀 코팅한 후에 지지 재료가 응고되게 함으로써 구조(30)와 유사한 방식으로 처리될 수 있다. 일 실시예에서, 반도체 구조(30)는 열초음파 본딩 프로세스를 이용하여 캐리어(70)에 본딩된다. 열초음파 본딩은 가열 중에 기판(30 및 캐리어(70)에 초음파 진동을 가하여 본딩을 향상시키는 것을 포함한다. 금속 본딩 부재들(76)은 실장 동안의 본딩력 하에 약간 변형될 수 있다. 따라서, 이 실시예에서, 지지 재료(80)는 금속 본딩 부재들(76)의 외면(82) 아래로 약간 리세스되도록 스핀 코팅될 수 있다.
도 6을 참조하면, 도시된 대안 실시예에서, 지지 재료(96)는 금속 본딩 부재들(92)의 외면(98) 아래로 지지 재료를 리세싱하는 것을 포함하는, 캐리어(70)와 관련하여 설명된 것과 매우 유사한 방식으로 피착될 수 있다.
도 2를 다시 참조하면, 다른 실시예들에서, n형 영역(36) 및 p형 영역(40)은 위치가 바뀔 수 있으며, 따라서 p형 영역이 기판(34) 위에 에피텍셜 성장될 수 있다. 일반적으로, 반도체 발광 구조들은 제1 도전형의 반도체 재료 영역 및 제2 도전형의 반도체 재료 영역을 포함하며, 제1 도전형의 영역은 일반적으로 n형 또는 p형 반도체 재료 중 하나를 포함하고, 제2 도전형의 영역은 n형 또는 p형 반도체 재료 중 다른 하나를 포함한다.
본 발명의 특정 실시예들이 설명되고 도시되었지만, 이러한 실시예들은 첨부된 청구범위에 따라 해석되는 바와 같은 본 발명을 한정하는 것이 아니라, 단지 본 발명을 예시하는 것으로 간주되어야 한다.
Claims (22)
- 캐리어에 실장하기 위한 반도체 구조를 준비하기 위한 방법으로서,지지 재료가 상기 반도체 구조 내에 형성된 표면들에 의해 정의되는 보이드를 실질적으로 채우게 하는 단계; 및상기 반도체 구조가 상기 캐리어에 실장될 때 상기 지지 재료가 상기 반도체 구조를 지지하도록 충분히 응고되게 하는 단계를 포함하는 반도체 구조 준비 방법.
- 제1항에 있어서, 상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 응고시에 상기 반도체 구조의 동작 온도보다 높은 유리 전이 온도를 갖는 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계를 포함하는 반도체 구조 준비 방법.
- 제2항에 있어서, 상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 응고시에 적어도 195℃의 유리 전이 온도를 갖는 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계를 포함하는 반도체 구조 준비 방법.
- 제1항에 있어서, 상기 지지 재료가 상기 보이드를 채우게 하는 단계는 상기 지지 재료가 상기 보이드를 적어도 부분적으로 오버필링(overfilling)하게 하는 단 계를 포함하고, 상기 방법은 상기 지지 재료의 외면이 상기 반도체 구조의 외면과 실질적으로 동일 평면을 이루도록 상기 반도체 구조를 평탄화하는 단계를 더 포함하는 반도체 구조 준비 방법.
- 제4항에 있어서, 상기 평탄화 단계는 상기 반도체 구조 및 상기 지지 재료의 외면들을 랩핑(lapping)하는 단계, 상기 반도체 구조 및 상기 지지 재료의 외면들을 폴리싱(polishing)하는 단계, 및 상기 반도체 구조 및 상기 지지 재료의 외면들을 플라즈마 에칭하는 단계 중 적어도 하나를 포함하는 반도체 구조 준비 방법.
- 제1항에 있어서, 상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 상기 지지 재료가 반도체 웨이퍼 상에 위치하는 복수의 반도체 구조 내의 보이드들을 실질적으로 채우게 하는 단계를 포함하는 반도체 구조 준비 방법.
- 제1항에 있어서, 상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 상기 지지 재료가 상기 반도체 구조의 영역들 사이에 형성된 비아(via)를 실질적으로 채우게 하는 단계-상기 비아는 상기 반도체 구조의 영역들에 대한 전기적 접속을 용이하게 함-, 및 상기 지지 재료가 상기 반도체 구조 내에 형성된 절연 트렌치를 실질적으로 채우게 하는 단계-상기 절연 트렌치는 상기 반도체 구조의 부분들을 전기적으로 절연하여 그에 대한 전기적 접속을 용이하게 함- 중 적어도 하나를 포함하는 반도체 구조 준비 방법.
- 제1항에 있어서, 상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 상기 반도체 구조 상에 상기 지지 재료를 스핀 코팅하는 단계를 포함하는 반도체 구조 준비 방법.
- 제8항에 있어서, 상기 프로세스는 상기 지지 재료를 경화시키는 단계를 더 포함하는 반도체 구조 준비 방법.
- 제9항에 있어서, 상기 경화 단계는 상기 지지 재료 내의 용매가 증발하게 하여 상기 지지 재료를 적어도 부분적으로 응고시키는 단계, 및 상기 지지 재료를 적어도 부분적으로 응고시키기에 충분한 온도로 상기 반도체 구조를 가열하는 단계 중 적어도 하나를 포함하는 반도체 구조 준비 방법.
- 제1항에 있어서, 상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 패시베이션(passivation) 층으로서 더 작용하는 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계를 포함하고, 상기 패시베이션 층은 후속 처리 동안 상기 반도체 구조의 오염을 방지할 수 있는 반도체 구조 준비 방법.
- 제1항에 있어서, 상기 반도체 구조는 제1 파장의 광을 방출하도록 구성되고, 상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 상기 제1 파장의 광에 대한 노출에 의한 열화에 저항하는 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계를 포함하는 반도체 구조 준비 방법.
- 제1항에 있어서, 상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 폴리이미드 재료; 벤조사이클로부텐 재료; 폴리이미드 및 에폭시를 포함하는 재료; 및 폴리이미드 및 규소 수지(silicone)를 포함하는 재료 중 적어도 하나를 포함하는 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계를 포함하는 반도체 구조 준비 방법.
- 반도체 구조를 실장하기 위한 방법으로서,제1항의 방법을 포함하고,상기 응고된 지지 재료가 상기 반도체 구조를 더 지지하는 것을 가능하게 하기 위하여 상기 응고된 지지 재료가 상기 캐리어의 일부 위에 위치하도록 상기 반도체 구조를 상기 캐리어에 실장하는 단계를 더 포함하는 반도체 구조 실장 방법.
- 제14항에 있어서, 상기 반도체 구조는 상기 반도체 구조가 형성된 기판을 포함하고, 상기 방법은 상기 반도체 구조를 상기 캐리어에 실장한 후에 상기 기판을 제거하는 단계를 더 포함하는 반도체 구조 실장 방법.
- 제14항에 있어서, 상기 반도체 구조는 상기 기판에 대해 상기 반도체 구조의 반대편에 위치하는 실장면을 포함하며, 상기 실장 단계는 상기 실장면과 상기 캐리어 사이에 복수의 이격된 금속 본딩 부재를 삽입하는 단계를 포함하고, 상기 금속 본딩 부재들은 상기 반도체 구조를 상기 캐리어에 본딩할 수 있는 반도체 구조 실장 방법.
- 제16항에 있어서, 상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 응고시에 상기 금속 본딩 부재들의 열팽창 계수와 충분히 유사한 열팽창 계수를 갖는 지지 재료가 상기 보이드를 실질적으로 채우게 하여, 상기 반도체 구조의 온도가 변할 때 상기 반도체 구조 내의 열 유발(thermal induced) 스트레스들이 최소화되게 하는 단계를 포함하는 반도체 구조 실장 방법.
- 제16항에 있어서, 상기 복수의 금속 본딩 부재를 삽입하는 단계는 상기 실장면 상에 상기 본딩 부재들을 형성하는 단계를 포함하며, 상기 지지 재료가 상기 보이드를 실질적으로 채우게 하는 단계는 상기 지지 재료가 상기 금속 본딩 부재들 사이의 공간들을 실질적으로 채우게 하는 단계를 더 포함하는 반도체 구조 실장 방법.
- 제16항에 있어서, 상기 복수의 금속 본딩 부재를 삽입하는 단계는 상기 캐리어 상에 상기 본딩 부재들을 형성하는 단계를 포함하며, 상기 방법은 지지 재료가 상기 금속 본딩 부재들 사이의 공간들을 실질적으로 채우게 하는 단계, 및 상기 반도체 구조가 상기 캐리어에 실장될 때 상기 지지 재료가 상기 반도체 구조를 지지하도록 충분히 응고되게 하는 단계를 더 포함하는 반도체 구조 실장 방법.
- 제16항에 있어서, 상기 복수의 금속 본딩 부재들을 형성하는 단계는 금을 포함하는 복수의 본딩 부재를 형성하는 단계를 포함하는 반도체 구조 실장 방법.
- 반도체 발광 구조로서,제1 도전형의 반도체 재료, 제2 도전형의 반도체 재료, 및 상기 제1 도전형의 반도체 재료와 상기 제2 도전형의 반도체 재료 사이에 위치하는 발광 영역;상기 반도체 구조 내의 적어도 하나의 보이드-상기 보이드는 상기 반도체 구조 내에 형성된 표면들에 의해 정의됨-; 및상기 보이드 내의 지지 재료를 포함하고,상기 지지 재료는 상기 반도체 재료가 상기 캐리어에 실장될 때 상기 반도체 구조를 지지하도록 충분히 응고되며, 상기 반도체 발광 구조의 동작 온도보다 높은 유리 전이 온도를 갖는 반도체 발광 구조.
- 반도체 발광 장치로서,제21항의 상기 반도체 구조를 포함하고,캐리어를 더 포함하며,상기 반도체 구조는, 상기 응고된 지지 재료가 상기 반도체 구조를 더 지지하는 것을 가능하게 하기 위해 상기 응고된 지지 재료가 상기 캐리어의 일부 상에 위치하도록 상기 캐리어에 실장되는 반도체 발광 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/536,118 US9111950B2 (en) | 2006-09-28 | 2006-09-28 | Process for preparing a semiconductor structure for mounting |
US11/536,118 | 2006-09-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090060367A true KR20090060367A (ko) | 2009-06-11 |
KR101468134B1 KR101468134B1 (ko) | 2014-12-05 |
Family
ID=39171387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020097008731A KR101468134B1 (ko) | 2006-09-28 | 2007-09-27 | 실장하기 위한 반도체 구조체를 준비하기 위한 방법 및 실장된 광전자 반도체 구조체 |
Country Status (9)
Country | Link |
---|---|
US (2) | US9111950B2 (ko) |
EP (1) | EP2074650B1 (ko) |
JP (1) | JP5649266B2 (ko) |
KR (1) | KR101468134B1 (ko) |
CN (2) | CN104752572B (ko) |
BR (1) | BRPI0717556B1 (ko) |
HK (1) | HK1212100A1 (ko) |
TW (1) | TWI474412B (ko) |
WO (1) | WO2008038249A2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016021919A1 (ko) * | 2014-08-05 | 2016-02-11 | 서울바이오시스 주식회사 | 발광 다이오드 및 그 제조 방법 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7867793B2 (en) * | 2007-07-09 | 2011-01-11 | Koninklijke Philips Electronics N.V. | Substrate removal during LED formation |
US7989824B2 (en) | 2009-06-03 | 2011-08-02 | Koninklijke Philips Electronics N.V. | Method of forming a dielectric layer on a semiconductor light emitting device |
US7732231B1 (en) | 2009-06-03 | 2010-06-08 | Philips Lumileds Lighting Company, Llc | Method of forming a dielectric layer on a semiconductor light emitting device |
JP5534763B2 (ja) * | 2009-09-25 | 2014-07-02 | 株式会社東芝 | 半導体発光装置の製造方法及び半導体発光装置 |
KR101591991B1 (ko) | 2010-12-02 | 2016-02-05 | 삼성전자주식회사 | 발광소자 패키지 및 그 제조 방법 |
US8490850B2 (en) | 2011-04-29 | 2013-07-23 | Covidien Lp | Circular stapler with controlled tissue compression |
KR20160016361A (ko) * | 2014-08-05 | 2016-02-15 | 서울바이오시스 주식회사 | 발광 다이오드 및 그 제조 방법 |
TWI772253B (zh) | 2015-11-13 | 2022-08-01 | 晶元光電股份有限公司 | 發光元件 |
CN111987209A (zh) * | 2015-11-18 | 2020-11-24 | 晶元光电股份有限公司 | 发光元件 |
US10748757B2 (en) | 2017-09-21 | 2020-08-18 | Honeywell International, Inc. | Thermally removable fill materials for anti-stiction applications |
US10727044B2 (en) | 2017-09-21 | 2020-07-28 | Honeywell International Inc. | Fill material to mitigate pattern collapse |
US20210193594A1 (en) * | 2019-12-19 | 2021-06-24 | Intel Corporation | Stress relief die implementation |
TW202125745A (zh) * | 2019-12-25 | 2021-07-01 | 優顯科技股份有限公司 | 電子裝置及其製造方法 |
Family Cites Families (82)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5734671B2 (ko) * | 1974-09-20 | 1982-07-24 | ||
JPS543483A (en) * | 1977-06-10 | 1979-01-11 | Hitachi Ltd | Liminous semiconductor device |
JPS5745583A (en) * | 1980-09-01 | 1982-03-15 | Tokyo Shibaura Electric Co | Solid state light emitting display unit |
EP0622858B2 (en) * | 1993-04-28 | 2004-09-29 | Nichia Corporation | Gallium nitride-based III-V group compound semiconductor device and method of producing the same |
US5621225A (en) * | 1996-01-18 | 1997-04-15 | Motorola | Light emitting diode display package |
KR100467897B1 (ko) * | 1996-12-24 | 2005-01-24 | 닛토덴코 가부시키가이샤 | 반도체 장치 및 이의 제조방법 |
US6333522B1 (en) * | 1997-01-31 | 2001-12-25 | Matsushita Electric Industrial Co., Ltd. | Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor |
JP3094948B2 (ja) * | 1997-05-26 | 2000-10-03 | 日本電気株式会社 | 半導体素子搭載用回路基板とその半導体素子との接続方法 |
JP3322300B2 (ja) | 1997-11-14 | 2002-09-09 | 日亜化学工業株式会社 | 窒化ガリウム系半導体発光素子と受光素子 |
US6260264B1 (en) * | 1997-12-08 | 2001-07-17 | 3M Innovative Properties Company | Methods for making z-axis electrical connections |
US6228678B1 (en) * | 1998-04-27 | 2001-05-08 | Fry's Metals, Inc. | Flip chip with integrated mask and underfill |
US6399426B1 (en) * | 1998-07-21 | 2002-06-04 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
JP2000138260A (ja) | 1998-10-30 | 2000-05-16 | Sony Corp | 半導体装置の製造方法 |
US6504241B1 (en) | 1998-10-15 | 2003-01-07 | Sony Corporation | Stackable semiconductor device and method for manufacturing the same |
GB9827228D0 (en) * | 1998-12-10 | 1999-02-03 | Univ Nottingham | Cancer detection method and reagents |
US6331450B1 (en) * | 1998-12-22 | 2001-12-18 | Toyoda Gosei Co., Ltd. | Method of manufacturing semiconductor device using group III nitride compound |
US6168972B1 (en) * | 1998-12-22 | 2001-01-02 | Fujitsu Limited | Flip chip pre-assembly underfill process |
JP2000244012A (ja) * | 1998-12-22 | 2000-09-08 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子の製造方法 |
US6194788B1 (en) * | 1999-03-10 | 2001-02-27 | Alpha Metals, Inc. | Flip chip with integrated flux and underfill |
JP3423245B2 (ja) * | 1999-04-09 | 2003-07-07 | 沖電気工業株式会社 | 半導体装置及びその実装方法 |
US6258625B1 (en) * | 1999-05-18 | 2001-07-10 | International Business Machines Corporation | Method of interconnecting electronic components using a plurality of conductive studs |
US6245595B1 (en) * | 1999-07-22 | 2001-06-12 | National Semiconductor Corporation | Techniques for wafer level molding of underfill encapsulant |
US6756253B1 (en) * | 1999-08-27 | 2004-06-29 | Micron Technology, Inc. | Method for fabricating a semiconductor component with external contact polymer support layer |
US6746896B1 (en) * | 1999-08-28 | 2004-06-08 | Georgia Tech Research Corp. | Process and material for low-cost flip-chip solder interconnect structures |
US6212689B1 (en) * | 1999-10-21 | 2001-04-10 | Lung Huei Safety Helmet Co., Ltd. | Compound protective helmet |
US6812502B1 (en) * | 1999-11-04 | 2004-11-02 | Uni Light Technology Incorporation | Flip-chip light-emitting device |
US6573537B1 (en) * | 1999-12-22 | 2003-06-03 | Lumileds Lighting, U.S., Llc | Highly reflective ohmic contacts to III-nitride flip-chip LEDs |
US6486499B1 (en) * | 1999-12-22 | 2002-11-26 | Lumileds Lighting U.S., Llc | III-nitride light-emitting device with increased light generating capability |
US6514782B1 (en) * | 1999-12-22 | 2003-02-04 | Lumileds Lighting, U.S., Llc | Method of making a III-nitride light-emitting device with increased light generating capability |
JP2001298052A (ja) * | 2000-02-09 | 2001-10-26 | Interuniv Micro Electronica Centrum Vzw | 接着剤を用いた半導体素子のフリップチップアセンブリ方法 |
US6326698B1 (en) * | 2000-06-08 | 2001-12-04 | Micron Technology, Inc. | Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices |
US6737801B2 (en) * | 2000-06-28 | 2004-05-18 | The Fox Group, Inc. | Integrated color LED chip |
US6576495B1 (en) * | 2000-08-30 | 2003-06-10 | Micron Technology, Inc. | Microelectronic assembly with pre-disposed fill material and associated method of manufacture |
JP4763122B2 (ja) * | 2000-09-20 | 2011-08-31 | スタンレー電気株式会社 | 発光ダイオード及びその製造方法 |
US6506681B2 (en) * | 2000-12-06 | 2003-01-14 | Micron Technology, Inc. | Thin flip—chip method |
DE10163799B4 (de) | 2000-12-28 | 2006-11-23 | Matsushita Electric Works, Ltd., Kadoma | Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates |
US6573122B2 (en) * | 2001-03-28 | 2003-06-03 | International Rectifier Corporation | Wafer level insulation underfill for die attach |
US6455878B1 (en) * | 2001-05-15 | 2002-09-24 | Lumileds Lighting U.S., Llc | Semiconductor LED flip-chip having low refractive index underfill |
CA2350747C (en) * | 2001-06-15 | 2005-08-16 | Ibm Canada Limited-Ibm Canada Limitee | Improved transfer molding of integrated circuit packages |
US6794751B2 (en) * | 2001-06-29 | 2004-09-21 | Intel Corporation | Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies |
US6878973B2 (en) * | 2001-08-23 | 2005-04-12 | Lumileds Lighting U.S., Llc | Reduction of contamination of light emitting devices |
US6551863B2 (en) * | 2001-08-30 | 2003-04-22 | Micron Technology, Inc. | Flip chip dip coating encapsulant |
US6727594B2 (en) * | 2002-01-02 | 2004-04-27 | Intel Corporation | Polybenzoxazine based wafer-level underfill material |
US6908784B1 (en) * | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
JP3717899B2 (ja) * | 2002-04-01 | 2005-11-16 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US6828596B2 (en) * | 2002-06-13 | 2004-12-07 | Lumileds Lighting U.S., Llc | Contacting scheme for large and small area semiconductor light emitting flip chip devices |
US6770510B1 (en) * | 2002-09-06 | 2004-08-03 | Taiwan Semiconductor Manufacturing Company | Flip chip process of flux-less no-flow underfill |
US6649445B1 (en) * | 2002-09-11 | 2003-11-18 | Motorola, Inc. | Wafer coating and singulation method |
US6773958B1 (en) * | 2002-10-17 | 2004-08-10 | Altera Corporation | Integrated assembly-underfill flip chip process |
US7213942B2 (en) * | 2002-10-24 | 2007-05-08 | Ac Led Lighting, L.L.C. | Light emitting diodes for high AC voltage operation and general lighting |
JP2004172160A (ja) * | 2002-11-15 | 2004-06-17 | Denso Corp | 発光素子 |
JP4082242B2 (ja) * | 2003-03-06 | 2008-04-30 | ソニー株式会社 | 素子転写方法 |
US6916684B2 (en) * | 2003-03-18 | 2005-07-12 | Delphi Technologies, Inc. | Wafer-applied underfill process |
JP4374913B2 (ja) | 2003-06-05 | 2009-12-02 | 日亜化学工業株式会社 | 発光装置 |
US7754550B2 (en) | 2003-07-10 | 2010-07-13 | International Rectifier Corporation | Process for forming thick oxides on Si or SiC for semiconductor devices |
US7456035B2 (en) * | 2003-07-29 | 2008-11-25 | Lumination Llc | Flip chip light emitting diode devices having thinned or removed substrates |
US20050028361A1 (en) * | 2003-08-07 | 2005-02-10 | Indium Corporation Of America | Integrated underfill process for bumped chip assembly |
TWI220578B (en) * | 2003-09-16 | 2004-08-21 | Opto Tech Corp | Light-emitting device capable of increasing light-emitting active region |
TWI225701B (en) * | 2003-09-17 | 2004-12-21 | Advanced Semiconductor Eng | Process for forming bumps in adhesive layer in wafer level package |
KR100576156B1 (ko) * | 2003-10-22 | 2006-05-03 | 삼성전자주식회사 | 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조 |
WO2005064666A1 (en) * | 2003-12-09 | 2005-07-14 | The Regents Of The University Of California | Highly efficient gallium nitride based light emitting diodes via surface roughening |
US6979600B2 (en) * | 2004-01-06 | 2005-12-27 | Intel Corporation | Apparatus and methods for an underfilled integrated circuit package |
JP2005252219A (ja) | 2004-02-06 | 2005-09-15 | Toyoda Gosei Co Ltd | 発光装置及び封止部材 |
US7179670B2 (en) * | 2004-03-05 | 2007-02-20 | Gelcore, Llc | Flip-chip light emitting diode device without sub-mount |
TWI236747B (en) * | 2004-03-12 | 2005-07-21 | Advanced Semiconductor Eng | Manufacturing process and structure for a flip-chip package |
JP4353845B2 (ja) * | 2004-03-31 | 2009-10-28 | 富士通株式会社 | 半導体装置の製造方法 |
JP4130668B2 (ja) * | 2004-08-05 | 2008-08-06 | 富士通株式会社 | 基体の加工方法 |
WO2006028118A1 (ja) * | 2004-09-08 | 2006-03-16 | Rohm Co., Ltd | 半導体発光素子 |
KR100506743B1 (ko) * | 2004-09-17 | 2005-08-08 | 삼성전기주식회사 | 트랜지스터를 구비한 플립칩 구조 발광장치용 서브 마운트 |
US7256483B2 (en) * | 2004-10-28 | 2007-08-14 | Philips Lumileds Lighting Company, Llc | Package-integrated thin film LED |
JP2006128462A (ja) * | 2004-10-29 | 2006-05-18 | Kyocera Kinseki Corp | 回路基板構造及び電子部品の製造方法 |
ATE541320T1 (de) * | 2004-11-18 | 2012-01-15 | Koninkl Philips Electronics Nv | Beleuchter und verfahren zur herstellung eines derartigen beleuchters |
DE112005003841B4 (de) * | 2004-12-14 | 2016-03-03 | Seoul Viosys Co., Ltd. | Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen |
US20060138443A1 (en) * | 2004-12-23 | 2006-06-29 | Iii-N Technology, Inc. | Encapsulation and packaging of ultraviolet and deep-ultraviolet light emitting diodes |
US7535028B2 (en) * | 2005-02-03 | 2009-05-19 | Ac Led Lighting, L.Lc. | Micro-LED based high voltage AC/DC indicator lamp |
US7754507B2 (en) | 2005-06-09 | 2010-07-13 | Philips Lumileds Lighting Company, Llc | Method of removing the growth substrate of a semiconductor light emitting device |
US7736945B2 (en) * | 2005-06-09 | 2010-06-15 | Philips Lumileds Lighting Company, Llc | LED assembly having maximum metal support for laser lift-off of growth substrate |
EP1966833A1 (en) * | 2005-12-19 | 2008-09-10 | Showa Denko K.K. | Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device-and light-emitting diode lamp |
JP4686625B2 (ja) * | 2009-08-03 | 2011-05-25 | 株式会社東芝 | 半導体発光装置の製造方法 |
JP5603793B2 (ja) * | 2011-02-09 | 2014-10-08 | 株式会社東芝 | 半導体発光装置 |
JP2014157989A (ja) * | 2013-02-18 | 2014-08-28 | Toshiba Corp | 半導体発光装置及びその製造方法 |
JP2015173142A (ja) * | 2014-03-11 | 2015-10-01 | 株式会社東芝 | 半導体発光装置 |
-
2006
- 2006-09-28 US US11/536,118 patent/US9111950B2/en active Active - Reinstated
-
2007
- 2007-09-27 KR KR1020097008731A patent/KR101468134B1/ko active IP Right Grant
- 2007-09-27 CN CN201510220154.6A patent/CN104752572B/zh active Active
- 2007-09-27 BR BRPI0717556A patent/BRPI0717556B1/pt not_active IP Right Cessation
- 2007-09-27 TW TW96135987A patent/TWI474412B/zh active
- 2007-09-27 EP EP07826570.9A patent/EP2074650B1/en active Active
- 2007-09-27 WO PCT/IB2007/053936 patent/WO2008038249A2/en active Application Filing
- 2007-09-27 CN CNA2007800364608A patent/CN101595552A/zh active Pending
- 2007-09-28 JP JP2007279598A patent/JP5649266B2/ja active Active
-
2015
- 2015-08-14 US US14/826,473 patent/US9899578B2/en active Active
- 2015-12-31 HK HK15112902.5A patent/HK1212100A1/xx unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016021919A1 (ko) * | 2014-08-05 | 2016-02-11 | 서울바이오시스 주식회사 | 발광 다이오드 및 그 제조 방법 |
US9923121B2 (en) | 2014-08-05 | 2018-03-20 | Seoul Viosys Co., Ltd. | Light-emitting diode and manufacturing method therefor |
US10290772B2 (en) | 2014-08-05 | 2019-05-14 | Seoul Viosys Co., Ltd. | Light-emitting diode and manufacturing method therefor |
Also Published As
Publication number | Publication date |
---|---|
WO2008038249A2 (en) | 2008-04-03 |
EP2074650B1 (en) | 2019-04-03 |
US9111950B2 (en) | 2015-08-18 |
JP2008085356A (ja) | 2008-04-10 |
BRPI0717556B1 (pt) | 2018-09-25 |
BRPI0717556A2 (pt) | 2013-10-22 |
KR101468134B1 (ko) | 2014-12-05 |
US20150349217A1 (en) | 2015-12-03 |
US9899578B2 (en) | 2018-02-20 |
JP5649266B2 (ja) | 2015-01-07 |
TW200832569A (en) | 2008-08-01 |
CN104752572A (zh) | 2015-07-01 |
HK1212100A1 (en) | 2016-06-03 |
US20080081397A1 (en) | 2008-04-03 |
WO2008038249A3 (en) | 2008-07-03 |
CN104752572B (zh) | 2021-03-16 |
TWI474412B (zh) | 2015-02-21 |
CN101595552A (zh) | 2009-12-02 |
EP2074650A2 (en) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101468134B1 (ko) | 실장하기 위한 반도체 구조체를 준비하기 위한 방법 및 실장된 광전자 반도체 구조체 | |
US7842547B2 (en) | Laser lift-off of sapphire from a nitride flip-chip | |
US7456035B2 (en) | Flip chip light emitting diode devices having thinned or removed substrates | |
TWI407581B (zh) | 色彩轉換發光二極體 | |
CN102460737B (zh) | 在半导体发光器件上形成电介质层的方法 | |
US20150041845A1 (en) | Light-Emitting Semiconductor Component and Method for Producing a Light-Emitting Semiconductor Component | |
TWI536600B (zh) | 半導體發光裝置及其製造方法 | |
TWI573300B (zh) | 半導體發光裝置和其製造方法 | |
JP2008140873A (ja) | フリップチップ実装されたiii−v族半導体素子およびその製造方法 | |
KR101128261B1 (ko) | 전공정이 웨이퍼 레벨로 제조된 led 패키지 및 그 제조방법 | |
KR20150000387A (ko) | 발광소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20171110 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20181108 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20191108 Year of fee payment: 6 |