JP6522547B2 - 半導体発光デバイスのパッシベーション - Google Patents

半導体発光デバイスのパッシベーション Download PDF

Info

Publication number
JP6522547B2
JP6522547B2 JP2016110800A JP2016110800A JP6522547B2 JP 6522547 B2 JP6522547 B2 JP 6522547B2 JP 2016110800 A JP2016110800 A JP 2016110800A JP 2016110800 A JP2016110800 A JP 2016110800A JP 6522547 B2 JP6522547 B2 JP 6522547B2
Authority
JP
Japan
Prior art keywords
region
light emitting
type
dielectric layer
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016110800A
Other languages
English (en)
Other versions
JP2016174179A (ja
Inventor
エス ディアナ，フレデリック
エス ディアナ，フレデリック
クォン−ヒン チョイ，ヘンリー
クォン−ヒン チョイ，ヘンリー
モ，チンウェイ
エル リュダス，サージ
エル リュダス，サージ
エル ウェイ，フランク
エル ウェイ，フランク
エイ ステイガーウォルド，ダニエル
エイ ステイガーウォルド，ダニエル
Original Assignee
ルミレッズ ホールディング ベーフェー
ルミレッズ ホールディング ベーフェー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルミレッズ ホールディング ベーフェー, ルミレッズ ホールディング ベーフェー filed Critical ルミレッズ ホールディング ベーフェー
Publication of JP2016174179A publication Critical patent/JP2016174179A/ja
Application granted granted Critical
Publication of JP6522547B2 publication Critical patent/JP6522547B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Description

本発明は、半導体発光デバイス上のパッシベーション層に関する。
発光ダイオード（ｌｉｇｈt ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ：ＬＥＤ）、共振空洞発光ダイオード（ｒｅｓｏｎａｎｔ ｃａｖｉｔｙ ｌｉｇｈt ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ：ＲＣＬＥＤ）、垂直キャビティレーザーダイオード（ｖｅｒｔｉｃａｌ ｃａｖｉｔｙ ｌａｓｅｒ ｄｉｏｄｅ：ＶＣＳＥＬ）、そして端面発光レーザー（ｅｄｇｅ ｅｍｉｔｔｉｎｇ ｌａｓｅｒ）を含む半導体発光デバイスは、現在利用可能な最も効率の良い光源である。可視スペクトルに渡り動作可能な高輝度発光デバイスの製造における現在の興味ある材料システムは、第３族から第５族の半導体を含んでいる。特に、ガリウム、アルミニウム、インジウム、そして窒素に係る２元、３元、そして４元合金であり、第３族窒化物としても言及されるものである。典型的には、第３族窒化物発光デバイスは、サファイア、シリコンカーバイト、第３族窒化物、または他の好適な基板の上に、組成およびドーパント濃度が異なる半導体層のスタック(ｓｔａｃｋ)をエピタキシャルに成長させることにより製作される。有機金属化学気相成長法（ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）、分子線エピキタシ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）、または他のエピタキシャル技術によるものである。スタックは、しばしば、基板の上に形成され、例えば、シリコンでドープされた一つまたはそれ以上のｎ型層と、ｎ型層の上に形成された活性領域における一つまたはそれ以上の発光層と、活性領域の上に形成され、例えば、マグネシウムでドープされた一つまたはそれ以上のｐ型層とを含んでいる。電極は、ｎ型領域とｐ型領域の上に形成される。
米国特許出願第２００６／０２８１２０３号は、「パッケージのためにＬＥＤを搭載し、ＬＥＤに係る成長基板を除去するための技術」について記述している。基板の除去の際にエピタキシャル構造体を保持するために、キャリア（ｃａｒｒｉｅｒ）とダイ（ｄｉｅ）との間にアンダーフィル材料が注入される。半導体構造体に係るある領域はダイとキャリアとの間の相互接続によって保持されており、ある領域はアンダーフィルによって保持されている。半導体構造体がストレスにさらされるときに、例えば基板の除去、クラックが生じるのを防ぐために、相互接続とアンダーフィルの機械的コンプライアンスおよび熱膨張係数が、完全に一致していることが望ましい。好適なアンダーフィル材料の例としては、ヘンケルコーポレーション（Ｈｅｎｋｅｌ Ｃｏｒｐｏｒａｔｉｏｎ）から入手可能なＦＢ４５１１エポキシ、および、望ましい熱膨張係数と機械的コンプライアンスに達するまでシリカ（ｓｉｌｉｃａ）またはアルミナ（ａｌｕｍｉｎａ）といった無機材料が混ざったシリコンや他のエポキシ、が含まれる。アンダーフィルはエピタキシャル層を保持するので、アンダーフィルは、相互接続間の全てのギャップを埋めること、および、基板除去の際にエピタキシャル構造体にクラックが生じやすくなる気泡の形成を避けること、が望ましい。従って、アンダーフィル材料の表面張力は、アンダーフィルが相互接続間の全てのギャップを埋めるように選択される。代替的には、アンダーフィルが注入されたのと反対側の、キャリアとダイとの間のギャップの側面を部分的に吸引する。相互接続間の全てのギャップの中にアンダーフィルを引き込むためである。
米国特許出願第２００６／０２８１２０３号明細書
本発明の目的は、半導体発光デバイスのためのパッシベーション層を提供することである。
いくつかの実施例に従った方法において、構造体が提供される。構造体は、複数の半導体発光デバイスを含んだウェハーを有しており、それぞれの発光デバイスは、ｎ型領域とｐ型領域との間に配置された発光層を含んでいる。構造体は、さらに、少なくとも一つの半導体発光デバイスの側面上に配置されたパッシベーション層と二つの半導体発光デバイスの間のウェハー上に配置された第１の材料を含んでいる。本方法は、さらに構造体とマウントの間に第２の材料を配置することを含んでいる。第１の材料は第２の材料に接着するように構成されている。構造体は、マウントに取り付けられる。
本発明のいくつかの実施例において、デバイスは、ｎ型領域とｐ型領域との間に配置された発光層を含む半導体構造体を有している。パッシベーション層が、半導体構造体の側面の少なくとも一部の上に配置される。アンダーフィルに対して接着するように構成された材料が、半導体構造体のエッチングされた表面上に配置される。
本発明のいくつかの実施例において、構造体は、複数の半導体発光デバイスを含んだウェハーを有しており、それぞれの発光デバイスは、ｎ型領域とｐ型領域との間に配置された発光層を含んでいる。パッシベーション層が、少なくとも一つの半導体発光デバイスの側面上に配置される。アンダーフィルに対して接着するように構成された材料が、二つの半導体発光デバイスの間のウェハー上に配置される。
いくつかの実施例において、パッシベーション層は、アンダーフィル、誘電体層、または多重層スタックであり得る。パッシベーション層は、コンタミネーションが半導体発光デバイスに接触することを防ぐように構成することができ、それによりデバイスのパフォーマンスを改善し、デバイス故障を避け得る。二つの半導体発光デバイスの間のウェハー上に配置された材料は、アンダーフィルのウェハーに対する接着性を改善し、デバイスの不導態化を改善し得る。
図１は、隣接するデバイス（デバイスは図示なし）との間のストリート（切りしろ）に誘電体層を配置したフリップチップ型発光デバイスに係るウェハーの一部分を示している。 図２は、隣接するデバイス（デバイスは図示なし）との間のストリート（切りしろ）、およびボンディング材の上に誘電体層を配置したフリップチップ型発光デバイスに係るウェハーの一部分を示している。 図３は、隣接するデバイス（デバイスは図示なし）との間のストリート（切りしろ）に反射的な誘電体層を配置したフリップチップ型発光デバイスに係るウェハーの一部分を示している。
以下の実施例において、半導体発光デバイスは、青色または紫外線を発光する第３族窒化物のＬＥＤであり、ＬＥＤのほかにレーザーダイオードといった半導体デバイス、および他の第３族から第５族の材料、第３族ひ化物、第２族から第６族の材料、またはシリコン基盤の材料といった別の材料システムから構成される半導体デバイスが使用され得る。
図１は、薄膜のフリップチップ型発光デバイスに係るウェハーの一部分を示している。図１に示される構造体を形成するために、成長基板の上に第１の半導体構造体２０が成長する。半導体構造体２０は、ｎ型領域２２とｐ型領域２６に挟まれた発光または活性領域２４を含んでいる。ｎ型領域２２は、典型的には成長基板の上に第１に成長し、例えば、バッファー層またはニュークリーション（ｎｕｃｌｅａｔｉｏｎ）層といった準備層を含む、組成およびドーパント密度が異なる多重層を含むことができ、それらはｎ型であり、もしくは意図的にドープされないこともある。ｎ型、もしくはｐ型のデバイス層でさえ、発光領域が効率的に発光するのに望ましい、特定の光学的または電気的な特性をもつように設計されている。発光または活性領域２４は、ｎ型領域２２の上で成長する。好適な発光領域の実施例は、単一の厚い、または薄い発光層を含み、もしくはバリア層によって隔てられた多重の厚い、または薄い発光層を含む多重量子井戸型発光領域を含み得る。ｐ型領域２６は、発光領域２４に上に成長する。ｎ型領域２２と同様に、ｐ型領域２６は、組成、厚み、そしてドーパント密度が異なる多重層を含み、意図的にドープされず、またはｎ型層である層を含むことができる。
例えば、銀といった一つまたはそれ以上のｐ型接点金属２８が、ｐ型領域２６の上に配置される。そして、後にｎ型接点４０が形成されるｎ型層の領域３５を露出するために、ｐ型領域および活性領域のある領域は、エッチングで取り除かれる。ｐ型接点２８は、ｐ型接点２８の側面および上面に配置された一つまたはそれ以上のガード層３０および３２によってシールされ得る。ガード層３０および３２は、例えば、ｐ型接点２８を露出する開口部をもった誘電体層、または、図１に示されるように、チタン−タングステン（ＴｉＷ）といった一つまたはそれ以上の金属層であり得る。例えば、プラズマエンハンスト化学気相形成（ＰＥＣＶＤ）によって形成された、例えば、Ｓｉ３Ｎ４といった一つまたはそれ以上の誘電体層が、ｐ型領域（ｐ型接点２８およびガード層３０と３２を含む）とｎ型接点４０に接続された伝導性構造体を電気的に分離するために、ガード層３０の上に配置される。誘電体層３４中の、ｎ型接点４０が電気的にｎ型領域２２と接触する領域３５において開口部が形成され、次に、例えば、アルミニウムといった、ｎ型接点金属４０が形成される。例えば、金といった、ボンディング金属４２が、それぞれのデバイスのマウント５６へのボンディングおよびマウントとの電気的な接触を促進するために、ｎ型接点４０の上に形成される。
ｐ型接点２８とｎ型接点４０は、半導体構造体の同じ側に形成されている。いくつかの実施例においては、ｎ型接点４０とｐ型接点２８は反射的であり、図１におけるデバイスの上部を通じて光が引き出されるようにデバイスが設置される。いくつかの実施例においては、接点は範囲が制限され、または透過的にされ、そして接点が形成されている表面を通じて光が引き出されるように、デバイスがマウントされ得る。
デバイスに係るウェハーはマウント５６に取り付けられる。例えば、ボンディング層４２を、超音波ボンディング、サーモソニックボンディング、または熱圧着ボンディングによって、マウント５６の上に形成されたボンディング層（図１において図示なし）に対して取り付ける。ウェハー１０をマウント５６に対して取り付ける前、最中、そして後において、アンダーフィル５８が、半導体デバイスウェハー１０とマウント５６との間で、ボンディング層によって保持されていないあらゆる領域に配置される。アンダーフィル５８は、例えば、ウェハー１０またはマウント５６の上に配置され、パターン化された誘電体層もしくは他のソリッド層であり、シリコン、エポキシ、もしくはボンディングの後でウェハー１０とマウント５６との間に注入し、キュアして硬化するのに好適なあらゆる材料が使用される。アンダーフィル５８は、半導体デバイスの処理と操作の最中、特には、成長基板を除去する際に、ウェハー１０を保持するものである。例えば、基板と直接に接触している半導体材料の層を溶かすために基板を通してレーザーをあてることによってサファイア製基板を除去することができるが、半導体構造体におけるストレスを生成し得る。いくつかの実施例においては、成長基板の除去によって露出された半導体層はパターン化、または粗くされ、それによりデバイスからの光の引き出しが改善され得る。いくつかの実施例においては、成長基板はデバイスの一部として残っている。
図１に示すように、二つのデバイスの間の領域３６は、「ストリート（“ｓｔｒｅｅｔ”）」として知られており、上述の誘電体層３４に係る領域３８が残される。図１に示すように、ストリートにおける誘電体層３４に係る領域３８は、半導体構造体２０のエッチングされた表面上に露出される。例えば、メサ（ｍｅｓａ）をエッチングすることにより露出されたｎ型領域２２の表面である。ストリートは、例えば、１から１０ミクロンの間の幅であり、しばしば約５ミクロンの幅である。ストリートは、例えば、鋸切断、レーザースクライビング（ｌａｓｅｒ ｓｃｒｉｂｉｎｇ）、またはレーザースクライビングと破断によって切断され、単一のウェハーが個々のダイスへと切り出される。ウェハーは、例えば、デバイスがマウントに対して取り付けられた後、または、その前でも切断され得る。誘電体層３８は、特に、半導体材料（ｎ型領域２２）とアンダーフィル５８との間の境界面において、アンダーフィル５８のウェハー１０に対する接着性を改善し得る。アンダーフィルのウェハーに対する接着性を改善することは、デバイスに到達するコンタミネーションを防ぐシールの形成によって半導体構造体の信頼性を改善し得るし、ダメージを減じ、もしくはウェハー１０の保持が十分でないことより生じる故障を避けることができる。
図２は、薄膜のフリップチップ型発光デバイスに係るウェハーの一部分を示している。図２に示される構造体は、パッシベーション（ｐａｓｓｉａｔｉｏｎ）層４４を含んでいる。図１に関して上述したように、半導体構造体２０が成長し、次にｐ型接点２８、ガード層３０と３２、誘電体層３４、ｎ型接点４０、そしてボンディング層４２が形成され、パターン化される。パッシベーション層４４はボンディング層４２の上に配置される。パッシベーション層４４は、例えば、絶縁層または誘電体層であり、ＡｌＮ、ＴｉＮ，ＳｉＯ２、ＳｉＮｘＯｙ、ＳｉＮｘ、またはＳｉ３Ｎ４といった、あらゆる好適な材料であり、例えば、スパッタリング、電子ビーム蒸着、ＣＶＤ、ＰＥＣＶＤ，またはスピンコーティングもしくはディップコーティングといったものを含むあらゆる好適な方法によって形成される。半導体構造体を好適なプリカーサ（ｐｒｅｃｕｒｓｏｒ）材料によってスピンコーティングもしくはディップコーティングし、次に高密度な絶縁性誘電体を形成するためにキュアされる。パッシベーション層は、単一層でも多重層構造でもよい。パッシベーション層４４は、一つまたはそれ以上の開口部を形成するために通常のフォトリソグラフィー技術によってパターン化される。開口部により、例えば、図１に関して上述したように、マウント上に形成されたボンディング層に対してボンディング層４２を取り付けることで、半導体構造体をマウント（図２では図示なし）に接続することができる。パッシベーション層４４は、隣接するデバイス間におけるストリート３６に残され得る。
パッシベーション層４４は、マウント上の電極に取り付けるために導電性のパスが必要とされる領域を除いて、デバイスをカバーする。パッシベーション層４４は、ボンディング層４２とｎ型接点４０の側面をコーティング（ｃｏａｔｉｎｇ）することによりデバイスの側面４００をシールしている。パッシベーション層が形成された領域においては、パッシベーション層は、腐食、エッッチング、酸化、そして動作または処理の最中にデバイスにダメージを与える得る他のプロセスから、デバイスを保護することにより半導体構造体を不動態化（パッシベーション）する。例えば、パッシベーション層４４は、水蒸気といった腐食性物質の侵入を減じ、もしくは防ぐことができ、それによりデバイスのパフォーマンスを改善し、及び／又は故障率を減じることができる。いくつかの実施例において、パッシベーション層４４の厚みは、活性領域２４によって発せられ、パッシベーション層４４上に投射される、あらゆる光を反射するように選択される。パッシベーション層４４は、図１に関して上述のように、アンダーフィル５８のウェハーに対する接着性を改善し得る。
図３は、図２に係るパッシベーション層４４が、多重誘電体スタック４８に置き換わったものである。多重誘電体スタック４８は、屈折率が異なる二つの材料５０と５２が交互に重なる層のいくつかのペアを含み得る。好適な材料の例としては、例えば、ＳｉＮｘ、Ｓｉ３Ｎ４、またはＳｉＯ２があり、例えば、図２に係るパッシベーション層４４を形成するための上述の技術によって、または他のあらゆる好適な技術によって形成される。材料５０と５２は、スタック４８上に投射される、活性領域２４からのあらゆる光を反射するスタック４８を形成するように選択される。スタック４８において開口部５４が、電気的及び／又は物理的にボンディング層４２と接触する必要がある場所に形成される。多重層スタック４８は、図１に関して上述のように、アンダーフィルのウェハーに対する接着性を改善し得る。
いくつかの実施例においては、図３で示すように、ストリ−ト３６において、またはストリ−トに隣接して、成長基板（図３で図示なし）を露出するために、半導体構造体の全部もしくは一部分３５は、メサエッチングが除去された後も残っている。パッシベーション層（図１におけるアンダーフィル５８、図２におけるパッシベーション層４４、図３におけるスタック４８）は、図３に示すように、半導体構造体２０の全ての厚みが除去された半導体構造体の側面上に広がっている。パッシベーション層を半導体構造体の端面上に拡張することは、ｎ型領域２２とスタック４８との間の境界面における発光を反射することによって、半導体構造体のパッシベーションとデバイスからの引き出しをさらに改善し得る。
本発明について詳細を述べてきたが、本開示が与えられれば、ここにおいて述べられた本発明の範囲から逸脱することなく、本発明に対する変更が可能であることを当業者は正しく理解するであろう。従って、本発明の範囲は、図示され、説明された特定の実施例に限定されるものではない。
上記の実施形態につき以下の付記を残しておく。
（付記１）
方法であって：
構造体を提供するステップであり、該構造体は：
複数の半導体発光デバイスを含むウェハーであり、それぞれの発光デバイスはｎ型領域とｐ型領域との間に配置された発光層を含むウェハーと；
前記半導体発光デバイスの少なくとも一つの側面上に配置されたパッシベーション層と；
二つの半導体発光デバイスの間の前記ウェハー上に配置された第１の材料と；
を含む、ステップと；
前記構造体とマウントとの間に第２の材料を配置するステップであり、前記第１の材料は前記第２の材料に対して接着するように構成されているステップと；
前記構造体を前記マウントに対して取り付けるステップと；
を含むことを特徴とする方法。
（付記２）
前記方法は、さらに
前記第１の材料が配置された領域において、前記ウェハーを単一化することにより、前記二つの半導体発光デバイスを分離するステップ、を含む
付記１に記載の方法。
（付記３）
前記第１の材料は、
絶縁層、誘電体層、ＡｌＮ、ＴｉＮ，ＳｉＯ２、ＳｉＮｘＯｙ、ＳｉＮｘ、そしてＳｉ３Ｎ４のうちの一つである、
付記１に記載の方法。
（付記４）
前記第１の材料は、前記パッシベーション層である、
付記１に記載の方法。
（付記５）
前記パッシベーション層は、前記発光層によって発せられた光を反射するように構成されている、
付記１に記載の方法。
（付記６）
前記パッシベーション層は、多重層誘電体スタックである、
付記１に記載の方法。
（付記７）
前記パッシベーション層は、コンタミネーションが前記半導体発光デバイスと接触することを防ぐように構成されている、
付記１に記載の方法。
（付記８）
前記パッシベーション層は、前記第２の材料である、
付記１に記載の方法。
（付記９）
前記単一化は、鋸切断、レーザースクライビング、破断、のうちの一つを含む、
付記１に記載の方法。
（付記１０）
デバイスであって：
ｎ型領域とｐ型領域との間に配置された発光層を含む半導体構造体と；
前記半導体構造体の側壁の少なくとも部分の上に配置されたパッシベーション層と；
前記半導体構造体のエッチングされた表面上に配置された材料であり、該材料はアンダーフィルに対して接着するように構成されている材料と；
を含むことを特徴とするデバイス。
（付記１１）
前記デバイスは、さらに
前記半導体構造体に取り付けられたマウントを含み、前記アンダーフィルは前記半導体構造体と前記マウントとの間に配置される、
付記１０に記載のデバイス。
（付記１２）
前記材料は、
絶縁層、誘電体層、ＡｌＮ、ＴｉＮ，ＳｉＯ２、ＳｉＮｘＯｙ、ＳｉＮｘ、そしてＳｉ３Ｎ４のうちの一つである、
付記１０に記載のデバイス。
（付記１３）
前記材料は、前記パッシベーション層である、
付記１０に記載のデバイス。
（付記１４）
前記パッシベーション層は、前記発光層によって発せられた光を反射するように構成されている、
付記１０に記載のデバイス。
（付記１５）
前記パッシベーション層は、多重層誘電体スッタクである、
付記１０に記載のデバイス。
（付記１６）
前記パッシベーション層は、コンタミネーションが前記半導体発光デバイスと接触することを防ぐように構成されている、
付記１０に記載のデバイス。
（付記１７）
前記デバイスは、さらに成長基板を含み、前記半導体構造体は前記成長基板の上で成長する、
付記１０に記載のデバイス。
（付記１８）
構造体であって：
複数の半導体発光デバイスを含むウェハーであり、それぞれの発光デバイスはｎ型領域とｐ型領域との間に配置された発光層を含むウェハーと；
前記半導体発光デバイスの少なくとも一つの側面上に配置されたパッシベーション層と；
二つの半導体発光デバイスの間の前記ウェハー上に配置された材料であり、該材料はアンダーフィルに対して接着するように構成されている材料と；
を含むことを特徴とする構造体。
（付記１９）
前記材料は、前記パッシベーション層の一部分である、
付記１８に記載の構造体。
（付記２０）
前記パッシベーション層は、前記発光層によって発せられた光を反射するように構成されている、
付記１８に記載の構造体。
１０ ウェハー
２０ 半導体構造体
２８ ｐ型接点
３０ ガード層
３６ ストリート
４０ ｎ型接点

Claims (12)

  1. 発光デバイスを製造する方法であって、
    複数の半導体発光デバイスを含むウェハーを提供するステップであり、それぞれの発光デバイスはｎ型領域とｐ型領域との間に配置された発光層、および、前記ｎ型領域の露出された部分を含むステップと、
    前記ウェハー上に誘電体層を配置するステップであり、前記ｎ型領域の前記露出された部分に係る第１領域の上に直接的に前記誘電体層に係る領域を含み、前記誘電体層に係る前記領域は、２つの半導体発光デバイスの間のストリートに存在している、ステップと、
    前記ウェハーとマウントとの間の領域にアンダーフィルを配置するステップであり、前記誘電体層に係る前記領域および前記誘電体層に係る前記領域の内側の前記ｎ型領域の前記露出された部分に係る第２領域の上に直接的に前記アンダーフィルを配置するステップを含み、前記誘電体層に係る前記領域は前記アンダーフィルの前記ｎ型領域に対する接着性を改善する、ステップと、
    前記ウェハーを前記マウントに対して取り付けるステップと、
    前記ストリートにおいて前記ウェハーを単一化することによって、前記２つの半導体発光デバイスを分離するステップと、
    を含む、ことを特徴とする方法。
  2. 前記誘電体層は、Ｓｉ３Ｎ４を含む、
    請求項１に記載の方法。
  3. 前記アンダーフィルは、コンタミネーションが前記半導体発光デバイスと接触することを防ぐ、
    請求項１に記載の方法。
  4. 前記方法は、さらに、
    前記誘電体層に係る前記領域を形成するために、前記ｎ型領域の前記露出された部分の上の前記誘電体層を部分的に除去するステップ、
    を含む、請求項１に記載の方法。
  5. 前記方法は、さらに、
    前記ｎ型領域の前記露出された部分に係る第３領域においてｎ型電極を形成するステップであり、前記第２領域は、前記第１領域と前記第３領域との間に存在している、ステップ、
    を含む、請求項１に記載の方法。
  6. 前記方法は、さらに、
    前記ｐ型領域の上にｐ型電極を形成し、かつ、前記ｐ型電極の上にガード層を形成するステップであり、前記誘電体層は、前記ｐ型電極と前記ガード層を前記ｎ型電極から絶縁している、ステップ、
    を含む、請求項５に記載の方法。
  7. デバイスであって、
    ｎ型領域とｐ型領域との間に配置された発光層、および、前記ｎ型領域の露出された部分、を含む半導体構造体と、
    前記半導体構造体の上に配置された誘電体層であり、前記ｎ型領域の前記露出された部分に係る第１領域の上に直接的に前記誘電体層に係る領域を含み、前記誘電体層に係る前記領域は、２つの半導体発光デバイスの間のストリートに存在している、誘電体層と、
    前記半導体構造体とマウントとの間のアンダーフィルであり、前記誘電体層に係る前記領域および前記誘電体層に係る前記領域の内側の前記ｎ型領域の前記露出された部分に係る第２領域の上に直接的に配置され、前記アンダーフィルの前記ｎ型領域に対する接着性を改善する、アンダーフィルと、
    前記半導体構造体を半導体構造体のウェハーから切り離すところの側面であり、前記アンダーフィルは、前記側面においてシールを形成し、前記半導体構造体にコンタミネーションが達することを防ぐ、側面と、
    を含む、ことを特徴とするデバイス。
  8. 前記デバイスは、さらに
    前記半導体構造体に取り付けられた前記マウントを含む、 請求項７に記載のデバイス。
  9. 前記誘電体層は、Ｓｉ３Ｎ４を含む、
    請求項７に記載のデバイス。
  10. 前記デバイスは、さらに成長基板を含み、前記半導体構造体は前記成長基板の上で成長する、
    請求項７に記載のデバイス。
  11. 前記デバイスは、さらに、
    前記ｎ型領域の前記露出された部分に係る第３領域においてｎ型電極を形成しており、前記第２領域は、前記第１領域と前記第３領域との間に存在している、
    請求項７に記載のデバイス。
  12. 前記デバイスは、さらに、
    前記ｐ型領域の上にｐ型電極を形成し、かつ、前記ｐ型電極の上にガード層を形成しており、前記誘電体層は、前記ｐ型電極と前記ガード層を前記ｎ型電極から絶縁している、
    請求項１１に記載のデバイス。
JP2016110800A 2010-06-07 2016-06-02 半導体発光デバイスのパッシベーション Active JP6522547B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/795,272 US8471282B2 (en) 2010-06-07 2010-06-07 Passivation for a semiconductor light emitting device
US12/795,272 2010-06-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013513781A Division JP2013528325A (ja) 2010-06-07 2011-05-11 半導体発光デバイスのパッシベーション

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019082432A Division JP2019117956A (ja) 2010-06-07 2019-04-24 半導体発光デバイスのパッシベーション

Publications (2)

Publication Number Publication Date
JP2016174179A JP2016174179A (ja) 2016-09-29
JP6522547B2 true JP6522547B2 (ja) 2019-05-29

Family

ID=44461845

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2013513781A Pending JP2013528325A (ja) 2010-06-07 2011-05-11 半導体発光デバイスのパッシベーション
JP2016110800A Active JP6522547B2 (ja) 2010-06-07 2016-06-02 半導体発光デバイスのパッシベーション
JP2019082432A Pending JP2019117956A (ja) 2010-06-07 2019-04-24 半導体発光デバイスのパッシベーション

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013513781A Pending JP2013528325A (ja) 2010-06-07 2011-05-11 半導体発光デバイスのパッシベーション

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019082432A Pending JP2019117956A (ja) 2010-06-07 2019-04-24 半導体発光デバイスのパッシベーション

Country Status (7)

Country Link
US (5) US8471282B2 (ja)
EP (1) EP2577753B1 (ja)
JP (3) JP2013528325A (ja)
KR (1) KR101786558B1 (ja)
CN (1) CN103069589B (ja)
TW (2) TWI538252B (ja)
WO (1) WO2011154857A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471282B2 (en) 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
US9012948B2 (en) 2010-10-04 2015-04-21 Epistar Corporation Light-emitting element having a plurality of contact parts
JP6470677B2 (ja) * 2012-03-30 2019-02-13 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 封止された半導体発光デバイス
KR101946914B1 (ko) 2012-06-08 2019-02-12 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US9356070B2 (en) 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
US20140048824A1 (en) * 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US9366784B2 (en) 2013-05-07 2016-06-14 Corning Incorporated Low-color scratch-resistant articles with a multilayer optical film
US9110230B2 (en) 2013-05-07 2015-08-18 Corning Incorporated Scratch-resistant articles with retained optical properties
US11267973B2 (en) 2014-05-12 2022-03-08 Corning Incorporated Durable anti-reflective articles
TWI744249B (zh) 2015-09-14 2021-11-01 美商康寧公司 高光穿透與抗刮抗反射物件
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US11348908B2 (en) * 2016-08-17 2022-05-31 The Regents Of The University Of California Contact architectures for tunnel junction devices
WO2019028314A1 (en) 2017-08-03 2019-02-07 Cree, Inc. HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
CN114085038A (zh) 2018-08-17 2022-02-25 康宁股份有限公司 具有薄的耐久性减反射结构的无机氧化物制品
US10903265B2 (en) * 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
WO2021087109A1 (en) 2019-10-29 2021-05-06 Cree, Inc. Texturing for high density pixelated-led chips
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
US20240063345A1 (en) * 2021-01-19 2024-02-22 Ams-Osram International Gmbh Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4966862A (en) 1989-08-28 1990-10-30 Cree Research, Inc. Method of production of light emitting diodes
JP3503439B2 (ja) * 1997-09-11 2004-03-08 日亜化学工業株式会社 窒化物半導体素子
JP3322300B2 (ja) 1997-11-14 2002-09-09 日亜化学工業株式会社 窒化ガリウム系半導体発光素子と受光素子
JP2000311957A (ja) * 1999-04-27 2000-11-07 Seiko Instruments Inc 半導体装置
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
US6692979B2 (en) * 2001-08-13 2004-02-17 Optoic Technology, Inc. Methods of fabricating optoelectronic IC modules
US6878973B2 (en) 2001-08-23 2005-04-12 Lumileds Lighting U.S., Llc Reduction of contamination of light emitting devices
US7164155B2 (en) * 2002-05-15 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
WO2005013365A2 (en) * 2003-07-30 2005-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, light emitting module, and lighting apparatus
JP2005064104A (ja) * 2003-08-08 2005-03-10 Hitachi Cable Ltd 発光ダイオードアレイ
JP4474892B2 (ja) 2003-10-14 2010-06-09 日亜化学工業株式会社 フリップチップ型ｌｅｄ
US20050151436A1 (en) 2004-01-14 2005-07-14 Lantzy Scott R. Gear motor assembly for floor care applications
JP2005223165A (ja) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
US7436066B2 (en) 2004-10-19 2008-10-14 Nichia Corporation Semiconductor element
EP1810351B1 (en) * 2004-10-22 2013-08-07 Seoul Opto Device Co., Ltd. Gan compound semiconductor light emitting element
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US7221044B2 (en) * 2005-01-21 2007-05-22 Ac Led Lighting, L.L.C. Heterogeneous integrated high voltage DC/AC light emitter
US7535028B2 (en) * 2005-02-03 2009-05-19 Ac Led Lighting, L.Lc. Micro-LED based high voltage AC/DC indicator lamp
JP4799041B2 (ja) 2005-04-28 2011-10-19 三洋電機株式会社 窒化物系半導体素子の製造方法
US7754507B2 (en) * 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
EP2161752B1 (en) * 2005-06-22 2015-08-12 Seoul Viosys Co., Ltd Light-emitting device
JP5016808B2 (ja) * 2005-11-08 2012-09-05 ローム株式会社 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP4777757B2 (ja) 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP2007324585A (ja) * 2006-05-02 2007-12-13 Mitsubishi Chemicals Corp 半導体発光素子
CN101512783B (zh) 2006-05-02 2011-07-27 三菱化学株式会社 半导体发光元件
JP2007305708A (ja) 2006-05-10 2007-11-22 Rohm Co Ltd 半導体発光素子アレイおよびこれを用いた照明用器具
JP2006279080A (ja) 2006-07-10 2006-10-12 Sanyo Electric Co Ltd 発光素子ウエハの固定方法
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US8188497B2 (en) * 2007-02-02 2012-05-29 Sanyo Semiconductor Co., Ltd. Semiconductor device and method of manufacturing the same
TWI350563B (en) * 2007-07-10 2011-10-11 Delta Electronics Inc Manufacturing method of light emitting diode apparatus
TWI411124B (zh) * 2007-07-10 2013-10-01 Delta Electronics Inc 發光二極體裝置及其製造方法
KR100975659B1 (ko) * 2007-12-18 2010-08-17 포항공과대학교 산학협력단 발광 소자 및 그 제조 방법
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子
JP5426124B2 (ja) 2008-08-28 2014-02-26 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
KR101457209B1 (ko) 2008-09-29 2014-10-31 서울바이오시스 주식회사 발광 소자 및 그 제조방법
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
KR101093117B1 (ko) 2008-09-30 2011-12-13 서울옵토디바이스주식회사 교류용 발광 소자 및 그것을 제조하는 방법
US8062916B2 (en) 2008-11-06 2011-11-22 Koninklijke Philips Electronics N.V. Series connected flip chip LEDs with growth substrate removed
TWI422075B (zh) * 2009-03-13 2014-01-01 Advanced Optoelectronic Tech 覆晶式半導體光電元件之結構及其製造方法
US7977132B2 (en) * 2009-05-06 2011-07-12 Koninklijke Philips Electronics N.V. Extension of contact pads to the die edge via electrical isolation
US7989824B2 (en) * 2009-06-03 2011-08-02 Koninklijke Philips Electronics N.V. Method of forming a dielectric layer on a semiconductor light emitting device
TWI414088B (zh) * 2009-12-16 2013-11-01 Epistar Corp 發光元件及其製造方法
US8329482B2 (en) * 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
US8471282B2 (en) * 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
US20120205695A1 (en) 2011-02-16 2012-08-16 Tzu-Han Lin Light-emitting diode device
DE102015114590B4 (de) 2015-09-01 2020-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils
TWI578576B (zh) 2015-12-30 2017-04-11 隆達電子股份有限公司 發光二極體晶片

Also Published As

Publication number Publication date
CN103069589A (zh) 2013-04-24
US10134964B2 (en) 2018-11-20
US20130252358A1 (en) 2013-09-26
US11658273B2 (en) 2023-05-23
KR20130079477A (ko) 2013-07-10
JP2013528325A (ja) 2013-07-08
US8471282B2 (en) 2013-06-25
US20190027664A1 (en) 2019-01-24
EP2577753B1 (en) 2019-07-10
CN103069589B (zh) 2016-08-03
TW201620156A (zh) 2016-06-01
US10873013B2 (en) 2020-12-22
TWI607583B (zh) 2017-12-01
JP2016174179A (ja) 2016-09-29
US20210111321A1 (en) 2021-04-15
EP2577753A1 (en) 2013-04-10
US10134965B2 (en) 2018-11-20
JP2019117956A (ja) 2019-07-18
US20160204315A1 (en) 2016-07-14
KR101786558B1 (ko) 2017-10-18
US20110297979A1 (en) 2011-12-08
TWI538252B (zh) 2016-06-11
TW201205880A (en) 2012-02-01
WO2011154857A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
JP6522547B2 (ja) 半導体発光デバイスのパッシベーション
JP6712579B2 (ja) 発光デバイスを支持基板に取り付ける方法
US8470621B2 (en) Method for fabricating a flip-chip semiconductor optoelectronic device
JP6419077B2 (ja) 波長変換発光デバイス
JP2019114804A (ja) 支持基板に接合された発光デバイス
TWI504023B (zh) 半導體發光裝置
JP6552473B2 (ja) 厚い金属層を有する半導体発光デバイス
JP6470677B2 (ja) 封止された半導体発光デバイス
JP6100794B2 (ja) 厚い金属層を有する半導体発光デバイス
TWI583023B (zh) 用於一半導體發光裝置的接觸件

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181204

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190424

R150 Certificate of patent or registration of utility model

Ref document number: 6522547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250