JP5322801B2 - 半導体発光装置及びその製造方法 - Google Patents

半導体発光装置及びその製造方法 Download PDF

Info

Publication number
JP5322801B2
JP5322801B2 JP2009146467A JP2009146467A JP5322801B2 JP 5322801 B2 JP5322801 B2 JP 5322801B2 JP 2009146467 A JP2009146467 A JP 2009146467A JP 2009146467 A JP2009146467 A JP 2009146467A JP 5322801 B2 JP5322801 B2 JP 5322801B2
Authority
JP
Japan
Prior art keywords
substrate
reflective film
light emitting
layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009146467A
Other languages
English (en)
Other versions
JP2011003777A (ja
Inventor
直人 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2009146467A priority Critical patent/JP5322801B2/ja
Priority to US12/817,564 priority patent/US8373187B2/en
Publication of JP2011003777A publication Critical patent/JP2011003777A/ja
Application granted granted Critical
Publication of JP5322801B2 publication Critical patent/JP5322801B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体発光装置及びその製造方法に関する。
自動車のヘッドランプ向けの白色ＬＥＤパッケージ（半導体発光装置）など、大電流通電を基本とするパワーパッケージに用いられるＬＥＤの基板金属パターンとしては、一般的にＡｕが化学的安定性の観点から用いられている。また、省電力のニーズの高まりと共に、ＬＥＤパッケージの高効率化が望まれるようになっており、基板金属パターンに可視光域において反射率の高いＡｇ又はＡｇ合金を使用することが提案されている（例えば、特許文献１〜７参照）。
大気中又は硫化雰囲気にＡｇ表面を曝すと、Ａｇ表面において硫化物層が形成される。この硫化物層は硫化の進行と共に厚くなる傾向がある。特許文献８は、硫化試験時間と硫化銀膜厚との関係を開示している。特許文献８による硫化水素、二酸化窒素の混合雰囲気における試験結果を参照すると、試験時間に比例して硫化銀の膜厚が増加していることが分かる。Ａｇ表面に吸着してイオン化した硫化物イオンが硫化銀中を内方拡散し、硫化銀／Ａｇ界面において反応が生じ、硫化銀は膜厚を増加させていくことが示唆される。また、特許文献８によると、硫化物層の厚みは数μｍまで成長することが分かる。
Ａｇが大気中に暴露され、表面に硫化銀が形成され変色するという性質がある。硫化銀は可視光域における反射率が非常に低く、ＬＥＤ基板の反射膜としては不適である。そのため、Ａｇ膜上に保護コートを実施することによりＡｇの硫化を抑制する試みが数多くなされている。
図１０は、従来の反射膜構造を示す概略断面図である。
Ａｇを反射膜として用いる場合には、Ａｇ単独で使用されることはあまり無く、積層構造とするのが一般的である。例えば、反射膜５０は、基板側５１より、密着層５２、バリア層５３、反射層５４、保護層５５を積層した構造を有している。密着層５２としてはＴｉ、バリア層５３としてはＮｉ、Ｐｄ、Ｐｔ、ＴｉＮなどが用いられる。反射層５４としては、Ａｇが用いられ、当該反射層５４のＡｇの硫化を抑制するために、Ａｇ膜上に気密性の高い樹脂などの有機材料や、ＳｉＯ２、ＴｉＯ２などの無機材料などからなる保護層５５が形成される。
特開２００７−２６６３４３号公報 特開２００８−０９１８３１号公報 特開２００８−１３５５８８号公報 特開２００８−０９１８１８号公報 特開２００８−０７２０１３号公報 特開２００８−０１０５９１号公報 特開２００８−０５３５６４号公報 特開平１１−１９０６９２号公報
図１０に示す従来の反射膜構造では、Ａｇパターン（反射層）５４の上面は保護層５５で覆われているが、反射膜５０の端部では、Ａｇ（反射層）５４の表面が露出した状態となっている。このため、大気中又は硫化雰囲気に曝すと、図１１に示すように、端部表面より硫化物層５６が形成され成長し、基板水平部（高反射領域）５７の面積が低下することとなる。
硫化物層５６の厚みが厚くなるほどＬＥＤパッケージの反射膜５０からの反射光束は低下する。特に、蛍光体を含有した樹脂でＬＥＤ素子を封止した場合、蛍光体による光の散乱効果により反射膜に入射される光線が強くなるため、硫化による影響は大きくなり、ＬＥＤパッケージの反射膜５０からの反射光束に対する影響は大きくなる。
図１２に示すように、反射膜端面からの硫化物層の形成を抑制するために、Ａｇによる反射膜５４を形成した後に、反射膜５４の端部も保護層５５で覆うようにすることが考えられる。しかし、図１２に示すような構造とするためには、密着層５２、バリア層５３、反射層５４のパターニングを行った後に、保護層５５を積層して再度パターニングする必要があり、製造工程が増えると共に、工程管理が煩雑になり、製造コスト高の要因となる。
発明の目的は、反射膜からの反射光束の低下を抑制することができる半導体発光装置を提供することである。
また、本発明の他の目的は、反射膜からの反射光束の低下を抑制することができる半導体発光装置の製造方法を提供することである。
本発明の一観点によれば、半導体発光装置は、少なくとも１つ以上のＬＥＤ素子と、前記ＬＥＤ素子を実装するための基板と、前記基板の前記ＬＥＤ素子を実装する面上に形成され、前記ＬＥＤ素子から入射する光を反射する反射膜とを有し、前記反射膜は、前記基板側から順に、密着層、拡散バリア層、Ａｇ又はＡｇ合金で形成される反射層、及び、保護層の積層構造を備え、かつ、前記基板に平行な基板水平部と、前記基板表面から法線方向に立ち上がる端部とが形成された形状とされ、前記端部の前記基板表面から立ち上がった先端までの高さは、０．６μｍ〜１０μｍの範囲で、前記反射膜の膜厚よりも高く形成されており、前記ＬＥＤ素子は、前記反射膜の前記基板水平部上又は前記端部上に設置されている。
本発明の他の観点によれば、半導体発光装置の製造方法は、ＬＥＤ素子を実装するための基板を準備する工程と、前記基板の前記ＬＥＤ素子を実装する側の表面上にレジストパターンを形成する工程と、反射膜を前記レジストパターンの上面と側面及び露出した基板上面に成膜する反射膜形成工程と、レジスト剥離液に浸漬して前記レジストパターンを剥離することにより、前記基板表面から法線方向に立ち上がる形状の端部と、前記露出した基板上面に形成した基板水平部とからなる反射膜にするリフトオフ工程と、前記ＬＥＤ素子を前記反射膜の前記基板水平部上又は前記端部上に設置する工程とを有し、前記反射膜形成工程は、前記基板側から順に、密着層、拡散バリア層、Ａｇ又はＡｇ合金で形成される反射層、及び、保護層を成膜して、積層構造を形成する工程を備えるとともに、前記レジストパターンの側面にはレジストパターン上面より薄く反射膜を成膜する。
本発明によれば、反射膜からの反射光束の低下を抑制することができる半導体発光装置を提供することができる。
また、本発明によれば、反射膜からの反射光束の低下を抑制することができる半導体発光装置の製造方法を提供することができる。
本発明の実施例による半導体発光装置１００の概略平面図である。 図１に示す一点鎖線ＡＡに沿って切断した半導体発光装置１００の概略断面図である。 本発明の実施例による半導体発光装置１００の反射膜３の概略拡大断面図である。 本発明の実施例による反射膜形成工程を説明するための概略断面図である。 本発明の実施例によるレジストパターンの他の例を示す概略断面図である。 本発明の実施例による反射膜３の反射層３３の硫化の進行を表す模式図である。 本発明の実施例の変形例による半導体発光装置１００の概略平面図である。 図７に示す半導体発光装置１００の概略断面図である。 本発明の実施例の他の変形例による発光素子１２の実装を説明するための概略断面図である。 従来例による反射膜構造を示す概略断面図である。 従来例による反射膜５０の反射層５４の硫化の進行を表す模式図である。 他の従来例による反射膜構造を示す概略断面図である。
図１は、本発明の実施例による半導体発光装置１００の概略平面図である。
図２は、図１に示す一点鎖線ＡＡに沿って切断した半導体発光装置１００の概略断面図である。
半導体発光装置（ＬＥＤパッケージ）１００は、基板１、発光素子（ＬＥＤ素子）２、反射膜３、及び蛍光体含有樹脂層４を含んで構成される。
基板１は、発光素子（ＬＥＤ素子）２を実装するための基板であり、窒化アルミ、アルミナなどのセラミック基板、絶縁膜を形成したシリコン基板などの半導体基板、絶縁膜を形成したＣｕ、Ａｌなどの金属基板などから適宜選択可能である。
発光素子（ＬＥＤ素子）２は、例えば、フリップチップ型の青色ＬＥＤ素子又は紫外発光ＬＥＤ素子である。本実施例では、反射膜３が電極を兼ねているので、発光素子（ＬＥＤ素子）２は、例えば、後述する反射膜形成工程により反射膜３を形成した後に、当該反射膜３上に１０〜２０μｍの厚さで、Ａｕからなるスタッドバンプ５を形成し、発光素子２をフリップチップボンディングすることにより、基板１に実装される。なお、発光素子２を実装した後に、素子下部をアンダーフィル剤によって充填させても良い。
発光素子２と電極（反射膜）３の接合材料としては、Ａｕの他にＡｕ−Ｓｎ共晶合金などが好適に用いられる。基板１には、１又は複数の発光素子３が実装されるが、例えば、ヘッドランプや照明用の半導体発光装置（ＬＥＤパッケージ）１００を作製する場合には、複数の発光素子３を実装するため図１に示すような基板電極パターン（反射膜パターン）を形成する。配線方式としては、直列、並列いずれも可能であるが、パワーパッケージにおいては電源の安定供給の観点から見て直列配線が好ましい。
反射膜３は、基板１上に形成され、発光素子２から入射する光を反射すると共に、発光素子２への給電を実施する導電電極としても機能する。反射膜３は、図２に示すように、端部３ｅが基板平面に対して法線方向に立ち上がって（捲れあがって）いる。なお、反射膜３は、密着層３１、拡散バリア層３２、反射層３３、保護層３４からなる積層構造を有している。その詳細は、図３を参照して後述する。
蛍光体含有樹脂層４は、基板１上に実装された１〜複数の発光素子２を封止する。例えば、発光素子２が青色ＬＥＤ素子であるとき、蛍光体として黄色蛍光体を組み合わせることにより、白色発光させる半導体発光装置１００を作成することができる。この場合、透光性樹脂に予め黄色蛍光体を含有させ、蛍光体を含有させた透光性樹脂（蛍光体含有樹脂）４で発光素子２を封止する。
蛍光体含有樹脂は、透光性樹脂材料に対して求める色温度になるように蛍光体を測量し、攪拌によって混合することによって作製する。透光性樹脂材料としては、シリコーン、エポキシ及びシリコーンとエポキシが混合されたハイブリッドタイプの樹脂を用いることが好ましい。黄色蛍光体としては、ＹＡＧ（イットリウム・アルミニウム・ガーネット）系蛍光体を用いることが好ましい。なお、蛍光体含有樹脂には、この他、拡散材や増粘材等を混合することも可能である。
発光素子２を封止する手法としては、印刷、ディスペンスなどが考えられるが、寸法精度の観点より印刷による封止が好ましい。発光素子２を蛍光体含有樹脂により封止した後に、高温で樹脂硬化させることにより、半導体発光装置１００を完成させることができる。
なお、白色発光の半導体発光装置１００を作製するためには、青色ＬＥＤ素子と黄色蛍光体の組み合わせの他に、青色ＬＥＤ素子と赤色又は緑色蛍光体との組み合わせも可能である。また、紫外発光ＬＥＤ素子と、赤色、緑色、青色のいずれかの蛍光体との組み合わせも可能である。
図３は、本発明の実施例による半導体発光装置１００の反射膜３の概略拡大断面図である。
反射膜３は、基板１側から、密着層３１、拡散バリア層３２、反射層３３、保護層３４からなる積層構造を有している。例えば、密着層３１としてはＴｉ、拡散バリア層３２としてはＮｉ、Ｐｄ、Ｐｔ、ＴｉＮなどが用いられる。反射層３３としては、可視光域における反射率、特に青色波長において反射率の高いＡｇ又はＡｇ合金を用いることが好ましい。なお、化学的安定性を高めるためには、反射層３３をＡｇ合金で成膜することがさらに好ましい。Ａｇ合金は、Ｂｉ、Ａｕ、Ｐｄ、Ｃｕ、Ｐｔ、Ｎｄ、Ｇｅの中の少なくとも一種を含有することが好ましい。
反射層３３の主表面の硫化を抑制するために、反射層３上に、ＳｉＯ２、ＴｉＯ２、ＳｎＯ２などの透光性酸化物や、ＳｉＮなどの透光性窒化物などからなる保護層３４が形成される。なお、絶縁性の保護層３４を形成する場合に、反射膜３を本実施例のような電極兼用のものとする場合には、コンタクト領域の保護層３４をエッチング等により除去する必要がある。
各層の膜厚は、例えば、密着層３１は７５ｎｍ、拡散バリア層３２は１００ｎｍ、反射層３３は３００ｎｍ、保護層３４は５０ｎｍとすることが可能であり、各層の合計としての反射膜３の膜厚は、５００ｎｍ〜１０００ｎｍに設定される。
反射膜３の全ての辺の端部３ｅは後述する反射膜形成工程により、基板１の主面に対して法線方向に立ち上がっている。端部３ｅの基板表面からの高さｈは、反射層３３の硫化、特に基板水平部（高反射領域）３ｒの硫化を抑制するのに十分な高さを有していることが好ましい。例えば、反射膜３の膜厚ｔが０．５μｍ〜１μｍである場合、端部３ｅの基板表面からの高さｈは０．６μｍ〜１０μｍの範囲にあることが好ましい。
図４（Ａ）〜（Ｄ）は、本発明の実施例による反射膜形成工程を説明するための概略断面図である。
まず、基板１にレジスト層を塗布し、パターニングする。本実施例では、ナフトキノンジアジド誘導体、ノボラック樹脂誘導体、塩基性アミンを含有した画像反転機能を有するポジ型フォトレジストを用いた際のレジストパターニング方法を用いる。なお、画像反転機能を有するポジ型フォトレジストは、露光により酸発生する箇所が現像にて除去される性質を有すると共に、露光後に反転ベークされた箇所は架橋反応が生じて現像後も残存する性質を有する。
はじめに、図４（Ａ）に示すように、基板１上にスピンコートなどの手法を用いてフォトレジスト層を塗布し、加熱によるベークを施して不要な有機溶剤成分を除去し、レジスト層６ａを形成する。レジスト層６ａの膜厚は、スピンコートの回転速度によって調整可能であり、例えば、３０００ｒｐｍの場合には、約４μｍ膜厚のレジスト層６ａを形成することができる。レジスト層６ａの塗布後のベーク条件としては、例えば、９０℃で９０秒加熱とすることができる。
次に、フォトマスク７をもちいて、レジスト層６ａの露光を実施する。レジスト層６ａの露光部においては、酸（Ｈ＋）発生反応が生じる。このとき、露光量を低く設定すると、レジスト層６ａ自身の光吸収効果によって基板１に近い側で露光強度は低くなり、レジスト層６ａの表面側（基板１から遠い側）では露光強度が強くなるため、基板１側では露光領域が狭く、レジスト層６ａの表面側では露光領域が広くなる。露光量は、例えば、３０ｍＪ／ｃｍ-２とすることができる。
続いて、加熱による反転ベークを実施し、レジスト層６ａの露光部における酸（Ｈ＋）発生箇所に架橋反応を生じさせる。架橋反応が生じたレジスト層６ａのパターンは、アルカリ現像液に溶解せずに残存する。なお、反転ベーク条件としては、例えば、１２０℃で９０秒加熱とすることができる。
引き続き、例えば、露光量を３０ｍＪ／ｃｍ-２として、基板１の全面を露光する。露光後に、例えば、ＴＭＡＨ（ＴｅｔｒａＭｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）のようなアルカリ現像液に浸漬させることで、レジスト層６ａの露光部における酸（Ｈ＋）発生箇所のレジストパターン（レジスト層）６ａが除去され、図４（Ｂ）に示すようなフォトマスク７に描画したパターンが転写されたレジストパターン６を形成することができる。
基板１側では露光領域が狭く、レジスト層６ａの表面側では露光領域が広くなるように、レジストパターニング条件を制御することで、図４（Ｂ）に示すような逆テーパー形状のレジストパターン６を形成することができる。上述のように、画像反転機能を有するポジ型フォトレジストによるフォトリソグラフィ工程を用いることにより、逆テーパー形状のレジストパターン６を微細に形成することができる。
なお、レジストパターン６の断面形状は、フォトレジストの材料選定及びパターニング条件の制御によって、任意の形状を得ることができる。本実施例による端部３ｅが立ち上がった反射膜３を形成するためには、図４（Ｂ）に示すような逆テーパー形状もしくは図５に示すようなＴ型形状を形成することが好ましい。図４（Ｂ）に示すような逆テーパー形状は、画像反転機能を有するポジ型フォトレジストを用いる以外にも、例えば、酸により架橋反応を生じさせる架橋剤を含むネガ型感光性樹脂で構成されたネガ型フォトレジストを用いても形成することができる。
なお、図５に示すようなＴ型形状は、２種以上のフォトレジストを用いて紫外光に対する感光特性及びアルカリへの溶解特性の違いを利用することで形成することができる。
次に、反射膜パターン３ａの成膜を実施する。反射膜パターン３ａの成膜は、スパッタリング、真空蒸着といった真空を用いた物理的成膜プロセスを適宜用いることで実施可能であるが、膜質及び基板密着性の観点からはスパッタリングによる成膜が好ましい。
反射膜パターン３ａの成膜は、例えば、以下のように実施される。まず、図４（Ｂ）に示すようなレジストパターン６が形成された基板１に対して、スパッタリング等により、レジストパターン６の全面（上面及び側面）及び露出している基板１全面にＴｉを用いて膜厚７５ｎｍの密着層３１を成膜する。次に、成膜した密着層３１上にＮｉ、Ｐｄ、Ｐｔ、ＴｉＮなどを用いて膜厚１００ｎｍの拡散バリア層３２をスパッタリング等により成膜する。その後、拡散バリア層３２上に、Ａｇ又はＡｇ合金（Ｂｉ、Ａｕ、Ｐｄ、Ｃｕ、Ｐｔ、Ｎｄ、Ｇｅの中の少なくとも一種を含有するＡｇ合金）を用いて膜厚３００ｎｍの反射層３３をスパッタリング等により成膜する。最後に、反射層３３上にＳｉＯ２、ＴｉＯ２、ＳｎＯ２などの透光性酸化物や、ＳｉＮなどの透光性窒化物などからなる保護層３４をスパッタリング等により成膜する。以上により、図４（Ｃ）に示すような、レジストパターン６の全面（上面及び側面）及び露出している基板１全面に反射膜パターン３ａが成膜された状態となる。
レジストパターン６が予め形成された基板１に対して、スパッタリング等により成膜を実施すると、図４（Ｃ）に示すようにレジストパターン６の上面だけではなく側面にも反射膜パターン３ａが成膜される。この時、基板１の水平部（及びレジストパターン６の上面）において反射膜パターン３ａの各層は厚く（上述した膜厚で）成膜され、基板１に対して角度成分を有する面（レジストパターン６の側面）において反射膜パターン３ａの各層は、基板１の水平部に比して薄く成膜されるという現象が起きる。そのため、レジストパターン６の上面と比較して、レジストパターン６の端部の反射膜パターン３ａが薄く成膜されることとなる。
次に、レジストパターン６のリフトオフを実施する。反射膜３の成膜後に、基板１をレジスト剥離液に浸漬し、超音波印加によってレジスト剥離を実施する。レジストの剥離液としては、メチルピロリドンなどのアミン類の混合液や、アセトンなどの有機溶剤を用いることができる。超音波の印加によってキャビティ効果が生じ、レジストパターン６の端部の反射膜パターン３ａが薄く成膜されている箇所にて優先的に反射膜パターン３ａの剥離が発生する。この剥離箇所から現像液が浸入してレジストパターン６が溶解することにより、レジストパターン６のリフトオフが完了する。この結果、図４（Ｄ）に示すように、端部３ｅが、基板１の水平面に対して法線方向に立ち上がった、すなわち、端部３ｅで立ち上がり構造（捲れ上がり構造）を有する反射膜３を形成することができる。
端部３ｅの立ち上がり部の基板表面からの高さｈ（図３）は、主にレジストパターン６の膜厚によって制御可能である。例えば、端部３ｅの立ち上がり部の高さｈを高く設定したい場合には、レジストパターン６を厚く形成すれば良いし、高さｈを低く設定したい場合には、レジストパターン６を薄く形成すれば良い。ただし、レジストパターン６を薄く形成するとレジストパターン６の側面にて反射膜パターン３ａがより強固に成膜されるので、超音波印加により反射膜パターン３ａを剥離できないという不具合を生じる。よって、経験的には、レジストパターン６の膜厚は３μｍ以上必要であると考えられる。一方で、レジストパターン６を厚く形成するとレジストパターン６の解像度が低下するため、経験的には、レジストパターン６の膜厚は２０μｍ以下であることが好ましい。本実施例による反射膜形成工程では、レジストパターン６の側面における反射膜パターン３ａの剥離は、主にレジストパターン６の高さの下半分の箇所で起こるため、レジストパターン６の膜厚を２０μｍ以下にした場合、結果として得られる端部３ｅの立ち上がり部の高さｈは、１０μｍ以下となる。端部３ｅの立ち上がり部の高さｈが高くなりすぎると、半導体発光装置１００からの発光を遮る光学的な影響を与えることになると予想されるので、その観点から見れば、１０μｍ以下という値は好適であると考えられる。
なお、上記の本発明の実施例による反射膜形成工程により端部３ｅで立ち上がり構造を有する反射膜３を実際に形成して観察したところ、端部３ｅの立ち上がり部はレジストパターン６の逆テーパー形状による傾斜を維持しておらず、基板１表面からほぼ垂直に立ち上がっていることが分かった。これは、マクロ的にレジストパターン６の外観をみれば逆テーパー形状であるが、基板１に近い領域ではレジストパターン６の側面部の傾斜が垂直に近い形状になっていたからであると推測される。または、レジストパターン６の除去後に、膜応力の解放が生じ、傾斜していた反射膜３の端部３ｅが垂直方向に立ち上がったからであると推測される。
図６は、本発明の実施例による反射膜３の反射層３３の硫化の進行を表す模式図である。
図１１に示す従来例では、反射層５４のＡｇの硫化の進行と共に端部から硫化物（硫化銀）層５６の成長が進み基板水平部におけるＡｇ表面を硫化変色させる。これに対して、図６に示す本発明の実施例による反射膜３では、硫化物層５６の成長は端部３ｅの立ち上がり部において起こるため基板水平部３ｒまで硫化は進行しにくく、硫化遅延効果が得られる。特に、発光素子２に近い箇所の基板水平部３ｒは光線の反射が強く、光学的な寄与度が大きく、この箇所における硫化を抑制することで、半導体発光装置１００の反射膜３からの反射光束の低下を抑制することが可能となる。
以上、本発明の実施例によれば、Ａｇ反射膜パターン端部（反射層３の端部３ｅ）に犠牲層として立ち上がり部を設けることで、光学的に重要な基板水平部３ｒのＡｇ合金表面の硫化を遅延させることができる。よって、基板水平部３ｒにおけるＡｇ表面が硫化せずに、広い領域で高反射率を維持することができる。
なお、反射膜パターンの立ち上がり構造は、基板１に対してほぼ垂直に形成されることから、樹脂封止の際に不要箇所への樹脂の流出を抑制するストッパーとしての役割を果たすこともできる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
例えば、上述の実施例では、反射膜３が半導体発光装置１００への給電を実施する導電電極としての機能を有する例を説明したが、図７に示すように、反射膜３とは別に電極パターン８を形成するようにしても良い。図７に示す例では、例えば、基板１上に電極パターン８を形成すると共に、発光素子２を取り囲むように反射膜３を形成する。この場合、発光素子（ＬＥＤ素子）２は、例えば、電極パターン８及び反射膜３を形成した後に、図８に示すように、電極パターン８上に１０〜２０μｍの厚さで、Ａｕからなるスタッドバンプ５を形成し、発光素子２をフリップチップボンディングすることにより、基板１に実装される。なお、発光素子２を実装した後に、素子下部をアンダーフィル剤によって充填させても良い。
この例では、電極パターン８を最表面にＡｕを用いて作製し、Ａｕバンプとの接合性を高めるとともに、反射膜３にＡｇを用いることにより半導体発光装置１００の反射膜３からの反射光束を高めることができる。このように、複数金属の使い分けによって効率と信頼性を両立させた半導体発光装置１００を作製することが可能である。
また、上述の実施例では、フリップチップ型の発光素子２を用いる場合を説明したが、本発明の実施例は、フェイスアップ型の発光素子１２を用いる場合にも適用できる。この場合、発光素子１２の実装は、図９に示すように、導電性ペースト、Ａｎ−Ｓｎ共晶合金などを用いて発光素子１２を反射膜３にマウントした後、ワイヤボンンディングすることにより行われる。
また、発光素子２への給電方法としては、基板１にスルーホールを形成し、金属充填によって導通を取ることにより基板下部より給電することも可能である。
１、５１…基板、２、１２…発光素子、３、５０…反射膜、４…蛍光体、５…スタッドバンプ、６…レジストパターン、７…フォトマスク、８…電極パターン、３１、５２…密着層、３２、５３…バリア層、３３、５４…反射層、３４、５５…保護層、５６…硫化物層、５７…基板水平部、１００…半導体発光装置

Claims (7)

  1. 少なくとも１つ以上のＬＥＤ素子と、
    前記ＬＥＤ素子を実装するための基板と、
    前記基板の前記ＬＥＤ素子を実装する面上に形成され、前記ＬＥＤ素子から入射する光を反射する反射膜と
    を有し、
    前記反射膜は、前記基板側から順に、密着層、拡散バリア層、Ａｇ又はＡｇ合金で形成される反射層、及び、保護層の積層構造を備え、かつ、前記基板に平行な基板水平部と、前記基板表面から法線方向に立ち上がる端部とが形成された形状とされ、
    前記端部の前記基板表面から立ち上がった先端までの高さは、０．６μｍ〜１０μｍの範囲で、前記反射膜の膜厚よりも高く形成されており、
    前記ＬＥＤ素子は、前記反射膜の前記基板水平部上又は前記端部上に設置されている
    半導体発光装置。
  2. 前記保護層は、前記反射膜の最表面に設けられ、可視光域で透光性を有する材料で形成されている請求項１記載の半導体発光装置。
  3. 前記反射層は、Ｂｉ、Ａｕ、Ｐｄ、Ｃｕ、Ｐｔ、Ｎｄ、Ｇｅの中の少なくとも１種を含有するＡｇ合金からなる請求項１又は２記載の半導体発光装置。
  4. ＬＥＤ素子を実装するための基板を準備する工程と、
    前記基板の前記ＬＥＤ素子を実装する側の表面上にレジストパターンを形成する工程と、
    反射膜を前記レジストパターンの上面と側面及び露出した基板上面に成膜する反射膜形成工程と、
    レジスト剥離液に浸漬して前記レジストパターンを剥離することにより、前記基板表面から法線方向に立ち上がる形状の端部と、前記露出した基板上面に形成した基板水平部とからなる反射膜にするリフトオフ工程と、
    前記ＬＥＤ素子を前記反射膜の前記基板水平部上又は前記端部上に設置する工程と
    を有し、
    前記反射膜形成工程は、前記基板側から順に、密着層、拡散バリア層、Ａｇ又はＡｇ合金で形成される反射層、及び、保護層を成膜して、積層構造を形成する工程を備えるとともに、前記レジストパターンの側面にはレジストパターン上面より薄く反射膜を成膜する
    半導体発光装置の製造方法。
  5. 前記反射膜を成膜する工程は、スパッタリングにより反射膜を成膜する請求項４記載の半導体発光装置の製造方法。
  6. 前記レジストパターンは、逆テーパー形状を有する請求項４又は５記載の半導体発光装置の製造方法。
  7. 前記レジストパターンを形成する工程は、画像反転機能を有するポジ型レジストを用いたフォトリソグラフィにより行われる請求項４〜６のいずれか１項に記載の半導体発光装置の製造方法。
JP2009146467A 2009-06-19 2009-06-19 半導体発光装置及びその製造方法 Active JP5322801B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009146467A JP5322801B2 (ja) 2009-06-19 2009-06-19 半導体発光装置及びその製造方法
US12/817,564 US8373187B2 (en) 2009-06-19 2010-06-17 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009146467A JP5322801B2 (ja) 2009-06-19 2009-06-19 半導体発光装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011003777A JP2011003777A (ja) 2011-01-06
JP5322801B2 true JP5322801B2 (ja) 2013-10-23

Family

ID=43353496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009146467A Active JP5322801B2 (ja) 2009-06-19 2009-06-19 半導体発光装置及びその製造方法

Country Status (2)

Country Link
US (1) US8373187B2 (ja)
JP (1) JP5322801B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101867106B1 (ko) 2010-03-30 2018-06-12 다이니폰 인사츠 가부시키가이샤 Led용 수지 부착 리드 프레임, 반도체 장치, 반도체 장치의 제조 방법 및 led용 수지 부착 리드 프레임의 제조 방법
KR101778832B1 (ko) 2010-11-02 2017-09-14 다이니폰 인사츠 가부시키가이샤 Ｌｅｄ 소자 탑재용 리드 프레임, 수지 부착 리드 프레임, 반도체 장치의 제조 방법 및 반도체 소자 탑재용 리드 프레임
JP2013105546A (ja) * 2011-11-10 2013-05-30 Ulvac Japan Ltd 有機ｅｌ表示装置、ｌｅｄ装置、太陽電池、反射膜
JP2013182975A (ja) * 2012-03-01 2013-09-12 Sharp Corp 発光装置及びこれを用いたバックライトシステム
JP2013187400A (ja) * 2012-03-08 2013-09-19 Unistar Opto Corp ジャンパ線のない発光ダイオードライトモジュール
JP6149469B2 (ja) * 2012-04-04 2017-06-21 東レ株式会社 白色フィルム
JP5609925B2 (ja) 2012-07-09 2014-10-22 日亜化学工業株式会社 発光装置
JP6123215B2 (ja) * 2012-10-05 2017-05-10 日亜化学工業株式会社 発光装置
US20160260880A1 (en) * 2012-11-27 2016-09-08 Citizen Electronics Co., Ltd. Light-emitting device using mounting substrate
CN104813493A (zh) * 2012-11-27 2015-07-29 西铁城电子株式会社 安装基板及使用该安装基板的发光装置
CN104966773B (zh) * 2013-01-22 2018-03-09 浙江中宙照明科技有限公司 一种led发光装置
JP6232792B2 (ja) 2013-07-17 2017-11-22 日亜化学工業株式会社 発光装置
JP6888650B2 (ja) * 2013-12-13 2021-06-16 日亜化学工業株式会社 発光装置
JP6048528B2 (ja) * 2015-04-03 2016-12-21 日亜化学工業株式会社 発光装置
JP5983836B2 (ja) * 2015-07-31 2016-09-06 日亜化学工業株式会社 半導体装置
JP6633111B2 (ja) * 2018-02-19 2020-01-22 アルパッド株式会社 発光ユニット及び半導体発光装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287234B2 (ja) * 1996-09-19 2002-06-04 信越化学工業株式会社 リフトオフ法用ポジ型レジスト組成物及びパターン形成方法
JPH11190692A (ja) 1997-12-26 1999-07-13 Sony Corp 腐食試験方法
TW578280B (en) * 2002-11-21 2004-03-01 United Epitaxy Co Ltd Light emitting diode and package scheme and method thereof
JP2004228549A (ja) * 2002-11-25 2004-08-12 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP4851137B2 (ja) * 2005-08-01 2012-01-11 日本特殊陶業株式会社 発光素子用セラミックパッケージ及びその製造方法
JP2007109915A (ja) * 2005-10-14 2007-04-26 Stanley Electric Co Ltd 発光ダイオード
JP2007266343A (ja) * 2006-03-29 2007-10-11 Toyoda Gosei Co Ltd 発光装置
JP5233087B2 (ja) 2006-06-28 2013-07-10 日亜化学工業株式会社 発光装置およびその製造方法、パッケージ、発光素子実装用の基板
JP2008053564A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
JP4858032B2 (ja) 2006-09-15 2012-01-18 日亜化学工業株式会社 発光装置
JP2008091831A (ja) 2006-10-05 2008-04-17 Toshiba Corp Ｌｅｄ用サブマウント基板およびそれを用いた発光装置並びにｌｅｄ用サブマウント基板の製造方法
JP2008091818A (ja) 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
JP5298422B2 (ja) 2006-11-29 2013-09-25 日亜化学工業株式会社 発光装置用の支持体及びそれを用いた発光装置
JP5179766B2 (ja) * 2007-03-08 2013-04-10 スタンレー電気株式会社 半導体発光装置およびその製造方法
JP4758976B2 (ja) * 2007-12-03 2011-08-31 日立ケーブルプレシジョン株式会社 半導体発光素子搭載用リードフレーム及びその製造方法並びに発光装置

Also Published As

Publication number Publication date
JP2011003777A (ja) 2011-01-06
US8373187B2 (en) 2013-02-12
US20100320493A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
JP5322801B2 (ja) 半導体発光装置及びその製造方法
JP6217711B2 (ja) 発光装置の製造方法
JP6668757B2 (ja) 発光装置の製造方法
TWI505501B (zh) 包含窗層與導光結構之半導體發光裝置
TWI517455B (zh) 發光裝置
JP2007194385A (ja) 半導体発光装置及び半導体発光装置の製造方法
JP2007527123A (ja) サブマウントを置かないフリップチップ発光ダイオード素子
US11824148B2 (en) Semiconductor light emitting devices and method of manufacturing the same
KR20150107086A (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
JP2008140873A (ja) フリップチップ実装されたｉｉｉ−ｖ族半導体素子およびその製造方法
JP6447018B2 (ja) 発光装置及び発光装置の製造方法
KR20140127457A (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
CN103503136A (zh) Led上的图案化uv敏感硅酮－磷光体层
US8853728B2 (en) LED mounting substrate and method of manufacturing the same
CN102931300A (zh) GaN基LED制造工艺中的一种背面金属反射层阵列的制作方法
JP4846505B2 (ja) 発光装置およびその製造方法
CN104966777A (zh) 半导体发光装置及其制造方法
JP6760356B2 (ja) 発光装置及び発光装置の製造方法
JP7317831B2 (ja) 変換素子を製造する方法および変換素子
CN115621401A (zh) 微型led封装结构及其封装方法
KR101779084B1 (ko) 반도체 발광소자 구조물 및 반도체 발광소자 구조물을 제조하는 방법
KR102022460B1 (ko) 반도체 발광소자 및 이의 제조방법
KR102051478B1 (ko) 반도체 발광소자 및 이의 제조방법
JP6155932B2 (ja) 発光装置
CN219642857U (zh) 一种固晶平整的倒装led芯片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130716

R150 Certificate of patent or registration of utility model

Ref document number: 5322801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250