JP5322801B2 - 半導体発光装置及びその製造方法 - Google Patents

半導体発光装置及びその製造方法 Download PDF

Info

Publication number
JP5322801B2
JP5322801B2 JP2009146467A JP2009146467A JP5322801B2 JP 5322801 B2 JP5322801 B2 JP 5322801B2 JP 2009146467 A JP2009146467 A JP 2009146467A JP 2009146467 A JP2009146467 A JP 2009146467A JP 5322801 B2 JP5322801 B2 JP 5322801B2
Authority
JP
Japan
Prior art keywords
substrate
reflective film
light emitting
layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009146467A
Other languages
English (en)
Other versions
JP2011003777A (ja
Inventor
直人 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2009146467A priority Critical patent/JP5322801B2/ja
Priority to US12/817,564 priority patent/US8373187B2/en
Publication of JP2011003777A publication Critical patent/JP2011003777A/ja
Application granted granted Critical
Publication of JP5322801B2 publication Critical patent/JP5322801B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体発光装置及びその製造方法に関する。
自動車のヘッドランプ向けの白色LEDパッケージ(半導体発光装置)など、大電流通電を基本とするパワーパッケージに用いられるLEDの基板金属パターンとしては、一般的にAuが化学的安定性の観点から用いられている。また、省電力のニーズの高まりと共に、LEDパッケージの高効率化が望まれるようになっており、基板金属パターンに可視光域において反射率の高いAg又はAg合金を使用することが提案されている(例えば、特許文献1〜7参照)。
大気中又は硫化雰囲気にAg表面を曝すと、Ag表面において硫化物層が形成される。この硫化物層は硫化の進行と共に厚くなる傾向がある。特許文献8は、硫化試験時間と硫化銀膜厚との関係を開示している。特許文献8による硫化水素、二酸化窒素の混合雰囲気における試験結果を参照すると、試験時間に比例して硫化銀の膜厚が増加していることが分かる。Ag表面に吸着してイオン化した硫化物イオンが硫化銀中を内方拡散し、硫化銀/Ag界面において反応が生じ、硫化銀は膜厚を増加させていくことが示唆される。また、特許文献8によると、硫化物層の厚みは数μmまで成長することが分かる。
Agが大気中に暴露され、表面に硫化銀が形成され変色するという性質がある。硫化銀は可視光域における反射率が非常に低く、LED基板の反射膜としては不適である。そのため、Ag膜上に保護コートを実施することによりAgの硫化を抑制する試みが数多くなされている。
図10は、従来の反射膜構造を示す概略断面図である。
Agを反射膜として用いる場合には、Ag単独で使用されることはあまり無く、積層構造とするのが一般的である。例えば、反射膜50は、基板側51より、密着層52、バリア層53、反射層54、保護層55を積層した構造を有している。密着層52としてはTi、バリア層53としてはNi、Pd、Pt、TiNなどが用いられる。反射層54としては、Agが用いられ、当該反射層54のAgの硫化を抑制するために、Ag膜上に気密性の高い樹脂などの有機材料や、SiO、TiOなどの無機材料などからなる保護層55が形成される。
特開2007−266343号公報 特開2008−091831号公報 特開2008−135588号公報 特開2008−091818号公報 特開2008−072013号公報 特開2008−010591号公報 特開2008−053564号公報 特開平11−190692号公報
図10に示す従来の反射膜構造では、Agパターン(反射層)54の上面は保護層55で覆われているが、反射膜50の端部では、Ag(反射層)54の表面が露出した状態となっている。このため、大気中又は硫化雰囲気に曝すと、図11に示すように、端部表面より硫化物層56が形成され成長し、基板水平部(高反射領域)57の面積が低下することとなる。
硫化物層56の厚みが厚くなるほどLEDパッケージの反射膜50からの反射光束は低下する。特に、蛍光体を含有した樹脂でLED素子を封止した場合、蛍光体による光の散乱効果により反射膜に入射される光線が強くなるため、硫化による影響は大きくなり、LEDパッケージの反射膜50からの反射光束に対する影響は大きくなる。
図12に示すように、反射膜端面からの硫化物層の形成を抑制するために、Agによる反射膜54を形成した後に、反射膜54の端部も保護層55で覆うようにすることが考えられる。しかし、図12に示すような構造とするためには、密着層52、バリア層53、反射層54のパターニングを行った後に、保護層55を積層して再度パターニングする必要があり、製造工程が増えると共に、工程管理が煩雑になり、製造コスト高の要因となる。
発明の目的は、反射膜からの反射光束の低下を抑制することができる半導体発光装置を提供することである。
また、本発明の他の目的は、反射膜からの反射光束の低下を抑制することができる半導体発光装置の製造方法を提供することである。
本発明の一観点によれば、半導体発光装置は、少なくとも1つ以上のLED素子と、前記LED素子を実装するための基板と、前記基板の前記LED素子を実装する面上に形成され、前記LED素子から入射する光を反射する反射膜とを有し、前記反射膜は、前記基板側から順に、密着層、拡散バリア層、Ag又はAg合金で形成される反射層、及び、保護層の積層構造を備え、かつ、前記基板に平行な基板水平部と、前記基板表面から法線方向に立ち上がる端部とが形成された形状とされ、前記端部の前記基板表面から立ち上がった先端までの高さは、0.6μm〜10μmの範囲で、前記反射膜の膜厚よりも高く形成されており、前記LED素子は、前記反射膜の前記基板水平部上又は前記端部上に設置されている
本発明の他の観点によれば、半導体発光装置の製造方法は、LED素子を実装するための基板を準備する工程と、前記基板の前記LED素子を実装する側の表面上にレジストパターンを形成する工程と、反射膜を前記レジストパターンの上面と側面及び露出した基板上面に成膜する反射膜形成工程と、レジスト剥離液に浸漬して前記レジストパターンを剥離することにより、前記基板表面から法線方向に立ち上がる形状の端部と、前記露出した基板上面に形成した基板水平部とからなる反射膜にするリフトオフ工程と、前記LED素子を前記反射膜の前記基板水平部上又は前記端部上に設置する工程とを有し、前記反射膜形成工程は、前記基板側から順に、密着層、拡散バリア層、Ag又はAg合金で形成される反射層、及び、保護層を成膜して、積層構造を形成する工程を備えるとともに、前記レジストパターンの側面にはレジストパターン上面より薄く反射膜を成膜する。
本発明によれば、反射膜からの反射光束の低下を抑制することができる半導体発光装置を提供することができる。
また、本発明によれば、反射膜からの反射光束の低下を抑制することができる半導体発光装置の製造方法を提供することができる。
本発明の実施例による半導体発光装置100の概略平面図である。 図1に示す一点鎖線AAに沿って切断した半導体発光装置100の概略断面図である。 本発明の実施例による半導体発光装置100の反射膜3の概略拡大断面図である。 本発明の実施例による反射膜形成工程を説明するための概略断面図である。 本発明の実施例によるレジストパターンの他の例を示す概略断面図である。 本発明の実施例による反射膜3の反射層33の硫化の進行を表す模式図である。 本発明の実施例の変形例による半導体発光装置100の概略平面図である。 図7に示す半導体発光装置100の概略断面図である。 本発明の実施例の他の変形例による発光素子12の実装を説明するための概略断面図である。 従来例による反射膜構造を示す概略断面図である。 従来例による反射膜50の反射層54の硫化の進行を表す模式図である。 他の従来例による反射膜構造を示す概略断面図である。
図1は、本発明の実施例による半導体発光装置100の概略平面図である。
図2は、図1に示す一点鎖線AAに沿って切断した半導体発光装置100の概略断面図である。
半導体発光装置(LEDパッケージ)100は、基板1、発光素子(LED素子)2、反射膜3、及び蛍光体含有樹脂層4を含んで構成される。
基板1は、発光素子(LED素子)2を実装するための基板であり、窒化アルミ、アルミナなどのセラミック基板、絶縁膜を形成したシリコン基板などの半導体基板、絶縁膜を形成したCu、Alなどの金属基板などから適宜選択可能である。
発光素子(LED素子)2は、例えば、フリップチップ型の青色LED素子又は紫外発光LED素子である。本実施例では、反射膜3が電極を兼ねているので、発光素子(LED素子)2は、例えば、後述する反射膜形成工程により反射膜3を形成した後に、当該反射膜3上に10〜20μmの厚さで、Auからなるスタッドバンプ5を形成し、発光素子2をフリップチップボンディングすることにより、基板1に実装される。なお、発光素子2を実装した後に、素子下部をアンダーフィル剤によって充填させても良い。
発光素子2と電極(反射膜)3の接合材料としては、Auの他にAu−Sn共晶合金などが好適に用いられる。基板1には、1又は複数の発光素子3が実装されるが、例えば、ヘッドランプや照明用の半導体発光装置(LEDパッケージ)100を作製する場合には、複数の発光素子3を実装するため図1に示すような基板電極パターン(反射膜パターン)を形成する。配線方式としては、直列、並列いずれも可能であるが、パワーパッケージにおいては電源の安定供給の観点から見て直列配線が好ましい。
反射膜3は、基板1上に形成され、発光素子2から入射する光を反射すると共に、発光素子2への給電を実施する導電電極としても機能する。反射膜3は、図2に示すように、端部3eが基板平面に対して法線方向に立ち上がって(捲れあがって)いる。なお、反射膜3は、密着層31、拡散バリア層32、反射層33、保護層34からなる積層構造を有している。その詳細は、図3を参照して後述する。
蛍光体含有樹脂層4は、基板1上に実装された1〜複数の発光素子2を封止する。例えば、発光素子2が青色LED素子であるとき、蛍光体として黄色蛍光体を組み合わせることにより、白色発光させる半導体発光装置100を作成することができる。この場合、透光性樹脂に予め黄色蛍光体を含有させ、蛍光体を含有させた透光性樹脂(蛍光体含有樹脂)4で発光素子2を封止する。
蛍光体含有樹脂は、透光性樹脂材料に対して求める色温度になるように蛍光体を測量し、攪拌によって混合することによって作製する。透光性樹脂材料としては、シリコーン、エポキシ及びシリコーンとエポキシが混合されたハイブリッドタイプの樹脂を用いることが好ましい。黄色蛍光体としては、YAG(イットリウム・アルミニウム・ガーネット)系蛍光体を用いることが好ましい。なお、蛍光体含有樹脂には、この他、拡散材や増粘材等を混合することも可能である。
発光素子2を封止する手法としては、印刷、ディスペンスなどが考えられるが、寸法精度の観点より印刷による封止が好ましい。発光素子2を蛍光体含有樹脂により封止した後に、高温で樹脂硬化させることにより、半導体発光装置100を完成させることができる。
なお、白色発光の半導体発光装置100を作製するためには、青色LED素子と黄色蛍光体の組み合わせの他に、青色LED素子と赤色又は緑色蛍光体との組み合わせも可能である。また、紫外発光LED素子と、赤色、緑色、青色のいずれかの蛍光体との組み合わせも可能である。
図3は、本発明の実施例による半導体発光装置100の反射膜3の概略拡大断面図である。
反射膜3は、基板1側から、密着層31、拡散バリア層32、反射層33、保護層34からなる積層構造を有している。例えば、密着層31としてはTi、拡散バリア層32としてはNi、Pd、Pt、TiNなどが用いられる。反射層33としては、可視光域における反射率、特に青色波長において反射率の高いAg又はAg合金を用いることが好ましい。なお、化学的安定性を高めるためには、反射層33をAg合金で成膜することがさらに好ましい。Ag合金は、Bi、Au、Pd、Cu、Pt、Nd、Geの中の少なくとも一種を含有することが好ましい。
反射層33の主表面の硫化を抑制するために、反射層3上に、SiO、TiO、SnOなどの透光性酸化物や、SiNなどの透光性窒化物などからなる保護層34が形成される。なお、絶縁性の保護層34を形成する場合に、反射膜3を本実施例のような電極兼用のものとする場合には、コンタクト領域の保護層34をエッチング等により除去する必要がある。
各層の膜厚は、例えば、密着層31は75nm、拡散バリア層32は100nm、反射層33は300nm、保護層34は50nmとすることが可能であり、各層の合計としての反射膜3の膜厚は、500nm〜1000nmに設定される。
反射膜3の全ての辺の端部3eは後述する反射膜形成工程により、基板1の主面に対して法線方向に立ち上がっている。端部3eの基板表面からの高さhは、反射層33の硫化、特に基板水平部(高反射領域)3rの硫化を抑制するのに十分な高さを有していることが好ましい。例えば、反射膜3の膜厚tが0.5μm〜1μmである場合、端部3eの基板表面からの高さhは0.6μm〜10μmの範囲にあることが好ましい。
図4(A)〜(D)は、本発明の実施例による反射膜形成工程を説明するための概略断面図である。
まず、基板1にレジスト層を塗布し、パターニングする。本実施例では、ナフトキノンジアジド誘導体、ノボラック樹脂誘導体、塩基性アミンを含有した画像反転機能を有するポジ型フォトレジストを用いた際のレジストパターニング方法を用いる。なお、画像反転機能を有するポジ型フォトレジストは、露光により酸発生する箇所が現像にて除去される性質を有すると共に、露光後に反転ベークされた箇所は架橋反応が生じて現像後も残存する性質を有する。
はじめに、図4(A)に示すように、基板1上にスピンコートなどの手法を用いてフォトレジスト層を塗布し、加熱によるベークを施して不要な有機溶剤成分を除去し、レジスト層6aを形成する。レジスト層6aの膜厚は、スピンコートの回転速度によって調整可能であり、例えば、3000rpmの場合には、約4μm膜厚のレジスト層6aを形成することができる。レジスト層6aの塗布後のベーク条件としては、例えば、90℃で90秒加熱とすることができる。
次に、フォトマスク7をもちいて、レジスト層6aの露光を実施する。レジスト層6aの露光部においては、酸(H)発生反応が生じる。このとき、露光量を低く設定すると、レジスト層6a自身の光吸収効果によって基板1に近い側で露光強度は低くなり、レジスト層6aの表面側(基板1から遠い側)では露光強度が強くなるため、基板1側では露光領域が狭く、レジスト層6aの表面側では露光領域が広くなる。露光量は、例えば、30mJ/cm-2とすることができる。
続いて、加熱による反転ベークを実施し、レジスト層6aの露光部における酸(H)発生箇所に架橋反応を生じさせる。架橋反応が生じたレジスト層6aのパターンは、アルカリ現像液に溶解せずに残存する。なお、反転ベーク条件としては、例えば、120℃で90秒加熱とすることができる。
引き続き、例えば、露光量を30mJ/cm-2として、基板1の全面を露光する。露光後に、例えば、TMAH(TetraMethyl Ammonium Hydroxide)のようなアルカリ現像液に浸漬させることで、レジスト層6aの露光部における酸(H)発生箇所のレジストパターン(レジスト層)6aが除去され、図4(B)に示すようなフォトマスク7に描画したパターンが転写されたレジストパターン6を形成することができる。
基板1側では露光領域が狭く、レジスト層6aの表面側では露光領域が広くなるように、レジストパターニング条件を制御することで、図4(B)に示すような逆テーパー形状のレジストパターン6を形成することができる。上述のように、画像反転機能を有するポジ型フォトレジストによるフォトリソグラフィ工程を用いることにより、逆テーパー形状のレジストパターン6を微細に形成することができる。
なお、レジストパターン6の断面形状は、フォトレジストの材料選定及びパターニング条件の制御によって、任意の形状を得ることができる。本実施例による端部3eが立ち上がった反射膜3を形成するためには、図4(B)に示すような逆テーパー形状もしくは図5に示すようなT型形状を形成することが好ましい。図4(B)に示すような逆テーパー形状は、画像反転機能を有するポジ型フォトレジストを用いる以外にも、例えば、酸により架橋反応を生じさせる架橋剤を含むネガ型感光性樹脂で構成されたネガ型フォトレジストを用いても形成することができる。
なお、図5に示すようなT型形状は、2種以上のフォトレジストを用いて紫外光に対する感光特性及びアルカリへの溶解特性の違いを利用することで形成することができる。
次に、反射膜パターン3aの成膜を実施する。反射膜パターン3aの成膜は、スパッタリング、真空蒸着といった真空を用いた物理的成膜プロセスを適宜用いることで実施可能であるが、膜質及び基板密着性の観点からはスパッタリングによる成膜が好ましい。
反射膜パターン3aの成膜は、例えば、以下のように実施される。まず、図4(B)に示すようなレジストパターン6が形成された基板1に対して、スパッタリング等により、レジストパターン6の全面(上面及び側面)及び露出している基板1全面にTiを用いて膜厚75nmの密着層31を成膜する。次に、成膜した密着層31上にNi、Pd、Pt、TiNなどを用いて膜厚100nmの拡散バリア層32をスパッタリング等により成膜する。その後、拡散バリア層32上に、Ag又はAg合金(Bi、Au、Pd、Cu、Pt、Nd、Geの中の少なくとも一種を含有するAg合金)を用いて膜厚300nmの反射層33をスパッタリング等により成膜する。最後に、反射層33上にSiO、TiO、SnOなどの透光性酸化物や、SiNなどの透光性窒化物などからなる保護層34をスパッタリング等により成膜する。以上により、図4(C)に示すような、レジストパターン6の全面(上面及び側面)及び露出している基板1全面に反射膜パターン3aが成膜された状態となる。
レジストパターン6が予め形成された基板1に対して、スパッタリング等により成膜を実施すると、図4(C)に示すようにレジストパターン6の上面だけではなく側面にも反射膜パターン3aが成膜される。この時、基板1の水平部(及びレジストパターン6の上面)において反射膜パターン3aの各層は厚く(上述した膜厚で)成膜され、基板1に対して角度成分を有する面(レジストパターン6の側面)において反射膜パターン3aの各層は、基板1の水平部に比して薄く成膜されるという現象が起きる。そのため、レジストパターン6の上面と比較して、レジストパターン6の端部の反射膜パターン3aが薄く成膜されることとなる。
次に、レジストパターン6のリフトオフを実施する。反射膜3の成膜後に、基板1をレジスト剥離液に浸漬し、超音波印加によってレジスト剥離を実施する。レジストの剥離液としては、メチルピロリドンなどのアミン類の混合液や、アセトンなどの有機溶剤を用いることができる。超音波の印加によってキャビティ効果が生じ、レジストパターン6の端部の反射膜パターン3aが薄く成膜されている箇所にて優先的に反射膜パターン3aの剥離が発生する。この剥離箇所から現像液が浸入してレジストパターン6が溶解することにより、レジストパターン6のリフトオフが完了する。この結果、図4(D)に示すように、端部3eが、基板1の水平面に対して法線方向に立ち上がった、すなわち、端部3eで立ち上がり構造(捲れ上がり構造)を有する反射膜3を形成することができる。
端部3eの立ち上がり部の基板表面からの高さh(図3)は、主にレジストパターン6の膜厚によって制御可能である。例えば、端部3eの立ち上がり部の高さhを高く設定したい場合には、レジストパターン6を厚く形成すれば良いし、高さhを低く設定したい場合には、レジストパターン6を薄く形成すれば良い。ただし、レジストパターン6を薄く形成するとレジストパターン6の側面にて反射膜パターン3aがより強固に成膜されるので、超音波印加により反射膜パターン3aを剥離できないという不具合を生じる。よって、経験的には、レジストパターン6の膜厚は3μm以上必要であると考えられる。一方で、レジストパターン6を厚く形成するとレジストパターン6の解像度が低下するため、経験的には、レジストパターン6の膜厚は20μm以下であることが好ましい。本実施例による反射膜形成工程では、レジストパターン6の側面における反射膜パターン3aの剥離は、主にレジストパターン6の高さの下半分の箇所で起こるため、レジストパターン6の膜厚を20μm以下にした場合、結果として得られる端部3eの立ち上がり部の高さhは、10μm以下となる。端部3eの立ち上がり部の高さhが高くなりすぎると、半導体発光装置100からの発光を遮る光学的な影響を与えることになると予想されるので、その観点から見れば、10μm以下という値は好適であると考えられる。
なお、上記の本発明の実施例による反射膜形成工程により端部3eで立ち上がり構造を有する反射膜3を実際に形成して観察したところ、端部3eの立ち上がり部はレジストパターン6の逆テーパー形状による傾斜を維持しておらず、基板1表面からほぼ垂直に立ち上がっていることが分かった。これは、マクロ的にレジストパターン6の外観をみれば逆テーパー形状であるが、基板1に近い領域ではレジストパターン6の側面部の傾斜が垂直に近い形状になっていたからであると推測される。または、レジストパターン6の除去後に、膜応力の解放が生じ、傾斜していた反射膜3の端部3eが垂直方向に立ち上がったからであると推測される。
図6は、本発明の実施例による反射膜3の反射層33の硫化の進行を表す模式図である。
図11に示す従来例では、反射層54のAgの硫化の進行と共に端部から硫化物(硫化銀)層56の成長が進み基板水平部におけるAg表面を硫化変色させる。これに対して、図6に示す本発明の実施例による反射膜3では、硫化物層56の成長は端部3eの立ち上がり部において起こるため基板水平部3rまで硫化は進行しにくく、硫化遅延効果が得られる。特に、発光素子2に近い箇所の基板水平部3rは光線の反射が強く、光学的な寄与度が大きく、この箇所における硫化を抑制することで、半導体発光装置100の反射膜3からの反射光束の低下を抑制することが可能となる。
以上、本発明の実施例によれば、Ag反射膜パターン端部(反射層3の端部3e)に犠牲層として立ち上がり部を設けることで、光学的に重要な基板水平部3rのAg合金表面の硫化を遅延させることができる。よって、基板水平部3rにおけるAg表面が硫化せずに、広い領域で高反射率を維持することができる。
なお、反射膜パターンの立ち上がり構造は、基板1に対してほぼ垂直に形成されることから、樹脂封止の際に不要箇所への樹脂の流出を抑制するストッパーとしての役割を果たすこともできる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
例えば、上述の実施例では、反射膜3が半導体発光装置100への給電を実施する導電電極としての機能を有する例を説明したが、図7に示すように、反射膜3とは別に電極パターン8を形成するようにしても良い。図7に示す例では、例えば、基板1上に電極パターン8を形成すると共に、発光素子2を取り囲むように反射膜3を形成する。この場合、発光素子(LED素子)2は、例えば、電極パターン8及び反射膜3を形成した後に、図8に示すように、電極パターン8上に10〜20μmの厚さで、Auからなるスタッドバンプ5を形成し、発光素子2をフリップチップボンディングすることにより、基板1に実装される。なお、発光素子2を実装した後に、素子下部をアンダーフィル剤によって充填させても良い。
この例では、電極パターン8を最表面にAuを用いて作製し、Auバンプとの接合性を高めるとともに、反射膜3にAgを用いることにより半導体発光装置100の反射膜3からの反射光束を高めることができる。このように、複数金属の使い分けによって効率と信頼性を両立させた半導体発光装置100を作製することが可能である。
また、上述の実施例では、フリップチップ型の発光素子2を用いる場合を説明したが、本発明の実施例は、フェイスアップ型の発光素子12を用いる場合にも適用できる。この場合、発光素子12の実装は、図9に示すように、導電性ペースト、An−Sn共晶合金などを用いて発光素子12を反射膜3にマウントした後、ワイヤボンンディングすることにより行われる。
また、発光素子2への給電方法としては、基板1にスルーホールを形成し、金属充填によって導通を取ることにより基板下部より給電することも可能である。
1、51…基板、2、12…発光素子、3、50…反射膜、4…蛍光体、5…スタッドバンプ、6…レジストパターン、7…フォトマスク、8…電極パターン、31、52…密着層、32、53…バリア層、33、54…反射層、34、55…保護層、56…硫化物層、57…基板水平部、100…半導体発光装置

Claims (7)

  1. 少なくとも1つ以上のLED素子と、
    前記LED素子を実装するための基板と、
    前記基板の前記LED素子を実装する面上に形成され、前記LED素子から入射する光を反射する反射膜
    を有し、
    前記反射膜は、前記基板側から順に、密着層、拡散バリア層、Ag又はAg合金で形成される反射層、及び、保護層の積層構造を備え、かつ、前記基板に平行な基板水平部と、前記基板表面から法線方向に立ち上がる端部とが形成された形状とされ、
    前記端部の前記基板表面から立ち上がった先端までの高さは、0.6μm〜10μmの範囲で、前記反射膜の膜厚よりも高く形成されており、
    前記LED素子は、前記反射膜の前記基板水平部上又は前記端部上に設置されている
    半導体発光装置。
  2. 前記保護層は、前記反射膜の最表面に設けられ、可視光域で透光性を有する材料で形成されている請求項1記載の半導体発光装置。
  3. 前記反射層は、Bi、Au、Pd、Cu、Pt、Nd、Geの中の少なくとも1種を含有するAg合金からなる請求項1又は2記載の半導体発光装置。
  4. LED素子を実装するための基板を準備する工程と、
    前記基板の前記LED素子を実装する側の表面上にレジストパターンを形成する工程と、
    反射膜を前記レジストパターンの上面と側面及び露出した基板上面に成膜する反射膜形成工程と、
    レジスト剥離液に浸漬して前記レジストパターンを剥離することにより、前記基板表面から法線方向に立ち上がる形状の端部と、前記露出した基板上面に形成した基板水平部とからなる反射膜にするリフトオフ工程と
    前記LED素子を前記反射膜の前記基板水平部上又は前記端部上に設置する工程と
    を有し、
    前記反射膜形成工程は、前記基板側から順に、密着層、拡散バリア層、Ag又はAg合金で形成される反射層、及び、保護層を成膜して、積層構造を形成する工程を備えるとともに、前記レジストパターンの側面にはレジストパターン上面より薄く反射膜を成膜する
    半導体発光装置の製造方法。
  5. 前記反射膜を成膜する工程は、スパッタリングにより反射膜を成膜する請求項4記載の半導体発光装置の製造方法。
  6. 前記レジストパターンは、逆テーパー形状を有する請求項4又は5記載の半導体発光装置の製造方法。
  7. 前記レジストパターンを形成する工程は、画像反転機能を有するポジ型レジストを用いたフォトリソグラフィにより行われる請求項4〜6のいずれか1項に記載の半導体発光装置の製造方法。
JP2009146467A 2009-06-19 2009-06-19 半導体発光装置及びその製造方法 Active JP5322801B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009146467A JP5322801B2 (ja) 2009-06-19 2009-06-19 半導体発光装置及びその製造方法
US12/817,564 US8373187B2 (en) 2009-06-19 2010-06-17 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009146467A JP5322801B2 (ja) 2009-06-19 2009-06-19 半導体発光装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011003777A JP2011003777A (ja) 2011-01-06
JP5322801B2 true JP5322801B2 (ja) 2013-10-23

Family

ID=43353496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009146467A Active JP5322801B2 (ja) 2009-06-19 2009-06-19 半導体発光装置及びその製造方法

Country Status (2)

Country Link
US (1) US8373187B2 (ja)
JP (1) JP5322801B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596796B (zh) * 2010-03-30 2017-08-21 Dainippon Printing Co Ltd Light-emitting diode lead frame or substrate, semiconductor device, and light-emitting diode lead frame or substrate manufacturing method
US8933548B2 (en) 2010-11-02 2015-01-13 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP2013105546A (ja) * 2011-11-10 2013-05-30 Ulvac Japan Ltd 有機el表示装置、led装置、太陽電池、反射膜
JP2013182975A (ja) * 2012-03-01 2013-09-12 Sharp Corp 発光装置及びこれを用いたバックライトシステム
JP2013187400A (ja) * 2012-03-08 2013-09-19 Unistar Opto Corp ジャンパ線のない発光ダイオードライトモジュール
JP6149469B2 (ja) * 2012-04-04 2017-06-21 東レ株式会社 白色フィルム
JP5609925B2 (ja) 2012-07-09 2014-10-22 日亜化学工業株式会社 発光装置
JP6123215B2 (ja) * 2012-10-05 2017-05-10 日亜化学工業株式会社 発光装置
US20160260880A1 (en) * 2012-11-27 2016-09-08 Citizen Electronics Co., Ltd. Light-emitting device using mounting substrate
JPWO2014083714A1 (ja) * 2012-11-27 2017-01-05 シチズン電子株式会社 実装基板及びこの実装基板を用いた発光装置
CN103943616B (zh) * 2013-01-22 2017-04-12 浙江中宙照明科技有限公司 一种led发光装置
JP6232792B2 (ja) 2013-07-17 2017-11-22 日亜化学工業株式会社 発光装置
JP6888650B2 (ja) * 2013-12-13 2021-06-16 日亜化学工業株式会社 発光装置
JP6048528B2 (ja) * 2015-04-03 2016-12-21 日亜化学工業株式会社 発光装置
JP5983836B2 (ja) * 2015-07-31 2016-09-06 日亜化学工業株式会社 半導体装置
JP6633111B2 (ja) * 2018-02-19 2020-01-22 アルパッド株式会社 発光ユニット及び半導体発光装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287234B2 (ja) * 1996-09-19 2002-06-04 信越化学工業株式会社 リフトオフ法用ポジ型レジスト組成物及びパターン形成方法
JPH11190692A (ja) 1997-12-26 1999-07-13 Sony Corp 腐食試験方法
TW578280B (en) * 2002-11-21 2004-03-01 United Epitaxy Co Ltd Light emitting diode and package scheme and method thereof
JP2004228549A (ja) * 2002-11-25 2004-08-12 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP4851137B2 (ja) * 2005-08-01 2012-01-11 日本特殊陶業株式会社 発光素子用セラミックパッケージ及びその製造方法
JP2007109915A (ja) * 2005-10-14 2007-04-26 Stanley Electric Co Ltd 発光ダイオード
JP2007266343A (ja) 2006-03-29 2007-10-11 Toyoda Gosei Co Ltd 発光装置
JP5233087B2 (ja) 2006-06-28 2013-07-10 日亜化学工業株式会社 発光装置およびその製造方法、パッケージ、発光素子実装用の基板
JP2008053564A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
JP4858032B2 (ja) 2006-09-15 2012-01-18 日亜化学工業株式会社 発光装置
JP2008091831A (ja) 2006-10-05 2008-04-17 Toshiba Corp Led用サブマウント基板およびそれを用いた発光装置並びにled用サブマウント基板の製造方法
JP2008091818A (ja) 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
JP5298422B2 (ja) 2006-11-29 2013-09-25 日亜化学工業株式会社 発光装置用の支持体及びそれを用いた発光装置
JP5179766B2 (ja) * 2007-03-08 2013-04-10 スタンレー電気株式会社 半導体発光装置およびその製造方法
JP4758976B2 (ja) * 2007-12-03 2011-08-31 日立ケーブルプレシジョン株式会社 半導体発光素子搭載用リードフレーム及びその製造方法並びに発光装置

Also Published As

Publication number Publication date
US8373187B2 (en) 2013-02-12
US20100320493A1 (en) 2010-12-23
JP2011003777A (ja) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5322801B2 (ja) 半導体発光装置及びその製造方法
JP6668757B2 (ja) 発光装置の製造方法
JP6217711B2 (ja) 発光装置の製造方法
JP2017059858A (ja) 窓層及び光指向構造を含む半導体発光装置
TWI517455B (zh) 發光裝置
JP2007194385A (ja) 半導体発光装置及び半導体発光装置の製造方法
JP2007527123A (ja) サブマウントを置かないフリップチップ発光ダイオード素子
US11824148B2 (en) Semiconductor light emitting devices and method of manufacturing the same
JP2008140873A (ja) フリップチップ実装されたiii−v族半導体素子およびその製造方法
KR20150107086A (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
JP6447018B2 (ja) 発光装置及び発光装置の製造方法
KR20140127457A (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
US8853728B2 (en) LED mounting substrate and method of manufacturing the same
CN102931300A (zh) GaN基LED制造工艺中的一种背面金属反射层阵列的制作方法
JP4846505B2 (ja) 発光装置およびその製造方法
CN104966777A (zh) 半导体发光装置及其制造方法
JP6760356B2 (ja) 発光装置及び発光装置の製造方法
JP7317831B2 (ja) 変換素子を製造する方法および変換素子
CN115621401A (zh) 微型led封装结构及其封装方法
KR20190049152A (ko) 반도체 발광 구조물 및 이의 제조방법
KR101779084B1 (ko) 반도체 발광소자 구조물 및 반도체 발광소자 구조물을 제조하는 방법
KR102022460B1 (ko) 반도체 발광소자 및 이의 제조방법
KR102051478B1 (ko) 반도체 발광소자 및 이의 제조방법
JP6155932B2 (ja) 発光装置
KR102064540B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130716

R150 Certificate of patent or registration of utility model

Ref document number: 5322801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250