JP5816508B2 - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法 Download PDFInfo
- Publication number
- JP5816508B2 JP5816508B2 JP2011215126A JP2011215126A JP5816508B2 JP 5816508 B2 JP5816508 B2 JP 5816508B2 JP 2011215126 A JP2011215126 A JP 2011215126A JP 2011215126 A JP2011215126 A JP 2011215126A JP 5816508 B2 JP5816508 B2 JP 5816508B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- resin layer
- manufacturing
- support substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
半導体結晶の成長を行うための成長用基板としてサファイア基板10を用意する。サファイア基板10を水素雰囲気中で1000℃、10分間加熱してサファイア基板10のサーマルクリーニングを行う。次にMOCVD法(有機金属気相成長法)によりサファイア基板10上に低温バッファ層21、下地GaN層22、n型GaN層23、活性層24、p型AlGaNクラッド層25、p型GaN層26からなる半導体層20を形成する。具体的には、基板温度を500℃とし、TMG(トリメチルガリウム)(流量10.4μmol/min)およびNH3(流量3.3LM)を約3分間供給してGaNからなる低温バッファ層21をサファイア基板10上に形成する。その後、基板温度を1000℃まで昇温し、約30秒間保持することで低温バッファ層21を結晶化させる。続いて、基板温度を1000℃に保持したままTMG(流量45μmol/min)およびNH3(流量4.4LM)を約20分間供給し、厚さ約1μmの下地GaN層22を形成する。次に、基板温度1000℃にてTMG(流量45μmol/min)、NH3(流量4.4LM)およびドーパントガスとしてSiH4(流量2.7×10-9mol/min)を約100分間供給し、厚さ約5μmのn型GaN層23を形成する。続いて、n型GaN層23の上に活性層24を形成する。本実施例では、活性層24としてInGaN/GaNからなる多重量子井戸構造を適用した。すなわち、InGaN/GaNを1周期として5周期の成長を行う。具体的には、基板温度を700℃とし、TMG(流量3.6μmol/min)、TMI(トリメチルインジウム)(流量10μmol/min)、NH3(流量4.4LM)を約33秒間供給し、厚さ約2.2nmのInGaN井戸層を形成し、続いてTMG(流量3.6μmol/min)、NH3(流量4.4LM)を約320秒間供給して厚さ約15nmのGaN障壁層を形成する。かかる処理を5周期分繰り返すことにより活性層24が形成される。次に、基板温度を870℃まで昇温し、TMG(流量8.1μmol/min)、TMA(トリメチルアルミニウム)(流量7.5μmol/min)、NH3(流量4.4LM)およびドーパントとしてCp2Mg(bis-cyclopentadienyl Mg)(流量2.9×10-7μmol/min)を約5分間供給し、厚さ約40nmのp型AlGaNクラッド層25を形成する。続いて、基板温度を保持したまま、TMG(流量18μmol/min)、NH3(流量4.4LM)およびドーパントとしてCp2Mg(流量2.9×10-7μmol/min)を約7分間供給し、厚さ約150nmのp型GaN層26を形成する。サファイア基板10上には、これらの各層によって構成される半導体層20が形成される(図2(a))。
半導体層20をp型GaN層26の表面から部分的エッチングして凹部20aを形成し、凹部20aの底面においてn型GaN層23を露出させる。具体的には、フォトリソグラフィ技術によってn型GaN層23を露出させる領域に開口部を有するレジストマスク(図示せず)をp型GaN層26の表面に形成した後、ウエハを反応性イオンエッチング(RIE)装置に投入する。上記レジストマスクを介して半導体層20をp型GaN層26の表面からエッチングして、凹部20aを形成して凹部20aの底面においてn型GaN層23を露出させる。その後、レジストマスクを除去する(図2(b))。
凹部20aを形成することにより露出した半導体層20の側面等を覆う保護膜50を形成する。具体的には、スパッタ法などにより、ウエハ上に厚さ約300nmのSiO2膜を形成する。次に、フォトリソグラフィ技術によりSiO2膜にパターニングを施して保護膜50を形成する。n型GaN層23およびp型GaN層26の表面には、それぞれn電極およびp電極を形成するための開口部50aおよび50bが形成される。尚、保護膜50はSiO2限らずSi3N4やTaN等の他の絶縁膜により構成されていてもよい。また、保護膜50を構成する絶縁体を電子ビーム蒸着法やCVD法にて成膜することも可能である(図2(c))。
保護膜50の開口部50aにおいて露出しているn型GaN層23の表面にTiおよびAlを順次蒸着してn電極61を形成する。その後、保護膜50の開口部50bにおいて露出しているp型GaN層26の表面にPt、Ag、Ti、Pt、Auを順次蒸着してp電極62を形成する。その後、n電極61およびp電極62上にTi、Pt、Auを順次蒸着して接合層(図示せず)を形成する(図2(d))。
半導体層20に半導体発光装置の1区画を画定する素子分割溝を形成する。具体的には、半導体層20の表面にレジスト材を塗布した後、露光・現像処理を経て素子分割溝に対応した格子状パターンのレジストマスク(図示せず)を形成する。次に、ウエハをRIE(反応性イオンエッチング)装置に投入し、Cl2プラズマによるドライエッチングによりレジストマスクの開口部において露出した半導体層20をエッチングしてサファイア基板10に達する格子状の素子分割溝を形成する。続いて、素子分割溝に沿って、サファイア基板10をダイシングしてサファイア基板10および半導体層20からなる積層体をチップ状に個片化する(図3(a))。
半導体層20を支持するための支持基板30を用意する。支持基板30は、例えば熱伝導率がサファイア基板10よりも高く、半導体層20を支持するのに十分な機械的強度を有する部材が好ましい。支持基板30として、例えばシリコン基板、セラミック基板、ガラスエポキシ基板、表面に絶縁層が形成された金属基板などを用いることが可能である。支持基板30の表面には、n電極61およびp電極62に対応したSnAgなどからなる共晶メタル31がパターニングされている。尚、支持基板30上に配線を設けることとしてもよい(図3(b))。
支持基板30の表面に熱硬化性樹脂を供給して樹脂層40を形成する。樹脂層40は、例えばポリイミドフィルム(東レ製NCF:non-conductive film)を用いて形成することができる。ポリイミドフィルムは、熱硬化性のポリイミド接着剤がカバーフィルム(PET)で挟まれたフィルム状の接着材である。ポリイミド接着剤はカバーフィルムを剥がした後、支持基板30の表面に貼り付けることにより支持基板30上に供給することができる。ポリイミド接着剤は硬化温度よりも低い所定範囲内の温度で加熱することによって軟化し(粘度が低くなり)、凹凸を有する基板上に気泡を生じることなくラミネートすることが可能である。ポリイミド接着剤は、例えば約80℃程度で加熱した支持基板30上に貼り付けられる。尚、ディスペンス法、スピンコート法などの手法によって、支持基板30の表面に液状の熱硬化性樹脂を供給することとしてもよい(図3(c))。
支持基板30上に形成された樹脂層40の半導体層20が接する部分の周辺領域を熱硬化して、樹脂層40の表層部に熱硬化層41を形成する。樹脂層40は熱硬化層41において流動性が低減または喪失する。すなわち、熱硬化層41は樹脂層40の流動性を低減または喪失させる流動抑制部として機能する。具体的には、樹脂層40の半導体層20が接する部分の周辺領域に例えば波長248nm、エネルギー密度300mJ/cm2のエキシマレーザを照射して樹脂層40の部分的な熱硬化を行って熱硬化層41を形成する。エキシマレーザのエネルギー密度を適切に設定することにより樹脂層40の表層部のみを熱硬化させることが可能である。熱硬化層41のパターニングは例えばレーザ走査による直接描画によって行うことが可能である。尚、かかる熱硬化処理において、樹脂層40の表層部を完全に硬化させることを要しない。すなわち、熱硬化層41は樹脂層40の流動性を低減または喪失させる機能を有する限りゲル状態であってもよい(図3(d))。
支持基板30をダイシングなどの方法によってチップ状に個片化する。支持基板30の1つの個片は、例えば先の工程において個片化されたサファイア基板10および半導体層20からなる積層体のサイズよりも一回り大きいサイズを有する。図5において支持基板30の分割ラインが一点鎖線で示されている。尚、樹脂層40を構成するポリイミドフィルムは、熱硬化前のシート状態において支持基板30とともにダイシングすることが可能である(図4(a))。
個片化された支持基板30を80℃程度で加熱することにより樹脂層40を軟化または液状化させ、樹脂層40に流動性を持たせる。このとき不可逆性の熱硬化によって形成された熱硬化層41は、固体状態を維持する。樹脂層40の粘度が低い状態において、半導体層20の個片と支持基板30の個片とを密着させ、押圧を印加する。半導体層20上に形成されたn電極61およびp電極62と支持基板30上に形成された共晶メタル31とが接触するように位置合せがなされる。半導体層20の内側部分は、樹脂層40の粘度の低い部分と接する。一方、半導体層20の外縁部は先の熱硬化処理によって形成された熱硬化層41と接する。さらに、半導体層20の外縁部よりも外側には半導体層20を囲むように熱硬化層41が延在している。このように、樹脂層40の半導体層20との接触部の周辺領域には流動性を有しない熱硬化層41が形成されている故、軟化または液状化した樹脂層40に半導体層20の個片を押し付けたとしても、半導体層20の側面およびサファイア基板10の側面に樹脂材料が這い上がることはない。
サファイア基板10を半導体層20から剥離する。サファイア基板10の剥離には、レーザリフトオフ法を用いることができる。具体的には、サファイア基板10の裏面側(半導体層20の形成面とは反対側)から波長248nm、エネルギー密度850mJ/cm2のエキシマレーザを照射する。これによりサファイア基板10との界面近傍におけるGaN結晶がGaとN2ガスに分解し、サファイア基板10が半導体層20から剥離する。半導体層20は、支持基板30上に樹脂層40を介して強固に固定されているためN2ガスの発生に伴う衝撃が緩和され、半導体層20におけるクラックの発生が防止される。また、流動抑制部41によって半導体層20の側面およびサファイア基板10の側面への樹脂材料の這い上がりが生じなくなったので、レーザ照射後、半導体層20にダメージを与えることなくサファイア基板10を容易に除去すること可能となる(図4(c))。尚、レーザリフトオフに使用されるレーザはエキシマレーザに限らずYAGレーザなどの他のレーザであってもよい。以上の各工程を経ることにより、半導体発光装置が完成する。
20 半導体層
30 支持基板
40 樹脂層
41 熱硬化層
41a メタル層
41b UV硬化性樹脂層
Claims (9)
- 成長用基板上に半導体結晶を成長させて半導体層を形成する工程と、
支持基板の表面に熱硬化性樹脂からなる樹脂層を形成する工程と、
前記樹脂層を間に挟んで前記半導体層と前記支持基板とを密着させた状態で前記樹脂層を熱硬化させて前記支持基板と前記半導体層とを接合する工程と、
前記樹脂層の熱硬化後に前記成長用基板を除去する工程と、を含む半導体発光装置の製造方法であって、
前記支持基板と前記半導体層とを接合する工程の前に、前記樹脂層の前記半導体層と接する部分の周辺領域の表層部に前記樹脂層の流動性を低減または喪失させる流動抑制部を形成する工程を含むことを特徴とする製造方法。 - 前記流動抑制部は、固体状態またゲル状態を呈していることを特徴とする請求項1に記載の製造方法。
- 前記流動抑制部を形成する工程は、前記樹脂層の前記半導体層と接する部分の周辺領域の表層部を熱硬化させる処理を含むことを特徴とする請求項1または2に記載の製造方法。
- 前記流動抑制部を形成する工程において、前記樹脂層はレーザ照射によって部分的に熱硬化されることを特徴とする請求項3に記載の製造方法。
- 前記流動抑制部を形成する工程は、前記樹脂層の前記半導体層と接する部分の周辺領域の表面に前記樹脂層の硬化温度において固体状態を維持する固体材料層を形成する処理を含むことを特徴とする請求項1または2に記載の製造方法。
- 前記固体材料層はメタル層であることを特徴とする請求項5に記載の製造方法。
- 前記流動抑制部を形成する工程は、前記樹脂層の前記半導体層と接する部分の周辺領域の表面に光硬化性樹脂を供給し、前記光硬化性樹脂を硬化させる処理を含むことを特徴とする請求項1または2に記載の製造方法。
- 前記支持基板と前記半導体層とを接合する工程において、前記流動抑制部は前記半導体層の外縁部と接することを特徴とする請求項1乃至7のいずれか1つに記載の製造方法。
- 前記半導体層は、III族窒化物系半導体結晶を含み、前記成長用基板はレーザリフトオフ法により除去されることを特徴とする請求項1乃至8のいずれか1つに記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011215126A JP5816508B2 (ja) | 2011-09-29 | 2011-09-29 | 半導体発光装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011215126A JP5816508B2 (ja) | 2011-09-29 | 2011-09-29 | 半導体発光装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013077611A JP2013077611A (ja) | 2013-04-25 |
JP5816508B2 true JP5816508B2 (ja) | 2015-11-18 |
Family
ID=48480890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011215126A Active JP5816508B2 (ja) | 2011-09-29 | 2011-09-29 | 半導体発光装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5816508B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7482339B1 (ja) | 2022-10-21 | 2024-05-13 | 信越化学工業株式会社 | 受け取り基板、レーザリフトオフ方法、リフト方法、保持方法、及び微小構造体の洗浄方法 |
-
2011
- 2011-09-29 JP JP2011215126A patent/JP5816508B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013077611A (ja) | 2013-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5313256B2 (ja) | 基板リフトオフに関する強固なled構造 | |
TWI467796B (zh) | 在發光二極體形成期間之基板移除 | |
JP5372133B2 (ja) | フリップチップledに関するアンダーフィル処理 | |
JP4925726B2 (ja) | 発光ダイオードの製造方法 | |
US8932891B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device | |
TWI637537B (zh) | 發光裝置及其製造方法 | |
US20060281203A1 (en) | Method of removing the growth substrate of a semiconductor light emitting device | |
US8168459B2 (en) | Method for manufacturing semiconductor light-emitting device | |
JP5912442B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
JP2011040425A (ja) | 半導体発光装置及び半導体発光装置の製造方法 | |
WO2017208535A1 (ja) | 窒化物半導体紫外線発光装置及びその製造方法 | |
JP2011119383A (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
JP2008140873A (ja) | フリップチップ実装されたiii−v族半導体素子およびその製造方法 | |
Lee et al. | Thin-film-flip-chip LEDs grown on Si substrate using wafer-level chip-scale package | |
JP5816508B2 (ja) | 半導体発光装置の製造方法 | |
JP5596375B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子 | |
JP5800568B2 (ja) | 半導体素子の製造方法 | |
KR101574267B1 (ko) | 반도체 발광소자용 지지 기판 및 이를 이용하는 반도체 발광소자를 제조하는 방법 | |
JP2015088701A (ja) | 半導体素子の製造方法 | |
JP2012129440A (ja) | 半導体発光素子の製造方法及び半導体積層構造 | |
KR20150073506A (ko) | 반도체 발광소자용 지지 기판 및 이를 이용하는 반도체 발광소자를 제조하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5816508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |