JP2012129440A - 半導体発光素子の製造方法及び半導体積層構造 - Google Patents

Abstract

【課題】支持基板及び半導体成長膜におけるクラック等の欠陥の発生を防止ししつつ、半導体発光素子の電気的特性の向上を図ることができる半導体発光素子の製造方法、及びこれよって形成される半導体積層構造を提供すること。
【解決手段】成長用基板の上に半導体成長膜、電極及び成長基板側接合金属膜を順次形成して発光体部を形成する工程と、支持基板の裏面に凹部及び／又は凸部を形成し、支持基板の表面に支持基板側接合金属膜を形成して支持体部を形成する工程と、成長基板側接合金属膜と支持基板側接合金属膜とを密着するとともに加熱し、成長基板側接合金属膜及び支持基板側接合金属膜を溶融させて支持体部及び発光体部を接合する工程と、を有すること。
【選択図】図４

Description

本発明は、半導体発光素子の製造方法及び半導体積層構造に関し、特に、成長用基板上に結晶成長した半導体成長膜を支持基板によって支持した後に成長用基板を除去して半導体発光素子を製造する方法、及びこれによって形成される半導体積層構造に関する。

発光ダイオード（ＬＥＤ：Light Emitting Diode）等の半導体発光素子は、液晶ディスプレイのバックライトを代表とする表示機器光源に従来から用いられていた。近年においては、半導体発光素子は一般照明及び車両用灯具等の照明機器分野にも用いられるようになった。

一般的に、照明機器は表示機器よりも高い発光出力が必要になるため、照明機器においては表示機器における駆動電流の数十倍の駆動電流が必要になる場合がある。例えば、携帯電話用液晶ディスプレイのバックライトの光源として半導体発光素子を用いる場合には、約２０ミリアンペア（ｍＡ）の駆動電流を半導体発光素子に流していたが、照明機器の光源として半導体素子を用いる場合には、約１アンペア（Ａ）の駆動電流を半導体発光素子に流す必要がある。このような駆動電流の増加にともない半導体発光素子の発熱量も増加するため、半導体発光素子から生じた熱を速やかに放熱する要求が高まっている。かかる放熱対策としては、成長用基板よりも熱伝導性の高い支持基板に、成長用基板上に結晶成長した半導体成長膜を熱圧着して支持させ、その後に熱伝導性の低い成長用基板を除去する方法が知られている。例えば、特許文献１においては、成長用基板であるサファイア基板上に結晶成長した半導体成長膜を、サファイア基板よりも熱導電性が高い熱導電性絶縁基板によって支持する方法が開示されている。

しかしながら、成長用基板が有する熱膨張係数と支持基板が有する熱膨張係数との差が異なると、半導体成長膜を支持基板に熱圧着した後に、両基板に働く応力差によって支持基板の割れ、及び半導体成長膜内部にクラックが生じ、半導体発光素子の電気的特性及び信頼性の低下等の問題を引き起こしていた。

このような熱膨張係数が異なる異種の基板を接合する際に発生する応力を緩和する方法として、接合界面が凹凸になるように半導体成長膜及び支持基板の接合面に凹凸加工を施す方法や、支持基板の接合界面側に複数の溝を並置するように形成し、当該溝部分に充填材料を埋め込む方法が知られている。例えば、特許文献２には、シリコンウエハとガラスとを接合する方法において、シリコンウエハ及びガラスの接合界面側に凹凸を形成することが開示されている。また、特許文献３には、支持基板の接合界面側に設けられた複数の溝を弾性部材で充填し、半導体成長膜を接合することが開示されている。

特表２００８−５４５２６７号公報 特開２００３−２２１２８４号公報 特許４２３０４５５号公報

しかしながら、半導体成長膜又は支持基板の接合界面側に凹凸又は溝を形成すると、半導体成長膜及び支持基板の接合界面側に形成される電極又は絶縁膜にも凹凸が生じ、半導体発光素子内の発光分布や半導体発光素子の特性にばらつきが生じやすくなる。ここで、電極又は絶縁膜に凹凸が生じないように平坦化処理を施すことも考えられるが、凹部上における電極又は絶縁膜の厚さは大きくなり、凸部上に形成される電極又は絶縁膜の厚さは小さくなり、電極及び絶縁膜の厚さが不均一となって半導体発光素子の特性のばらつきが生じやすくなる。また、当該平坦化工程を設けると、製造工程が増加して半導体発光素子のコストが上昇するおそれがある。同様に、溝を弾性部材で充填する製造方法においても、製造工程の増加及び弾性部材のコストよって半導体発光素子自体のコストが上昇するおそれがある。

また、半導体成長膜又は支持基板の接合界面側に形成した電極又は絶縁膜をパターンニングしてから半導体成長膜と支持基板とを接合する場合には、成長用基板が有する熱膨張係数と支持基板が有する熱膨張係数との差によってパターンニングされた電極又は絶縁膜が所望の位置からずれが生じてしまう。かかるずれが生じると、半導体発光素子の所望の位置に電極又は絶縁膜を形成することが困難となり、半導体発光素子のリーク不良等の問題を引き起こしてしまう。

本発明は、上述した点に鑑みてなされたものであり、その目的は、支持基板及び半導体成長膜におけるクラック等の欠陥の発生を防止ししつつ、半導体発光素子の電気的特性の向上を図ることができる半導体発光素子の製造方法、及びこれよって形成される半導体積層構造を提供することである。

上述した課題を解決するために、本発明の半導体発光素子の製造方法は、成長用基板の上に半導体成長膜、電極及び成長基板側接合金属膜を順次形成して発光体部を形成する工程と、支持基板の裏面に凹部及び／又は凸部を形成し、前記支持基板の表面に支持基板側接合金属膜を形成して支持体部を形成する工程と、前記成長基板側接合金属膜と前記支持基板側接合金属膜とを密着するとともに加熱し、前記成長基板側接合金属膜及び前記支持基板側接合金属膜を溶融させて前記支持体部及び前記発光体部を接合する工程と、を有することを特徴とする。

また、上述した課題を解決するために、本発明の半導体積層構造は、裏面に凹部及び／又は凸部が形成された支持基板と、前記支持基板の表面上に形成された金属接合膜と、前記金属接合膜上に形成された電極と、前記電極上に形成された発光層を含む半導体成長膜と、を有することを特徴とする。

本発明の半導体発光装置の製造方法においては、成長用基板上に結晶成長した半導体成長膜を支持する支持基板の裏面に凹部及び／又は凸部を形成した後に、接合金属膜を介して当該支持基板上に半導体成長膜を熱圧着している。かかる製造方法によれば、熱圧着時における支持基板の反り返りが抑制されることにより、支持基板及び半導体成長膜におけるクラック等の欠陥の発生を防止され、半導体発光素子の電気的特性の向上を図ることができる。

本発明の実施例１に係る半導体発光素子の製造方法における各製造工程を示す断面図である。 成長用基板上に結晶成長した半導体成長膜を示す断面図である。 図１（ｃ）における破線で囲まれた領域の拡大図である。 本発明の実施例１に係る半導体発光素子の製造方法における各製造工程を示す断面図である 支持基板の底面図である。 本発明の実施例１に係る半導体発光素子の製造方法における各製造工程を示す断面図である。 本発明の実施例１に係る半導体発光素子の製造方法における各製造工程を示す断面図である。 本発明の実施例１に係る半導体発光素子の製造方法の効果を説明するための模式図及び断面図である。 （ａ）はシリコン基板の底面図であり、（ｂ）は図９（ａ）の線９ａ−９ａに沿った断面図である。 シリコン基板に凹部及び凸部を形成する方法を示す断面図である。

以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。

先ず、図１乃至図７を参照しつつ、実施例１に係る半導体発光素子の製造方法について詳細に説明する。図１、図４及び図６、図７は、実施例１に係る半導体発光素子の製造方法における各製造工程を示す断面図である。図２は、成長用基板上に結晶成長した半導体成長膜を示す断面図である。図３は、図１（ｃ）における破線で囲まれた領域３の拡大図である。図４は、支持基板の底面図である。

［成長用基板準備工程］
実施例１においては、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によりAl_xIn_yGa_zN（0≦x≦１、0≦y≦１、0≦z≦１、x+y+z=１）からなる半導体成長膜を形成する基板（成長用基板）として２インチのＣ面サファイア基板１１（以下、単にサファイア基板１１と称する）を準備する（図１（ａ））。サファイア基板１１の厚さは、約４３０μｍである。

［半導体成長膜形成工程］
次に、サファイア基板１１を水素雰囲気中で摂氏１０００度（１０００℃）、１０分間加熱してサーマルクリーニングを行う。次に、ＭＯＣＶＤ法により、サファイア基板１１上に低温バッファ層１２、下地ＧａＮ層１３、ｎ−ＧａＮ層１４、活性層１５、ｐ−ＡｌＧａＮクラッド層１６、ｐ−ＧａＮ層１７からなる半導体成長膜２０を形成する（図１（ｂ）、図２）。ここで、半導体成長膜２０を構成する各半導体層は、ＭＯＣＶＤ法によりウルツ鉱型結晶構造のＣ軸方向に沿って、サファイア基板１１上に順次積層される。また、半導体成長膜２０の膜厚は、約６μｍである。

より具体的には、先ず、基板温度（成長温度）を５００℃とし、ＴＭＧ（トリメチルガリウム）（流量10.4μmol/min）及びＮＨ_３（流量3.3LM）を約３分間供給してＧａＮからなる低温バッファ層１２をサファイア基板１１上に形成する。その後、基板温度を１０００℃まで昇温し、約３０秒間保持することによって低温バッファ層１２を結晶化させる。続いて、基板温度を１０００℃に保持したままＴＭＧ（流量45μmol/min）及びＮＨ_３（流量4.4LM）を約２０分間供給し、０．８μｍの層厚を有する下地ＧａＮ層１３を形成する。

次に、基板温度が１０００℃の状態にてＴＭＧ（流量45μmol/min）、ＮＨ_３（流量4.4LM）及びドーパントガスとしてＳｉＨ_４（流量2.7×10^-9μmol/min）を約１２０分間供給し、５μｍの層厚を有するｎ−ＧａＮ層１４を形成する。

次に、ｎ−ＧａＮ層１４上に活性層１５を形成する。実施例１では、活性層１５としてInGaN/GaNからなる多重量子井戸構造を適用した。すなわち、InGaN/GaNを１周期として５周期の成長を行う。具体的には、基板温度を７００℃とし、ＴＭＧ（流量3.6μmol/min）、ＴＭＩ（トリメチルインジウム）（流量10μmol/min）、ＮＨ_３（流量4.4LM）を約３３秒間供給し、２．２ｎｍの層厚を有するＩｎＧａＮ井戸層を形成する。続いて、ＴＭＧ（流量3.6μmol/min）、ＮＨ_３（流量4.4LM）を約３２０秒間供給し、１５ｎｍの層厚を有するＧａＮ障壁層を形成する。かかる成長を５周期分繰り返すことにより活性層１５が形成される。

次に、基板温度を８７０℃まで昇温し、ＴＭＧ（流量8.1μmol/min）、ＴＭＡ（トリメチルアルミニウム）（流量7.5μmol/min）、ＮＨ_３（流量4.4LM）及びドーパントとしてＣｐ_２Ｍｇ（bis-cyclopentadienyl Mg）（流量2.9×10^-7μmol/min）を約５分間供給し、約４０ｎｍの層厚を有するｐ−ＡｌＧａＮクラッド層１６を形成する。続いて、基板温度を保持したまま、ＴＭＧ（流量18μmol/min）、ＮＨ_３（流量4.4LM）及びドーパントとしてＣｐ_２Ｍｇ（流量2.9×10^-7μmol/min）を約７分間供給し、約１５０ｎｍの層厚を有するｐ−ＧａＮ層１７を形成する。サファイア基板１１上には、これらの各半導体層によって構成される半導体成長膜２０が形成される（図２）。

［ｐ側電極及び成長用基板側接合金属膜形成工程］
次に、ｐ側電極２１と、接合層２２、拡散防止層２３及び共晶層２４からなる成長用基板側接合金属膜２５とを半導体成長膜２０上に形成する（図１（ｃ）、図３）。

より具体的には、先ず、露出したｐ−ＧａＮ層１７を覆うようにレジストを塗布し、その後にフォトリソグラフィによって当該レジストをパターニングする。ここでは、後述する分離工程においてチップ化された各半導体発光素子のそれぞれのｐ側電極２１の形状に対応するように、レジストのパターニングが施される。なお、ｐ側電極２１の形状は、半導体発光素子の発光特性及び電気的特性に応じて適宜その形状を変更することができる。

続いて、パターニングされたレジストの開口部分に電子ビーム蒸着法により、Ｐｔ（１ｎｍ）、Ａｇ（３００ｎｍ）、Ｔｉ（１００ｎｍ）、Ｐｔ（２００ｎｍ）、及びＡｕ（２００ｎｍ）を順次積層する。ここで、Ｐｔ（１ｎｍ）及びＡｇ（３００ｎｍ）からなる層がｐ側電極２１であり、Ｔｉ（１００ｎｍ）からなる層が接合層２２であり、Ｐｔ（２００ｎｍ）からなる層が拡散防止層２３であり、Ａｕ（２００ｎｍ）からなる層が共晶層２４である。すなわち、ｐ側電極２１はＰｔ（１ｎｍ）及びＡｇ（３００ｎｍ）を順次積層したＰｔ／Ａｇから構成され、成長用基板側接合金属膜２５はＴｉ（１００ｎｍ）、Ｐｔ（２００ｎｍ）、及びＡｕ（２００ｎｍ）を順次積層したＴｉ／Ｐｔ／Ａｕから構成されている。なお、上述した各金属の厚さは一例に過ぎず、適宜変更することができる。例えば、Ｔｉの層厚は０．１〜１００ｎｍの範囲内で変更できる。また、ｐ側電極２１は、Ｐｔに代えてＮｉ又はＴｉ等を用いてもよい。

その後、当該レジストを除去し、Ｐｔ／Ａｇから構成されるｐ側電極２１、及びＴｉ／Ｐｔ／Ａｕから構成される成長用基板側接合金属膜２５の形成が完了する。

なお、ｐ側電極２１は、上述した金属の積層構造によって半導体成長膜２０との優れた密着性及びオーミック性を備える。更に、ｐ側電極２１は、活性層１５から放出される光を効率よく反射する。

また、上述した工程を経て形成された状態のウエハを、以下において発光体部３０と称する。

［支持体部形成工程］
先ず、ホウ素（Ｂ）が添加されたシリコンからなる２インチのシリコン基板（支持基板）３１を準備する（図４（ａ））。シリコン基板３１の厚さは、約５２５μｍである。

次に、準備したシリコン基板３１を熱酸化炉に投入し、酸素及び水蒸気雰囲気下において熱酸化処理を施し、シリコン基板３１の裏面３１ａに二酸化シリコン膜（ＳｉＯ_２）３２を形成する（図４（ｂ））。以下において、シリコン基板３１の裏面３１ａとは反対側の面を表面３１ｂとする。

続いて、二酸化シリコン膜３２の上にレジストを塗布し、その後にフォトリソグラフィによって当該レジストをパターニングする。当該パターニングされたレジストが残存した状態のシリコン基板３１をバッファードフッ酸（ＢＨＦ：Buffered Hydrogen Fluoride）に浸漬し、二酸化シリコン膜３２にウエットエッチングを施して二酸化シリコン膜３２をパターニングする（図４（ｃ））。なお、二酸化シリコン膜３２のパターニング完了後に、当該レジストを除去する。

更に、シリコン基板３１の裏面側を水酸化カリウム水溶液（ＫＯＨ）に浸し、パターニングされた二酸化シリコン膜３２をマスクとしてシリコン基板３１の裏面３１ａにエッチングを施す。なお、エッチング溶液として用いられる水酸化カリウム水溶液の濃度は、約４０重量パーセントである。そして、パターニングされた二酸化シリコン膜３２が形成された状態のシリコン基板３１を再びバッファードフッ酸に浸漬させて、シリコン基板３１の裏面３１ａに残存する二酸化シリコン膜３２を除去する。これにより、シリコン基板３１の裏面側における凹凸加工が完了し、シリコン基板３１の裏面３１ａに凹部３３及び凸部３４が形成される（図４（ｄ）、図５）。

実施例１においては、凹部３３（すなわち、凸部３４によって囲まれた開口部分）の形状は円形であり、凹部３３がシリコン基板３１の裏面３１ａ上に所定の間隔を置いてマトリックス状に配置されている。また、実施例１においては凹部３３の底面の直径（Φ）を約８μｍとし、シリコン基板３１の裏面３１ａおける凹部３３の占める割合（すなわち、凹部密度）を約６０％とした。また、凹部３３の深さ（Ｈ）を約５μｍとした。なお、かかる凹部３３及び凸部３４の形状は、シリコン基板３１の裏面３１ａ上に形成された二酸化シリコン３２の形状に起因するため、二酸化シリコン３２の形状を適宜変更することによって、凹部３３及び凸部３４の形状を変更してもよい。

次に、シリコン基板３１の表面３１ｂに複数の金属を堆積して支持基板側接合金属膜３５を形成する（図４（ｅ））。具体的には、電子線加熱蒸着法により、シリコン基板３１の表面３１ｂ上にＰｔ（２００ｎｍ）、Ｔｉ（１５０ｎｍ）、Ｎｉ（５０ｎｍ）、Ａｕ（１００ｎｍ）、Ｐｔ（２００ｎｍ）及びＡｕＳｎ（１０００ｎｍ）を順次積層して、Ｐｔ／Ｔｉ／Ｎｉ／Ａｕ／Ｐｔ／ＡｕＳｎからなる支持基板側接合金属膜３５が形成される。ここで、Ｎｉには、ＡｕＳｎの溶融時において、Ｓｎを吸収する役割がある。また、Ｎｉには、ＡｕＳｎの溶融後の再固化時における剥離を抑制する効果がある。更に、Ｎｉの膜厚は、ＡｕＳｎに対する濡れ性を高め且つ剥離を抑制する観点から、約１００ｎｍ以上であることが望ましい。なお、Ｐｔ又はＰｄ（パラジウム）もＡｕＳｎの溶融後の再固化時における剥離を抑制する効果があるため、Ｎｉに代えてＰｔ又はＰｄからなる層を形成してもよい。Ａｕには、ＡｕＳｎの濡れ性向上及びＮｉの酸化を防止する効果がある。ＡｕＳｎのＡｕとＳｎとの組成比は、例えば、重量比で約８：２、原子数比で約７：３である。

本工程の終了により、発光体部３０を支持する支持体部４０の形成が完了する。

［貼り合せ工程］
次に、成長用基板側接合金属膜２５と支持基板側接合金属膜３５とを対向した状態で密着する（図６（ａ））。その後、密着した発光体部３０及び支持体部４０を真空下で熱圧着する。熱圧着の条件は、例えば、直径２インチのウエハに対して、圧力が約６ｋＮ、温度が約３３０℃、圧着時間が約１０分間である。この熱圧着によってＡｕＳｎが溶融し、Ａｕ及びＮｉが溶融しているＡｕＳｎに溶解する。更に、Ａｕ及びＳｎが拡散し吸収される。続いて、溶融したＡｕＳｎが固化することにより、発光体部３０と支持体部４０との接合（貼り合わせ）が完了する（図６（ｂ））。なお、熱圧着は、真空下だけに限定されることはなく、例えば、直径２インチのウエハに対して、圧力が５〜１０ｋＮ、温度が３１０〜３５０℃の窒素雰囲気下で行ってもよい。また、熱圧着条件は一例に過ぎず、共晶接合に適した温度であれば適宜変更することができる。

［成長用基板除去工程］
次に、レーザリフトオフ（ＬＬＯ：Laser Lift Off）法により、サファイア基板１１を剥離する（図６（ｃ））。より具体的には、サファイア基板１１の裏面（半導体成長膜２０が形成されていない面）側からエキシマレーザ光を照射する。エキシマレーザ光の波長は約２６６ｎｍである。また、エキシマレーザ光の光源として、ＫｒＦエキシマレーザ光源を用いた。

エキシマレーザ光はサファイアに対しては透過性を有する一方、半導体成長膜２０を構成するＧａＮに吸収されるという特性を有する。従って、実施例１においては、サファイア基板１１との界面付近で、低温バッファ層１２及び下地ＧａＮ層１３の一部が金属Ｇａ及びＮ_２ガスに分解される。これにより、レーザ光照射部分においてサファイア基板１１が剥離される。なお、実施例１においては、レーザ光源としてＫｒＦエキシマレーザを用いたが、波長１９３ｎｍのＡｒＦエキシマレーザ、又は波長２６６ｎｍのＮｄ：ＹＡＧレーザを用いてもよい。また、当該ＧａＮの分解によって露出する半導体成長膜２０のｎ−ＧａＮ層１４の表面は、Ｃ−面（Ｎ面）になる。また、実施例１においては、ＬＬＯ法を用いてサファイア基板１１を剥離したが、研削・研磨又は反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）によってサファイア基板１１を除去してもよい。更に、特定の溶液に溶解する材料からなる成長用基板を使用する場合には、当該特定の溶液を用いて成長用基板を除去してもよい。

その後、ＬＬＯによって発生した金属Ｇａを熱水で除去する。更に、サファイア基板１１が剥離されたことによって表出した半導体成長膜２０の表面（すなわち、ｎ−ＧａＮ層１４の表面）に、塩酸、リン酸、硫酸、水酸化カリウム溶液、若しくは水酸化ナトリウム溶液を用いたウエットエッチング、Ａｒプラズマ若しくは塩素系プラズマを用いたドライエッチング、又は研磨等によって所望の表面処理を施す。なお、当該表面処理後において、更にウエットエッチング又はドライエッチングにより、ｎ−ＧａＮ層１４の表面に光取り出し効率を向上させる突起等の構造体を形成してもよい。

［素子分割工程］
次に、半導体成長膜２０を貫通し、個々の半導体発光素子を区画するためのストリート（貫通孔）４１を半導体成長膜２０に形成する（図７（ａ））。

具体的には、先ず、半導体成長膜２０の表面上にレジストを塗布する。続いて、フォトリソグラフィによって当該レジストを格子状にパターニングする。更に、上述したレジストが形成された状態のウエハを反応性イオンエッチング装置に投入し、パターニングされたレジストをマスクとし、Ｃｌ_２プラズマによるドライエッチングを半導体成長膜２０に施す。これにより、半導体成長膜２０を貫通する格子状のストリート４１が形成される。ストリート４１により、半導体成長膜２０は例えば一辺が約１ｍｍの複数の素子片に分割される。

なお、ｐ側電極２１は既に素子片のそれぞれに設けられるように区画されているため、本工程においてはｐ側電極２１を個々の半導体発光素子に設けられるように分割する必要はない。このため、ストリート４１は、半導体成長膜２０の表面から半導体成長膜２０を目視した場合に、ｐ側電極２１と重なる（オーバラップ）するこなく、ｐ側電極２１を囲むように形成する必要がある。

また、実施例１においてはドライエッチングによってストリート４１を形成したが、上述した方法に限定されない。例えば、ＫＯＨ又はＮａＯＨ等のアルカリ溶液を用いたウエットエッチング、更には当該ウエットエッチングと上述したドライエッチングを組み合わせた方法により、ストリート４１を形成してもよい。

［ｎ側電極形成工程］
次に、半導体成長膜２０のｐ側電極２１が形成された面とは逆側の面上（すなわち、ｎ−ＧａＮ層１４上）にｎ側電極４２を形成する（図７（ｂ））。

具体的には、先ず、半導体成長膜２０を覆うようにレジストを塗布し、その後にフォトリソグラフィによって当該レジストをパターニングする。ここでは、分割されたそれぞれの半導体成長膜２０を構成するｐ−ＧａＮ層１７の中央部が露出するように、レジストのパターニングが施される。パターニングされたレジストの開口部分に電子ビーム蒸着法により、Ｔｉ及びＡｌを順次堆積する。その後、当該レジストを除去し、Ｔｉ／Ａｌから構成されるｎ側電極４２を形成する。

なお、ｎ側電極４２は１×１０^−４Ωｃｍ^２以下の接触抵抗を有することが好ましく、当該接触抵抗を有することができる材料であれば、上述した構成に限定されることはい。例えば、ｎ側電極４２はＴｉ／Ａｌ／Ｔｉ／Ａｕから構成されてもよい。

［個片化工程］
次に、支持基板側接合金属膜３５にＹＡＧレーザを照射することによってシリコン基板３１及び支持基板側接合金属膜３５を切断し、上記工程を経たウエハを個片化（チップ化）する。個片化の方法はＹＡＧレーザの照射に限られず、ダイシング又はポイントスクライブ／ブレイキングを用いることができる。以上の各工程を経ることによって、半導体成長膜２０、ｐ側電極２１、成長用基板側接合金属膜２５、凹部３３及び凸部３４からなる裏面３１ａを備えるシリコン基板３１、支持基板側接合金属膜３５、並びにｎ側電極４２から構成される半導体発光素子５０が完成する（図７（ｃ））。そして、シリコン基板３１の裏面３１ａには、支持体部形成工程において形成した凹部３３及び凸部３４が残存している。

次に、実施例１に係る半導体発光素子の製造方法の効果について、図８（ａ）、（ｂ）、（ｃ）を参照しつつ説明する。図８（ａ）は平坦な成長用基板に平坦なシリコン基板を熱圧着した場合の模式図であり、図８（ｂ）は熱圧着によって実施例１に係るシリコン基板３１に加わる応力を説明するための模式図であり、図８（ｃ）は熱圧着前後におけるｐ側電極３１の位置を説明するための断面図である。なお、図８（ａ）においては、接合用の金属膜は簡略化のために図示していない。

実施例１に係る半導体発光素子の製造方法においては、成長用基板にサファイア基板１１が用いられ、支持基板にシリコンからなるシリコン基板３１が用いられている。ここで、サファイアの熱膨張率は７．５Ｗ／ｃｍ・Ｋであり、シリコンの熱膨張率は２．４Ｗ／ｃｍ・Ｋである。従って、図８（ａ）に示されているように、サファイア基板８１とシリコン基板８２とを熱圧着した場合には、上述した熱膨張率の相違により、シリコン基板８２よりもサファイア基板８１が熱膨張し、シリコン基板８２にはシリコン基板８２の中心から外縁に向かった単位長さ（ｍｍ）当たりの偏移に対して、シリコン基板８２とサファイア基板８１との界面からシリコン基板８２の界面とは逆側の面（すなわち、裏面８２ａ）に向かって１．５μｍの偏移が生じた状態（１．５μｍ／ｍｍ）で圧縮応力を受けている。すなわち、シリコン基板８２は、図８（ａ）の双方向矢印８ａに示されて方向に反り返ってしまう。

しかしながら、実施例１に係る半導体発光素子の製造方法においては、シリコン基板３１の裏面３１ａに凹部３３及び凸部３４を形成しているため、上述した熱圧着後において、シリコン基板３１にはシリコン基板３１の中心から外縁に向かうについて凹凸形成面である裏面３１ａから表面３１ｂに向かって偏移する圧縮応力を受ける。すなわち、シリコン基板３１は、図８（ｂ）の双方向矢印８ｂによって示されて方向に反り返かえる応力が働く。そして、貼り合せ工程後において、シリコン基板３１には図８（ａ）の双方向矢印８ａによって示されたような応力も働き、双方向矢印８ａと８ｂによって示された応力が相殺されて、シリコン基板３１の反り返りが抑制される。実施例１のように、約４３０μｍの厚さを有するサファイア基板３１上に、膜厚が約６μｍの半導体成長膜２０を形成し、シリコンからなる厚さ約５２５μｍのシリコン基板３１の裏面３１ａに深さが約５μｍの凹部３３を約６０％の凹部密度で形成し、これらを熱圧着で貼り合せる場合には、シリコン基板３１の偏移量を０．１μｍ／ｍｍ未満に抑制できることがわかった。上述したようにシリコン基板３１の偏移を抑制することにより、半導体成長膜２０内部におけるクラックの発生、及びシリコン基板３１の割れを防止することができ、半導体発光素子５０の電気的特性及び信頼性の向上を図ることが可能になった。

また、上述したようにシリコン基板３１の偏移を抑制することにより、実施例１のように熱圧着前にｐ側電極２１をパターニングしても、熱圧着によってパターンニングされたｐ側電極２１が所望の位置から偏移することがないことも判った。具体的には、図８（ｃ）に示されているように、実施例１に係る半導体発光素子の製造方法によれば、上述したようにシリコン基板３１の偏移が抑制されているため、発光体部３０を支持体部４０に単に密着させた状態におけるシリコン基板３１の表面３１ｂの中心からｐ側電極２１のそれぞれの距離は、熱圧着後におけるシリコン基板３１の表面３１ｂの中心からｐ側電極２１のそれぞれの距離と等しい。すなわち、ｐ側電極２１のそれぞれは、熱圧着前後においてシリコン基板３１の表面３１ｂの中心に対する位置が偏移していない。

一方、裏面に凹凸パターンが形成されていない支持基板を用いた場合には、支持基板の反り返りが生じるため、発光体部３０を支持体部４０に単に密着させた状態における支持基板の表面の中心からｐ側電極２１のそれぞれの距離は、熱圧着後における支持基板の表面の中心からｐ側電極２１のそれぞれの距離と比較し小さく、シリコン基板３１の外縁に向かうにつれてその差は大きくなる。
すなわち、支持基板の表面の中心近傍に位置するｐ側電極２１は、熱圧着前後において支持基板の表面の中心に対する位置が偏移していないが、支持基板の表面の外縁近傍に位置するｐ側電極２１は、熱圧着前後において支持基板の表面の中心に対する位置が大きく偏移している。

以上のことから、実施例１の半導体発光素子の製造方法によれば、半導体発光素子５０の所望の位置にｐ側電極２１を容易に形成することができ、半導体発光素子５０のリーク不良等の問題を防止することができる。

なお、実施例１においては、熱圧着前にｐ側電極２１及び成長用基板側接合金属膜２５のみをパターニングしたが、例えば、半導体成長膜２０を熱圧着前にパターニングした場合においても、熱圧着に伴う半導体成長膜２０についての偏移が抑制され、電気的特性の優れた半導体発光素子５０を形成することができる。更には、半導体成長膜２０又はｐ側電極２１上等に絶縁膜を形成し、当該絶縁膜をパターニングした後に熱圧着する場合においても、熱圧着に伴う当該絶縁膜の偏移が抑制され、電気的特性の優れた半導体発光素子５０を形成することができる。

また、サファイア基板１１の厚さ及びシリコン基板３１の厚さによっては、凹部密度及び凹部３３の深さ（Ｈ）を適宜変更し、上述した偏移を抑制する必要がある。具体的には、サファイア基板１１に対してシリコン基板３１が薄い場合には、サファイア基板１１の応力の影響が大きくなるため、凹部密度を６０％以上に設定し、又は凹部３３の深さ（Ｈ）を５μｍ以上にすることが好ましい。ここで、凹部３３の深さ（Ｈ）を深くしすぎるとシリコン基板３１の強度が低下するため、凹部３３の深さ（Ｈ）は、２０μｍ以下にすることが望ましい。一方、上述した実施例の場合よりもサファイア基板に対してシリコン基板３１が厚くなる場合には、サファイア基板１１の応力の影響が小さくなるため、凹部密度を６０％以下に設定し、又は凹部３３の深さ（Ｈ）を５μｍ以下にしても、上述したようなシリコン基板３１の反り返りを抑制することができる。なお、かかる場合においても、凹部３３の深さ（Ｈ）は、３μｍ以上にすることが好ましい。

なお、成長用基板としては、Ｃ面サファイア基板に限らず、Ｒ面サファイア基板、ＧａＮ基板、ＭｇＡｌ_２Ｏ_４又はＳｉＣ等の基板を用いることもできる。更に、支持基板としては、シリコン基板に限らず、ＧａＰ基板、Ｇｅ基板、ＡｌＮ基板、ＣｕＷ基板を用いることもできる。これらの基板を用いて半導体発光素子５０を製造する場合には、各基板の厚さ、熱膨張率を考慮して、支持基板の裏面に設けられる凹部密度及び凹部の深さを適宜調整することにより、上述したような支持基板の反り返りを抑制することができる。

以上のように実施例１の半導体発光装置の製造方法においては、サファイア基板１１上に結晶成長した半導体成長膜２０を支持するシリコン基板３１の裏面３１ａに凹３３部及び凸部４４を形成した後に、成長用基板側接合金属膜２５及び支持基板側接合金属膜３５を介してシリコン基板３１上に半導体成長膜２０及びｐ側電極２１を熱圧着している。かかる製造方法によれば、熱圧着時におけるシリコン基板３１の反り返りが抑制されることにより、シリコン基板３１及び半導体成長膜２０におけるクラック等の欠陥の発生を防止され、半導体発光素子５０の電気的特性の向上を図ることができる。

実施例１においては、凹部３３をマトリックス状に規則的に並置して形成したが、シリコン基板３１の中心付近における凹部密度を小さくし、シリコン基板３１の外縁に向かって当該凹部密度が大きくなるように、凹部３３を配置してもよい。かかる場合を図９（ａ）、（ｂ）及び図１０（ａ）〜（ｆ）を参照しつつ詳細に説明する。図９（ａ）はシリコン基板３１の底面図であり、図９（ｂ）は図９（ａ）の線９ａ−９ａ（一点鎖線で示す）に沿った断面図である。図１０（ａ）〜（ｆ）は、シリコン基板３１に凹部３３及び凸部３４を形成する方法を示す断面図である。なお、シリコン基板３１の構造及び凹凸加工以外は実施例１と同一であるため、シリコン基板３１の構造及び凹凸加工以外の内容については説明を省略する。また、実施例１と同一部分については、同一符号を付す。

図９（ａ）、（ｂ）に示されているように、シリコン基板３１の裏面３１ａの中心から１０ｍｍまでの円形の領域９１においては、凹部密度が約３５％、凹部３３の深さ（Ｈ）が約２μｍである。そして、領域９１の外側を囲み且つ領域９１の外周から更に１０ｍｍ広がった円環状の領域９２においては、凹部密度が約４５％、凹部３３の深さ（Ｈ）が約４μｍである。更に、領域９２の外側を囲み且つシリコン基板３１の外縁にまで広がった円環状の領域９３においては、凹部密度が約６０％、凹部３３の深さ（Ｈ）が約５μｍである。

シリコン基板３１の凹凸加工の具体的な方法としては、先ず、シリコン基板３１を熱酸化炉に投入し、酸素及び水蒸気雰囲気下において熱酸化処理を施し、シリコン基板３１の裏面３１ａに二酸化シリコン膜３２を形成する。続いて、二酸化シリコン膜３２の上にレジストを塗布し、その後にフォトリソグラフィによって当該レジストをパターニングする。当該パターニングされたレジストが残存した状態のシリコン基板３１をバッファードフッ酸に浸漬し、二酸化シリコン膜３２にウエットエッチングを施して二酸化シリコン膜３２をパターニングする（図１０（ｃ））。ここでは、シリコン基板３１の裏面３１ａの領域９３上に位置する二酸化シリコン膜３２のみをパターニングし、他の領域（領域９１、９２）上に位置する二酸化シリコン膜３２にはパターニングをしない。なお、パターニング後に当該レジストを除去する。

次に、シリコン基板３１の裏面側を水酸化カリウム水溶液に浸し、パターニングされた二酸化シリコン膜３２をマスクとしてシリコン基板３１の裏面３１ａにエッチングを施す。ここでは、シリコン基板３１の裏面３１ａを約１μｍのみ除去するようにエッチングを施す。これにより、シリコン基板３１の裏面３１ａの領域９３上には、深さ１μｍの凹部３３が形成される（図１０（ｂ））。

次に、二酸化シリコン膜３２の上に再びレジストを塗布し、その後にフォトリソグラフィによって当該レジストをパターニングする。当該パターニングされたレジストが残存した状態のシリコン基板３１をバッファードフッ酸に浸漬し、二酸化シリコン膜３２にウエットエッチングを施して二酸化シリコン膜３２をパターニングする（図１０（ｃ））。ここでは、シリコン基板３１の裏面３１ａの領域９２上に位置する二酸化シリコン膜３２のみをパターニングし、領域９１、９３上に位置する二酸化シリコン膜３２にはパターニングをしない。なお、領域９３上に位置する二酸化シリコン膜３２については、上述した工程によって既にパターニングが施されている。また、パターニング後に当該レジストを除去する。

次に、シリコン基板３１の裏面側を水酸化カリウム水溶液に浸し、パターニングされた二酸化シリコン膜３２をマスクとしてシリコン基板３１の裏面３１ａにエッチングを施す。ここでは、シリコン基板３１の裏面３１ａを約２μｍのみ除去するようにエッチングを施す。これにより、シリコン基板３１の裏面３１ａの領域９３上においては凹部３３の深さが３μｍとなり、シリコン基板３１の裏面３１ａの領域９２上には、深さ２μｍの凹部３３が形成される（図１０（ｄ））。

次に、二酸化シリコン膜３２の上に再びレジストを塗布し、その後にフォトリソグラフィによって当該レジストをパターニングする。当該パターニングされたレジストが残存した状態のシリコン基板３１をバッファードフッ酸に浸漬し、二酸化シリコン膜３２にウエットエッチングを施して二酸化シリコン膜３２をパターニングする（図１０（ｅ））。ここでは、シリコン基板３１の裏面３１ａの領域９１上に位置する二酸化シリコン膜３２をパターニングする。なお、領域９２、９３上に位置する二酸化シリコン膜３２については、上述した工程によって既にパターニングが施されている。また、パターニング後に当該レジストを除去する。

次に、シリコン基板３１の裏面側を水酸化カリウム水溶液に浸し、パターニングされた二酸化シリコン膜３２をマスクとしてシリコン基板３１の裏面３１ａにエッチングを施す。ここでは、シリコン基板３１の裏面３１ａを約２μｍのみ除去するようにエッチングを施す。これにより、シリコン基板３１の裏面３１ａの領域９３上においては凹部３３の深さが５μｍとなり、シリコン基板３１の裏面３１ａの領域９３上においては凹部３３の深さが４μｍとなり、シリコン基板３１の裏面３１ａの領域９１上には、深さ２μｍの凹部３３が形成される（図１０（ｆ））。以上の工程を経て、シリコン基板３１の凹凸加工が完了する。

実施例２においては、反り返り量の大きいシリコン基板３１の外縁近傍に高い密度で凹部３３を設け、反り返り量の小さいシリコン基板３１の中心部分には低い密度で凹部３３を設けているため、シリコン基板３１の強度を高く維持しつつ、熱圧着によるシリコン基板３１の反り返りを抑制することができる。これにより、半導体成長膜２０内部におけるクラックの発生、及びシリコン基板３１の割れを防止することができ、半導体発光素子５０の電気的特性及び信頼性の向上を図ることが可能になる。更には、半導体発光素子５０の所望の位置にｐ側電極２１を容易に形成することができ、半導体発光素子５０のリーク不良等の問題を防止することができる。

なお、実施例２については、シリコン基板３１の中心から外縁に向かうにつれて、凹部３３の深さ及び凹部密度を大きくしたが、いずれかのみを高くする構造であってもよく、かかる場合においても上述した効果を得ることが可能である。更に実施例１と同様に、成長用基板はＣ面サファイア基板に限らず、Ｒ面サファイア基板、ＧａＮ基板、ＭｇＡｌ_２Ｏ_４又はＳｉＣ等の基板であってもよく、支持基板はシリコン基板に限らず、ＧａＰ基板、Ｇｅ基板、ＡｌＮ基板、ＣｕＷ基板であってもよい。これらの基板を用いて半導体発光素子５０を製造する場合においても、各基板の厚さ、熱膨張率を考慮して、支持基板の裏面に設けられる凹部密度、凹部密度の分布、凹部の深さ及び凹部の深さの分布を適宜調整することにより、上述したような支持基板の反り返りを抑制することができる。

１１ Ｃ面サファイア基板（成長用基板）
２０ 半導体成長膜
２１ ｐ側電極
２５ 成長用基板側接合金属膜
３０ 発光体部
３１ シリコン基板（支持基板）
３３ 凹部
３４ 凸部
３５ 支持基板側接合金属膜
４０ 支持体部
４２ ｎ側電極
５０ 半導体発光素子

Claims (8)

1. 成長用基板の上に半導体成長膜、電極及び成長基板側接合金属膜を順次形成して発光体部を形成する工程と、
   支持基板の裏面に凹部及び／又は凸部を形成し、前記支持基板の表面に支持基板側接合金属膜を形成して支持体部を形成する工程と、
   前記成長基板側接合金属膜と前記支持基板側接合金属膜とを密着するとともに加熱し、前記成長基板側接合金属膜及び前記支持基板側接合金属膜を溶融させて前記支持体部及び前記発光体部を接合する工程と、を有することを特徴とする半導体発光素子の製造方法。
2. 前記支持基板の裏面における前記凹部が占める割合及び前記凹部の深さの少なくともいずれか一方は、前記支持基板の裏面の中央部と外縁部とで異なることを特徴とする請求項１に記載の製造方法。
3. 前記支持体部を形成する工程において、前記支持基板の裏面における前記凹部が占める割合を前記支持基板の外縁に向かうにつれて大きくすることを特徴とする請求項２に記載の製造方法。
4. 前記支持体部を形成する工程において、前記凹部の深さを前記支持基板の外縁に向かうにつれて大きくすることを特徴とする請求項２又は３に記載の製造方法。
5. 前記凹部の深さは３μｍ以上２０μｍ以下であることを特徴とする請求項１乃至４のいずれか１に記載の製造方法。
6. 前記電極の形成後において前記電極をパターニングすることを特徴とする請求項１乃至５のいずれか１に記載の製造方法。
7. 裏面に凹部及び／又は凸部が形成された支持基板と、
   前記支持基板の表面上に形成された金属接合膜と、
   前記金属接合膜上に形成された電極と、
   前記電極上に形成された発光層を含む半導体成長膜と、を有することを特徴とする半導体積層構造。
8. 前記凹部の深さは３μｍ以上２０μｍ以下であることを特徴とする請求項７に記載の半導体積層構造。

Images