JP5207944B2 - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP5207944B2 JP5207944B2 JP2008315315A JP2008315315A JP5207944B2 JP 5207944 B2 JP5207944 B2 JP 5207944B2 JP 2008315315 A JP2008315315 A JP 2008315315A JP 2008315315 A JP2008315315 A JP 2008315315A JP 5207944 B2 JP5207944 B2 JP 5207944B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- light emitting
- separation groove
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本実施例においては、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)によりAlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる成長層を形成することができる基板(成長用基板)としてC面サファイア基板11(以下、単にサファイア基板11と称する)が準備される(図1(a))。なお、成長用基板としては、本実施例のC面サファイア基板に限らず、a面サファイア、ZnO、MgO、MgAl2O4又はAlN等を用いても良い。
次に、準備されたサファイア基板11上にレジストが塗布される。続いて、フォトリソグラフィによって当該レジストをパターンニングする。更に、パターンニングされたレジストをマスクとしてサファイア基板11の表面にドライエッチングが施され、サファイア基板11の表面上に分離溝(凹部)12が形成される(図1(b))。分離溝12が形成されることにより、サファイア基板11上に凹凸形状が形成されることになる。ここで、分離溝12によって半導体発光素子の素子形成領域(半導体発光素子領域)が画定され、凸部13が半導体発光素子の形成領域(チップ形成領域)となる。図2(a)に示されているように、例えば、分離溝12はサファイア基板11の表面上に格子状に形成されている。格子状に形成された分離溝12に囲まれた領域である凸部13が、半導体発光素子の形成領域である。分離溝12は、サファイア基板11の端部にまで形成されている。すなわち、分離溝12は、サファイア基板11の外部に連通している。分離溝12の深さは、後述する工程において凸部13上に形成される絶縁膜及びパッド電極の合計膜厚よりも深い必要がある。かかる理由としては、分離溝12の底部に形成される絶縁膜及びパッド電極と凸部13上に形成される絶縁膜及びパッド電極とが接触することが無い、すなわち分離した状態(以下、段切れ状態と称する)を形成するためである。例えば、分離溝12の深さは約2μm(マイクロメートル)であり、幅は約50μmである。
本実施例では、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)によりAlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる成長層14が形成される。成長層14を構成する各半導体層は、MOCVD法によりウルツ鉱型結晶構造のC軸方向に沿ってサファイア基板11上に積層される。また、本実施例においては、成長ガスのV/III比及び成長速度の調整により、サファイア基板11
の表面に対して平行な方向(横方向)の成長を促進する条件で成長させる。具体的には、以下のような処理を経て成長層14が形成される。
成長層14の成長後に、成長層14上にレジストが塗布される。続いて、フォトリソグラフィによって当該レジストがパターンニングされる。パターンニングされたレジストの開口部分に電子ビーム蒸着により、p電極15が形成される(図1(d))。例えば、p電極15は、Ag/Ti/Pt/Auからなる多層膜である。ここで、各膜厚は、Agが200nm、Tiが100nm、Ptが150nm、Auが1000nmである。なお、p電極15は、抵抗加熱蒸着又は電子ビーム蒸着によって形成されも良い。p電極15の形成後に、パターンニングされたレジストが除去される。
p電極15が形成された後に、成長層14及びp電極15上にレジスト16が塗布される。続いて、フォトリソグラフィによってレジスト16が、凸部13を覆うようにパターンニングされる(図1(f))。パターンニングされたレジスト16をマスクとしてドライエッチングが施され、分離溝12上に形成された成長層14が除去され、その後にレジスト16が除去される。これにより、成長層14はチップ毎に分離されることになる(図5(a))。ここで、チップ毎に分離された成長層14の側面は、分離溝12の底面から約70度だけ傾斜している。このような傾斜した側面を形成することにより、後述する工程において成長層14の側面に絶縁膜を容易に形成することができる。なお、かかる傾斜角度は、レジスト16の形状により変更することができる。また、かかる傾斜角度は、絶縁膜の形成の容易性と発光面の確保の観点から約60度〜80度の範囲内で変更することができる。かかる範囲内に傾斜角度を設定する理由は、かかる傾斜角度を60度以下にすると発光面が小さくなってしまい、かかる傾斜角度を80度以上にすると絶縁膜の形成が困難になるからである。
成長層14がチップ毎に分離された後、凸部13上に形成された成長層13及びp電極15を覆うように、真空蒸着法又はスパッタ法等の公知の成膜技術によって絶縁膜17aが形成される。また、分離溝12の底面上には絶縁膜17bが形成されるが、分離溝12の深さが絶縁膜17bの成膜量よりも深いことから、成長層14の側面に形成された絶縁膜17aと分離溝12の底面上に形成された絶縁膜17bとは分離(段切れ)した状態となる。すなわち、分離溝12の内部の絶縁膜17bと分離溝12の外部の絶縁膜17aとは、分離している。絶縁膜17a、17bの材料としては、成長層14を構成する活性層14Dにおいて発光した光を反射することができる材料が望ましく、例えば、SiO2を用いることができる。
次に、凸部13上に形成された成長層14、p電極15及び絶縁膜17aを覆うように、真空蒸着法等の公知の成膜技術によってパッド電極19aが形成される。なお、分離溝12の底面上に形成された絶縁膜17b上にもパッド電極19bが形成されるが、分離溝12の深さが絶縁膜17b及びパッド電極19bの成膜量よりも深いことから、成長層14の側面に形成されたパッド電極19aと分離溝12の底面部分に形成されたパッド電極19bとは分離(段切れ)した状態となる(図5(c))。すなわち、分離溝12の内部のパッド電極19bと分離溝12の外部のパッド電極19aとは、分離している。パッド電極19a、19bは、例えば、Ti/Auの積層構造とすることができる。
次に、電界メッキ法によってパッド電極19a上に、金属層20が形成される。金属層20は、隣接して形成されたパッド電極19a同士の空隙21を充填するように形成される(図5(d))。ここで、分離溝12の内部に形成されたパッド電極19bとp電極15及び絶縁膜17aに形成されたパッド電極19aとは段切された状態であるため、分離溝12の内部に形成されたパッド電極19b上には、金属層20がほとんど形成されない。これは、電界メッキ法により分離溝12の内部に形成されたパッド電極19bとメッキ用金属との間に電流がほとんど流れないからである。例えば、金属層20は、Cu又はAu等の金属である。
金属層20が形成された後に、上記工程で得られたウエハと準備された導電性支持体22とを貼り合わせる。具体的には、先ず、ホウ素が添加されたシリコンからなる導電性支持体22が準備される。導電性支持体22の表面であって、上記工程で得られたウエハと貼り合わされる面(以下、第1の主面と称する)上にはスパッタによりPt電極(図示せず)を蒸着後、Ni、Au、AuSnの順番で積層された接合層(図示せず)が、蒸着によって形成されている。また、導電性支持体22の第1の主面に対向した面(以下、第2の主面と称する)上には、スパッタリングによってPtから構成される金属多層膜(図示せず)が形成されている。なお、接合層及び金属多層膜は、電子ビーム蒸着によって形成されても良い。
導電性支持体貼り合わせ工程の終了後、サファイア基板11が成長層14から剥離される。サファイア基板11の剥離には、レーザリフトオフ(Laser Lift Off:LLO)等の公知の手法を用いることができる。レーザリフトオフにおいては、サファイア基板11側からレーザが照射されることにより(図6(b))、レーザ光のエネルギーがサファイア基板11との界面付近の成長層14で吸収される。更に、吸収されたエネルギーが熱に変換されることにより、サファイア基板11上に形成されているGaN層が金属GaとN2ガスに分解される。なお、レーザリフトオフにおいて使用されるレーザには、例えば、YAGレーザやエキシマレーザ等を用いることができる。
次に、前述の成長用基板剥離工程により露出した成長層14の表面に、光取り出し効率の向上に有効な突起23が形成される。具体的には、成長層14の表面が約50℃のKOH溶液(濃度:5mol/l)に約2時間浸される。本実施例においては、成長層形成工程中にサーマルクリーニングを施して低温バッファ層14Aを形成するなどの前処理を行っているため、サファイア基板11が剥離されることにより表出する成長層14の最表面は、N原子が配列したN面(C−面)によって構成されている。かかるC−面は、化学的に不安定であることからウェットエッチング処理による凹凸形成が可能である。また、上述したように、サファイア基板11上に成長する成長層14は、ウルツ鉱型(六方晶)の結晶構造を持つIII族窒化物半導体結晶である。従って、かかるウェットエッチング処理により
、成長層14の露出した表面領域に複数の六角錐状の突起23が形成される(図8(a))。
次に、六角錐状の突起23が形成された成長層14の表面上の一部にn電極24が形成される。具体的な形成方法としては、六角錐状の突起23が形成された成長層14の表面上にレジストが塗布される。続いて、フォトリソグラフィによって当該レジストがパターンニングされる。パターンニングされたレジストの開口部分に電子ビーム蒸着により、n電極24が形成される(図8(b))。例えば、n電極24は、Ti/Alからなる多層膜である。ここで、各膜厚は、Tiが25nm、Alが1000nmである。なお、n電極24は、抵抗加熱蒸着によって形成されも良い。n電極24の形成後に、パターンニングされたレジストが除去される。
上記工程を経て形成されたウエハをチップに個片化するためには、ダイシング装置が使用される。当該ウエハがダイシング装置に装着され、ダイシングラインに沿ってダンシングされることにより、当該ウエハがチップ単位に個片化される(図8(c))。また、パルスレーザを用いたダイシングにより、当該ウエハがチップ化されても良い。なお、本実施例においては、分離溝12が半導体発光素子をチップ毎に個片化するときのダイシングラインになるので、当該個片化を容易に行うことが出来る。
12 分離溝
14 成長層
15 p電極
17a、17b 絶縁膜
19a、19b パッド電極
20 金属層
22 導電性支持体
23 突起
24 n電極
100 半導体発光素子
Claims (6)
- 成長用基板の表面に半導体発光素子領域を画定する複数の分離溝を形成する溝形成工程と、
前記分離溝を形成した前記成長用基板上に、第1の導電型を有し且つAlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる第1半導体層、活性層及び第2の導電型を有し且つAlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなる第2半導体層を順次積層して成長層を形成する成長工程と、
前記半導体発光素子領域に形成された前記成長層上に第1の電極を形成する第1の電極形成工程と、
前記分離溝部分にエッチングを施して、前記成長層を分離する分離工程と、
前記半導体発光素子領域に形成された前記成長層の表出面及び前記分離溝の底部に絶縁膜を形成する絶縁膜形成工程と、
前記第1の電極の表出した部分及び前記絶縁膜上にパッド電極を形成するパッド電極形成工程と、
前記パッド電極を覆う金属層を前記分離溝の外部に形成する金属層形成工程と、
レーザリフトオフ法によって前記成長用基板を前記成長層から剥離して前記成長層を表出させる剥離工程と、を有し、
前記絶縁膜形成工程は、前記分離溝の内部の前記絶縁膜と前記分離溝の外部の前記絶縁膜とを離間して形成し、
前記パッド電極形成工程は、前記分離溝の内部の前記パッド電極と前記分離溝の外部の前記パッド電極とを離間して形成し、
前記分離溝の深さは、前記絶縁膜及び前記パッド電極の合計膜厚よりも深いことを特徴とする半導体発光素子の製造方法。 - 前記分離溝は格子状に形成され、互いに連通していることを特徴とする請求項1に記載の半導体発光素子の製造方法。
- 前記分離溝は、前記成長用基板の外部に連通していることを特徴とする請求項1又は2に記載の半導体発光素子の製造方法。
- 前記金属層形成工程は、前記分離溝の内部の前記パッド電極上にレジストを形成し、前記レジスト上に前記金属層を形成することを特徴とする請求項1乃至3のいずれか1に記載の半導体発光素子の製造方法。
- 前記分離工程は、前記成長層の側面を前記分離溝の底面から所定の角度だけ傾斜させることを特徴とする請求項1乃至4のいずれか1に記載の半導体発光素子の製造方法。
- 前記金属層形成工程後に、前記金属層上に支持体を貼り合わせる貼り合わせ工程を有することを特徴とする請求項1乃至5のいずれか1に記載の半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315315A JP5207944B2 (ja) | 2008-12-11 | 2008-12-11 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315315A JP5207944B2 (ja) | 2008-12-11 | 2008-12-11 | 半導体発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010141084A JP2010141084A (ja) | 2010-06-24 |
JP5207944B2 true JP5207944B2 (ja) | 2013-06-12 |
Family
ID=42350969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008315315A Expired - Fee Related JP5207944B2 (ja) | 2008-12-11 | 2008-12-11 | 半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5207944B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5739698B2 (ja) * | 2011-03-22 | 2015-06-24 | スタンレー電気株式会社 | 半導体素子の製造方法 |
JP6288912B2 (ja) * | 2012-12-14 | 2018-03-07 | 日亜化学工業株式会社 | 発光素子 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4211329B2 (ja) * | 2002-09-02 | 2009-01-21 | 日亜化学工業株式会社 | 窒化物半導体発光素子および発光素子の製造方法 |
JP4295669B2 (ja) * | 2003-05-22 | 2009-07-15 | パナソニック株式会社 | 半導体素子の製造方法 |
JP5016808B2 (ja) * | 2005-11-08 | 2012-09-05 | ローム株式会社 | 窒化物半導体発光素子及び窒化物半導体発光素子製造方法 |
JP4963060B2 (ja) * | 2005-11-30 | 2012-06-27 | シャープ株式会社 | 窒化物系半導体レーザ素子及びその製造方法 |
JP5126875B2 (ja) * | 2006-08-11 | 2013-01-23 | シャープ株式会社 | 窒化物半導体発光素子の製造方法 |
JP2008053372A (ja) * | 2006-08-23 | 2008-03-06 | Sumitomo Chemical Co Ltd | 半導体デバイスの製造方法 |
JP2008130875A (ja) * | 2006-11-22 | 2008-06-05 | Eudyna Devices Inc | 半導体発光装置およびその製造方法 |
CN100580905C (zh) * | 2007-04-20 | 2010-01-13 | 晶能光电(江西)有限公司 | 获得在分割衬底上制造的半导体器件的高质量边界的方法 |
-
2008
- 2008-12-11 JP JP2008315315A patent/JP5207944B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010141084A (ja) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5286045B2 (ja) | 半導体発光素子の製造方法 | |
US8349629B2 (en) | Semiconductor light-emitting element and method of manufacturing same | |
TWI619265B (zh) | 具有經選擇之熱膨脹及/或表面特性之固態照明裝置及相關方法 | |
JP5191866B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子 | |
JP5281545B2 (ja) | 半導体発光素子の製造方法 | |
US20080017878A1 (en) | Semiconductor light-emitting diode | |
TWI501418B (zh) | Quasi - vertical structure of light - emitting diodes | |
JP2013102240A (ja) | 二重ヘテロ構造の発光領域を有するiii族窒化物発光デバイス | |
JP2006190851A (ja) | 集積型発光ダイオード、集積型発光ダイオードの製造方法、微小発光ダイオード、発光ダイオードディスプレイおよび発光ダイオード照明装置 | |
JP2010219310A (ja) | 光デバイスおよび光デバイス構造 | |
JP2014515183A (ja) | めっきされた支持基板を有する固体光電子素子 | |
KR100774196B1 (ko) | 수직형 발광 소자 제조방법 | |
KR100661960B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
KR101072200B1 (ko) | 발광소자 및 그 제조방법 | |
JP2007158100A (ja) | 窒化物半導体発光素子の製造方法 | |
JP5207944B2 (ja) | 半導体発光素子の製造方法 | |
JP5281536B2 (ja) | 半導体発光装置の製造方法 | |
KR100675268B1 (ko) | 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법 | |
JP2009123836A (ja) | 窒化物半導体発光素子 | |
US9620670B2 (en) | Solid state lighting dies with quantum emitters and associated methods of manufacturing | |
KR101189163B1 (ko) | 발광 다이오드의 제조방법 | |
KR101316121B1 (ko) | 수직형 발광 다이오드의 제조방법 | |
KR100996447B1 (ko) | 3족 질화물 반도체 발광소자 | |
KR100786102B1 (ko) | 발광 다이오드 | |
KR101681573B1 (ko) | 발광소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5207944 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |