JP5281536B2 - 半導体発光装置の製造方法 - Google Patents

半導体発光装置の製造方法 Download PDF

Info

Publication number
JP5281536B2
JP5281536B2 JP2009235151A JP2009235151A JP5281536B2 JP 5281536 B2 JP5281536 B2 JP 5281536B2 JP 2009235151 A JP2009235151 A JP 2009235151A JP 2009235151 A JP2009235151 A JP 2009235151A JP 5281536 B2 JP5281536 B2 JP 5281536B2
Authority
JP
Japan
Prior art keywords
semiconductor film
manufacturing
film
semiconductor
metal mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009235151A
Other languages
English (en)
Other versions
JP2011082432A (ja
Inventor
吉鎬 梁
崇子 千野根
康之 柴田
二郎 東野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2009235151A priority Critical patent/JP5281536B2/ja
Publication of JP2011082432A publication Critical patent/JP2011082432A/ja
Application granted granted Critical
Publication of JP5281536B2 publication Critical patent/JP5281536B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体発光装置に関し、特に、半導体膜の一部をウェットエッチングにより除去する工程を含む発光ダイオード(LED:Light Emitting Diode、以下LEDと称する)の製造方法に関する。
半導体膜をサファイア基板とは別のシリコン基板や金属基板等の支持基板で支持するいわゆる貼り合わせ構造を有するLEDが知られている。このような構造のLEDは、サファイア基板上に半導体膜を成長させた後、支持基板と半導体膜を接合層を介して貼り合せ、サファイア基板をレーザリフトオフ法(LLO法)等で除去することによって得ることができる。かかる構造によれば、支持基板の材料の選択によって、LEDの熱伝導率や光取り出し効率の向上を図ることも可能であり、また、支持基板を導電層として利用することも可能である。
このような貼り合わせ構造を有するLEDをチップ状に個片化する際には、ダイシング或いはスクライビングに先立って、サファイア基板を除去することにより表出した半導体膜の表面からドライエッチング又はウェットエッチングにより素子分割ラインに沿った素子分割溝(ストリート)を形成し、その後このストリートに沿って支持基板をダイシングあるいはスクライビングすることにより分割する。
特表2007−521641号公報 特開2006−319311号公報
上記したような貼り合わせ構造を有するLEDにおいて、素子分割溝(ストリート)をドライエッチングによって形成する場合、以下のような問題が生じるおそれがある。
ドライエッチング法では、半導体膜表面付近がプラズマによるダメージを受け、発光特性や信頼性に影響を及ぼすおそれがある。また、ドライエッチングによって形成された溝が半導体膜と支持基板の接合層にまで達すると、接合層を構成する金属粒子が半導体膜内のpn接合部付近に付着して、これによってリーク電流が増大し、素子特性を顕著に悪化させることになる。さらに、この接合層に白金(Pt)が含まれている場合には、半導体膜に付着した白金(Pt)を通常のウェットエッチングで除去することができない。
一方、半導体膜にストリートを形成しないで直接ダイシングによって素子分離を行う場合、ダイシングブレードが接合層に達すると接合層を構成する金属粒子がpn接合部に付着して、これによってリーク電流が増大し、素子特性を悪化させる。また、劈開によって素子分離を行う場合、劈開性を有しないシリコン基板や金属基板を支持基板として使用することはできない。
以上より、主に貼り合わせ構造を有するLEDにおいては、ウェットエッチングによって素子分割溝(ストリート)を形成することが好ましいと考えられる。一般的に、素子分割溝(ストリート)は、半導体膜を貫く比較的深い溝であるため、これを形成するためのエッチング処理にはある程度の時間を要する。従って、ウェットエッチング工程におけるマスクの耐性が問題となる。従来の製造方法においては、十分なエッチング耐性を有するマスクが形成されていなかったため、エッチングの最中にマスクの剥離が生じ、パターンくずれを生じるなど適正なエッチングを行うことができないといった問題があった。半導体膜に素子分割溝(ストリート)の如き比較的深い溝をウェットエッチングにより形成する場合には、エッチング耐性を有するマスクが必須となる。
本発明は上記した点に鑑みてなされたものであり、半導体膜をパターニングする際に行われるウェットエッチングに対して十分な耐性を有するマスクを形成することにより、半導体膜のパターニングを適切に行うことができる半導体発光装置の製造方法を提供することを目的とする。
本発明の半導体発光装置の製造方法は、成長用基板の上にGaN層を含む半導体膜を形成する工程と、前記半導体膜の表面である−C面に凹凸を形成する工程と、銀または銀を90%以上含む合金からなり、前記半導体膜の凹凸面の一部を覆う金属膜を形成する工程と、前記金属膜から露出した前記半導体膜の少なくとも一部をウェットエッチングにより除去する工程と、を含み、前記半導体膜の凹凸の深さは、前記金属膜の厚さよりも大きいことを特徴としている。
本発明に係る半導体発光装置の製造方法によれば、半導体膜をウェットエッチングする際に使用するマスクのエッチャントに対する耐性を向上させることができる。これにより、半導体膜に素子分割溝(ストリート)を形成する場合などの比較的長い処理時間を要するエッチングでも、パターンくずれを生ずることなく、適切に半導体膜のエッチングを行うことが可能となる。
(a)〜(d)は、本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。 (e)〜(g)は、本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。 (h)〜(j)は、本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。 (k)〜(l)は、本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。 (a)は、平坦面上に形成された金属マスクに作用する応力の状態を示す上面図、(b)は、図5(a)における5b−5b線に沿った断面図である。 平坦面上に形成された金属マスクを使用して半導体膜のウェットエッチングを行った場合の断面図である。 凹凸面上に形成された金属マスクに作用する応力の状態を示す断面図である。 マイクロコーンの平均粒径と金属マスクのエッチン耐性を調査した結果を示す図である。
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
図1〜4は、本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。本実施例に係る半導体発光装置は、半導体膜の成長に使用する成長用基板とは別に用意された支持基板によって半導体膜の支持を行う構成を有するものである。
はじめに、半導体膜の成長用基板として使用するサファイア基板10を用意する。次に、サファイア基板10のサーマルクリーニングを行った後、サファイア基板10上にMOCVD法によりバッファー層(図示せず)、下地GaN層(図示せず)、n−GaN層11、活性層12、p型AlGaNクラッド層(図示せず)、p−GaN層13を順次形成する。これにより、サファイア基板10上に半導体膜14を得る。
具体的には、雰囲気温度を500℃とし、TMG(トリメチルガリウム)(流量10.4μmol/min)およびNH(流量3.3LM)を約3分間供給してGaN層からなるバッファー層(図示せず)をサファイア基板10上に形成する。その後、雰囲気温度を1000℃まで昇温し、約30秒間保持することでバッファー層を結晶化させる。続いて、雰囲気温度を1000℃に保持したままTMG(流量45μmol/min)およびNH(流量4.4LM)を約20分間供給し、膜厚1μm程度の下地GaN層(図示せず)を形成する。次に、雰囲気温度1000℃にてTMG(流量45μmol/min)、NH(流量4.4LM)およびドーパントガスとしてSiH(流量2.7×10-9mol/min)を約40分間供給し、膜厚2μm程度のn-GaN層11を形成する。続いて、n−GaN層11の上に活性層12を形成する。本実施例では、活性層12には、InGaN/GaNからなる多重量子井戸構造を適用した。すなわち、InGaN/GaNを1周期として5周期成長を行う。具体的には、雰囲気温度700℃にてTMG(流量3.6μmol/min)、TMI(トリメチルインジウム)(流量10μmol/min)、NH(流量4.4LM)を約33秒間供給し、膜厚約2.2nmのInGaN井戸層を形成し、続いてTMG(流量3.6μmol/min)、NH(流量4.4LM)を約320秒間供給して膜厚約15nmのGaN障壁層を形成する。かかる処理を5周期分繰り返すことにより活性層12が形成される。次に、雰囲気温度を870℃まで昇温し、TMG(流量8.1μmol/min)、TMA(トリメチルアルミニウム)(流量7.5μmol/min)、NH(流量4.4LM)およびドーパントとしてCP2Mg(bis-cyclopentadienyl Mg)(流量2.9×10-7μmol/min)を約5分間供給し、膜厚約40nmのp型AlGaNクラッド層(図示せず)を形成する。続いて、雰囲気温度を保持したまま、TMG(流量18μmol/min)、NH(流量4.4LM)およびドーパントとしてCP2Mg(流量2.9×10-7μmol/min)を約7分間供給し、膜厚約150nmのp−GaN層13を形成する。サファイア基板10上には、これらの各層によって構成される半導体膜14が形成される。次に、p−GaN層13の上にPt(10Å)/Ag(3000Å)/Ti(1000Å)/Pt(2000Å)/Au(2000Å)を順次スパッタ法などによって堆積することによりp電極層15を形成する(図1(a))。尚、成長用基板は、サファイア基板に限らず、GaN基板やSiC基板であってもよい。
一方で、支持基板として使用するシリコン単結晶等からなるシリコン基板20を用意する。次に、シリコン基板20の表面にPt、Ti、Ni、Au、Pt、AuSuを順次成膜することにより、共晶材を含む電極層21を形成する(図1(b))。電極層21は、半導体膜14とシリコン基板20とを貼り合わせる際の接合層として機能する。尚、支持基板としては、シリコン基板以外にもGe基板やGaAs基板、Cu等からなる金属基板を用いることが可能である。
次に、シリコン基板20と、サファイア基板10上に形成した半導体膜14とを貼り合わせる。p電極層15と共晶材を含む電極層21とが対向した状態で半導体膜14とシリコン基板20とを密着させ、窒素雰囲気下で熱圧着する。シリコン基板20上の電極層21に含まれる共晶材の溶融および固化によって半導体膜14とシリコン基板20とが接合される(図1(c))。
次に、サファイア基板10を半導体膜14から剥離する。サファイア基板10の剥離には、LLO(レーザリフトオフ)法等の公知の手法を用いることができる。LLO法においては、照射されたレーザがサファイア基板10上に形成されているGaN層を金属GaとNガスに分解する。このため、半導体膜内のn−GaN層11又は下地GaN層内で上記分解が起り、サファイア基板10を剥離した面には、n-GaN層11又は下地GaN層が表出する(図1(d))。
次に、サファイア基板10を剥離することによって表出した半導体膜14(n−GaN層11)の表面を平坦化させる。半導体膜14の表面を平坦化しておくことにより、後の工程において形成する金属マスク30の膜厚を薄くすることが可能となる。半導体膜14の平坦化処理は、例えば機械的研磨、CMP(Chemical Mechanical Polishing)研磨、Arプラズマ等によるドライエッチングなどによって行うことができる(図2(e))。
次に、半導体膜14表面に、エッチング用マスクの耐性を向上させるための凹凸を形成する。ここで、サファイア基板10を剥離することによって表出した半導体膜14(n−GaN層11)の表面は、窒素面(C−面)であるため、特定のエッチャントに半導体膜14を浸漬することにより表面にウルツ鉱型結晶構造に由来する六角錐型の凹凸(マイクロコーンと称する)を形成することが可能である。例えば、温度60〜95℃、重量濃度5〜50%の水酸化テトラメチルアンモニウム(TMAH)を用いて、半導体膜14のC−面を5〜10分間エッチングすることにより、平均粒径3μm程度の六角錐状突起を均一に形成することができ、これによって半導体膜14の表面を凹凸面とすることができる(図2(f))。尚、凹凸を形成するためのエッチャントとしては、TMAH以外にアルカリ系ではKOHなど、酸系では塩酸、燐酸などを使用することも可能である。また、凹凸の形状は六角錐状に限定されるものではなく、例えば矩形状や半球状あるいは規則性のないランダムな形状であってもよく、その形成手法は、ICP−RIE(誘導結合プラズマ反応性イオンエッチング)による全面エッチング又は、マスクを用いて半導体膜14にウェットエッチングやドライエッチングを施して、半導体膜14の表面に凹凸パターンを形成するものであってもよい。
次に、凹凸が形成された半導体膜14の表面にフォトレジストで素子分割溝(ストリート)のパターンを形成しておき、Ni(10nm)およびAg(300nm)を順次電子ビーム蒸着法などによって堆積する。そして、レジストマスク上に堆積されたNi/Ag膜をリフトオフすることにより半導体膜14上に金属マスク30を形成する(図2(g))。金属マスク30は、素子分割溝(ストリート)のパターンに対応したマスクパターンを有する。
次に、金属マスク30を形成した半導体膜14を温度60〜95℃、重量濃度5〜50%の酸化テトラメチルアンモニウム(TMAH)に浸漬し、1時間〜5時間程度のエッチング処理を行う。これにより、半導体膜14の金属マスク30で覆われていない部分がエッチングされ、半導体膜14に素子分割ラインに沿った素子分割溝(ストリート)40が形成される。金属マスク30は、先の工程で半導体膜14の表面に形成された凹凸によってエッチング耐性が確保されているので、比較的長時間の要する本エッチング工程においても剥離することはない。従って、パターンくずれなどを生ずることなく半導体膜14に素子分割溝(ストリート)を形成することが可能となる(図3(h))。このように、凹凸面上にマスクを形成することによりマスクのエッチング耐性が向上する理由については後述する。
本実施例に係る半導体発光装置においては、エッチング用のマスクとして使用した金属マスク30は、電流阻止層としても利用される。電流阻止層とは、発光駆動電流の流入流出を阻止する層であり、LEDのn電極又はp電極の直下に形成される層である。電極直下に電流阻止層を形成することにより、電極直下における電流集中が緩和され、発光輝度分布に偏りが生じるのを防止することができる。
金属マスク30上にフォトレジストを用いて電流阻止層のパターンに対応したレジストマスク(図示せず)を形成する。続いて、このレジストマスクを介して硝酸水溶液を用いて金属マスク30をエッチングする。このように、金属マスク30にパターニングを施すことにより半導体膜14上に電流阻止層30を形成する(図3(i))。金属マスク30の主材料をAgとすることにより、GaNからなる半導体膜14との接触はショットキー接触(非オーミック性接触)となり、金属マスク30aは、電流阻止層としての機能を併せ持つことができる。また、金属マスク30の主材料であるAgは、高い光反射率を有するため、金属マスク30を電流阻止層として利用したときに高い光取り出し効率を確保することが可能となる。例えば、電流阻止層30としてSiOやTi、Ta、Mo等の他の金属を用いた場合と比較して光取り出し効率を向上させることができる。更に、金属マスク30の主材料をAgとすることにより、硝酸等を用いたウェットエッチングが可能である。すなわち、金属マスク30を電流阻止層として利用するときに、容易にパターニングを行うことができる。このように、金属マスク30の材料の選択をエッチング耐性のみならず、半導体膜14との接触性、光反射性、パターニング容易性の面から行うことにより電流阻止層30としての利用も可能となる。
次に、半導体膜14の表面にn電極のパターンに対応したフォトレジストを形成しておき、蒸着法などにより半導体膜14上に電流阻止層30aを覆うようにTi、Pt、Auを順次堆積する。その後、レジストマスク上に堆積されたTi/Pt/Au膜をリフトオフすることにより半導体膜14上に電流阻止層30aを覆うn電極50を形成する。n電極50は、電流阻止層30aの周囲において半導体膜14と接触しており、n電極50と半導体膜14との接触はオーミック性接触となる。半導体膜14への電流注入は、電流阻止層30aを回避してn電極50と半導体膜14との接合面を介して行われる(図3(j))。
次に、スパッタ法などにより、半導体膜14の表面および素子分割溝40を形成することによって表出した側面を覆うように膜厚200nm程度のSiO膜60を形成する。SiO膜60は、後のダイシング工程においてp電極15や電極層21を構成する金属が出した半導体膜14の側面に付着するのを防止するための保護膜として機能する(図4(k))。
次に、素子分割溝40に沿って、支持基板20をダイシングしてLEDをチップ状に個片化する(図4(l))。以上の各工程を経て半導体発光装置が完成する。
以下に半導体膜14の表面に凹凸を形成し、この凹凸面上に金属マスク30を形成することにより金属マスク30のエッチング耐性が向上する理由について説明する。
金属マスク30は、例えば抵抗加熱や電気ビームなど用いた蒸着法などによって形成され、成膜時の温度は非常に高くなっている。蒸着された膜の温度がその後室温まで下がると、その体積が収縮し、図5に示すように、下地の半導体膜14と金属マスク30の熱膨張係数差に起因して金属マスク30の中央に向かう方向に作用する熱応力が発生する。
図5(a)は、表面に凹凸加工が施されていない半導体膜14上に金属マスク30を形成した場合の金属マスク30に作用する熱応力の方向を示す上面図、図5(b)は図5(a)における5b−5b線に沿った断面図である。図中に示す矢印は熱応力の作用する向きと大きさを表している。金属マスク30が平坦面上に形成される場合、各領域において発生する熱応力は、膜全面に亘って相互に干渉するため(コヒーレントに作用するので)、金属マスク30のコーナー部などにおいて応力が集中し、この部分において剥離が発生する。剥離した部分が僅かであっても、このような金属マスク30をエッチング用のマスクに使用した場合、エッチャントが剥離部に進入し、その結果、マスク下の半導体膜がエッチングされて剥離が更に進行し、最終的には金属マスク30の全面剥離に至る。この場合、金属マスク30はマスクとしての機能を果たすことはできず、半導体膜14に素子分割溝(ストリート)を形成することができない。
図6は、半導体膜14の表面に凹凸加工を施さずに金属マスク30を形成し、半導体膜14のウェットエッチングを行った場合の断面図である。平坦面上形成された金属マスク30をエッチング用のマスクとして使用すると、エッチング開始後10〜20分程度で金属マスク30の全面で剥離が生じ、半導体膜14のエッチングを行うことができなかった。
一方、図7は、表面に凹凸加工が施された半導体膜14の表面に金属マスク30を形成したときの金属マスク30に作用する応力の方向を示す断面図である。半導体膜14の表面に凹凸加工を施すことにより、金属マスク30は、その延在する面内に亘って複数の屈曲点を有することとなる。そして、この屈曲点において応力の作用する方向は凹凸面に沿って変化する。すなわち、各領域において生じる応力は、この屈曲点を境に相互に干渉しなくなり(コヒーレントに作用しない)、応力の集中する部分の発生を回避することができる。更に、半導体膜14の表面に凹凸加工を施すことにより、半導体膜14と金属マスク30の接触面積が増加して金属マスク30の密着強度を向上させることが可能となる。
このように、半導体膜14表面に金属マスク30の屈曲点を生ぜしめる凹凸加工を施すことにより、応力の集中する部分の発生を回避することができる。これにより、成膜時における金属マスク30の剥離を防止することができ、金属マスク30のエッチング耐性を顕著に向上させることが可能となる。
図8は、半導体膜14の凹凸面を形成するマイクロコーンの平均粒径を振って金属マスク30のエッチング耐性を確認した結果である。ここで、マイクロコーンの平均粒径とは、半導体膜14の表面に形成されたマイクロコーンの底面の対角線の長さの面内平均値を意味する。図中の平均粒径0μmとは、半導体膜14の表面に凹凸加工が施されていない場合である。エッチャントは、重量濃度25%、80℃の酸化テトラメチルアンモニウム(TMAH)を使用した。いずれの場合も金属マスク30の膜厚は300nmとした。
半導体膜14の表面に凹凸加工を施していないものは、エッチングを開始してから1時間が経過する前に金属マスク30が全面で剥離した。半導体膜14の表面に平均粒径1μmのマイクロコーンを形成したものは、エッチングを開始してから1時間経過した時点では金属マスク30の剥離は発生せず、5時間を経過するまでの間に部分的な剥離が生じ、10時間が経過したときには全面で剥離した。半導体膜14の表面に平均粒径3μmのマイクロコーンを形成したものは、エッチングを開始してから10時間経過後において金属マスク30の剥離は発生しなかった。
以上の結果より、半導体膜の表面に凹凸加工を施すことにより、金属マスク30のエッチング耐性が顕著に向上することが確認できた。また、マイクロコーンの平均粒径が大きい方がエッチング耐性が向上することが確認できた。これは、マイクロコーンの平均粒径が大きいほど凹凸の深さ(凹凸の高低差)が増すこととなるので、上述した金属マスクの屈曲点を境とした応力の分散が促進されるためと考えられる。エッチング耐性を確保するために必要な凹凸の深さ寸法d2は、金属マスク30の膜厚Tによって変化するが、一般的には金属マスク30の膜厚Tよりも深いことが好ましく(d2>T)、金属マスク30の膜厚Tの5倍以上とするのがより好ましい(d2≧5T)。一方、金属マスク30の互いに隣接する屈曲点間の距離が長くなると、すなわち凹凸の1単位の寸法が大きくなりすぎると、応力の相互干渉を緩和させる効果が減退すると考えられる。従って、凹凸の1単位の大きさ(上記したマイクロコーンの平均粒径に相当するもの)は、10μm以下であることが好ましい。また、金属マスク30と半導体膜14との密着強度を確保するためには、半導体膜14の凹凸のアスペクト比d/dが0.5以上であることが好ましい。
また、本発明の半導体発光装置の製造方法によれば、金属マスク30を電流阻止層30aとしても使用することができるように材料選択がなされているので、別途電流阻止層を形成するための膜を形成する必要がなく、製造工程を簡略化することができる。電流阻止層30aの材料としては、半導体膜14に対してショットキー性接触となる性質を有していることに加え、パターニング容易性および高い光反射性を併せ持つことが好ましい。これらを考慮すると、電流阻止層30a(金属マスク30)の材料として、Ag又はAgを90%以上含むAg合金を用いることが好ましい。Ag合金の場合、Agに例えばPd、Cu、Bi、Au、Mg、Ndのいずれか1つ以上の金属を含ませたものを用いることができ、例えば、APC合金(AgPd(0.9%)Cu(1.0%))やABA合金(AgBi(0.85%)Au(1.0%))を用いることができる。また、電流阻止層30a(金属マスク30)は、他の金属との積層構造を有するものであってもよく、例えばNi/Ag、Ti/Ag、Ir/Ag、Rh/Ag、Pt/Ag等を使用することができる。他の金属(Ni、Ti、Ir、Rh、Pt)は、Ag又はAg合金の下層に設けられ、半導体膜14との密着性を向上させる役割を果たす。以上の金属のうちNi、Tiはさらにウェットエッチングで除去可能であり、パターニングを行う際にもドライエッチングが不要になる。さらにTiの場合はオーミック接合を行うためAgの電流阻止層としての働きを阻害することはない。
以上の説明から明らかなように、本発明の半導体発光装置の製造方法によれば、半導体膜をウェットエッチングする際に使用するマスクのエッチャントに対する耐性を大幅に向上させることができる。従って、半導体膜に素子分割溝(ストリート)のような比較的深い溝を形成する場合でも、パターンくずれを生ずることなく半導体膜のエッチングを適切に行うことができる。これにより、ウェットエッチングのみによる素子分割溝(ストリート)の形成手法を確立することができた。尚、本発明に係る金属マスクは、素子分割溝(ストリート)を形成するためのエッチング以外のエッチングにも使用することができる。例えば、半導体膜14に光取り出し効率を向上させるためのより大きな凹凸をウェットエッチングにて形成する際のマスクとしても使用することができる。
また、本発明の半導体発光装置の製造方法によれば、金属マスクは、Ag若しくはAg合金により構成されるので、GaNからなる半導体膜に対して良好なショットキー特性を有し且つパターニング容易性および高い光反射性をも兼ね備えた電流阻止層としても使用することが可能となり、製造工程を簡略化するこができる。
尚、上記した実施例においては、本発明をLEDに適用した場合を例に説明したが、これに限定されるものではなく、本発明はLD(レーザーダイオード)を含む半導体発光装置の製造全般に適用可能である。
10 サファイア基板
14 半導体膜
20 支持基板
30 金属マスク
40 素子分割溝
30a 電流阻止層
50 n電極

Claims (8)

  1. 成長用基板の上にGaN層を含む半導体膜を形成する工程と、
    前記半導体膜の表面である−C面に凹凸を形成する工程と、
    銀または銀を90%以上含む合金からなり、前記半導体膜の凹凸面の一部を覆う金属膜を形成する工程と、
    前記金属膜から露出した前記半導体膜の少なくとも一部をウェットエッチングにより除去する工程と、を含み、
    前記半導体膜の凹凸の深さは、前記金属膜の厚さよりも大きいことを特徴とする半導体発光装置の製造方法。
  2. 前記半導体膜上に、前記金属膜を覆い且つ前記金属膜の周囲において前記半導体膜と接触し、前記半導体膜との接触がオーミック性接触となる電極層を形成する工程を更に含むことを特徴とする請求項1に記載の製造方法。
  3. 前記電極層を形成する前に前記金属膜の一部を除去してパターニングする工程を更に含むことを特徴とする請求項2に記載の製造方法。
  4. 前記半導体膜を除去する工程において、前記半導体膜は、前記半導体発光装置の個片を画定する素子分割溝に沿って除去されることを特徴とする請求項1乃至3のいずれか1つに記載の製造方法。
  5. 前記金属膜は、前記半導体膜と接するNi、Ti、Ir、Rh、Ptのいずれかからなる層を含むことを特徴とする請求項1乃至4のいずれか1つに記載の製造方法。
  6. 前記凹凸面の凹凸の深さは、前記金属膜の厚さの5倍以上であることを特徴とする請求項1乃至5のいずれか1つに記載の製造方法。
  7. 前記凹凸を構成する突起の1単位の大きさは10μm以下であることを特徴とする請求項1乃至6のいずれか1つに記載の製造方法。
  8. 前記成長用基板の上に前記半導体膜を形成した後に、前記半導体膜の表面に支持基板を接合する工程と、
    前記成長用基板を前記半導体膜から剥離する工程と、を更に含み、
    前記金属膜は、前記成長用基板を剥離して表出した前記半導体膜の表面に形成されることを特徴とする請求項1乃至7のいずれか1つに記載の製造方法。
JP2009235151A 2009-10-09 2009-10-09 半導体発光装置の製造方法 Expired - Fee Related JP5281536B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009235151A JP5281536B2 (ja) 2009-10-09 2009-10-09 半導体発光装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009235151A JP5281536B2 (ja) 2009-10-09 2009-10-09 半導体発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011082432A JP2011082432A (ja) 2011-04-21
JP5281536B2 true JP5281536B2 (ja) 2013-09-04

Family

ID=44076164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009235151A Expired - Fee Related JP5281536B2 (ja) 2009-10-09 2009-10-09 半導体発光装置の製造方法

Country Status (1)

Country Link
JP (1) JP5281536B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694093A (zh) * 2012-06-19 2012-09-26 中国科学院半导体研究所 制作微纳金字塔氮化镓基垂直结构发光二极管阵列的方法
JP2017005156A (ja) * 2015-06-12 2017-01-05 ウシオ電機株式会社 半導体発光素子及びその製造方法
KR20170088663A (ko) * 2016-01-25 2017-08-02 서울반도체 주식회사 자외선 발광 소자
JP6845483B2 (ja) 2018-11-26 2021-03-17 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3956422B2 (ja) * 1996-11-11 2007-08-08 住友化学株式会社 3−5族化合物半導体チップの製造方法
JP3975388B2 (ja) * 2000-04-07 2007-09-12 サンケン電気株式会社 半導体発光素子
JP4295669B2 (ja) * 2003-05-22 2009-07-15 パナソニック株式会社 半導体素子の製造方法
WO2005064666A1 (en) * 2003-12-09 2005-07-14 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
JP2006253366A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置製造方法
KR100815225B1 (ko) * 2006-10-23 2008-03-19 삼성전기주식회사 수직구조 발광다이오드 소자 및 그 제조방법

Also Published As

Publication number Publication date
JP2011082432A (ja) 2011-04-21

Similar Documents

Publication Publication Date Title
JP5286045B2 (ja) 半導体発光素子の製造方法
TWI377697B (en) Method for growing a nitride-based iii-v group compound semiconductor
US8124454B1 (en) Die separation
JP5281545B2 (ja) 半導体発光素子の製造方法
US7897423B2 (en) Method for production of a radiation-emitting semiconductor chip
JP5912442B2 (ja) 半導体発光装置および半導体発光装置の製造方法
US20080061308A1 (en) Semiconductor light emitting device and method of fabricating the same
JP5612516B2 (ja) 半導体素子の製造方法
JP5074138B2 (ja) 発光ダイオードの製造方法
JP2014509075A (ja) 発光ダイオードの製造方法
US8003418B2 (en) Method for producing group III nitride-based compound semiconductor device
JP5281536B2 (ja) 半導体発光装置の製造方法
KR101072200B1 (ko) 발광소자 및 그 제조방법
JP5603812B2 (ja) 半導体素子の製造方法
JP2011211097A (ja) 半導体素子の製造方法
US20140138729A1 (en) High efficiency light emitting diode
US8778780B1 (en) Method for defining semiconductor devices
JP2002344019A (ja) 発光ダイオード及びその製造方法
JP4751093B2 (ja) 半導体発光素子
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
JP2007042944A (ja) 窒化物半導体素子の製法
WO2016072326A1 (ja) 半導体発光素子
JP5207944B2 (ja) 半導体発光素子の製造方法
KR100726966B1 (ko) 동종기판의 표면 형상을 이용한 질화갈륨계 반도체발광소자 및 그 제조방법
KR100832301B1 (ko) 동종기판에 표면요철을 구비한 반도체 발광소자 및 그제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5281536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees