JP2014509075A - 発光ダイオードの製造方法 - Google Patents

発光ダイオードの製造方法 Download PDF

Info

Publication number
JP2014509075A
JP2014509075A JP2013552280A JP2013552280A JP2014509075A JP 2014509075 A JP2014509075 A JP 2014509075A JP 2013552280 A JP2013552280 A JP 2013552280A JP 2013552280 A JP2013552280 A JP 2013552280A JP 2014509075 A JP2014509075 A JP 2014509075A
Authority
JP
Japan
Prior art keywords
layer
emitting diode
manufacturing
mask
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013552280A
Other languages
English (en)
Inventor
ワン、タオ
Original Assignee
セレン フォトニクス リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セレン フォトニクス リミテッド filed Critical セレン フォトニクス リミテッド
Publication of JP2014509075A publication Critical patent/JP2014509075A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

LEDのような半導体装置を製造する方法100であって、半導体ウエハを提供する工程105と、半導体ウエハの上に保護層を設ける工程110を備える。好ましくは保護層はインジウム-スズ酸化物である。ウエハ上で複数の処理工程が実行される。処理工程がなされる間、保護層はウエハを保護する。複数の処理工程は, 保護層や半導体ウエハ内にまでエッチングするために保護層の上にマスク層を設ける工程115や、マスク層を除去する工程、又は選択的にエッチングされた半導体ウエハ上の充填材料150をエッチングする工程を含む。
【選択図】 図1a

Description

本発明は、半導体装置及びその製造方法に関する。具体的には本発明は発光ダイオード及びその製造方法に関し、特にナノロッドアレイを有する発光ダイオードの光学的性能の向上に関する。
半導体装置の製造では通常ウエットエッチングやドライエッチングのようなエッチングを伴い、そのことにより半導体ウエハの複数領域が除去される。特に、ウエハの上層にマスクを施し、その層の一部を覆い、除去すべき領域が露出される。マスクが施されウエハのエッチング制御に用いられた後は、マスクは除去される。しかしながら、マスクの形成と除去によりウエハの半導体層が損傷を受けるおそれがある。
発光ダイオード(LED)を製造する場合に、ウエハの上層はp型又はn型半導体層であり、例えばpドープ型窒化ガリウム層(p−GaN)である。二酸化ケイ素(SiO)または窒化ケイ素をp―GaN層上にマスキングして、p−GaN層のエッチングを制御し、ナノロッドを形成することが知られている。マスクのドライエッチングに用いられる材料は、p−GaN層の深刻な劣化と非活性化をもたらし、p−GaN層上のマスク層の沈着をもたらす。これらの製造方法では、抽出性能と電気的特性に制限が及び、その結果、製造されたLEDの光学的性能と信頼性が制限される。
本発明は、発光層を含む複数の層を有する半導体ウエハを提供する工程と、半導体ウエハ上に保護層を設ける工程と、半導体ウエハに複数の処理工程を実行して発光ダイオードを形成する工程と、を有し、保護層は複数の処理工程のうちの少なくとも一つの工程が行われている間、半導体ウエハを保護する発光ダイオードの製造方法を提供している。
複数の処理工程は、保護層にマスクを提供する工程を含む。マスクは、複数のマスクされた領域と複数の露出領域とを規定する。複数の処理工程は、複数の露出領域において半導体ウエハを成形する工程を含む。保護層は、マスクを提供する工程の少なくとも一部の期間中、半導体ウエハを保護する。
半導体ウエハを成形する工程は概してエッチングであり、複数の露出された領域は、エッチングされる領域を形成していて成形する間エッチングされる。
保護層にマスクを提供する工程は、保護層上にマスク層を設け、次に該マスク層の複数の領域をエッチングしてマスクを提供する。マスク層を提供する間及びマスク層をエッチングする間の少なくともいずれかにおいて、保護層はウエハを保護する。
保護層にマスクを提供する工程は更に、マスク層上に金属層を設ける工程を含む。例えば、マスク層上に金属層を設け、金属層をアニーリングして複数の島を形成し、島と島との間がエッチングされる領域として決定される。
複数の処理工程はエッチングされた半導体ウエハを酸で処理する工程を含む。酸は、硝酸であり、温度は少なくともセ氏100度である。酸処理の期間は少なくとも1分である。酸は酸溶液であり、例えば少なくとも50%の硝酸である。
複数の処理工程は、マスクを除去する工程を含む。
複数の処理工程は、エッチングされた半導体ウエハ上に接点層を設ける工程を含む。例えば、ウエハの頂部の層がp型層の場合には、接点層はp接点層であり、ウエハの頂部の層がn型層の場合には、接点層はn接点層である。
保護層は、金属酸化物と、好ましくはインジウム-スズ酸化物、酸化亜鉛、酸化チタンのうち少なくとも一つを有する。
保護層は厚さが好ましくは100nm以下であり、より好ましくは50nm以下であり、更に好ましくは40nm以下である。保護層の厚さは好ましくは10nm以上であり、より好ましくは20nm以上であり、更に好ましくは30nm以上である。
本発明の実施の形態による発光ダイオード製造方法の製造工程を順次示す図。 本発明の実施の形態による発光ダイオード製造方法の製造工程を順次示す図。 本発明の実施の形態による発光ダイオード製造方法の製造工程を順次示す図。 図1aの製造工程が適用された、発光ダイオードの製造に適した半導体ウエハを示す概略図。 図1bの製造工程が適用された、発光ダイオードの製造に適した半導体ウエハを示す概略図。 図1a〜図1cの方法で製造された本発明の実施の形態による発光ダイオードを示す概略図。 (a)は、本発明の実施の形態によるアニーリング前のITO保護層を示す図、(b)は、本発明の実施の形態によるアニーリング前のSiOマスク層を示す図、(c)は、本発明の実施の形態によるアニーリング後のITO保護層を示す図、(d)は、本発明の実施の形態によるアニーリング後のSiOマスク層を示す図。 (a)〜(d)は、用意されたITO保護層の厚さが50nm以下の場合の酸硬化工程前後の半導体ウエハを示す図。 (a)〜(d)は、用意されたITO保護層の厚さが35nm以下の場合の酸硬化工程前後の半導体ウエハを示す図。 ITO保護層を用いないで製造したLEDの電流電圧特性を示す図。 ITO保護層を用いて製造したLEDの電流電圧特性を示す図。
以下、本発明の実施の形態による発光ダイオードについて説明する。図3に示される発光ダイオード300は、図1a〜図1cに示される方法100によって製造される。
図1a、図2aにおいて、LED300を製造する第1の工程105では、適切な半導体ウエハ201を提供する。ウエハ201は従来のものであり、基板205を有する。基板はサファイア層を有し、その上にnドープ型窒化ガリウム(n−GaN)により形成されるn型層210が設けられる。n型層210の上には活性層215が設けられ、その上にはpドープ型窒化ガリウム(p−GaN)により形成されるp型層220が設けられる。別の実施の形態では、半導体としてIII属の他の窒化物が用いられる。
活性層215は図示せぬ多数の発光層を有する。発光層はInGa1−xN量子井戸(QW)を形成するInGa1−xNと、バリア層を形成するInGa1−yNによって形成される。ここで、x>yであり、x又はyは0〜1の値である。従って、これらにより複数の発光層において多数の量子井戸が提供される。又は、活性層215は、単一のInGa1−zN層(zは0〜1)であり、単一の発光層を形成する。
工程110において、スパッタリング、電子ビーム蒸着又は熱蒸発等によってp型層220の上に保護層225が設けられる。保護層225はインジウム-スズの酸化物によって形成され、35ナノメータのほぼ均一な厚さで堆積する。インジウムースズ酸化物(ITO)による保護層225を設けることにより、エッチングや他の層を堆積するその後の工程において、ウエハ201を保護することができる。後述するように、保護層225は,適切な厚さとすることが重要である。保護層として他の金属酸化物特に酸化亜鉛や酸化チタンなどの他の材料を用いることができる。
工程115において、例えばプラズマ化学気相成長法(PECVD)を用いて,保護層225の上に第1のマスク層230が設けられる。第1のマスク層230は、例えば二酸化ケイ素によって形成されるが、適切な別の材料例えば窒化ケイ素でもよく、200ナノメータのほぼ均一な厚さで堆積する。PECVD法は、SiOの堆積のためにSiHとNOとOを用い、窒化ケイ素の用意のためにSiHとNHが用いられる。そのため堆積工程において水素イオンが発生する。水素イオンはP−GaN層を損傷するので、この堆積中にITO保護層はP−GaN層を保護する。
工程120において、ニッケルで形成された第2マスク層235が第1マスク層230上に設けられる。この層は熱蒸発又はスパッタリング又は電子ビーム蒸着によって形成される。工程120では、5〜50ナノメータのほぼ均一な厚さのニッケル層が形成され、アニーリングされる。アニーリング中はセ氏600〜900度の温度で窒素(N)を流す。アニーリング処理の期間は1〜10分であり、その結果自己組織化したニッケル島が第1のマスク層230上に不規則に点在しているようなニッケル層よりなる第2のマスク層235が形成される。それぞれのニッケル島(丘)は、第1のマスク層230の上面のそれぞれのほぼ円形の複数の領域を覆っており、円形領域の直径は100ナノメータ以上、1000ナノメータ以下である。そのため第2のマスク層235は下層のSiO層をエッチングする際のマスクとして働き、複数のニッケルの島が下層のSiO層をマスクし、複数のニッケル島の間の空間はSiO層の露出領域となり、下層のSiO層のエッチングされる領域が定まる。
驚くべきことに、発明者等はITO保護層225の厚さが薄すぎる場合にはITO保護層225は第1のマスク層230の形成にとって悪影響を及ぼすことを発見した。例えば、保護層225がインジウム-スズの酸化物の層であって厚さが20ナノメータ又はそれ以下の場合には、第2のマスク層235をアニーリングすることで第1のマスク層230に複数の泡状のアーチファクトが生成される。従って、第1のマスク層230の上に更なる層を設ける場合には、保護層225の厚さは20ナノメータよりも厚くすべきである。このことは図4a〜図4dにより理解される。図4aはITO層の表面を示す。図4bはITO層に堆積されたSiO層の表面を示す。図4cは、保護ITO層225の厚さが20ナノメータの場合に、アニーリングによってSiO第1マスク層230に生じた泡状生成物を示す。図4dは、保護ITO層225の厚さが50ナノメータの場合に、アニーリングによってもSiO第1マスク層230には泡状生成物は生じないことを示している。このような結果となる理由は十分に解明できないが、ITOとSiOとの構造が異なるために薄いITO層ではSiO層に歪み又は変形(strain)を引き起こす可能性がある。しかしかかる歪みや変形はITO層が厚くなると発生しなくなる。例えば、歪みや変形は支持を受けられないからである。
図1b、図2bを参照すると、工程125においては、反応性イオンエッチング法(RIE)でCHF又はSFを用いて第1マスク層230をエッチングする。ここでは第2のマスク層235がマスクとして機能する。この工程125により、複数のナノピラー(ナノロッドとも称する)202が提供される。複数のナノロッド202は保護層225上に不規則に分布した二酸化ケイ素であり、それぞれのロッド202は、第1マスク層230のそれぞれの部分と、ニッケル島235のそれぞれである。それぞれのナノロッド202は、それぞれのニッケル島に対応しており、ロッドの直径はそれぞれのニッケル島で覆われた表面領域の直径とほぼ同じである。
ITO保護層は、第1マスク層230のエッチング中、とりわけエッチングの最後の段階でp型層を保護する。そのことにより、第1のマスク層230についてエッチングがひととおり行われ、RIE法で使用されるガスはp型層には到達せず、p型層はガスから守られることを確実にする。このような工程により得られたナノピラー202は、保護層225のいくつかの領域をマスクし、保護層225のエッチングされるべき領域(即ち、複数のナノピラー202間の複数の空間における露出している領域)を決定する。
工程130において、保護層225と半導体ウエハ201は、例えば誘導結合プラズマエッチングによりエッチングされる。このとき以前の工程で生成されたナノピラー202は、マスクとして働く。この工程130は、図2bに示される構造になるまで、p型層220,活性層215、及びn型層210の途中までを貫通するようにエッチングする。所望の深さになるまで、エッチングは650nmレーザを用いてモニターされる。工程130により、図2bに示されるナノピラー構造が得られ、ナノピラー202は、n型層210から上方に延び、それぞれのナノピラー202は、n型層210のそれぞれの部分と、活性層215のそれぞれの部分と、p型層220のそれぞれの部分と、保護層225のそれぞれの部分と、第1マスク層230のそれ添えの部分と、第2マスク層235のそれぞれの部分とを有する。そのために、工程130のエッチングにより、半導体ウエハ201の複数の露出面202aが提供され、露出面は、n型層210の上方の複数の層全体の複数のナノピラー202の側面と、複数のナノピラー202間のn型層210の上面とを有する。それぞれのナノピラー202の直径は、頂上から下までほぼ一定であり、それぞれのニッケル島で覆われた表面領域の直径とほぼ同じである。ただし実際のところ、いくつかのナノピラーはテーパ状となる。
工程135において、エッチングされた半導体ウエハ201は酸処理を受ける。この工程135は、半導体ウエハ201の露出面を、濃度70%、温度セ氏260度、5分間硝酸に接触させる工程を含む。半導体ウエハ201全体は、硝酸に浸漬され、活性層125における複数の発光層を含む半導体ウエハ201の露出面201aは硬化する。そのことにより、結果として得られたLED300の光学的性能が向上する。
発明者等は、半導体ウエハ201に形成されたナノピラー202により、LED300のフォトルミネセンスが向上すること、及び硝酸によりナノピラー202を硬化することによりLEDのフォトルミネセンスが更に向上することを発見した。ただし、例えば塩酸などの別の流体を用いて硬化させたときは、フォトルミネセンスが低下することも発見した。しかしながら、例えば保護層225の厚さが50ナノメータかそれ以上であるように、保護層が厚すぎる場合には、工程135の硝酸処理によって保護層225が浸食される。即ち、工程110で形成された保護層が厚すぎる場合には、工程135の硝酸処理によってナノピラー202からインジウムースズ酸化物を除去でき、そのことによってナノピラーの頂部に位置する二酸化ケイ素や複数のニッケル島が除去される。従って、保護層を設けて、その後のスピンオンガラスのエッチングバック中に、p型層220を保護すべきであれば、保護層225の厚さは50ナノメータ未満とすべきである。このことは、図5a〜図5d及び図6a〜図6dによって理解される。図5aと図5cは、互いに異なる方向から見た透視図であり、工程135の酸処理前の複数のナノピラー202を示しており、ITO層の厚さは50nmである。図5bと図5dは、互いに異なる方向から見た透視図であり、酸処理後の複数のナノピラー202を示しており、インジウムースズ酸化物、二酸化ケイ素、ニッケルがナノピラー202から除去されていることが判る。図6aから図6dは、ITO層の厚さが20nmの場合の図5aから図5dと対応する図である。図6a〜図6dから判るように、ホットな酸処理後にもITO層と複数のマスク層はピラーに留まっている。
工程140では、第2のマスク層235が除去される。この工程は、塩酸(HCl)又は硝酸(HNO)を用いたウェットエッチングにて実行できる。
工程145では、第1のマスク230が除去される。この工程は、フッ化水素(HF)を用いたウェットエッチングにて実行できる。この工程は、ナノロッドの頂部に保護ITO層を留めることができる点に注目すべきである。そのことは、後述する工程155のエッチングバック工程において、残存する保護ITO層が、p−GaNを損傷から守るという点で重要である。別の方法として、この工程145は、工程155と結合してもよい。即ち、工程155のエッチングバック処理中において、第1のマスク層230は充填剤と共に除去できる。
図1cにおいて、工程150では、充填層が複数のナノピラー202の間の空間に設けられ、半導体ウエハ201の露出面202aと接触している。本実施の形態では、充填層は支持材料(絶縁透明材料または半絶縁透明材料)と金属粒子との混合物240である。よって、空間において支持材料が金属粒子を支持している。この混合物240は、空間を埋め、n型層210からナノピラー202の頂部そしてそれより高くまで層を形成する。隣合うナノピラー202の最大距離が200nmとなるようにナノピラー202が形成されているとすると、いずれかの金属粒子といずれかの露出面202aとの最大距離は100ナノメータである。この場合、活性層215と同一平面上にある金属粒子は、表面プラズモン結合を引き起こす位置にある。更に、金属粒子は支持材料中に漂い,分散している。そのため、多くの金属粒子は、ナノピラー202のいずれかの表面から100nm未満の位置にあり、いくつかの粒子は事実上はゼロnmの距離にある。
支持材料は、スピンオンガラスであるが、別の高分子材料又は蛍光物質、加えて、硫化カドミウムを用いることができ、当業者にとっては更に別の適切な材料は自明であろう。
金属粒子は銀であるが、金、ニッケル又はアルミニウムでもよい。金属粒子の粒径は数nmから約1ミクロンである。活性層215の発光層からの光の波長又は周波数に基づいて金属を選択する。例えば、銀は青色LDEに好適であり、アルミニウムは紫外線LEDに好適である。支持材料中の粒子の濃度は、0.0001重量パーセント(%w/w)〜10重量パーセント(%w/w)である。
本実施の形態における充填材料は金属粒子を支持するためのものであり、表面プラズモン結合を向上させる。別の実施の形態では、別の材料によって充填材料が形成され、例えば,白色LED製造のために用いられる波長変換材料である。
工程155において、充填材料240はエッチングバックされる。工程155では充填材料240はナノロッド上の保護層までエッチングされる。このエッチングは、反応性イオンエッチング(RIE)処理においてCHFそして又はSFを用いることによってなされる。CHF又はSFのガスによって、p型層220上に深刻な劣化と非活性化の損傷を引き起こす。そのため、エッチングバック処理において、保護層は、p型層220がエッチング用のCHF及び又はSFガスにさらされないようにしている。
工程160において、保護層225はナノピラーから除去される。塩酸(HCl)又は硝酸を用いたウェットエッチングによって、除去がなされ、(塩酸の温度はセ氏260度までである)以後に行われる下記のp接点の製造のために、p−GaN200が露出される。ITO保護層を除去するのは、ITO保護層が損傷されやすく良好な電気接続を提供できないからである。複数のナノピラー間の空隙を充填している残存するスピンオフガラス層にとって、塩酸又は硝酸等の酸は悪影響を及ぼさない。しかしながら、いくつかの場合には、ITO保護層又はその一部はナノピラーの頂部に留まって電気接点を形成する。
工程165では図3に示されるように、メサ252がエッチングされ、ナノピラー202を越えて延びるn型層210の表面の複数の部分を露出させる。これは、標準的なフォトリソグラフィーと誘導結合プラズマエッチングによってなされる。
工程170では、ITO又は他の適切な金属である透明なp接点層245がp型層220上に設けられる。その結果、p接点層245は,複数のナノピラー202の頂部上に延びて頂部と電気的に接続されるとともに、複数のナノピラー202間の空間に充填されている支持材料と金属粒子との混合物240上にも延びている。p型接点の堆積のために標準的なフォトリソグラフィーが用いられる。
工程175では、p接点パッド250がp接点層245の上側に形成され、n接点とnパッド255が、ナノピラー202を越えて延びるn型層210の部分の平坦な上面上に形成され、図3に示されるLED30が製造される。標準的なフォトリソグラフィーを用いて、n型層210のn接点パッドが形成される。
保護層を設ける利点が図7、図8に示される。図7は保護層が設けられていない装置群の電流特性を示し、図8は、35nm厚のITO保護層が設けられている装置群の電流特性を示す。これらの図から明らかなように、ITO保護層を設けた装置群は、いかなる注入電流においてもきわめて低い順方向バイアス電圧を示す。例えば、20mAの注入電流について、ITO保護層のある装置では順方向バイアスは3.4Vであるが、保護層の内装置では順方向バイアスは5.7Vである。
尚、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加え得ることは勿論である。例えば、半導体装置として頂部側にn型半導体層を形成し、基板に最も近い底部にp型層を形成してもよい。また保護層は、マスク層の形成中やそのエッチング中及び充填層のエッチング中にp層を保護する点で有効であるが、マスクの形成のため、又はマスクのエッチングのためのいずれかか、充填材のエッチングバックのために他の方法を使用してもよく、保護層は上述したようにいくつかの利点をもたらす。また、本実施の形態においては、硬化工程は重要な利点を有するが、別の実施の形態においては、ウエアの材料やエッチング工程に応じて硬化工程を省略するか修正してもよい。
201 ウエハ
202a ウエハの露出面
205 基板
210 n型層
215 活性層
220 p型層
225 保護ITO層
230 第1のマスク層
235 第2のマスク層
240 混合物
245 p接点層
250 p接点パッド
252 メサ
255 n接点パッド
300 LED

Claims (17)

  1. 発光層を含む複数の層を有する半導体ウエハを提供する工程と、
    該半導体ウエハ上に保護層を設ける工程と、
    該半導体ウエハに複数の処理工程を実行して発光ダイオードを形成する工程と、を有し、該保護層は該複数の処理工程のうちの少なくとも一つの工程が行われている間、該半導体ウエハを保護することを特徴とする発光ダイオードの製造方法。
  2. 該複数の処理工程は、該保護層にマスクを提供する工程を含むことを特徴とする請求項1に記載の発光ダイオードの製造方法。
  3. 該保護層にマスクを提供する工程は、該保護層上にマスク層を設け、次に該マスク層の複数の領域をエッチングして該マスクを提供することを特徴とする請求項2に記載の発光ダイオードの製造方法。
  4. 該保護層にマスクを提供する工程は更に、該マスク層上に金属層を設け、該金属層をアニーリングして複数の島を形成し、島と島との間がエッチングされる領域として決定されることを特徴とする請求項3に記載の発光ダイオードの製造方法。
  5. 該マスクは、エッチングされる領域を規定し、該複数の処理工程は、該エッチングされる領域よりも下側に該半導体ウエハをエッチングする処理を含むことを特徴とする請求項2乃至4のいずれか一項に記載の発光ダイオードの製造方法。
  6. 該複数の処理工程のうちのいくつかの工程は複数のナノピラーを形成する工程を含み、該複数のナノピラー間では空隙が規定され、該複数の処理工程は、該空隙に材料を充填し、該充填された材料をエッチングバックする工程を含むことを特徴とする請求項1乃至5のいずれか一項に記載の発光ダイオードの製造方法。
  7. 該複数の処理工程は、該マスクを除去する工程を含むことを特徴とする請求項2乃至6のいずれか一項に記載の発光ダイオードの製造方法。
  8. 該エッチングされた該半導体ウエハを酸で処理する工程を更に備えた請求項1乃至7のいずれか一項に記載の発光ダイオードの製造方法。
  9. 該酸は、少なくともセ氏100度の硝酸であることを特徴とする請求項8に記載の発光ダイオードの製造方法。
  10. 該酸で処理する工程は、少なくとも1分間行われることを特徴とする請求項8又は9に記載の発光ダイオードの製造方法。
  11. 該酸は少なくとも50%の硝酸であることを特徴とする請求項8乃至10のいずれか一項に記載の発光ダイオードの製造方法。
  12. 該保護層を除去する工程を更に備えたことを特徴とする請求項1乃至11のいずれか一項に記載の発光ダイオードの製造方法。
  13. 該複数の処理工程は、該半導体ウエハ上に接点層を設ける工程を含むことを特徴とする請求項1乃至12のいずれか一項に記載の発光ダイオードの製造方法。
  14. 該保護層は、金属酸化物と、好ましくはインジウム-スズ酸化物、酸化亜鉛、酸化チタンのうち少なくとも一つを有することを特徴とする請求項1乃至13のいずれか一項に記載の発光ダイオードの製造方法。
  15. 該保護層は厚さが50ナノメータ以下であることを特徴とする請求項1乃至14のいずれか一項に記載の発光ダイオードの製造方法。
  16. 該保護層は厚さが20ナノメータ以下であることを特徴とする請求項1乃至15のいずれか一項に記載の発光ダイオードの製造方法。
  17. 該マスクは、二酸化ケイ素層又は窒化ケイ素層によって構成されることを特徴とする請求項2乃至5のいずれか一項に記載の発光ダイオードの製造方法。
JP2013552280A 2011-02-08 2012-02-08 発光ダイオードの製造方法 Pending JP2014509075A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1102122.7A GB2487917B (en) 2011-02-08 2011-02-08 Semiconductor devices and fabrication methods
GB1102122.7 2011-02-08
PCT/GB2012/050275 WO2012107759A1 (en) 2011-02-08 2012-02-08 Method of manufacturing a light emitting diode

Publications (1)

Publication Number Publication Date
JP2014509075A true JP2014509075A (ja) 2014-04-10

Family

ID=43836353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013552280A Pending JP2014509075A (ja) 2011-02-08 2012-02-08 発光ダイオードの製造方法

Country Status (8)

Country Link
US (1) US9070839B2 (ja)
EP (1) EP2673810A1 (ja)
JP (1) JP2014509075A (ja)
KR (1) KR20140068798A (ja)
CN (1) CN103460408A (ja)
GB (1) GB2487917B (ja)
RU (1) RU2013141185A (ja)
WO (1) WO2012107759A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403793B2 (en) 2016-08-01 2019-09-03 Nichia Corporation Method of forming nanorods and method of manufacturing semiconductor element

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325901B (zh) * 2013-05-22 2016-03-09 中国科学院半导体研究所 垂直结构表面等离激元增强GaN基纳米柱LED及制备方法
GB2522406A (en) * 2014-01-13 2015-07-29 Seren Photonics Ltd Semiconductor devices and fabrication methods
GB2522407A (en) * 2014-01-13 2015-07-29 Seren Photonics Ltd Semiconductor devices and fabrication methods
TW201601220A (zh) 2014-06-20 2016-01-01 中華映管股份有限公司 薄膜電晶體及其製造方法
CN106058003B (zh) * 2016-07-26 2019-03-19 湘能华磊光电股份有限公司 一种提升led芯片亮度的方法
US10763290B2 (en) 2017-02-22 2020-09-01 Elwha Llc Lidar scanning system
CN109950378A (zh) * 2017-12-20 2019-06-28 大连德豪光电科技有限公司 Led芯片及其制备方法
KR102507549B1 (ko) * 2018-08-31 2023-03-07 주식회사 엘지화학 장식 부재의 제조방법 및 장식 부재
WO2020046087A1 (ko) * 2018-08-31 2020-03-05 주식회사 엘지화학 장식 부재용 필름의 제조 방법
WO2021167657A2 (en) 2019-11-13 2021-08-26 Lumotive, LLC Lidar systems based on tunable optical metasurfaces
DE102020215937A1 (de) 2020-12-15 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines substrats mit einer strukturierten oberfläche und substrat mit einer strukturierten oberfläche
US11429008B1 (en) 2022-03-03 2022-08-30 Lumotive, LLC Liquid crystal metasurfaces with cross-backplane optical reflectors
US11487183B1 (en) 2022-03-17 2022-11-01 Lumotive, LLC Tunable optical device configurations and packaging
US11487184B1 (en) 2022-05-11 2022-11-01 Lumotive, LLC Integrated driver and self-test control circuitry in tunable optical devices
US11493823B1 (en) 2022-05-11 2022-11-08 Lumotive, LLC Integrated driver and heat control circuitry in tunable optical devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4305296C3 (de) * 1993-02-20 1999-07-15 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer strahlungsemittierenden Diode
JP2000091636A (ja) * 1998-09-07 2000-03-31 Rohm Co Ltd 半導体発光素子の製法
CA2466141C (en) * 2002-01-28 2012-12-04 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
US8012774B2 (en) * 2005-01-11 2011-09-06 SemiLEDs Optoelectronics Co., Ltd. Coating process for a light-emitting diode (LED)
KR100643473B1 (ko) * 2005-09-06 2006-11-10 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP4954549B2 (ja) 2005-12-29 2012-06-20 ローム株式会社 半導体発光素子およびその製法
KR20070088145A (ko) * 2006-02-24 2007-08-29 엘지전자 주식회사 발광 다이오드 및 그 제조방법
KR100736623B1 (ko) 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
WO2008065373A1 (en) 2006-11-28 2008-06-05 Luxtaltek Corporation Pyramidal photonic crystal light emitting device
TWI353068B (en) * 2007-07-19 2011-11-21 Lite On Technology Corp Semiconductor light-emitting element and process f
KR101341374B1 (ko) 2007-07-30 2013-12-16 삼성전자주식회사 광자결정 발광소자 및 그 제조방법
KR100900288B1 (ko) 2007-10-29 2009-05-29 엘지전자 주식회사 발광 소자
KR20100028412A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 나노 막대를 이용한 발광 다이오드 및 그 제조 방법
EP2443675A2 (en) * 2009-06-19 2012-04-25 Seren Photonics Limited Light emitting diodes
CN101863452B (zh) * 2010-06-10 2015-06-24 中国科学院苏州纳米技术与纳米仿生研究所 一种改善绝缘衬底上纳米阵列结构器件制作的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403793B2 (en) 2016-08-01 2019-09-03 Nichia Corporation Method of forming nanorods and method of manufacturing semiconductor element

Also Published As

Publication number Publication date
RU2013141185A (ru) 2015-03-20
GB2487917B (en) 2015-03-18
KR20140068798A (ko) 2014-06-09
US20140038320A1 (en) 2014-02-06
EP2673810A1 (en) 2013-12-18
GB2487917A (en) 2012-08-15
WO2012107759A1 (en) 2012-08-16
GB201102122D0 (en) 2011-03-23
US9070839B2 (en) 2015-06-30
CN103460408A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
JP2014509075A (ja) 発光ダイオードの製造方法
US10062821B2 (en) Light-emitting device
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
JP4970782B2 (ja) 凹凸構造を含む発光素子及びその製造方法
US6958494B2 (en) Light emitting diodes with current spreading layer
US20050179045A1 (en) Nitride semiconductor light emitting diode having improved ohmic contact structure and fabrication method thereof
JP2006135311A (ja) 窒化物半導体を用いた発光ダイオード
JP2023510977A (ja) 赤色led及び製造方法
CN102117870B (zh) 垂直发光二极管及其制造方法
JP2011228628A (ja) 垂直型の光抽出メカニズムを備える発光素子及びその製造方法
US20120025246A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP2007281037A (ja) 半導体発光素子及びその製造方法
JP5872154B2 (ja) 発光素子及びその製造方法
JP2012028773A (ja) 半導体発光素子及びその製造方法
JP2023536361A (ja) Ledデバイス及びledデバイスの製造方法
KR101274651B1 (ko) 발광 다이오드 및 이의 제조 방법
CN110838538B (zh) 一种发光二极管元件及其制备方法
KR101518858B1 (ko) 반도체 발광소자 및 그 제조방법
KR100972852B1 (ko) 3족 질화물 반도체 발광소자 및 그 제조방법
JP4751093B2 (ja) 半導体発光素子
KR100957742B1 (ko) 3족 질화물 반도체 발광소자
KR101098589B1 (ko) 3족 질화물 반도체 발광소자
JP5897365B2 (ja) 半導体発光素子およびその製造方法
TWI653766B (zh) 用於氮化鎵系led之反射性接觸件
Liu et al. Characteristics of a low-damage GaN-based light-emitting diode using a KOH-treated wet-etching approach