KR102075147B1 - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR102075147B1
KR102075147B1 KR1020130064394A KR20130064394A KR102075147B1 KR 102075147 B1 KR102075147 B1 KR 102075147B1 KR 1020130064394 A KR1020130064394 A KR 1020130064394A KR 20130064394 A KR20130064394 A KR 20130064394A KR 102075147 B1 KR102075147 B1 KR 102075147B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
electrode
bump
disposed
Prior art date
Application number
KR1020130064394A
Other languages
English (en)
Other versions
KR20140142826A (ko
Inventor
최석범
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130064394A priority Critical patent/KR102075147B1/ko
Priority to EP14171078.0A priority patent/EP2811540B1/en
Priority to US14/296,147 priority patent/US9224922B2/en
Priority to CN201410246630.7A priority patent/CN104241483B/zh
Publication of KR20140142826A publication Critical patent/KR20140142826A/ko
Priority to US14/959,266 priority patent/US9577155B2/en
Application granted granted Critical
Publication of KR102075147B1 publication Critical patent/KR102075147B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

발광 소자는 기판 상에 배치되고 적어도 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 제2 도전형 반도체층 상에 배치된 반사 전극과, 반사 전극 상에 배치된 범프와, 반사 전극과 제1 범프 사이에 배치된 박리 방지층을 포함한다.

Description

발광 소자 및 발광 소자 패키지{Light emitting device and light emitting device package}
실시예는 발광 소자에 관한 것이다.
실시예는 발광 소자 패키지에 관한 것이다.
발광 소자 및 발광 소자 패키지에 대한 연구가 활발하게 진행 중이다.
발광 소자는 예컨대 반도체 물질로 형성되어 전기 에너지를 빛으로 변환하여 주는 반도체 발광 소자 또는 반도체 발광 다이오드이다.
발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 반도체 발광 소자로 대체하기 위한 많은 연구가 진행되고 있다.
발광 소자는 실내외에서 사용되는 각종 램프, 액정표시장치의 백라이트 유닛, 전광판과 같은 표시 소자, 가로등과 같은 조명 소자로서 사용이 증가되고 있는 추세이다.
실시예는 소자의 신뢰성을 향상시킬 수 있는 발광 소자를 제공한다.
실시예는 전극의 박리를 방지할 수 있는 발광 소자를 제공한다.
실시예는 광 효율을 향상시킬 수 있는 발광 소자를 제공한다.
실시예에 따르면, 발광 소자는, 기판; 상기 기판 상에 배치되고, 적어도 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 상에 배치된 반사 전극; 상기 반사 전극 상에 배치된 범프; 및 상기 반사 전극과 상기 제1 범프 사이에 배치된 박리 방지층을 포함한다.
실시예에 따르면, 발광 소자 패키지는, 캐비티를 갖는 몸체; 상기 캐비티에 배치된 제1 및 제2 전극층; 상기 제1 및 제2 전극층 상에 배치된 발광 소자; 및 상기 발광 소자를 둘러싸는 몰딩 부재를 포함한다.
실시예는 반사 전극과 전극 패드 사이에 박리 방지층이 형성되어, 박리 방지층에 의해 반사 전극의 박리가 방지되므로, 제품의 신뢰성이 향상될 수 있다.
실시예는 전극 패드가 박리 방지층의 외측면 또는 박리 방지층을 관통하여 반사 전극과 전기적으로 연결되므로, 박리 방지층이 형성되더라도 원활한 전원 공급이 가능하다.
실시예는 범프가 범프 패드를 통해 다수의 전극 패드와 전기적으로 연결됨으로써, 발광 소자의 전 영역으로 신속하게 전류를 공급하여 줄 수 있으므로, 광 효율이 향상될 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 도시한 평면도이다.
도 2는 도 1의 발광 소자를 H-H' 라인을 따라 절단한 단면도이다.
도 3은 도 1의 발광 소자를 I-I' 라인을 따라 절단한 단면도이다.
도 4는 도 1의 박리 방지층의 폭과 그 주변의 폭 사이의 관계를 설명하는 도면이다.
도 5는 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
도 6은 도 5의 방지층을 도시한 평면도이다.
도 7은 제3 실시예에 따른 발광 소자를 도시한 단면도이다.
도 8은 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 도시한 평면도이고, 도 2는 도 1의 발광 소자를 H-H' 라인을 따라 절단한 단면도이며, 도 3은 도 1의 발광 소자를 I-I' 라인을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 제1 실시예에 따른 발광 소자(1)는 성장 기판(2), 발광 구조물(12), 반사 전극(14) 및 제1 및 제2 범프를 포함할 수 있다.
제1 실시예에 따른 발광 소자(1)는 플립칩형 구조(flip-chip type structure) 발광 소자일 수 있지만, 이에 대해서는 한정하지 않는다.
제1 실시예에 따른 발광 소자(1)는 다수의 제1 전극 패드(18) 및 다수의 제2 전극 패드(20)를 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
제1 실시예에 따른 발광 소자(1)는 제1 및 제2 범프 패드(28, 30)를 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
제1 실시예에 따른 발광 소자(1)는 버퍼층(4)을 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
제1 실시예에 따른 발광 소자(1)는 발광 구조물(12)의 위 및/또는 아래에 배치된 적어도 하나 이상의 화합물 반도체층을 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 버퍼층(4) 및 상기 발광 구조물(12)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있다. 예컨대, 상기 버퍼층(4) 및 상기 발광 구조물(12)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 성장 기판(2)은 상기 발광 구조물(12)을 성장시키는 한편 상기 발광 구조물(12)을 지지하는 역할을 하며, 반도체 물질의 성장에 적합한 물질로 형성될 수 있다. 상기 성장 기판(2)은 상기 발광 구조물(12)의 격자 상수와 유사하고 열적 안정성을 갖는 재질로 형성될 수 있으며, 전도성 기판, 화합물 반도체 기판 및 절연성 기판 중 하나일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 성장 기판(2)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.
상기 성장 기판(2)은 도전성을 갖도록 도펀트를 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. 상기 도펀트를 포함하는 상기 성장 기판(2)은 전극층으로 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 성장 기판(2)과 상기 발광 구조물(12) 사이에 버퍼층(4)이 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 버퍼층(4)은 상기 성장 기판(2)과 상기 발광 구조물(12) 사이의 큰 격자 상수 차이를 완화하여 주거나 상기 성장 기판(2)의 물질이 상기 발광 구조물(12)로 확산되는 것을 방지하여 주거나 상기 성장 기판(2)의 상면에 리세스(recess)와 같은 결함(melt-back) 현상을 방지하여 주거나 응력을 제어하여 성장 기판(2)의 깨짐을 방지하여 줄 수 있지만, 이에 대해서는 한정하지 않는다.
상기 성장 기판(2) 상에 상기 버퍼층(4)이 형성되고, 상기 버퍼층(4) 상에 상기 발광 구조물(12)이 형성될 수 있다. 다시 말해, 상기 버퍼층(4)은 상기 성장 기판(2)과 상기 발광 구조물(12) 사이에 형성될 수 있다.
상기 발광 구조물(12)은 상기 버퍼층(4) 상에 형성될 수 있다. 상기 발광 구조물(12)은 격자 상수 차이가 작은 상기 버퍼층(4) 상에 성장되므로, 전위(dislocation)와 같은 결함의 발생 가능성을 줄여 줄 수 있다.
상기 발광 구조물(12)은 다수의 화합물 반도체층을 포함할 수 있다.
예컨대, 상기 발광 구조물(12)은 적어도 제1 도전형 반도체층(6), 활성층(8) 및 제2 도전형 반도체층(10)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 활성층(8)은 상기 제1 도전형 반도체층(6) 상에 배치되고, 상기 제2 도전형 반도체층(10)은 상기 활성층(8) 상에 배치될 수 있다.
상기 제1 도전형 반도체층(6), 상기 활성층(8) 및 상기 제2 도전형 반도체층(10)은 II-VI족 또는 III-V족 화합물 반도체 재질로 이루어진 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)형성될 수 있다. 예컨대, 상기 제1 도전형 반도체층(6), 상기 활성층(8) 및 상기 제2 도전형 반도체층(10)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 제1 도전형 반도체층(6)은 n형 도펀트를 포함하는 n형 반도체층이고, 상기 제2 도전형 반도체층(10)은 p형 반도체층일 수 있지만, 이에 대해서는 한정하지 않는다. 상기 n형 도펀트는 Si, Ge, Sn 등을 포함하고, 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함하지만, 이에 대해서는 한정하지 않는다.
상기 활성층(8)은 상기 제1 도전형 반도체층(6)을 통해서 주입되는 제1 캐리어, 예컨대 전자와 상기 제2 도전형 반도체층(10)을 통해서 주입되는 제2 캐리어, 예컨대 정공이 서로 결합되어, 상기 활성층(8)의 형성 물질에 따른 에너지 밴드갭(Energy Band Gap)에 상응하는 파장을 갖는 빛을 방출할 수 있다.
상기 활성층(8)은 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(8)은 우물층과 배리어층을 한 주기로 하여 우물층과 배리어층이 반복적으로 형성될 수 있다. 상기 우물층과 배리어층의 반복주기는 발광 소자의 특성에 따라 변형 가능하므로, 이에 대해서는 한정하지 않는다.
상기 활성층(8)은 예를 들면, InGaN/GaN의 주기, InGaN/AlGaN의 주기, InGaN/InGaN의 주기 등으로 형성될 수 있다. 상기 배리어층의 밴드갭은 상기 우물층의 밴드갭보다 크게 형성될 수 있다.
도시되지 않았지만, 상기 제1 도전형 반도체층(6)의 아래 및/또는 상기 제2 도전형 반도체층(10) 상에 제3 도전형 반도체층이 배치될 수 있다. 예컨대, 상기 제1 도전형 반도체층(6)의 아래에 배치된 제3 도전형 반도체층은 상기 제2 도전형 반도체층(10)과 동일한 도전형 도펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 제2 도전형 반도체층(10)의 위에 배치된 제3 도전형 반도체층은 제1 도전형 반도체층(6)과 동일한 도전형 도펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 반사 전극(14)은 상기 발광 구조물(12) 상에 형성될 수 있다. 구체적으로, 상기 반사 전극(14)은 상기 제2 도전형 반도체층(10) 상에 형성될 수 있다.
상기 반사 전극(14)은 위에서 보았을 때, 'T'자 형상으로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 반사 전극(14)은 반사 특성 및 전기 전도성이 우수한 물질로 형성될 수 있다. 상기 반사 전극(14)은 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 반사 전극(14)은 Ag/Ni/Ti/TiW/Ti나 이의 적층 구조를 가질 수 있지만, 이에 대해서는 한정하지 않는다. Ag은 반사 기능을 가지고, Ni은 접합 기능 또는 확산 방지 기능을 가지며, Ti는 접합 기능을 가지며, TiW는 확산 방지 기능을 가질 있지만, 이에 대해서는 한정하지 않는다.
상기 반사 전극(14)은 상기 제2 도전형 반도체층(10)의 상면과 접촉할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 반사 전극(14)이 상기 상기 제2 도전형 반도체층(10)과 오믹 콘택이 되지 않는 경우, 상기 반사 전극(14)과 상기 제2 도전형 반도체층(10) 사이에 상기 제2 도전형 반도체층(10)과 오믹 콘택이 우수한 투명 전극이 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 투명 전극은 광 투과율이 우수한 도전 물질로 형성될 수 있다. 예컨대, 상기 투명 전극은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(6) 상에 제1 전극 패드(18)가 형성되고, 상기 반사 전극(14) 상에 제2 전극 패드(20)가 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 전극 패드(18, 20) 각각은 원형의 패턴으로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 전극 패드(18, 20)는 전기 전도도가 우수한 물질로 형성될 수 있다. 상기 제1 및 제2 전극 패드(18, 20) 각각은 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 제1 및 제2 전극 패드(18, 20) 각각은 Cr/Ni/Ti/TiW/Ti나 이의 적층 구조를 가질 수 있지만, 이에 대해서는 한정하지 않는다. Cr은 전극 기능을 가지고, Ni은 접합 기능 또는 확산 방지 기능을 가지며, Ti는 접합 기능을 가지며, TiW는 확산 방지 기능을 가질 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극 패드(18) 상에 제1 범프 패드(22)가 형성되고, 상기 제2 전극 패드(20) 상에 제2 범프 패드(24)가 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 범프 패드(22, 24)는 상기 제1 및 제2 범프(28, 30)와의 접착을 용이하게 하여 주고 제1 및 제2 범프(28, 30)의 지지 안정성을 확보하여 줄 수 있지만, 이에 대해서는 한정하지 않는다.
위에서 보았을 때, 상기 제1 범프 패드(22)는 'ㄷ'자 형상으로 형성되고, 상기 제2 범프 패드(24)는 'T'자 형상으로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제2 범프 패드(24)는 상기 반사 전극(14)의 전 영역과 수직으로 중첩될 수 있지만, 이에 대해서는 한정하지 않는다. 위에서 보았을 때, 상기 제1 범프 패드(22)는 상기 제2 범프 패드(24)의 일측 영역을 둘러싸도록 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 범프 패드(22, 24)는 상기 제1 및 제2 전극 패드(18, 20)와 마찬가지로, 전기 전도도가 우수한 물질로 형성될 수 있다. 상기 제1 및 제2 범프 패드(22, 24) 각각은 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 범프 패드(22)는 상기 다수의 제1 전극 패드(18)와 수직으로 중첩될 수 있다. 상기 제2 범프 패드(24)는 상기 다수의 제2 전극 패드(20)와 수직으로 중첩될 수 있다.
상기 제1 및 제2 전극 패드(18, 20) 및/또는 상기 제1 및 제2 범프 패드(22, 24)는 반드시 형성될 필요는 없다. 상기 제1 및 제2 전극 패드(18, 20) 및/또는 상기 제1 및 제2 범프 패드(22, 24)가 형성되지 않는 경우, 상기 제1 및 제2 범프(28, 30) 각각이 상기 제1 도전형 반도체층(6) 및 상기 반사 전극(14) 상에 직접 형성될 수 있다. 즉, 상기 제1 범프(28)는 상기 제1 도전형 반도체층(6)의 상면에 접촉되고, 상기 제2 범프(30)는 상기 반사 전극(14)의 상면에 접촉될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 범프(28, 30)는 제1 실시예에 따른 발광 소자(1)를 발광 소자 패키지에 배치된 제1 및 제2 전극층에 전기적으로 연결시켜 주는 한편 제1 실시예에 따른 발광 소자(1)를 지지하여 주는 역할을 할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 범프(28, 30)는 상기 제1 및 제2 전극 패드(18, 20) 및/또는 상기 제1 및 제2 범프 패드(22, 24)와 마찬가지로, 전기 전도도가 우수한 물질로 형성될 수 있다. 상기 제1 및 제2 범프 패드(22, 24) 각각은 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제1 범프(28, 30) 각각은 원통형 구조를 가지지만, 이에 대해서는 한정하지 않는다. 즉, 상기 제1 및 제2 범프(28, 30) 단면은 구형 구조를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
제1 실시예에 따른 발광 소자(1)는 보호층(26)을 더 포함할 수 있다. 상기 보호층(26)은 상기 발광 구조물(12)의 둘레를 따라 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 보호층(26)은 상기 발광 구조물(12)의 둘레뿐만 아니라 상기 제1 전극 패드(18)의 일부 영역 및 상기 제2 전극 패드(20)의 일부 영역 상에 형성될 수도 있다.
상기 보호층(26)은 상기 제2 전극 패드(20) 상에서 개구(27)를 가질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 상기 보호층(26)은 상기 개구(27)를 제외한 나머지 영역의 상기 제2 전극 패드(20) 상에 형성될 수 있다.
상기 보호층(26)은 절연 특성이 우수한 물질로 형성될 수 있다. 상기 보호층(26)은 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 보호층(26)은 상기 제1 도전형 반도체층(6) 상에 배치된 제1 전극 패드(18)와 상기 제1 도전형 반도체층(6) 상에 배치된 반사 전극(14) 및/또는 제2 전극 패드(20) 사이의 전기적인 쇼트를 방지하고, 상기 제1 전극 패드(18) 또는 상기 반사 전극(14) 및/또는 제2 전극 패드(20)와 상기 활성층(8) 사이의 전기적인 쇼트를 방지하여 줄 수 있다.
한편, 상기 반사 전극(14)은 플립칩 구조의 발광 소자에서, 성장 기판(2)이 상부 방향을 향하도록 배치한 경우, 상기 활성층(8)에서 생성되어 하부 방향으로 진행된 광을 반사시켜 상부 방향으로 진행되도록 하여 줄 수 있다. 이에 따라, 광 추출 효율이 증가되어 광학적 특성이 향상될 수 있다.
하지만, 상기 반사 전극(14)은 인접한 다른 층들, 예컨대 제2 도전형 반도체층(10) 및/또는 제2 전극 패드(20)와의 접합 특성이 좋지 않다. 즉, 상기 반사 전극(14)에 외부의 충격이나 스트레스가 가해지는 경우, 상기 반사 전극(14)은 인접한 다른 층으로부터 박리될 수 있다.
제1 실시예에 따른 발광 소자(1)를 발광 소자 패키지의 몸체에 실장하는 경우, 발광 소자(1)의 제1 및 제2 범프가 고온의 열에 의해 용융된 후 냉각되어 상기 발광 소자(1)가 상기 몸체에 배치된 제1 및 제2 전극층에 부착될 수 있다. 상기 제1 및 제2 범프(28, 30)가 용융되었다가 냉각되는 경우, 상기 제1 및 제2 범프(28, 30)에 수축력(compressive force)와 같은 스트레스가 발생하게 된다. 이러한 스트레스가 상기 제2 범프 패드(24), 상기 제2 전극 패드(20)를 통해 상기 반사 전극(14)에 영향을 주게 된다. 따라서, 상기 제2 범프(30)에 발생된 스트레스에 의해 상기 반사 전극(14)이 상기 제2 도전형 반도체층(10)으로부터 박리되거나 상기 제2 전극 패드(20)로부터 박리될 수 있다.
제1 실시예는 상기 반사 전극(14)과 상기 제2 전극 패드(20) 사이에 박리 방지층(16)이 형성될 수 있다. 즉, 상기 박리 방지층(16)은 상기 반사 전극(14)의 상면과 접촉하며 상기 제2 전극 패드(20)의 배면에 접촉할 수 있다.
상기 제2 전극 패드(20)가 형성되지 않는 경우, 상기 박리 방지층(16)은 상기 제2 범프 패드(24)의 배면과 접촉될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 전극 패드(20) 및 상기 제2 범프 패드(24)가 형성되지 않는 경우, 상기 박리 방지층(16)은 상기 제2 범프(30)의 배면과 접촉될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 박리 방지층(16)은 상기 제2 범프(30)에 의해 발생된 스트레스를 흡수하여 상기 반사 전극(14)에 스트레스 더 이상 가해지지 않도록 하여 줄 수 있다.
아울러, 상기 박리 방지층(16)은 상기 반사 전극(14)과의 접합력이 우수하여, 상기 반사 전극(14)이 박리되지 않도록 하여 줄 수 있다.
제1 실시예에서는 상기 박리 방지층(16)이 상기 반사 전극(14) 위에 형성되는 것으로 한정되고 있지만, 상기 반사 전극(14) 아래에 또 다른 박리 방지층(16)이 형성될 수도 있다. 즉, 상기 제2 도전형 반도체층(10)과 상기 반사 전극(14) 사이에 또 다른 박리 방지층(16)이 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 이러한 경우, 상기 제2 범프(30)에 의한 스트레스가 상기 반사 전극(14)에 가해지더라도 상기 반사 전극(14) 아래에 형성된 또 다른 박리 방지층(16)에 의해 상기 반사 전극(14)의 박리가 방지될 수 있다.
상기 박리 방지층(16)은 무기 계열 절연 물질일 수 있지만, 이에 대해서는 한정하지 않는다. 상기 박리 방지층(16)은 상기 보호층(26)과 마찬가지로, 절연 특성이 우수한 물질로 형성될 수 있다. 상기 박리 방지층(16)은 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 박리 방지층(16)이 형성되더라도, 상기 반사 전극(14)과 상기 제2 전극 패드(20)는 전기적으로 연결되어야 하므로, 상기 제2 전극 패드(20)는 박리 방지층(16)을 사이에 두고 상기 반사 전극(14)의 상면과 접촉할 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 제2 전극 패드(20)는 상기 박리 방지층(16)을 둘러싸도록 형성될 수 있다. 즉, 상기 제2 전극 패드(20)는 상기 박리 방지층(16) 상에 형성되는 제1 영역과 상기 제1 영역의 에지로부터 하부 방향으로 연장되어 상기 박리 방지층(16)의 측면 상에 형성되는 제2 영역을 포함할 수 있다. 상기 제2 전극 패드(20)의 제2 영역은 상기 반사 전극(14)의 상면과 접촉할 수 있지만, 이에 대해서는 한정하지 않는다.
도 4에 도시한 바와 같이, 상기 박리 방지층(16)의 폭을 X라 하고, 상기 제2 전극 패드(20)의 폭을 Y라 하며, 상기 보호층(26)의 개구(27)의 직경을 Z라 한다. 이러한 경우, 상기 박리 방지층(16)의 폭(X), 상기 제2 전극 패드(20)의 폭(Y) 및 상기 보호층(26)의 개구(27)의 직경(Z) 사이의 관계는 하기 식 1로 나타내어질 수 있다.
[식1]
Z〈X〈Y
X: 1
Y: 2 이상
Z: 0.5 ~ 1.0
상기 보호층(26)의 개구(27)의 직경(Z)은 상기 박리 방지층(16)의 폭(X)의 50% 이상일 수 있다. 상기 보호층(26)의 개구(27)의 직경(Z)이 상기 반사 전극(14)의 폭(X)의 50% 이하인 경우, 상기 보호층(26)의 개구(27)의 직경(Z)이 너무 작아 상기 제2 전극 패드(20)와 상기 제2 범프 패드(24) 사이의 접촉 면적이 줄어들어 전원 공급이 원활하지 않을 수 있다.
상기 제2 전극 패드(20)의 폭(Y)은 상기 박리 방지층(16)의 폭(X)의 2배 이상일 수 있다. 상기 제2 전극 패드(20)의 폭(Y)이 상기 박리 방지층(16)의 폭(X)의 2배 이하인 경우, 상기 제2 전극 패드(20)의 제2 영역의 폭이 줄어들게 된다. 상기 제2 전극 패드(20)의 제2 영역의 폭이 줄어들게 되면, 상기 제2 전극 패드(20)와 상기 반사 전극(14) 사이의 접촉 면적이 줄어들어 전원 공급이 원활하지 않을 수 있다.
도 5는 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
제2 실시예는 박리 방지층(16)이 다수의 홀(32)을 형성하는 것을 제외하고는 제1 실시예와 유사하다. 제2 실시예에서 제1 실시예와 동일한 기능이나 동일한 구조를 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 상세한 설명은 생략한다.
도 5를 참조하면, 제2 실시예에 따른 발광 소자(1A)는 성장 기판(2), 발광 구조물(12), 반사 전극(14) 및 제1 및 제2 범프(28, 30)를 포함할 수 있다.
제2 실시예에 따른 발광 소자(1A)는 버퍼층(4), 다수의 제1 및 제2 전극 패드(18, 20), 제1 및 제2 범프 패드(22, 24) 중 적어도 하나를 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
제2 실시예에 따른 발광 소자(1A)는 발광 구조물(12)의 위 및/또는 아래에 배치된 적어도 하나 이상의 화합물 반도체층을 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
제2 실시예는 상기 반사 전극(14)과 상기 제2 전극 패드(18, 20) 사이에 박리 방지층(16)이 형성될 수 있다. 즉, 상기 박리 방지층(16)은 상기 반사 전극(14)의 상면과 접촉하며 상기 제2 전극 패드(18, 20)의 배면에 접촉할 수 있다.
상기 박리 방지층(16)은 도 6에 도시한 바와 같이, 다수의 홀(32)을 포함할 수 있다. 상기 홀(32)은 랜덤하게 형성되거나 일정하게 형성될 수 있다.
상기 제2 전극 패드(20)는 상기 박리 방지층(16)의 다수의 홀(32)을 통해 상기 반사 전극(14)과 접촉될 수 있다.
아울러, 상기 제2 전극 패드(20)는 상기 박리 방지층(16)을 외측면을 둘러싼 후 상기 반사 전극(14)의 상면과 접촉할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 전극 패드(20)는 상기 박리 방지층(16)의 둘레를 경유하여 상기 반사 전극(14)과 접촉될 수도 있다.
도시되지 않았지만, 상기 박리 방지층(16)에 다수의 홀(32)이 형성되어 전원을 원활하게 공급할 수 있을 정도로 상기 다수의 홀(32)을 통해 상기 제2 전극 패드(20)와 상기 반사 전극(14) 사이의 접촉 면적이 확보되는 경우, 상기 박리 방지층(16)의 직경은 상기 반사 전극(14)의 폭 및/또는 상기 제2 전극 패드(20)의 폭과 동일할 수도 있지만, 이에 대해서는 한정하지 않는다. 이러한 경우, 상기 박리 방지층(16)의 측면은 상기 보호층(26)의 내측면과 접촉될 수 있지만, 이에 대해서는 한정하지 않는다.
도 7은 제3 실시예에 따른 발광 소자를 도시한 단면도이다.
제3 실시예는 박리 방지층(16)이 상기 제2 범프(30) 아래 이외의 다른 영역에도 형성되는 것을 제외하고는 제1 실시예와 유사하다.
제3 실시예에서 제1 실시예와 동일한 기능이나 동일한 구조를 갖는 구성 요소에 대해서는 동일한 도면 번호를 부여하고 상세한 설명은 생략한다.
도 7을 참조하면, 제3 실시예에 따른 발광 소자(1B)는 성장 기판(2), 발광 구조물(12), 반사 전극(14) 및 제1 및 제2 범프(28, 30)를 포함할 수 있다.
제3 실시예에 따른 발광 소자(1B)는 버퍼층(4), 다수의 제1 및 제2 전극 패드(18, 20), 제1 및 제2 범프 패드(28, 30) 중 적어도 하나를 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
제3 실시예에 따른 발광 소자(1B)는 발광 구조물(12)의 위 및/또는 아래에 배치된 적어도 하나 이상의 화합물 반도체층을 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
제3 실시예는 상기 반사 전극(14)과 상기 제2 전극 패드(20) 사이에 박리 방지층(16)이 형성될 수 있다. 즉, 상기 박리 방지층(16)은 상기 반사 전극(14)의 상면과 접촉하며 상기 제2 전극 패드(20)의 배면에 접촉할 수 있다.
아울러, 상기 박리 방지층(16)은 상기 제2 범프(30) 아래뿐만 아니라 상기 제2 범프(30) 이외의 다른 영역에도 형성될 수 있다.
상기 박리 방지층(16)은 'T'자 형상의 반사 전극(14)을 따라 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 박리 방지층(16) 상에는 다수의 제2 전극 패드(20)가 형성될 수 있다.
상기 제2 범프 패드(24)는 상기 박리 방지층(16)을 덮도록 형성될 수 있다. 상기 제2 범프 패드(24)는 상기 박리 방지층(16)의 상면 및 측면 상에 형성되며 상기 반사 전극(14)의 상면과 접촉될 수 있다.
제1 내지 제3 실시예에서 설명되지 않았지만, 상기 제2 범프(30)는 상기 제2 전극 패드(20)가 형성되지 않은 영역에 형성될 수 있다. 다시 말해, 상기 제2 범프(30)는 상기 제2 전극 패드(20) 사이의 반사 전극(14) 상에 형성될 수 있다. 이러한 구조의 경우, 상기 제2 범프(30) 아래에 제1 내지 제3 실시예에 따른 박리 방지층(16)이 형성되지 않을 수도 있지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만, 다수의 제1 전극 패드(18) 및/또는 다수의 제2 전극 패드(20) 사이는 보호층(26)에 의해 전기적으로 절연되고 상기 각 전극 패드(18, 20) 상면이 상기 제1 및 제2 범프 패드(22, 24)와 전기적으로 연결될 수도 있지만, 이에 대해서는 한정하지 않는다.
도 8은 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 8을 참조하면, 실시예에 따른 발광 소자 패키지는 광을 생성하는 발광 소자(1)와, 상기 발광 소자(1)가 실장된 몸체(105)를 포함할 수 있다.
상기 발광 소자(1)는 제1 내지 제3 실시예에 따른 플립칩형 구조 발광 소자일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 몸체(105)의 상부 영역에 경사면을 갖고 하부 방향으로 움푹 들어간 캐비티(111)가 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 상기 캐비티(111)는 경사진 경사면과 평평한 바닥면을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 캐비티(111)의 내측면은 상기 바닥면에 대해 수직한 수직면을 가질 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 몸체(105)를 관통하여 제1 및 제2 전극층(107, 109)이 형성될 수 있다. 상기 제1 및 제2 전극층(107, 109)은 서로 전기적으로 분리되며 서로 공간적으로 이격될 수 있다.
상기 제1 및 제2 전극층(107, 109)은 상기 몸체(105)의 측면 상에 형성되는 한편 상기 몸체(105)를 수평으로 관통하여 형성될 수 있다. 도시되지 않았지만, 상기 제1 및 제2 전극층(107, 109)은 상기 몸체(105)의 배면에 형성되는 한편 상기 몸체(105)를 수직으로 관통하여 형성될 수 있다.
상기 제1 및 제2 전극층(107, 109)은 상기 캐비티(111)의 바닥면 상에 형성될 수 있다.
상기 제1 및 제2 전극층(107, 109)은 전기 전도도가 우수하며 내 부식성이 강한 금속 재질, 예컨대 Cu, Al, Cr, Pt, Ni, Ti, Au, Ag, W로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 전극층(107, 109)이 위치된 상태에서 몰딩 주입 공정을 이용하여 몸체(105)를 형성하는 재질을 주입하여 경화시켜 몸체(105)를 형성함으로써, 상기 제1 및 제2 전극층(107, 109)이 상기 몸체(105)에 고정될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 전극층(107, 109)은 단일층 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 안는다. 상기 제1 및 제2 전극층(107, 109) 각각의 최상층은 Ag와 같은 반사층일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 소자(1)의 제1 및 제2 범프(28, 30) 각각은 솔더 페이스트(101)를 이용하여 상기 제1 및 제2 전극층(107, 109)과 물리적으로 고정되고 전기적으로 연결될 수 있다.
이를 위해, 상기 제1 및 제2 범프(28, 30)는 고온의 열에 의해 용융된 후 냉각된다. 제1 및 제2 범프(28, 30)의 냉각으로 인한 수축력에 의해 스트레스가 발생되고, 이러한 스트레스가 발광 소자의 반사 전극(14)을 박리시킬 수 있다.
이러한 박리를 방지하기 위해, 상기 반사 전극(14)과 상기 제2 전극 패드(20) 사이에 박리 방지층(16)이 형성될 수 있다. 상기 제2 범프(30)에서 발생된 스트레스가 상기 박리 방지층(16)에 의해 흡수되므로, 상기 반사 전극(14)의 박리가 방지될 수 있다.
상기 발광 소자(1)를 둘러싸도록 몰딩 부재(113)가 혀성될 수 있다. 상기 몰딩 부재(113)는 상기 캐비티(111)에 형성될 수 있다. 다시 말해, 상기 몰딩 부재(113)는 상기 캐비티(111)에 채워질 수 있다.
상기 몰딩 부재(113)는 상기 발광 소자의 광의 파장을 변환하여 줄 수 있는 형광체를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 몰딩 부재(113)의 상면은 상기 몸체(105)의 상면과 동일하거나 상면보다 높거나 낮게 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 몰딩 부재(113)는 투과 특성, 방열 특성 및/또는 절연 특성이 우수한 재질로 형성될 수 있다. 예컨대, 상기 몰딩 부재(113)는 실리콘 재질이나 에폭시 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만, 제1 내지 제3 실시예에 따른 발광 소자는 COB(chip on board) 타입의 발광 소자 패키지에 채용될 수 있지만, 이에 대해서는 한정하지 않는다. COB 타입의 발광 소자에서 서브 마운트 상에 다수의 발광 소자가 실장될 수 있지만, 이에 대해서는 한정하지 않는다.
실시예에 따른 발광 소자나 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 표시 장치와 조명 장치, 예컨대 조명등, 신호등, 차량 전조등, 전광판, 지시등과 같은 유닛에 적용될 수 있다.
1, 1A, 1B: 발광 소자
2: 성장 기판
4: 버퍼층
6: 제1 도전형 반도체층
8: 활성층
10: 제2 도전형 반도체층
12: 발광 구조물
14: 반사 전극
16: 박리 방지층
18, 20: 전극 패드
22, 24: 범프 패드
26: 보호층
27: 개구
28, 30: 범프
32: 홀
101: 솔더 페이스트
105: 몸체
107, 109: 전극층
111: 캐비티
113: 몰딩 부재

Claims (19)

  1. 기판;
    상기 기판 상에 배치되고, 적어도 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층 상에 배치된 반사 전극;
    상기 반사 전극 상에 배치된 제1 범프;
    상기 반사 전극과 상기 제1 범프 사이에 배치된 제1 박리 방지층;
    상기 제1 박리 방지층과 상기 제1 범프 사이에 배치된 제1 전극 패드;
    상기 제1 전극 패드 상에 배치된 제1 범프 패드; 및
    상기 발광 구조물의 둘레에 배치되는 보호층을 포함하며,
    상기 제1 전극 패드는 상기 반사 전극의 상면, 상기 제1 박리 방지층의 상면 및 상기 제1 박리 방지층의 측면과 직접 접촉하고,
    상기 보호층의 일부는 상기 제1 전극 패드의 상면 및 상기 제1 범프 패드의 하면 사이에 배치되고,
    상기 보호층은, 상기 제1 전극 패드의 상면에 배치되며, 상기 제1 전극 패드의 상면 일부를 노출하는 개구를 포함하고,
    상기 보호층은, 상기 제1 박리 방지층과 이격되며, 상기 발광 구조물의 측면, 상기 반사 전극의 측면, 상기 제1 전극 패드의 측면, 상기 제1 전극 패드의 상면 및 상기 제1 범프 패드의 하면과 직접 접촉하는 발광 소자.
  2. 제1항에 있어서,
    수직 방향을 기준으로 상기 제1 범프는 상기 제1 박리 방지층과 대응되는 영역에 배치되는 발광 소자.
  3. 제1항에 있어서,
    상기 제1 도전형 반도체층 상에 배치된 제2 범프; 및
    상기 제1 도전형 반도체층 및 상기 제2 범프 사이에 배치된 제2 전극 패드 및 제2 범프 패드를 더 포함하는 발광 소자.
  4. 제2항에 있어서,
    수직 방향을 기준으로, 상기 보호층의 개구는 상기 제1 박리 방지층과 대응되는 영역에 배치되는 발광 소자.
  5. 삭제
  6. 제1항에 있어서,
    상기 보호층의 개구의 직경은 상기 제1 박리 방지층의 폭의 50% 이상이며, 상기 제1 전극 패드의 폭은 상기 제1 박리 방지층의 폭의 2배 이상인 발광 소자.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 제1 전극 패드는 상기 제1 박리 방지층의 측면을 통해 상기 반사 전극과 접촉되는 발광 소자.
  11. 제1항에 있어서,
    상기 제1 박리 방지층은 다수의 홀을 포함하며, 상기 제1 전극 패드는 상기 다수의 홀을 통해 상기 반사 전극과 접촉되는 발광 소자.
  12. 삭제
  13. 제1항에 있어서,
    상기 제1 박리 방지층은 상기 반사 전극 상에서 상기 제1 범프 패드의 형상을 따라 형성되는 발광 소자.
  14. 제3항에 있어서,
    상기 제2 범프 패드는 상기 제1 범프 패드의 일측 영역을 둘러싸도록 배치되는 발광 소자.
  15. 제1항에 있어서,
    상기 제1 박리 방지층은 상기 반사 전극의 상면에 접촉되며, 상기 제1 박리 방지층은 절연 물질을 포함하는 발광 소자.
  16. 삭제
  17. 제1항, 제3항, 제4항, 제6항, 제10항, 제11항, 제13항 내지 제15항 중 어느 하나의 항에 있어서,
    상기 반사 전극 아래에 배치된 제2 박리 방지층을 더 포함하는 발광 소자.
  18. 삭제
  19. 삭제
KR1020130064394A 2013-06-05 2013-06-05 발광 소자 및 발광 소자 패키지 KR102075147B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130064394A KR102075147B1 (ko) 2013-06-05 2013-06-05 발광 소자 및 발광 소자 패키지
EP14171078.0A EP2811540B1 (en) 2013-06-05 2014-06-04 Light emitting device
US14/296,147 US9224922B2 (en) 2013-06-05 2014-06-04 Light emitting device
CN201410246630.7A CN104241483B (zh) 2013-06-05 2014-06-05 发光器件
US14/959,266 US9577155B2 (en) 2013-06-05 2015-12-04 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130064394A KR102075147B1 (ko) 2013-06-05 2013-06-05 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20140142826A KR20140142826A (ko) 2014-12-15
KR102075147B1 true KR102075147B1 (ko) 2020-02-10

Family

ID=51210218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130064394A KR102075147B1 (ko) 2013-06-05 2013-06-05 발광 소자 및 발광 소자 패키지

Country Status (4)

Country Link
US (2) US9224922B2 (ko)
EP (1) EP2811540B1 (ko)
KR (1) KR102075147B1 (ko)
CN (1) CN104241483B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102075147B1 (ko) * 2013-06-05 2020-02-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR102099439B1 (ko) * 2013-10-08 2020-04-09 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
US9608168B2 (en) * 2014-06-13 2017-03-28 Seoul Viosys Co., Ltd. Light emitting diode
KR102407827B1 (ko) * 2015-01-27 2022-06-13 서울바이오시스 주식회사 발광 소자
US9543488B2 (en) 2014-06-23 2017-01-10 Seoul Viosys Co., Ltd. Light emitting device
CN105810787A (zh) * 2014-12-30 2016-07-27 晶能光电(江西)有限公司 一种led芯片及其制备方法
JP6387973B2 (ja) * 2016-01-27 2018-09-12 日亜化学工業株式会社 発光装置
WO2017213642A1 (en) * 2016-06-08 2017-12-14 Intel Corporation Quantum dot device packages
KR20190074233A (ko) 2017-12-19 2019-06-27 서울반도체 주식회사 발광 소자 및 이를 포함하는 발광 모듈
WO2019124937A1 (ko) * 2017-12-19 2019-06-27 서울반도체주식회사 발광 소자 및 이를 포함하는 발광 모듈

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359401A (ja) 2001-05-31 2002-12-13 Shin Etsu Handotai Co Ltd 発光素子
JP2002368271A (ja) 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP2003168823A (ja) 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP2008098249A (ja) * 2006-10-06 2008-04-24 Koha Co Ltd 発光素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994567B1 (ko) * 2003-11-11 2010-11-15 삼성전자주식회사 반도체 레이저 다이오드 및 그 제조방법
JP4868833B2 (ja) * 2005-11-25 2012-02-01 三洋電機株式会社 半導体発光素子及び発光装置
JP4946195B2 (ja) 2006-06-19 2012-06-06 サンケン電気株式会社 半導体発光素子及びその製造方法
JP5306066B2 (ja) * 2009-06-04 2013-10-02 三洋電機株式会社 太陽電池モジュール及びその形成方法
JP5017399B2 (ja) 2010-03-09 2012-09-05 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
JP5343040B2 (ja) * 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US20120256813A1 (en) * 2011-04-11 2012-10-11 General Electric Company Low temperature contact structure for flexible solid state device
JP5782823B2 (ja) * 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
KR102075147B1 (ko) * 2013-06-05 2020-02-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359401A (ja) 2001-05-31 2002-12-13 Shin Etsu Handotai Co Ltd 発光素子
JP2002368271A (ja) 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP2003168823A (ja) 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP2008098249A (ja) * 2006-10-06 2008-04-24 Koha Co Ltd 発光素子

Also Published As

Publication number Publication date
KR20140142826A (ko) 2014-12-15
CN104241483B (zh) 2018-12-14
EP2811540A1 (en) 2014-12-10
US9224922B2 (en) 2015-12-29
EP2811540B1 (en) 2019-03-13
US9577155B2 (en) 2017-02-21
CN104241483A (zh) 2014-12-24
US20160087156A1 (en) 2016-03-24
US20140361243A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
KR102031967B1 (ko) 발광 소자 패키지
KR102075147B1 (ko) 발광 소자 및 발광 소자 패키지
KR102075655B1 (ko) 발광 소자 및 발광 소자 패키지
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
CN102201514B (zh) 发光器件
KR102049384B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 구동 장치
US8536591B2 (en) Light emitting device and lighting system
CN102088049A (zh) 发光器件和包括发光器件的发光器件封装
CN102891160A (zh) 半导体发光装置和发光设备
JP2016092414A (ja) 発光素子及び照明システム
US9595639B2 (en) Light emitting device and light emitting device package
KR20120031340A (ko) 발광 소자
KR20110039639A (ko) 발광다이오드용 서브 마운트
US20170324004A1 (en) Light-emitting device and lighting system
KR101628384B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102053415B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120035637A (ko) 발광 소자
KR102075059B1 (ko) 발광 소자 및 발광 소자 패키지
KR101700792B1 (ko) 발광 소자
KR101992152B1 (ko) 발광 소자 및 발광 소자 패키지
KR102042540B1 (ko) 발광 소자 및 발광 소자 패키지
KR101976450B1 (ko) 발광 소자 및 발광 소자 패키지
KR20140092034A (ko) 발광소자 및 이를 포함하는 조명 통신 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant