JP4868833B2 - 半導体発光素子及び発光装置 - Google Patents

半導体発光素子及び発光装置 Download PDF

Info

Publication number
JP4868833B2
JP4868833B2 JP2005340865A JP2005340865A JP4868833B2 JP 4868833 B2 JP4868833 B2 JP 4868833B2 JP 2005340865 A JP2005340865 A JP 2005340865A JP 2005340865 A JP2005340865 A JP 2005340865A JP 4868833 B2 JP4868833 B2 JP 4868833B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor light
emitting device
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005340865A
Other languages
English (en)
Other versions
JP2007149881A (ja
Inventor
三郎 中島
広樹 大保
潔 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005340865A priority Critical patent/JP4868833B2/ja
Publication of JP2007149881A publication Critical patent/JP2007149881A/ja
Application granted granted Critical
Publication of JP4868833B2 publication Critical patent/JP4868833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

本発明は、半導体内で容易に拡散する低融点金属を含む半田等の導電性接合剤によってパッド電極が接続される半導体発光素子及び発光装置に関する。
現在、発光ダイオードやレーザなどの半導体発光素子及び発光装置が知られている。
図23は、従来の発光装置の断面構造を示す概略図である。例えば、半導体発光素子100(発光ダイオード)においては、図23に示すように、n−GaNからなる基板101上に、n型コンタクト層及びn型クラッド層を含むn型半導体層102、活性層103、p型クラッド層及びp型コンタクト層を含むp型半導体層104、p側オーミック電極105、p側パッド電極107が積層されている。
この半導体発光素子100は、図23に示すように、p側パッド電極107が下になるように、銀ペースト等の導電性接合剤108によって導電性の保持部材109に取り付けられている。しかしながら、銀ペーストは柔らかいため、半導体発光素子100を取り付ける際に、導電性接合剤108が半導体発光素子100の下部の外周部を覆った状態で取り付けられることがある。このような状態で取り付けられると、活性層103〜p側パッド電極107は、非常に薄いため、取り付け時の半導体発光素子100の作用する圧力が大きいと、導電性接合剤108が、n型半導体層102等にまで達することがある。このような場合、活性層103の上層側(基板側)であるn側と、活性層103の下層側であるp側とが導電性接合剤108によって短絡されてしまうといった問題があった。
そこで、銀ペーストなどに比べて固い半田等からなる導電性接合剤によって、半導体発光素子を保持部材等に取り付ける技術が提案されている。これにより、導電性接合剤が活性層の上層側のn側まで達しないようにすることができるので、n側とp側とが短絡することを防ぐことができる。
しかしながら、半田は、半導体層内部で容易に拡散可能なスズ(Sn)等の低融点金属を含むため、融解された半田にp側パッド電極を接続する際に、半田中の低融点金属がp側パッド電極、p側オーミック電極にまで拡散する。このため、p側オーミック電極の電気的特性が変化して、Agからなる導電性接合剤を用いた場合に比べて、半導体発光素子に一定の電流(20mA)を流すために必要な電圧(3.3V〜4.4V)が、大きくなる(最大約1V程度)といった問題があった。
また、成長基板に半導体層、オーミック電極、パッド電極を成長させた後、導電性融着層によって、支持基板に半導体層、オーミック電極、パッド電極を貼りかえる半導体発光素子においても、導電性融着層内のスズ等の低融点金属がオーミック電極に拡散して、上述と同じ問題が生じていた。
そこで、半田内のスズ等の低融点金属がオーミック電極に拡散することを抑制するための技術が、特許文献1に提案されている。図24は、特許文献1に記載の半導体発光素子の断面構造を示す図である。特許文献1に記載の半導体レーザ110では、半田層111により接合されるp側パッド電極112と、リッジ部113に接続されたp側オーミック電極114との間の一部に、拡散防止層115が積層されている。これにより、半田層111によってp側パッド電極112を外部に接続する際に、半田層111に含まれるスズ等の低融点金属がp側パッド電極112を通過して、p側オーミック電極114に拡散することをある程度抑制することができる。
特開2005−101483号公報
しかしながら、p側パッド電極112とp側オーミック電極114との接触面積が小さくなったが、p側パッド電極112とp側オーミック電極114とが直接接続されていることに変わりはないので、半田層111内のスズ等の低融点金属がp側オーミック電極114内に拡散することを充分に抑制することができない。従って、p側オーミック電極114内の低融点金属の拡散により、半導体発光素子の電圧特性の変化を充分に抑制できているとは言い難い。この結果、半導体発光素子に一定の電流を流すために印加するのに必要な電圧が大きくなることをあまり抑制できないといった問題がある。
本発明は、上述した課題を解決するために創案されたものであり、半田付けによる電圧特性の変化を抑制することができる半導体発光素子及び発光装置を提供することを目的としている。
上記目的を達成するために、本発明に係る半導体発光素子は、活性層を含む半導体層と、前記半導体層と接続されるオーミック電極と、外部と接続されるパッド電極とが積層された半導体発光素子において、前記オーミック電極と前記パッド電極との間に中間導電層を備え、前記オーミック電極と前記中間導電層とが接続される第1コンタクト部と、前記パッド電極と前記中間導電層とが接続される第2コンタクト部とが、積層方向から視て異なる位置に配置されていることを特徴とする半導体発光素子である。
また、本発明に係る半導体発光素子は、活性層を含む半導体層と、前記半導体層と接続されるオーミック電極と、外部と接続されるパッド電極とが積層され、前記半導体層と、前記オーミック電極と、前記パッド電極とが導電性融着層を介して、導電性の支持基板に接続される半導体発光素子において、前記オーミック電極と前記パッド電極との間に中間導電層を備え、前記オーミック電極と前記中間導電層とが接続される第1コンタクト部と、前記パッド電極と前記中間導電層とが接続される第2コンタクト部とが、積層方向から視て異なる位置に配置されていることを特徴とする半導体発光素子である。
また、前記オーミック電極は、光を透過可能に構成され、前記中間導電層は、光を反射可能な導電性反射層であることを特徴とする請求項1又は2に記載の半導体発光素子である。
また、前記中間導電層は、Ag層を含むことを特徴とする請求項3記載の半導体発光素子である。
また、前記第1コンタクト部及び前記第2コンタクト部の少なくともいずれか一方が複数形成されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体発光素子である。
また、前記オーミック電極と前記中間導電層との間と、前記中間導電層と前記パッド電極との間には、低融点金属の拡散を防止する拡散防止層が形成されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体発光素子である。
また、本発明に係る発光装置は、活性層を含む半導体層と、前記半導体層と接続されるオーミック電極と、外部と接続されるパッド電極とが積層された半導体発光素子と、前記半導体発光素子を保持し、前記半導体発光素子からの光を反射する保持部材とを備え、前記半導体発光素子のパッド電極は、半田層によって前記保持部材に取り付けられている発光装置において、前記半導体発光素子は、前記オーミック電極と前記パッド電極との間に中間導電層を備え、前記オーミック電極と前記中間導電層とが接続される第1コンタクト部と、前記パッド電極と前記中間導電層とが接続される第2コンタクト部とが、積層方向から視て異なる位置に配置されていることを特徴とする発光装置である。
一般に半導体発光素子を積層方向から視た場合、半導体発光素子の一辺の長さが10−1mm以上であることが多い。従って、本発明の半導体発光素子のように、オーミック電極と中間導電層とが接続される第1コンタクト部と、パッド電極と中間導電層とが接続される第2コンタクト部とを、積層方向から視て異なる位置に配置することによって、第1コンタクト部と第2コンタクト部との間の距離を10−1mm以上にすることができる。
従って、積層方向にパッド電極とオーミック電極を形成して電気的に接続した場合に比べて、パッド電極に接合される半田や導電性融着層に含まれるスズ等の低融点金属が、パッド電極からオーミック電極までに達するのに必要な拡散距離を大きくすることができる。これにより、本発明の半導体発光素子は、半田内のスズ等の低融点金属がオーミック電極まで拡散することを抑制することができるので、接合後の、半導体発光素子及び発光装置の電圧特性の変化を抑制することができる。
(第1実施形態)
以下、図面を参照して、本発明の第1実施形態を説明する。図1は、本発明による半導体発光素子(発光ダイオード)の断面構造を示す図である。図2は、本発明による発光装置の概略図である。
図2に示すように、発光装置1は、半導体発光素子2、正極端子3aを含む導電性の保持部材3、負極端子4、樹脂製の保護部材5とを備えている。
半導体発光素子2は、図1に示す1辺Lが約0.3μm〜約1.0mmになるように形成され、半田層6によって保持部材3に取り付けられている。半導体発光素子2は、図1に示すように、n−GaNからなる基板11上に半導体積層構造を有する。半導体積層構造は、基板11側から順に、n型コンタクト層及びn型クラッド層を含むn型半導体層12、活性層13、p型クラッド層及びp型コンタクト層を含むp型半導体層14、p側オーミック電極15、第1拡散防止層16、導電性反射層(中間導電層)17、第2拡散防止層18、p側パッド電極19が積層されている。また、基板11の表面のうち、上記半導体積層構造が形成される表面と対向する表面には、n側パッド電極20が形成されている。
基板11〜p型半導体層14までの積層構造は、既知の半導体発光素子と同様の構成である。例えば、n型半導体層12としては、n型コンタクト層とn型クラッド層を含む積層構造の半導体層を用いることができる。同様に、p型半導体層14としては、p型クラッド層とp型コンタクト層を含む積層構造の半導体層を用いることができる。尚、コンタクト層とクラッド層とは別々の層としてもよいし、単一の層であってもよい。n型半導体層12及びp型半導体層14の材料としては、GaN、AlGaN等の材料を用いることができる。また、活性層13としては、InGaNを用いた単一或いは多重量子井戸構造とすることができる。
p側オーミック電極15は、p型半導体層14とオーミックコンタクトを形成するためのものであって、p型半導体層14上に形成された厚さ約10Åのシリコン層、厚さ約60ÅのPd層、厚さ約5ÅのTi層からなる。第1拡散防止層16は、半田層6に含まれるスズ等の低融点金属の拡散を防止するためのものであって、厚さ約3800ÅのSiO層からなる。この第1拡散防止層16には、p型半導体層14と導電性反射層17との間を貫通するように、コンタクトホール16aが形成されている。
導電性反射層17は、基板11側から順に、厚さ約10ÅのTi層と、厚さ約1500ÅのAg層と、厚さ約300ÅのTi層からなる。ここで、Ag層は、活性層13で発光された光を基板11側に反射するためのものである。また、導電性反射層17には、第1拡散防止層16のコンタクトホール16aに相当する位置に、p側オーミック電極15と接続するための第1コンタクト部17aが一体的に形成されている。
第2拡散防止層18は、半田層6に含まれるスズ等の低融点金属の拡散を防止するためのものであって、厚さ約3800ÅのSiO層からなる。この第2拡散防止層18には、導電性反射層17とp側パッド電極19との間を貫通するように、コンタクトホール18aが形成されている。
p側パッド電極19は、基板11側から順に、厚さ約300ÅのTi層と、厚さ約1500ÅのPd層と、厚さ約2000Å〜約20000ÅのAu層からなる。p側パッド電極19には、第2拡散防止層18のコンタクトホール18aに相当する位置に、導電性反射層17と接続するための第2コンタクト部19aが一体的に形成されている。
本発明の半導体発光素子2では、積層方向(図1の矢印A方向)から視て、第2コンタクト部19aが、第1コンタクト部17aとは異なる位置に形成されている。詳細には、第1コンタクト部17aと第2コンタクト部19aは、中心線Cを挟んで略対向する位置に形成されている。従って、第1コンタクト部17aと第2コンタクト部19aとの間の、積層方向と直行する方向の距離は、最低でも約数10−1μm以上になる。
n側パッド電極20は、厚さ約100ÅのNi層と、厚さ約1000ÅのAl層と、厚さ約1000ÅのTi層と、厚さ約2000ÅのPt層と、厚さ約3000Åの積層構造を有する。
図2に示すように、p側パッド電極19は、半田層6によって保持部材3に接合されている。保持部材3の上端部に設けられた部分円錐部3bの内周部には、半導体発光素子2から出射された光を反射によって集光するための反射膜(反射部)が形成されている。また、n側パッド電極20は、負極端子4の上端部と金細線7によってワイヤボンディングされている。そして、これら半導体発光素子2、保持部材3及び負極端子4等を覆うように保護部材5が設けられている。
発光装置1では、正極端子3a及び負極端子4の間に一定の電圧が印加されると、半導体発光素子2の活性層13に正孔及び電子が注入される。そして、注入された正孔と電子が再結合して光を発光する。この活性層13で発光された光のうち、基板11と逆側に進行する光は導電性反射層17により反射されて、基板11側へ進行する光とともに、基板11側から出射される。そして、基板11側から照射された光は、保持部材3の部分円錐部3bの内周部に設けられた反射膜によって反射されることにより、集光されて外部へ出射される。
上述したように、本発明の半導体発光素子2では、第1コンタクト部17aと第2コンタクト部19aが、半導体発光素子2の中心線Cを挟んで対向する位置に形成されている。このように、第1コンタクト部17aと第2コンタクト部19aとを、積層方向から視て、異なる位置に形成することによって、第1コンタクト部17aと第2コンタクト部19aとの間の、積層方向と直交する方向の距離を約数10−1μm以上取ることができる。
ここで、保持部材3と半導体発光素子2のp側パッド電極19とを接合するために、半田層6を溶融させた際に、半田層6に含まれるスズ等の低融点金属は、p側パッド電極19の第2コンタクト部19aを介して導電性反射層17に拡散する。その後、更に、導電性反射層17と第2コンタクト部19aとが接触している位置から第1コンタクト部17aまで移動しなければ、p側オーミック電極15まで達することができない。しかしながら、第1コンタクト部17aと第2コンタクト部19aとの間には、約数10−1μm以上の距離があるため、導電性反射層17の内部に拡散した低融点金属は、ほとんどp側オーミック電極15に達することができない。
これにより、p側オーミック電極15に低融点金属が拡散することを抑制することができるので、p側オーミック電極15の電気的な特性の変化を防止することができる。従って、半田層6による保持部材3への接合後における、半導体発光素子2の電圧特性の変化を抑制することができる。
また、導電性反射層17を設けることによって、半田層6内の低融点金属の拡散を抑制するだけでなく、光を基板11側に反射することができるので、発光装置1の所望の方向の発光強度を高めることができる。
次に、本発明の半導体発光素子の製造方法について、図3〜図17を参照して説明する。図3〜図17は、半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。
まず、図3に示すように、MOCVD法により、基板11上の全面に亘って、n型半導体層12、活性層13、p型半導体層14を順次エピタキシャル成長させる。尚、n型半導体層12としてn型GaNコンタクト層及びn型AlGaNクラッド層を順次成長させた。また、p型半導体層14としてp型AlGaNクラッド層及びp型GaN層を順次成長させた。活性層13としてはIn組成の異なるInGaN層を交互に複数層積層させた多重量子井戸構造とした。
次に、図4に示すように、p型半導体層14の全面に亘って、後述するエッチング工程においてp型半導体層14の上面を保護するためのSiO層30を形成する。
次に、図5に示すように、レジスト膜31を形成した後、フォトリソグラフィー技術により、n型半導体層12、活性層13、p型半導体層14が除去される領域のレジスト膜31を除去して、レジスト膜31をパターニングする。
次に、図6に示すように、レジスト膜31をマスクとし、HF、NHF及び純水の混合液であるバッファードHFを用いたエッチングにより、SiO層30をパターニングする。その後、レジスト膜31及びSiO層30をマスクとして、Clガスを用いたRIE(Reactive Ion Etching)法により、p型半導体層14、活性層13、n型半導体層12をメサ形状に順次エッチングする。
次に、図7に示すように、レジスト膜31を除去した後、バッファードHFを用いて、残りのSiO層30を全てエッチングする。
次に、図8に示すように、フォトリソグラフィー技術により、p側オーミック電極15及び第1拡散防止層16が形成される領域以外の基板11及びp型半導体層14を覆うようにパターニングされたリフトオフ用のレジスト膜32を形成する。その後、EB(Electron Beam)蒸着法により、p側オーミック電極15及び第1拡散防止層16を順次形成する。
次に、図9に示すように、レジスト膜32の剥離液を用いて、レジスト膜32とともに、レジスト膜32上のp側オーミック電極15及び第1拡散防止層16をリフトオフ法によって除去する。
次に、図10に示すように、フォトリソグラフィー技術を用いて、コンタクトホール16aが形成される領域以外の第1拡散防止層16を覆うようにパターニングされたレジスト膜33を形成する。
次に、図11に示すように、レジスト膜33をマスクとして、バッファードHFを用いたエッチングにより、第1拡散防止層16にコンタクトホール16aを形成する。その後、レジスト膜33を除去する。
次に、図12に示すように、フォトリソグラフィー技術を用いて、導電性反射層17が形成される領域以外を覆うようにパターニングされたリフトオフ用のレジスト膜34を形成する。その後、EB蒸着法によって、導電性反射層17を形成する。
次に、図13に示すように、レジスト膜34の剥離液を用いて、レジスト膜34とともに、レジスト膜34上に形成された導電性反射層17を除去することによって、第1コンタクト部17aを含む導電性反射層17をパターニングする。
次に、図14に示すように、表面の段差を覆うようにSiOを成膜可能なプラズマCVD法により第2拡散防止層18を形成する。その後、フォトリソグラフィー技術を用いて、コンタクトホール18aが形成される領域以外の第2拡散防止層18の上面を覆うようにパターニングされたレジスト膜35を形成する。
次に、図15に示すように、レジスト膜35をマスクとして、バッファードHFを用いたエッチングによりコンタクトホール18aに対応する位置の第2拡散防止層18を除去して、コンタクトホール18aを形成する。その後、レジスト膜35を除去する。
次に、図16に示すように、p側パッド電極19が形成される領域以外の第2拡散防止層18を覆うようにパターニングされたレジスト膜36を形成する。その後、EB蒸着法により、p側パッド電極19を形成する。
次に、図17に示すように、レジスト膜36の剥離液を用いて、レジスト膜36とともに、レジスト膜36上のp側パッド電極19を除去することによって、第2コンタクト部19aを含むp側パッド電極19をパターニングする。
最後に、n側パッド電極20を形成して、図1に示す半導体発光素子2が完成する。
(第2実施形態)
次に、上記第1実施形態の半導体発光素子の一部を変更した第2実施形態の半導体発光素子について説明する。図18は、第2実施形態による半導体発光素子の断面構造を示す図である。
第2実施形態による半導体発光素子2Aでは、図18に示すように、導電性反射層17の第1コンタクト部17a及びp側パッド電極19の第2コンタクト部19aが複数形成されている。尚、第1コンタクト部17aと第2コンタクト部19aは、積層方向から視ていずれの位置も重ならないように形成されている。
尚、半導体発光素子2Aにおいて、上記第1コンタクト部17a及び第2コンタクト部19aと、コンタクトホール16a及び18a以外の構成は、第1実施形態の半導体発光素子2と同じ構成である。
次に、上記第2実施形態の効果を証明するために作製した、比較用半導体発光素子について説明する。図19は、比較用半導体発光素子の断面構造を示す図である。
比較用半導体発光素子50は、図19に示すように、n−GaNからなる基板51上に半導体積層構造を有する。半導体積層構造は、基板51側から順に、n型半導体層52、活性層53、p型半導体層54、p側オーミック電極55、コンタクトホール56aが形成された拡散防止層56及びp側パッド電極59を備えている。また、基板51の下面側には、n側パッド電極60が形成されている。p側パッド電極59には、p側オーミック電極55と接続されるコンタクト部59aが一体的に形成されている。
上述したように、比較用半導体発光素子50は、第2実施形態の半導体発光素子2Aと異なり、導電性反射層を有さないので、p側パッド電極59とp側オーミック電極55とが、コンタクト部59aを介して直接接続されている。従って、p側パッド電極59が半田付けされる際に、p側オーミック電極55に半田に含まれるスズ等の低融点金属が拡散しやすい構造になっている。
尚、比較用半導体発光素子50の基板51、n型半導体層52、活性層53、p型半導体層54、p側オーミック電極55、拡散防止層56は、それぞれ、半導体発光素子2の基板11、n型半導体層12、活性層13、p型半導体層14、p側オーミック電極15、第1拡散防止層16と同じ構成である。
次に、第2実施形態による半導体発光素子2Aと比較用半導体発光素子50の電圧特性を比較する。図20は、第2実施形態による半導体発光素子の電圧特性を示すグラフである。図21は、比較用半導体発光素子の電圧特性を示すグラフである。
図20及び図21において、実線で示す電圧特性が、半田を使わずに、Au又はAg等を使って電気的に接続した場合のp側パッド電極とn側パッド電極との間の電圧特性である。また、図20及び図21において、点線で示す電圧特性が、p側パッド電極側に半田を使って電気的に接続した場合のp側パッド電極とn側パッド電極との間の電圧特性である。
図20に示すように、第2実施形態による半導体発光素子2Aでは、p側パッド電極19を半田によって電気的に接続した場合でも、半田を使わずにp側パッド電極19を電気的に接続した場合と比べて、同じ電流を流すのに必要な印加電圧がほとんど変化しないことがわかる。
これは、p側パッド電極19とp側オーミック電極15との間に導電性反射層17を形成するとともに、第1コンタクト部17aと第2コンタクト部19aとを積層方向から視て異なる位置に形成することによって、半田に含まれる低融点金属がp側パッド電極19からp側オーミック電極15まで拡散するのに必要な距離が大きくなり、p側オーミック電極15まで拡散する低融点金属を抑制することができたためと考えられる。
一方、図21に示すように、比較用半導体発光素子50では、p側パッド電極59を半田によって電気的に接続した場合では、半田を使わずにp側パッド電極59を電気的に接続した場合と比べて、同じ電流を流すのに必要な印加電圧が大きくなっているのがわかる。
これは、p側パッド電極59とp側オーミック電極55とをコンタクト部59aを介して直接接続することによって、半田に含まれる低融点金属が容易にp側オーミック電極55まで拡散でき、p側オーミック電極55の電気的特性が変化したためと考えられる。
(第3実施形態)
次に、上記第1実施形態の半導体発光素子の一部を変更した第3実施形態の半導体発光装置について説明する。図22は、第3実施形態による半導体発光素子の断面構造を示す図である。尚、第1実施形態と同様の構成は、同じ符号をつけて説明を省略する。
第3実施形態による半導体発光素子2Bでは、図22に示すように、GaNからなる成長基板71に設けられた分離層72及びバッファ層(図示略)上に、n型半導体層12、活性層13、p型半導体層14、p側オーミック電極15、第1拡散防止層16、導電性反射層17、第2拡散防止層18、p側パッド電極19からなる半導体積層構造を形成する。その後、金(Au)−スズ(Sn)からなる導電性融着層73を介して導電性の支持基板74に半導体積層構造が接続されるように加熱圧着する。次に、分離層72により吸収可能なレーザ光を成長基板71側からスキャン照射することによって、分離層72を溶解させて成長基板71を分離させて、半導体積層構造を支持基板74に貼り代えた後、支持基板74にn側パッド電極75を形成したものである。
このように、半導体内部で容易に拡散可能なスズを含む導電性融着層73を用いて、支持基板74に半導体積層構造を貼り代えるために加熱する場合においても、導電性融着層73内のスズがp側オーミック電極15まで拡散するには、p側パッド電極19、第2コンタクト層19a、導電性反射層17、第1コンタクト層17aを経由しなければならない。
しかしながら、第1コンタクト部17aと第2コンタクト部19aは、積層方向から視て異なる位置に形成されているので、導電性融着層73内のスズがp側オーミック電極15に達するまでに必要な距離が大きくなっている。これにより、導電性融着層73内のスズがp側オーミック電極15に達して、拡散することを抑制することができる。
また、第1コンタクト部17aと第2コンタクト部19aとを積層方向から視て異なる位置に形成することによって、n側パッド電極75を、図2に示すような導電性の保持部材3に半田によってフリップチップ接続する場合にも、半田層内のスズがp側オーミック電極15に拡散することを抑制することができる。
また、支持基板74により半導体積層構造を支持することによって、半導体発光素子2Bの放熱性を高めることができる。
この第3実施形態において、サファイヤからなる成長基板を用いる場合には、バッファ層にレーザ光を照射して成長基板を分離させることができるので、分離層を形成する必要はない。
尚、上記第1〜第3実施形態は、一例であり、適宜変更可能である。
例えば、各層を構成する材料は適宜変更可能である。また、各層の厚みを変更することも可能である。例えば、p側オーミック電極15を構成する各層の厚みは、Si層を10Å〜30Å、Pd層を30Å〜60Å、基板11側のTi層を5Å〜g20Åの範囲で形成することが望ましい。また、導電性反射層17を構成する各層の厚みは、Ti層を5Å〜20Å、Ag層を1000Å〜2000Å、Ti層を100Å〜300Åの範囲で形成することが望ましい。また、p側パッド電極19を構成する各層の厚みは、Ti層を100Å〜300Å、Pd層を1000Å〜2000Å、Au層を2000Å〜20000Åの範囲で形成することが望ましい。
また、上記実施形態では、第1コンタクト部17aを導電性反射層17とを一体的に同じ材料により形成する例を示したが、それぞれを別の材料により形成してもよい。同様に、第2コンタクト部19aとp側パッド電極19とを一体的に同じ材料により形成する例を示したが、それぞれを別の材料により形成してもよい。
本発明の第1実施形態による半導体発光素子(発光ダイオード)の断面構造を示す図である。 本発明の第1実施形態による発光装置の概略図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 半導体発光素子の各製造工程における半導体発光素子の断面構造を示す図である。 第2実施形態による半導体発光素子の断面構造を示す図である。 比較用半導体発光素子の断面構造を示す図である。 第2実施形態による半導体発光素子の電圧特性を示すグラフである。 比較用半導体発光素子の電圧特性を示すグラフである。 第3実施形態による半導体発光素子の断面構造を示す図である。 従来の発光装置の断面構造を示す概略図である。 従来の半導体発光素子の断面構造を示す図である。
符号の説明
1 発光装置
2 半導体発光素子
2A 半導体発光素子
2B 半導体発光素子
3 保持部材
6 半田層
11 基板
12 n型半導体層
13 活性層
14 p型半導体層
15 p側オーミック電極
16 第1拡散防止層
16a コンタクトホール
17 導電性反射層
17a 第1コンタクト部
18 第2拡散防止層
18a コンタクトホール
19 p側パッド電極
19a 第2コンタクト部
20 n側パッド電極
71 成長基板
72 分離層
73 導電性融着層
74 支持基板
75 n側パッド電極



Claims (7)

  1. 活性層を含む半導体層と、前記半導体層と接続されるオーミック電極と、外部と接続されるパッド電極とが積層された半導体発光素子において、
    前記オーミック電極と前記パッド電極との間に中間導電層を備え、
    前記オーミック電極と前記中間導電層とが接続される第1コンタクト部と、前記パッド電極と前記中間導電層とが接続される第2コンタクト部とが、積層方向から視て異なる位置に配置されていることを特徴とする半導体発光素子。
  2. 活性層を含む半導体層と、前記半導体層と接続されるオーミック電極と、外部と接続されるパッド電極とが積層され、前記半導体層と、前記オーミック電極と、前記パッド電極とが導電性融着層を介して、導電性の支持基板に接続される半導体発光素子において、
    前記オーミック電極と前記パッド電極との間に中間導電層を備え、
    前記オーミック電極と前記中間導電層とが接続される第1コンタクト部と、前記パッド電極と前記中間導電層とが接続される第2コンタクト部とが、積層方向から視て異なる位置に配置されていることを特徴とする半導体発光素子。
  3. 前記オーミック電極は、光を透過可能に構成され、
    前記中間導電層は、光を反射可能な導電性反射層であることを特徴とする請求項1又は2記載の半導体発光素子。
  4. 前記中間導電層は、Ag層を含むことを特徴とする請求項3記載の半導体発光素子。
  5. 前記第1コンタクト部及び前記第2コンタクト部の少なくともいずれか一方が複数形成されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体発光素子。
  6. 前記オーミック電極と前記中間導電層との間と、前記中間導電層と前記パッド電極との間には、低融点金属の拡散を防止する拡散防止層が形成されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体発光素子。
  7. 活性層を含む半導体層と、前記半導体層と接続されるオーミック電極と、外部と接続されるパッド電極とが積層された半導体発光素子と、前記半導体発光素子を保持し、前記半導体発光素子からの光を反射する保持部材とを備え、前記半導体発光素子のパッド電極は、半田層によって前記保持部材に取り付けられている発光装置において、
    前記半導体発光素子は、
    前記オーミック電極と前記パッド電極との間に中間導電層を備え、
    前記オーミック電極と前記中間導電層とが接続される第1コンタクト部と、前記パッド電極と前記中間導電層とが接続される第2コンタクト部とが、積層方向から視て異なる位置に配置されていることを特徴とする発光装置。






JP2005340865A 2005-11-25 2005-11-25 半導体発光素子及び発光装置 Active JP4868833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005340865A JP4868833B2 (ja) 2005-11-25 2005-11-25 半導体発光素子及び発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005340865A JP4868833B2 (ja) 2005-11-25 2005-11-25 半導体発光素子及び発光装置

Publications (2)

Publication Number Publication Date
JP2007149881A JP2007149881A (ja) 2007-06-14
JP4868833B2 true JP4868833B2 (ja) 2012-02-01

Family

ID=38210939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005340865A Active JP4868833B2 (ja) 2005-11-25 2005-11-25 半導体発光素子及び発光装置

Country Status (1)

Country Link
JP (1) JP4868833B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243074A (ja) * 2006-03-10 2007-09-20 Mitsubishi Cable Ind Ltd 3族窒化物系発光ダイオード
JP5682427B2 (ja) * 2011-04-11 2015-03-11 日亜化学工業株式会社 発光素子
JP5767577B2 (ja) * 2011-12-19 2015-08-19 株式会社神戸製鋼所 Led用リードフレームおよびその製造方法
KR102075147B1 (ko) * 2013-06-05 2020-02-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031415B1 (ja) * 1998-10-06 2000-04-10 日亜化学工業株式会社 窒化物半導体レーザ素子
JP2002134822A (ja) * 2000-10-24 2002-05-10 Sharp Corp 半導体発光装置およびその製造方法
JP4337520B2 (ja) * 2002-11-25 2009-09-30 日亜化学工業株式会社 リッジ導波路型半導体レーザ

Also Published As

Publication number Publication date
JP2007149881A (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
JP3893874B2 (ja) 窒化物半導体発光素子の製造方法
US9859466B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
US8653552B2 (en) Semiconductor light-emitting device
US7786502B2 (en) Nitride semiconductor light-emitting device and method of manufacturing the same
JP5012187B2 (ja) 発光装置
JP5377725B1 (ja) 半導体発光素子
JP2007123613A (ja) 発光装置
JP5326957B2 (ja) 発光素子の製造方法及び発光素子
JP2011071339A (ja) 発光素子
KR101826950B1 (ko) 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
JPH10209496A (ja) 半導体発光素子
JP4868833B2 (ja) 半導体発光素子及び発光装置
JP4046582B2 (ja) 窒化物系半導体発光素子およびその形成方法
JP2013239471A (ja) 発光ダイオード素子の製造方法
JPH10223930A (ja) 半導体発光素子
JP2005228924A (ja) 半導体発光素子
JP2017054902A (ja) 半導体発光装置
JP4901241B2 (ja) 半導体発光素子及びその製造方法
JP6130155B2 (ja) 半導体発光素子
US20210111030A1 (en) Method of producing a semiconductor laser and semiconductor laser
JP5865870B2 (ja) 半導体発光素子
JP2007157778A (ja) 半導体発光素子
US20220293570A1 (en) Semiconductor light-emitting device and manufacturing method therefor
JP2016195168A (ja) 半導体発光素子及びその製造方法
JP2017005157A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080118

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20080201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111115

R151 Written notification of patent or utility model registration

Ref document number: 4868833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250