KR101826950B1 - 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드 - Google Patents

솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드 Download PDF

Info

Publication number
KR101826950B1
KR101826950B1 KR1020160097116A KR20160097116A KR101826950B1 KR 101826950 B1 KR101826950 B1 KR 101826950B1 KR 1020160097116 A KR1020160097116 A KR 1020160097116A KR 20160097116 A KR20160097116 A KR 20160097116A KR 101826950 B1 KR101826950 B1 KR 101826950B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting diode
type semiconductor
mesa
Prior art date
Application number
KR1020160097116A
Other languages
English (en)
Other versions
KR20160094922A (ko
Inventor
채종현
이준섭
서대웅
노원영
강민우
장종민
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020160097116A priority Critical patent/KR101826950B1/ko
Publication of KR20160094922A publication Critical patent/KR20160094922A/ko
Application granted granted Critical
Publication of KR101826950B1 publication Critical patent/KR101826950B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드 및 발광 다이오드 모듈이 개시된다. 이 발광 다이오드 모듈은 인쇄회로보드 및 솔더 페이스트를 통해 접착된 발광 다이오드를 포함한다, 이 발광 다이오드는, 메사 상에 위치하는 반사 전극 구조체 및 반사 전극 구조체 상에 위치하는 확산 방지 보강층을 포함한다. 상기 확산 방지 보강층에 의해 금속 원소가 발광 다이오드 내부로 확산되는 것을 방지할 수 있다.

Description

솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드{LED MODULE WITH A LIGHT EMITTING DIODE ATTACHED VIA SOLDER PASTE AND LIGHT EMITTING DIODE}
본 발명은 발광 다이오드 및 발광 다이오드 모듈에 관한 것으로, 특히 인쇄회로보드 등의 기판 상에 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈에 관한 것이다.
질화갈륨(GaN) 계열의 발광 다이오드가 개발된 이래, GaN 계열의 LED는 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다.
질화갈륨 계열의 발광 다이오드는 일반적으로 사파이어와 같은 기판 상에 에피층들을 성장시키어 형성되며, N형 반도체층, P형 반도체층 및 이들 사이에 개재된 활성층을 포함한다. 한편, 상기 N형 반도체층 상에 N-전극 패드가 형성되고, 상기 P형 반도체층 상에 P-전극 패드가 형성된다. 상기 발광 다이오드는 상기 전극패드들을 통해 외부 전원에 전기적으로 연결되어 구동된다. 이때, 전류는 P-전극 패드에서 상기 반도체층들을 거쳐 N-전극 패드로 흐른다.
한편, P-전극 패드에 의한 광 손실을 방지하고 방열 효율을 높이기 위해 플립칩 구조의 발광 다이오드가 사용되고 있으며, 대면적 플립칩 구조의 발광 다이오드에서 전류 분산을 돕기 위한 다양한 전극 구조가 제안되고 있다(US6,486,499 참조). 예컨대, P형 반도체층 상에 반사 전극을 형성하고, P형 반도체층과 활성층을 식각하여 노출된 N형 반도체층 상에 전류 분산을 위한 연장부들을 형성하고 있다.
P형 반도체층 상에 형성된 반사 전극은 활성층에서 생성된 광을 반사시켜 광 추출 효율을 향상시키며 또한 P형 반도체층 내의 전류 분산을 돕는다. 한편, N형 반도체층에 접속된 연장부들은 N형 반도체층 내의 전류 분산을 도와 넓은 활성 영역에서 고르게 광을 생성하도록 한다. 특히, 고출력을 위해 사용되는 약 1㎟ 이상의 대면적 발광 다이오드에 있어서, P형 반도체층 내의 전류분산과 함께 N형 반도체층 내의 전류 분산이 요구된다.
그러나 종래 기술은 선형의 연장부들을 사용함에 따라 연장부들의 저항이 커서 전류를 분산시키는데 한계가 있다. 나아가, 반사 전극이 P형 반도체층 상에 한정되어 위치하므로, 반사 전극에 의해 반사되지 못하고 패드들 및 연장부들에 의해 손실되는 광이 상당히 발생된다.
한편, 발광 다이오드는 최종 제품에 사용될 때, 발광 다이오드 모듈로 모듈화된다. 발광 다이오드 모듈은 일반적으로 인쇄회로보드와 상기 인쇄회로보드 상에 장착된 발광 다이오드 패키지를 포함하며, 발광 다이오드는 칩 형태로 발광 다이오드 패키지 내에 실장된다. 종래의 발광 다이오드 칩은 실버 페이스트 또는 AuSn 솔더를 이용하여 서브마운트나 리드프레임 또는 리드 전극 등에 실장되어 패키징되며, 그 후 발광 다이오드 패키지가 인쇄회로보드 등에 솔더 페이스트를 통해 실장된다. 이에 따라, 발광 다이오드 칩 상의 패드들은 솔더 페이스트로부터 멀리 떨어져 위치하며, 상대적으로 안정한 실버 페이스트나 AuSn 등 접착 재료을 통해 접착된다.
그런데, 최근 발광 다이오드의 패드들을 직접 인쇄회로보드 등에 솔더 페이스트를 이용하여 접착시켜 발광 다이오드 모듈을 제조하는 기술이 연구되고 있다. 예컨대, 발광 다이오드 칩을 패키징화하지 않고 직접 인쇄회로보드 상에 실장하여 발광 다이오드 모듈을 제작하거나, 또는 소위 웨이퍼 레벨 발광 다이오드 패키지를 제작하고 이 패키지를 인쇄회로보드 상에 실장하여 발광 다이오드 모듈을 제작할 수 있다. 이들의 경우, 패드들이 직접 솔더 페이스트에 접하기 때문에, 솔더 페이스트 내의 주석(Sn) 등의 금속 원소가 패드들을 통해 발광 다이오드 내로 확산하고 이에 따라 발광 다이오드 내에서 전기적 단락이 발생되어 소자 불량이 초래될 수 있다.
미국등록특허 US6,486,499호
본 발명이 해결하고자 하는 과제는, 솔더 페이스트를 통해 기판 상에 접착된 발광 다이오드를 갖는 발광 다이오드 모듈을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 솔더 페이스트 내의 금속 원소의 확산을 방지할 수 있는 발광 다이오드 및 발광 다이오드 모듈을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는, 전류 분산 성능을 개선한 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 반사율을 높여 광 추출 효율을 개선할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 제조 공정이 복잡해지는 것을 방지하면서 전류 분산 성능을 개선할 수 있는 발광 다이오드, 그것을 갖는 발광 다이오드 모듈 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 태양에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 각각 활성층 및 제2 도전형 반도체층을 포함하는 복수의 메사들; 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드; 및 상기 메사들 각각의 제2 도전형 반도체층에 전기적으로 접속된 제2 전극 패드를 포함한다. 상기 제1 전극 패드 및 상기 제2 전극 패드는 각각, 솔더 방지층 및 산화 방지층을 포함한다.
한편, 발광 다이오드 모듈은 인쇄회로보드; 및 상기 인쇄회로보드 상에 접착된 상기 발광 다이오드를 포함한다. 여기서, 상기 발광 다이오드의 제1 전극 패드 및 상기 제2 전극 패드가 각각 솔더 페이스트를 통해 상기 인쇄회로보드 상의 대응 패드들에 접착된다. 상기 솔더 페이스트는 종래의 AuSn 솔더와 달리 금속 합금과 유기물의 혼합물 형태로서 열처리에 의해 경화되어 접착 기능을 수행한다. 따라서, 솔더 페이스트 내의 Sn 등의 금속 원소는 종래의 AuSn 솔더 내의 금속 원소와 달리 확산되기 쉽다.
상기 제1 전극 패드 및 상기 제2 전극 패드를 솔더 방지층을 포함하는 구조로 형성함으로써 솔더 페이스트 내의 Sn과 같은 금속 원소가 발광 다이오드 내부로 확산되는 것을 방지할 수 있다.
상기 발광 다이오드는, 상기 메사들 상에 각각 위치하는 반사 전극 구조체; 및 상기 복수의 메사들 및 상기 제1 도전형 반도체층을 덮되, 상기 각각의 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체들을 노출시키는 개구부들을 가지며, 상기 제1 도전형 반도체층에 오믹콘택하고 상기 복수의 메사들로부터 절연된 전류 분산층을 더 포함할 수 있다. 여기서, 상기 제1 전극 패드는 상기 전류 분산층에 전기적으로 접속되고, 상기 제2 전극 패드는 상기 반사 전극 구조체들에 전기적으로 접속된다.
상기 전류 분산층이 복수의 메사들 및 제1 도전형 반도체층을 덮기 때문에, 발광 다이오드의 전류 분산 성능이 향상된다.
한편, 상기 반사 전극 구조체는, 반사 금속부; 캐핑 금속부; 및 산화 방지 금속부를 포함할 수 있다. 나아가, 상기 반사 금속부는 상면이 하면보다 좁은 면적을 갖도록 경사진 측면을 갖고, 상기 캐핑 금속부는 상기 반사 금속부의 상면 및 측면을 덮을 수 있다. 또한, 상기 산화 방지 금속부는 상기 캐핑 금속부를 덮는다. 한편, 상기 반사 금속부는 상기 캐핑 금속부와의 사이에 응력 완화층을 포함할 수 있다. 상기 응력 완화층은 이질적인 금속층들 사이의 열팽창 계수 차이에서 발생되는 응력을 완화한다.
또한, 상기 복수의 메사들은 일측 방향으로 서로 평행하게 연장하는 기다란 형상을 갖고, 상기 전류 분산층의 개구부들은 상기 복수의 메사들의 동일 단부측에 치우쳐 위치할 수 있다.
몇몇 실시예들에 있어서, 상기 전류 분산층은 반사 금속을 포함한다. 또한, 상기 전류 분산층의 반사율은 65 내지 75%일 수 있다. 이에 따라, 반사 전극들에 의한 광 반사에 더하여, 전류 분산층에 의한 광 반사를 얻을 수 있으며, 따라서, 복수의 메사들 측벽 및 제1 도전형 반도체층을 통해 진행하는 광을 반사시킬 수 있다.
또한, 상기 발광 다이오드는, 상기 전류분산층의 적어도 일부를 덮되, 상기 반사 전극 구조체들을 노출시키는 개구부들을 갖는 상부 절연층을 더 포함하고, 상기 제2 전극 패드는 상기 상부 절연층 상에 위치하고 상기 상부 절연층의 개구부들을 통해 노출된 반사 전극 구조체들에 전기적으로 접속할 수 있다.
나아가, 상기 발광 다이오드는, 상기 반사 전극 구조체들과 상기 제2 전극 패드 사이에 위치하는 확산 방지 보강층을 더 포함할 수 있다. 상기 확산 방지 보강층에 의해 제2 전극 패드를 통해 확산되는 금속 원소가 발광 다이오드 내부로 확산되는 것을 방지할 수 있다. 상기 확산 방지 보강층은 상기 전류 분산층과 동일 재료로 형성될 수 있다.
상기 발광 다이오드는 또한, 상기 복수의 메사들과 상기 전류 분산층 사이에 위치하여 상기 전류 분산층을 상기 복수의 메사들로부터 절연시키는 하부 절연층을 더 포함할 수 있다. 상기 하부 절연층은 상기 각각의 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체들을 노출시키는 개구부들을 가질 수 있다.
나아가, 상기 전류 분산층의 개구부들은 각각 상기 하부 절연층의 개구부들이 모두 노출되도록 상기 하부 절연층의 개구부들보다 더 넓은 폭을 가질 수 있다.
몇몇 실시예들에 있어서, 상기 발광 다이오드는, 상기 전류분산층의 적어도 일부를 덮고, 상기 반사 전극 구조체들을 노출시키는 개구부들을 갖는 상부 절연층을 더 포함하되, 상기 상부 절연층은 상기 전류 분산층의 개구부들의 측벽들을 덮을 수 있다.
상기 하부 절연층은 실리콘 산화막을 포함하고, 상기 상부 절연층은 실리콘 질화막을 포함할 수 있다. 상부 절연층을 실리콘 질화막으로 형성함으로써 솔더 페이스트 내의 금속 원소가 상부 절연층을 통해 확산되는 것을 방지할 수 있다.
한편, 상기 발광 다이오드는 기판 및 상기 기판의 하면을 덮는 파장변환기를 더 포함할 수 있다. 상기 기판은 반도체층들을 성장시키기 위한 성장 기판일 수 있다. 나아가, 상기 파장변환기는 기판의 하면 및 측면을 덮을 수 있다.
한편, 상기 솔더 방지층은 Cr, Ti, Ni, Mo, TiW 및 W으로 이루어진 군에서 선택된 적어도 하나의 금속층을 포함할 수 있으며, 상기 산화방지층은 Au, Ag 또는 유기물층을 포함할 수 있다.
몇몇 실시예들에 있어서, 상기 솔더 페이스트는 상기 제1 전극 패드 및 상기 제2 전극 패드 각각의 측면의 적어도 일부를 감쌀 수 있다.
또한, 상기 솔더 페이스트는 상기 제1 전극 패드 및 상기 제2 전극 패드에 인접한 상기 발광 다이오드의 하부면에 접촉할 수 있다. 상기 발광 다이오드는 그 하부면에 위치하는 상부 절연층을 포함할 수 있으며, 상기 솔더 페이스트는 상기 상부 절연층에 접촉할 수 있다. 나아가. 상기 솔더 페이스트는 상기 발광 다이오드의 측면을 부분적으로 덮을 수 있다.
상기 솔더 페이스트는 Sn과 다른 금속을 함유할 수 있다. 일 실시예에서, 솔더 페이스트 내 전체 중량에 대해 Sn은 50% 이상 함유될 수 있다. 또 다른 실시예에서, 솔더 페이스트 내 전체 중량에 대해 Sn은 60%이상, 나아가, 90% 이상 함유될 수 있다.
본 발명의 또 다른 태양에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 각각 활성층 및 제2 도전형 반도체층을 포함하는 복수의 메사들; 상기 메사들 상에 각각 위치하는 반사 전극 구조체; 상기 반사 전극 구조체들 상에 각각 위치하는 확산 방지 보강층; 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드; 및 상기 확산 방지 보강층에 전기적으로 접속된 제2 전극 패드를 포함한다.
한편, 발광 다이오드 모듈은 인쇄회로보드; 및 상기 인쇄회로보드 상에 접착된 상기 발광 다이오드를 포함한다. 여기서, 상기 발광 다이오드의 제1 전극 패드 및 상기 제2 전극 패드가 각각 솔더 페이스트를 통해 상기 인쇄회로보드 상의 대응 패드들에 접착된다.
상기 발광 다이오드는, 상기 복수의 메사들 및 상기 제1 도전형 반도체층을 덮되, 상기 각각의 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체들을 노출시키는 개구부들을 가지며, 상기 제1 도전형 반도체층에 오믹콘택하고 상기 복수의 메사들로부터 절연된 전류 분산층을 더 포함할 수 있다. 상기 제1 전극 패드는 상기 전류 분산층에 전기적으로 접속된다.
한편, 상기 확산 방지 보강층은 상기 전류 분산층과 동일 재료로 형성될 수 있다. 따라서, 상기 확산 방지 보강층은 상기 전류 분산층과 동일 공정을 통해 함께 형성될 수 있다.
상기 전류 분산층은 Cr, Al, Ni, Ti, Au를 포함할 수 있다.
또한, 상기 솔더 페이스트는, 납 함유 솔더 합금, 예컨대 Sn-Pb 또는 Sn-Pb-Ag계, 또는 무납 솔더 합금, 예컨대 Sn-Ag계 합금, Sn-Bi계 합금, Sn-Zn계 합금, Sn-Sb계 또는 Sn-Ag-Cu 합금을 포함할 수 있다.
상기 솔더 페이스트는 전체 금속 중량에 대해 Sn을 50% 이상, 60% 이상, 또는 90% 이상 함유할 수 있다.
본 발명의 또 다른 태양에 따른 발광 다이오드 제조 방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하고, 상기 제2 도전형 반도체층 및 활성층을 패터닝하여 상기 제1 도전형 반도체층 상에 복수의 메사들을 형성함과 아울러 상기 복수의 메사들 상에 각각 오믹 콘택하는 반사 전극 구조체들을 형성하고, 상기 복수의 메사들 및 상기 제1 도전형 반도체층을 덮되, 상기 각각의 메사 상부 영역 내에 위치하고 상기 반사 전극들을 노출시키는 개구부들을 가지며, 상기 제1 도전형 반도체층에 오믹콘택하고 상기 복수의 메사들로부터 절연된 전류 분산층을 형성하고, 상기 전류 분산층에 전기적으로 접속하는 제1 전극 패드 및 상기 반사 전극 구조체들에 전기적으로 접속하는 제2 전극 패드를 형성하는 것을 포함한다.
몇몇 실시예들에 있어서, 상기 제1 전극 패드 및 상기 제2 전극 패드는 각각 솔더 방지층 및 산화 방지층을 포함한다. 상기 솔더 방지층은, Cr, Ti, Ni, Mo, TiW 및 W으로 이루어진 군에서 선택된 적어도 하나의 금속층을 포함할 수 있으며, 상기 산화방지층은 Au, Ag 또는 유기물층을 포함할 수 있다.
나아가, 상기 발광 다이오드 제조 방법은, 상기 반사 전극 구조체 상에 확산 방지 보강층을 형성하는 것을 더 포함할 수 있다.
상기 확산 방지 보강층은 상기 전류 분산층과 함께 형성될 수 있으며, 상기 제2 전극 패드는 상기 확산 방지 보강층에 접속할 수 있다.
또한, 상기 발광 다이오드 제조 방법은, 상기 전류 분산층을 형성하기 전에, 상기 복수의 메사들 및 상기 제1 도전형 반도체층을 덮되, 상기 제1 도전형 반도체층을 노출시키는 개구부들 및 상기 각각의 메사 영역 상부에 위치하고 상기 반사 전극들을 노출시키는 개구부들을 갖는 하부 절연층을 형성하는 것을 더 포함할 수 있다.
나아가, 상기 발광 다이오드 제조 방법은, 상기 전류 분산층 상에 상부 절연층을 형성하는 것을 더 포함할 수 있다. 상기 상부 절연층은 상기 반사 전극들을 노출시키는 개구부들을 갖되, 상기 전류 분산층의 개구부들의 측벽을 덮을 수 있다.
한편, 상기 하부 절연층은 실리콘 산화막을 포함하고, 상기 상부 절연층은 실리콘 질화막을 포함할 수 있다.
상기 제1 전극 패드 및 제2 전극 패드가 형성된 후, 상기 기판은 그라인딩 및/또는 래핑공정을 통해 부분적으로 제거되어 얇아질 수 있다. 그 후, 상기 기판이 분할되어 서로 분리된 개별 칩들이 완성된다. 이어서, 상기 발광 다이오드 칩들 상에 파장변환기가 코팅될 수 있으며, 상기 파장변환기를 갖는 발광 다이오드가 솔더 페이스트를 통해 인쇄회로보드에 실장되어 발광 다이오드 모듈이 제작될 수 있다.
상기 파장변환기는 형광체를 함유하는 수지를 코팅하고 경화시켜 형성될 수 있으며, 또는 에어로졸을 이용하여 형광체 분말을 발광 다이오드 칩 상에 분사함으로써 형성될 수 있다.
본 발명의 실시예들에 따르면, 솔더 페이스트 내의 금속 원소의 확산을 방지할 수 있는 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈이 제공될 수 있다. 나아가, 전류 분산 성능이 개선된 발광 다이오드, 특히 플립칩형 발광 다이오드가 제공될 수 있다. 또한, 전류 분산층을 이용하여 발광 다이오드의 반사율을 개선할 수 있으며, 따라서 광 추출 효율이 향상된 발광 다이오드가 제공될 수 있다. 나아가, 복수의 메사 구조를 간단하게 함으로써 발광 다이오드 제조 공정을 단순화할 수 있다. 한편, 솔더 페이스트는 플립칩형 발광 다이오드의 전극 패드들의 상면을 덮음과 아울러 그 측면의 적어도 일부를 덮을 수 있다. 나아가, 상기 솔더 페이스트는 상기 전극 패드들에 인접한 상기 발광 다이오드의 하부면에 접촉할 수 있으며, 이에 따라, 발광 다이오드에서 생성된 열을 솔더 페이스트를 통해 방출할 수 있다. 또한, 상기 솔더 페이스트는 상기 발광 다이오드의 측면의 일부를 덮을 수 있으며, 따라서, 발광 다이오드의 측면으로 방출되는 광을 솔더 페이스트를 이용하여 반사시킴으로써 광 효율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드 모듈을 설명하기 위한 개략적인 단면도이다.
도 2 내지 도 11은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 도 2 내지 도 10의 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.
도 12 내지 도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.
도 15 내지 도 17은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.
도 19는 본 발명의 일 실시예에 따라 제조된 발광 다이오드 모듈의 SEM 단면도를 나타낸다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드 모듈을 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 발광 다이오드 모듈은 패드들(53a, 53b)을 갖는 인쇄회로보드(51) 및 솔더 페이스트(55)를 통해 인쇄회로보드(51)에 접착된 발광 다이오드(100)를 포함한다. 발광 다이오드(100)는 제1 도전형 반도체층(23), 메사(M), 제1 전극 전극 패드(43a) 및 제2 전극 전극 패드(43b)를 포함한다. 또한, 상기 발광 다이오드(100)는 그 하부면에 상부 절연층(41)을 포함할 수 있다. 상기 메사(M)는 활성층(도시하지 않음) 및 제2 도전형 반도체층(도시하지 않음)을 포함한다. 나아가, 발광 다이오드는 기판(21) 및 파장변환기(45)를 포함할 수 있다.
인쇄회로보드는 인쇄회로가 형성된 기판으로서, 발광 다이오드 모듈을 제공하기 위한 기판이면 특별히 한정되지 않는다.
한편, 종래에는 리드 프레임이나 리드 전극들이 형성된 인쇄회로기판에 발광 다이오드 칩이 실장되고, 이러한 발광 다이오드 칩이 실장된 패키지가 인쇄회로보드 상에 실장되어 왔다. 그러나, 본 실시예에서는 발광 다이오드 칩 상에 형성된 제1 및 제2 전극 패드들(43a, 43b)이 직접 솔더 페이스트를 통해 인쇄회로보드(51) 상에 실장되어 있다.
발광 다이오드는 플립칩 형태로 뒤집어져서 인쇄회로보드 상에 실장되며, 기판(21)의 하면, 즉 메사(M) 반대편의 기판 면은 파장변환기(45)로 덮인다. 파장변환기(45)는 기판(21)의 하면뿐만 아니라 기판(21)의 측면을 덮을 수 있다. 여기서, 기판(21)은 질화갈륨계 반도체층을 성장시키기 위한 성장 기판일 수 있으며, 예컨대 패터닝된 사파이어 기판(PSS)일 수 있다. 또한, 제1 도전형 반도체층(23) 상에 복수의 메사들(M)이 서로 이격되어 위치할 수 있다.
솔더 페이스트들(55)은 제1 전극 패드(43a) 및 제2 전극 패드(43b)를 각각 인쇄회로 보드 상의 패드들(53a, 53b)에 접착시킨다. 솔더 페이스트들(55)은 제1 전극 패드(43a) 및 제2 전극 패드(43b)의 하면을 덮을 수 있으며, 도시한 바와 같이, 제1 및 제2 전극 패드들(43a, 43b)의 측면의 적어도 일부를 덮을 수 있다. 또한, 상기 솔더 페이스트들(55)은 발광 다이오드(100)의 하부면에 위치하는 상부 절연층(41)에 접촉할 수 있다. 솔더 페이스트들(55)이 직접 발광 다이오드(100)의 하부면에 접촉함으로써 발광 다이오드(100)로부터 솔더 페이스트들(55)을 통해 열을 쉽게 방출할 수 있다. 더욱이, 상기 솔더 페이스트들(55)은 발광 다이오드(100)의 측면의 일부를 덮을 수 있다. 상기 솔더 페이스트들(55)은 기판(21)의 측면 일부를 덮을 수도 있다. 이에 따라, 상기 솔더 페이스트들(55)을 이용하여 발광 다이오드(100)의 측면으로 방출되는 광을 반사시킬 수 있으며, 따라서 발광 다이오드(100)에서 방출되는 광 효율을 향상시킬 수 있다.
본 명세서에서, 용어 "솔더 페이스트"는, 구조를 설명하는 경우, 금속 분말, 플럭스 및 유기물의 혼합물인 페이스트를 이용하여 형성된 최종 접착층을 의미한다. 다만, 발광 다이오드 모듈의 제조 방법을 설명하는 경우, "솔더 페이스트"가 금속 분말, 플럭스 및 유기물의 혼합물인 페이스트를 의미하는 것으로 사용될 수 있다.
최종 접착층으로서의 솔더 페이스트(55)는 Sn과 다른 금속을 함유한다. Sn의 함량은 솔더 페이스트 내 전체 금속 중량에 대해 50% 이상이다. 다른 실시예에 있어서, Sn의 함량은 솔더 페이스트 내 전체 금속 중량에 대해 60% 이상이다. 또 다른 실시예에 있어서, Sn의 함량은 솔더 페이스트 내 전체 금속 중량에 대해 90% 이상이다.
솔더 페이스트(55)는 예컨대, Sn/Pb를 예컨대 63중량%/37중량% 함유할 수 있으며, 또는 Sn/Pb/Ag를 62중량%/36중량%/2중량% 함유할 수 있다. 솔더 페이스트(55)는 또한, 납을 함유하지 않는 무납 얼로이일 수 있다. 예를 들어, 솔더 페이스트(55)는 Sn/Ag를 96.5중량%/3.5중량% 함유할 수 있다. 또한, 솔더 페이스트(55)는, Sn/Ag/Cu를 96.5중량%/3중량%/0.5중량%, 95.8중량%/3.5중량%/0.7중량%, 95.5중량%/3.8중량%/0.7중량%, 95.5중량%/3.9중량%/0.6중량%, 또는 95.5중량%/4.0중량%/0.5중량% 함유할 수 있다. 또 다른 실시예에 있어서, 솔더 페이스트(55)는 Sn과 Sb를 함유하며, Sn/Sb를 95중량%/5중량% 함유할 수 있다.
도 1은 설명의 편의를 위해 개략적으로 도시된 것이며, 후술하는 발광 다이오드 제조 방법을 통해 발광 다이오드의 구조 및 각 구성요소들이 더욱 명확하게 이해될 것이다.
도 2 내지 도 11은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 도 2 내지 도 10의 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.
우선, 도 2을 참조하면, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)이 성장된다. 상기 기판(100)은 질화가륨계 반도체층을 성장시킬 수 있는 기판으로서, 예컨대 사파이어 기판, 탄화실리콘 기판, 질화갈륨(GaN) 기판, 스피넬 기판 등일 수 있다. 특히, 상기 기판은 패터닝된 기판일 수 있다.
제1 도전형 반도체층은 예컨대 n형 질화갈륨계층을 포함하고, 제2 도전형 반도체층(27)은 p형 질화갈륨계층을 포함할 수 있다. 또한, 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조일 수 있으며, 우물층과 장벽층을 포함할 수 있다. 또한, 우물층은 요구되는 광의 파장에 따라 그 조성원소가 선택될 수 있으며, 예컨대 InGaN을 포함할 수 있다.
한편, 제2 도전형 반도체층(27) 상에 예비 절연층(29)이 형성될 수 있다. 예비 절연층(29)은 예컨대 화학기상증착 기술을 이용하여 SiO2로 형성될 수 있다.
이어서, 포토레지스트 패턴(30)이 형성된다. 포토레지스트 패턴(30)은 반사전극 구조체를 형성하기 위한 개구부들(30a)을 갖도록 패터닝된다. 상기 개구부들(30a)은 입구의 폭보다 바닥부의 폭이 넓도록 형성된다. 네거티브 타입의 포토레지스트를 사용함으로써 위와 같은 형상의 개구부들(30a)을 갖는 포토레지스트 패턴(30)을 용이하게 형성할 수 있다.
도 3을 참조하면, 포토레지스트 패턴(30)을 식각마스크로 사용하여 예비 산화층(29)을 식각한다. 예비 산화층(29)은 습식 식각 기술을 이용하여 식각될 수 있다. 이에 따라, 포토레지스트 패턴(30)의 개구부들(30a) 내의 예비 산화층(29)이 식각되어 제2 도전형 반도체층(27)을 노출시키는 예비 산화층(29)의 개구부들(29a)이 형성된다. 개구부들(29a)은 대체로 포토레지스트 패턴(30)의 개구부들(30a)의 바닥부 면적과 유사하거나 그보다 넓은 면적을 갖는다.
도 4를 참조하면, 이어서, 리프트 오프 기술을 이용하여 반사 전극 구조체(35)가 형성된다. 반사 전극 구조체(35)는 반사 금속부(31), 캐핑 금속부(32) 및 산화 방지 금속부(33)를 포함할 수 있다. 반사 금속부(31)는 반사층을 포함하며, 상기 캐핑 금속부(32)와의 사이에 응력 완화층을 포함할 수 있다. 응력 완환층은 반사 금속부(31)와 캐핑 금속부(32)의 열팽창 계수 차이에 의한 응력을 완화한다.
반사 금속부(31)는, 예컨대, Ni/Ag/Ni/Au로 형성될 수 있으며, 전체 두께가 약 1600Å일 수 있다. 반사 금속부(31)는 도시한 바와 같이 측면이 경사지게, 즉, 바닥부가 상대적으로 더 넓은 형상을 갖도록 형성된다. 이러한 반사 금속부(31)는 전자-빔 증발법을 이용하여 형성될 수 있다.
한편, 캐핑 금속부(32)는 반사 금속부(31)의 상면 및 측면을 덮어 반사 금속부(31)를 보호한다. 캐핑 금속부(32)는 스퍼터링 기술을 이용하여 또는 기판(21)을 기울여서 회전시키며 진공증착하는 전자-빔 증발법(예컨대, planetary e-beam evaporation)을 이용하여 형성될 수 있다. 캐핑 금속부(32)는 Ni, Pt, Ti, 또는 Cr을 포함할 수 있으며, 예컨대 약 5쌍의 Ni/Pt 또는 약 5쌍의 Ni/Ti를 증착하여 형성될 수 있다. 이와 달리, 상기 캐핑 금속부(32)는 TiW, W, 또는 Mo을 포함할 수 있다.
응력 완화층은 반사층과 캐핑 금속부(32)의 금속 물질에 따라 다양하게 선택될 수 있다. 예컨대, 상기 반사층이 Al 또는 Al합금이고, 캐핑 금속부(32)가 W, TiW 또는 Mo을 포함하는 경우, 응력 완화층은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 반사층(142)이 Al 또는 Al합금이고, 캐핑 금속부(32)가 Cr, Pt, Rh, Pd 또는 Ni인 경우, 응력 완화층은 Ag 또는 Cu의 단일층이거나, Ni, Au, Cu 또는 Ag의 복합층일 수 있다.
또한, 반사층이 Ag 또는 Ag합금이고, 캐핑 금속부(32)가 W, TiW 또는 Mo을 포함하는 경우, 응력 완화층은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 반사층이 Ag 또는 Ag합금이고, 캐핑 금속부(32)가 Cr 또는 Ni인 경우, 응력 완화층은 Cu, Cr, Rh, Pd, TiW, Ti의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.
또한, 산화 방지 금속부(33)는 캐핑 금속부(32)의 산화를 방지하기 위해 Au를 포함하며, 예컨대 Au/Ni 또는 Au/Ti로 형성될 수 있다. Ti는 SiO2와 같은 산화층의 접착력이 양호하므로 선호된다. 산화 방지 금속부(33) 또한 스퍼터링 또는 기판(21)을 기울여서 회전시키며 진공증착하는 전자-빔 증발법(예컨대, planetary e-beam evaporation)을 이용하여 형성될 수 있다.
상기 반사 금속 구조체(35)가 증착된 후, 포토레지스트 패턴(30)이 제거됨으로써 도 4에 도시한 바와 같이 제2 도전형 반도체층(27) 상에 반사 금속 구조체(35)가 남게 된다.
도 5를 참조하면, 상기 제1 도전형 반도체층(21) 상에 서로 이격된 복수의 메사들(M)이 형성된다. 복수의 메사들(M)은 각각 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다. 활성층(25)이 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 위치한다. 한편, 상기 복수의 메사들(M) 상에는 각각 반사 전극 구조체들(35)이 위치한다.
상기 복수의 메사(M)들은 제1 도전형 반도체층(23)이 노출되도록 제2 도전형 반도체층(27) 및 활성층(25)을 패터닝함으로써 형성될 수 있다. 상기 복수의 메사들(M)의 측면은 포토레지스트 리플로우와 같은 기술을 사용함으로써 경사지게 형성될 수 있다. 메사(M) 측면의 경사진 프로파일은 활성층(25)에서 생성된 광의 추출 효율을 향상시킨다.
복수의 메사들(M)은 도시한 바와 같이 일측 방향으로 서로 평행하게 연장하는 기다란 형상을 가질 수 있다. 이러한 형상은 기판(21) 상에서 복수의 칩 영역에 동일한 형상의 복수의 메사들(M)을 형성하는 것을 단순화시킨다.
한편, 상기 반사 전극 구조체들(35)은 메사(M)의 상면을 대부분 덮으며, 메사(M)의 평면 형상과 대체로 동일한 형상을 갖는다.
상기 제2 도전형 반도체층(27) 및 활성층(25)을 식각하는 동안, 그 위에 잔존하는 예비 산화층(29) 또한 부분적으로 식각되어 제거된다. 한편, 각 메사들(M) 상에사 반사 전극 구조체(35)의 가장자리 근처에 예비 산화층(29)이 잔류할 수 있으나, 이 예비 산화층(29)은 습식 식각 공정 등을 통해 제거될 수도 있다. 또는, 메사들(M)을 형성하기 전에 예비 산화층(29)이 미리 제거될 수도 있다.
도 6을 참조하면, 상기 복수의 메사들(M)이 형성된 후, 칩 단위로 발광 다이오드 영역들을 분리하도록 제1 도전형 반도체층(23)이 식각될 수 있다. 이에 따라, 제1 도전형 반도체층(23)의 가장자리 근처에서 기판(21) 상면이 노출된다.
상기 복수의 메사들(M)은 도 6에 도시한 바와 같이 제1 도전형 반도체층(23)의 상부 영역 내부에 한정되어 위치하도록 형성될 수 있다. 즉, 복수의 메사들(M)이 제1 도전형 반도체층(23)의 상부 영역 상에 아일랜드 형태로 위치할 수 있다. 이와 달리, 일측방향으로 연장하는 메사들(M)은 상기 제1 도전형 반도체층(23)의 상부 가장자리에 도달하도록 형성될 수 있다. 즉, 복수의 메사들(M) 하부면의 상기 일측방향 가장자리는 제1 도전형 반도체층(23)의 일측방향 가장자리와 일치할 수 있다.
도 7을 참조하면, 복수의 메사들(M) 및 제1 도전형 반도체층(23)을 덮는 하부 절연층(37)이 형성된다. 하부 절연층(37)은 특정 영역에서 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)에 전기적 접속을 허용하기 위한 개구부들(37a, 37b)을 갖는다. 예컨대, 하부 절연층(37)은 제1 도전형 반도체층(23)을 노출시키는 개구부들(37b)과 반사 전극 구조체들(35)을 노출시키는 개구부들(37a)을 가질 수 있다.
개구부들(37a)은 메사(M) 상부에 한정되어 위치하며, 메사들의 동일 단부 측에 치우쳐 위치한다. 한편, 개구부들(37b)은 메사들(M) 사이의 영역 및 기판(21) 가장자리 근처에 위치할 수 있으며, 메사들(M)을 따라 연장하는 기다란 형상을 가질 수 있다.
상기 하부 절연층(37)은 화학기상증착(CVD) 등의 기술을 사용하여 SiO2 등의 산화막, SiNx 등의 질화막, MgF2의 절연막으로 형성될 수 있다. 상기 하부 절연층(37)은 예컨대 4000~12000Å의 두께로 형성될 수 있다. 상기 하부 절연층(37)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 나아가, 하부 절연층(37)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)로 형성될 수 있다. 예컨대, SiO2/TiO2나 SiO2/Nb2O5 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다.
도 8을 참조하면, 상기 하부 절연층(37) 상에 전류 분산층(39)이 형성된다. 상기 전류 분산층(39)은 복수의 메사들(M) 및 제1 도전형 반도체층(23)을 덮는다. 또한, 전류 분산층(39)은 각각의 메사(M) 상부 영역 내에 위치하고 상기 반사 전극 구조체들(35)을 노출시키는 개구부들(39a)을 갖는다. 전류 분산층(39)은 하부 절연층(37)의 개구부들(37b)을 통해 상기 제1 도전형 반도체층(23)에 오믹콘택할 수 있다. 전류 분산층(39)은 하부 절연층(37)에 의해 복수의 메사들(M) 및 반사 전극들(35)로부터 절연된다.
전류 분산층(39)의 개구부들(39a)은 전류 분산층(39)이 반사 전극 구조체들(35)에 접속하는 것을 방지하도록 각각 하부 절연층(37)의 개구부들(37a)보다 더 넓은 면적을 갖는다. 따라서, 상기 개구부들(39a)의 측벽은 하부 절연층(37) 상에 위치한다.
상기 전류 분산층(39)은 개구부들(39a)을 제외한 기판(21)의 거의 전 영역 상부에 형성된다. 따라서, 상기 전류 분산층(39)을 통해 전류가 쉽게 분산될 수 있다. 전류 분산층(39)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 상기 전류 분산층(39)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
도 9를 참조하면, 상기 전류 분산층(39) 상에 상부 절연층(41)이 형성된다. 상부 절연층(41)은 전류 분산층(39)을 노출시키는 개구부(41a)와 함께, 반사 전극 구조체들(35)을 노출시키는 개구부들(41b)을 갖는다. 상기 개구부(41a)는 메사(M)의 길이 방향에 수직한 방향으로 기다란 형상을 가질 수 있으며, 개구부들(41b)에 비해 상대적으로 넓은 면적을 갖는다. 개구부들(41b)은 전류 분산층(39)의 개구부들(39a) 및 하부 절연층(37)의 개구부들(37a)을 통해 노출된 반사 전극 구조체들(35)을 노출시킨다. 개구부들(41b)은 전류 분산층(39)의 개구부들(39a)에 비해 더 좁은 면적을 갖고, 한편, 하부 절연층(37)의 개구부들(37a)보다 넓은 면적을 가질 수 있다. 이에 따라, 상기 전류 분산층(39)의 개구부들(39a)의 측벽들은 상부 절연층(41)에 의해 덮일 수 있다.
상기 상부 절연층(41)은 솔더 페이스트의 금속 원소들이 확산되는 것을 방지하도록 실리콘 질화막으로 형성되는 것이 바람직하며, 1㎛ 이상 2㎛ 이하의 두께로 형성될 수 있다. 1㎛ 미만이면, 솔더 페이스트의 금속 원소들의 확산을 방지하기 어렵다.
도 10을 참조하면, 상기 상부 절연층(41) 상에 제1 전극 패드(43a) 및 제2 전극 패드(43b)가 형성된다. 제1 전극 패드(43a)는 상부 절연층(41)의 개구부(41a)를 통해 전류 분산층(39)에 접속하고, 제2 전극 패드(43b)는 상부 절연층(41)의 개구부들(41b)을 통해 반사 전극 구조체들(35)에 접속한다. 상기 제1 전극 패드(43a) 및 제2 전극 패드(43b)는 솔더 페이스트를 통해 발광 다이오드를 인쇄회로보드 등에 실장하기 위해 사용된다. 따라서, 솔더 페이스트에 의해 제1 전극 패드(43a)와 제2 전극 패드(43b)가 단락되는 것을 방지하기 위해, 전극 패드들 사이의 거리(D)는 약 300㎛ 이상인 것이 바람직하다.
한편, 상기 제1 및 제2 전극 패드(43a, 43b)는 동일 공정으로 함께 형성될 수 있으며, 예컨대 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다. 상기 제1 및 제2 전극 패드(43a, 43b)는 각각 솔더 방지층 및 산화 방지층을 포함할 수 있다. 솔더 방지층은 솔더 페이스트 내의 금속 원소가 확산되는 것을 방지하며, 산화 방지층은 솔더 방지층이 산화되는 것을 방지한다. 상기 솔더 방지층은 Cr, Ti, Ni, Mo, TiW 또는 W을 포함할 수 있으며, 상기 산화방지층은 Au, Ag 또는 유기물층을 포함할 수 있다.
예를 들어, 상기 솔더 방지층은 5쌍의 Ti/Ni 또는 5쌍의 Ti/Cr을 포함하고, 산화방지층은 Au를 포함할 수 있다. 위 구조에 의해, 솔더 페이스트의 금속 원소의 확산을 방지하면서도 상기 제1 및 제2 전극 패드(43a, 43b)의 전체 두께를 2 ㎛ 미만, 나아가 1㎛ 미만으로 감소시킬 수 있다.
그 후, 기판(21)의 하면을 그라인딩 및/또는 래핑 공정을 통해 부분적으로 제거하여 기판(21) 두께를 감소시킬 수 있다. 이어서, 기판(21)을 개별 칩 단위로 분할함으로써 서로 분리된 발광 다이오드가 제작된다. 상기 기판(21)은 개별 발광 다이오드 칩 단위로 분할되기 전 또는 후에 발광 다이오드 칩에서 제거될 수도 있다.
도 11을 참조하면, 서로 분리된 발광 다이오드 상에 파장변환기(45)가 형성된다. 파장변환기(45)는 형광체를 함유하는 수지를 프린팅 기법을 이용하여 발광 다이오드 상에 코팅하거나, 또는 에어로졸 분사 장치를 이용하여 형광체 분말을 기판(21) 상에 코팅함으로써 형성될 수 있다. 특히, 에어로졸 증착 방법을 이용함으로써, 발광 다이오드에 균일한 두께의 형광체 박막을 형성할 수 있어 발광 다이오드에서 출사되는 광의 색상 균일도가 향상된다. 이에 따라, 본 발명의 실시예들에 따른 발광 다이오드가 완성되며, 상기 발광 다이오드는 도 1에 도시한 바와 같이 솔더 페이스트를 통해 인쇄회로보드(51)의 대응 패드들(55)에 접착되어 발광 다이오드 모듈이 완성된다.
도 12 내지 도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.
도 12를 참조하면, 본 실시예에 따른 발광 다이오드 제조 방법은 앞서 도 2 내지 도 11을 참조하여 설명한 발광 다이오드 제조 방법과 대체로 유사하나 확산 방지 보강층(40)이 더 형성되는 것에 차이가 있다.
본 실시예에 따른 발광 다이오드 제조 방법은, 도 2 내지 도 7을 참조하여 설명한 바와 같은 공정을 거쳐 하부 절연층(37)을 형성한다. 그 후, 도 8을 참조하여 설명한 바와 같이, 전류 분산층(39)을 형성한다. 이때, 전류 분산층(39)을 형성하는 동안 반사 전극 구조체들(35) 상에 확산 방지 보강층(40)이 형성된다. 상기 확상 방지 보강층(40)은 전류 분산층(39)과 동일 재료로 동일 공정에 의해 형성될 수 있으며, 전류 분산층(39)으로부터 이격된다.
도 13을 참조하면, 그 후, 도 9를 참조하여 설명한 바와 같이, 상부 절연층(41)이 형성된다. 이때, 상부 절연층(41)의 개구부들(41b)은 확산 방지 보강층(40)을 노출시킨다.
도 14를 참조하면, 이어서, 도 10을 참조하여 설명한 바와 같이, 제1 및 제2 전극 패드들(43a, 43b)이 형성된다. 제2 전극 패드(43b)는 확산 방지 보강층(40)에 접속한다. 따라서, 확산 방지 보강층(40)은 반사 금속 구조체(35)와 제2 전극 패드(43b) 사이에 위치하며, 솔더 페이스트의 금속 원소들이 반사 금속 구조체(35)로 확산되는 것을 방지한다.
그 후, 개별 칩 단위로 발광 다이오드가 분리되고, 도 11을 참조하여 설명한 바와 같이, 파장변환기(45)가 형성된다.
도 15 내지 도 17은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.
앞서 설명한 실시예들에 있어서, 메사들(M)은 반사 전극 구조체(35)를 형성한 후에 형성되었으나, 본 실시예에 있어서, 메사들(M)이 반사 전극 구조체(35)를 형성하기 전에 형성된다.
도 15를 참조하면, 도 2를 참조하여 설명한 바와 같이, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)이 성장된다. 그 후, 패터닝 공정을 통해 복수의 메사들(M)이 형성된다. 상기 메사들(M)은 도 5를 참조하여 설명한 것과 유사하므로 상세한 설명은 생략한다.
도 16을 참조하면, 제1 도전형 반도체층(23) 및 복수의 메사들(M)을 덮도록 예비 산화층(29)이 형성된다. 예비 산화층(29)은 도 2를 참조하여 설명한 바와 동일한 재료 및 제조 기술을 이용하여 형성될 수 있다. 상기 예비 산화층(29) 상에 개구부들(30a)을 갖는 포토레지스트 패턴(30)이 형성된다. 포토레지스트 패턴(30)의 개구부들(30a)은 메사들(M)의 상부 영역 내에 위치한다. 포토레지스트 패턴(30)은 메사들(M)이 형성된 기판(21) 상에 형성되는 것을 제외하면, 도 1을 참조하여 설명한 것과 동일하므로 상세한 설명은 생략한다.
도 17을 참조하면, 상기 포토레지스트 패턴(30)을 식각 마스크로 사용하여 예비 산화층(29)이 식각되고, 이에 따라 제2 도전형 반도체층(27)을 노출시키는 개구부들(29a)이 형성된다.
도 18을 참조하면, 이어서, 도 4를 참조하여 상세히 설명한 바와 같이, 반사 전극 구조체(35)가 리프트 오프 기술을 이용하여 각 메사들(M) 상에 형성된다. 그 후, 도 6 내지 도 11을 참조하여 설명한 바와 유사한 공정을 거쳐 발광 다이오드가 제작될 수 있다.
본 실시예에 따르면, 메사들(M)이 반사 전극 구조체(35)보다 먼저 형성되므로, 예비 산화층(29)이 메사들(M)의 측면 및 메사들(M) 사이의 영역에 잔류할 수 있다. 상기 예비 산화층(29)은 그 후 하부 절연층(39)에 덮이며, 하부 절연층(39)과 함께 패터닝된다.
*본 실시예와 같이, 발광 다이오드를 제조하는 공정 순서는 다양한게 변형될 수 있다. 예를 들어, 발광 다이오드 영역들을 분리하는 공정(ISO 공정)은 메사들(M)을 형성하기 전에 또는 반사 전극 구조체들(35)을 형성하기 전에 수행될 수 있다.
도 19는 본 발명의 일 실시예에 따라 제조된 발광 다이오드 모듈의 SEM 단면도를 나타낸다. 여기서, (b)는 (a)의 SEM 단면도에서 일측 솔더 페이스트(55) 부분을 확대한 SEM 단면도이다.
도 19 (a) 및 (b)를 참조하면, 발광 다이오드(100)가 솔더 페이스트(55)를 통해 패드들(53)을 갖는 인쇄회로보드(51)에 접착된다. 솔더 페이스트(55)는 전극 패드들(43)을 인쇄회로보드(51) 상의 패드들(53)에 접착시킨다. 또한, 솔더 페이스트(55)는 전극 패드들(43)과 패드들(53) 사이에 한정되지 않고, 전극 패드들(43)의 측면의 적어도 일부를 덮으며, 또한, 상부 절연층(41)에 접촉한다. 나아가, 도면에 나타나듯이, 솔더 페이스트(55)의 일부는 발광 다이오드(100)의 측면의 일부를 덮는다.

Claims (22)

  1. 인쇄회로보드; 및
    상기 인쇄회로보드 상에 접착된 발광 다이오드를 포함하되,
    상기 발광 다이오드는,
    제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 위치하고, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층을 포함하는 메사;
    상기 메사 상에 위치하는 반사 전극 구조체;
    상기 반사 전극 구조체 상에 위치하는 확산 방지 보강층;
    상기 메사 및 상기 제2 도전형 반도체층을 덮되, 상기 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체를 노출시키는 개구부를 가지며, 상기 제1 도전형 반도체층에 오믹 콘택하고 상기 메사로부터 절연된 전류 분산층;
    상기 전류 분산층을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드; 및
    상기 확산 방지 보강층에 전기적으로 접속된 제2 전극 패드를 포함하고,
    상기 제1 전극 패드 및 상기 제2 전극 패드가 각각 솔더 페이스트를 통해 상기 인쇄회로보드 상의 대응 패드들에 접착되며,
    상기 확산 방지 보강층은 상기 전류 분산층과 동일 재료로 형성된 발광 다이오드 모듈.
  2. 청구항 1에 있어서,
    상기 전류 분산층은 Cr, Al, Ni, Ti, 및 Au를 포함하는 발광 다이오드 모듈.
  3. 청구항 1에 있어서,
    상기 솔더 페이스트는 전체 금속 중량에 대해 Sn을 50% 이상 함유하는 발광 다이오드 모듈.
  4. 청구항 1에 있어서,
    상기 솔더 페이스트는 Sn-Ag-Cu 합금을 포함하는 발광 다이오드 모듈.
  5. 청구항 1에 있어서,
    상기 확산 방지 보강층은 상기 전류 분산층과 동일 공정에 의해 함께 형성된 발광 다이오드 모듈.
  6. 청구항 1 내지 청구항 5의 어느 한 항에 있어서,
    상기 발광 다이오드는 상기 제1 도전형 반도체층 상에서 서로 이격된 복수의 메사들을 포함하는 발광 다이오드 모듈.
  7. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 위치하고, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층을 포함하는 메사;
    상기 메사 상에 위치하는 반사 전극 구조체;
    상기 메사 및 상기 제1 도전형 반도체층을 덮되, 상기 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체를 노출시키는 개구부를 가지며, 상기 제1 도전형 반도체층에 오믹콘택하고 상기 메사로부터 절연된 전류 분산층;
    상기 반사 전극 구조체 상에 위치하는 확산 방지 보강층;
    상기 전류 분산층을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드; 및
    상기 확산 방지 보강층에 전기적으로 접속된 제2 전극 패드를 포함하고,
    상기 확산 방지 보강층은 상기 전류 분산층과 동일 재료로 형성된 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 확산 방지 보강층은 상기 전류 분산층과 동일 공정에 의해 함께 형성된 발광 다이오드.
  9. 청구항 7에 있어서,
    상기 제1 전극 패드 및 상기 제2 전극 패드는 각각, 솔더 페이스트 내의 금속 원소의 확산을 방지하기 위한 솔더 방지층 및 상기 솔더 방지층의 산화를 방지하기 위한 산화방지층을 포함하는 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 솔더 방지층은 Cr, Ti, Ni, Mo, TiW 및 W으로 이루어진 군에서 선택된 적어도 하나의 금속층을 포함하고,
    상기 산화방지층은 Au, Ag 또는 유기물층인 발광 다이오드.
  11. 청구항 7에 있어서,
    상기 반사 전극 구조체는,
    반사 금속부;
    캐핑 금속부; 및
    산화 방지 금속부를 포함하고,
    상기 반사 금속부는 상면이 하면보다 좁은 면적을 갖도록 경사진 측면을 갖고, 상기 캐핑 금속부는 상기 반사 금속부의 상면 및 측면을 덮으며,
    상기 반사 금속부는 상기 캐핑 금속부와의 계면에 응력 완화층을 갖는 발광 다이오드.
  12. 청구항 7에 있어서,
    상기 메사는 일측 방향으로 연장하는 기다란 형상을 갖고, 상기 전류 분산층의 개구부는 상기 메사의 단부측에 치우쳐 위치하는 발광 다이오드.
  13. 청구항 7에 있어서,
    상기 전류 분산층은 반사 금속을 포함하는 발광 다이오드.
  14. 청구항 7에 있어서,
    상기 전류분산층의 적어도 일부를 덮되, 상기 확산 방지 보강층을 노출시키는 개구부를 갖는 상부 절연층을 더 포함하고,
    상기 제2 전극 패드는 상기 상부 절연층 상에 위치하고 상기 상부 절연층의 개구부를 통해 노출된 상기 확산 방지 보강층에 전기적으로 접속하는 발광 다이오드.
  15. 청구항 7에 있어서,
    상기 메사와 상기 전류 분산층 사이에 위치하여 상기 전류 분산층을 상기 메사로부터 절연시키는 하부 절연층을 더 포함하되,
    상기 하부 절연층은 상기 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체를 노출시키는 개구부를 갖는 발광 다이오드.
  16. 청구항 15에 있어서,
    상기 전류 분산층의 개구부는 상기 하부 절연층의 개구부가 모두 노출되도록 상기 하부 절연층의 개구부보다 더 넓은 폭을 갖는 발광 다이오드.
  17. 청구항 16에 있어서,
    상기 확산 방지 보강층은 상기 하부 절연층의 개구부 내에 한정되어 위치하는 발광 다이오드.
  18. 청구항 17에 있어서,
    상기 발광 다이오드는,
    상기 전류분산층의 적어도 일부를 덮고, 상기 확산 방지 보강층을 노출시키는 개구부를 갖는 상부 절연층을 더 포함하되,
    상기 상부 절연층은 상기 전류 분산층의 개구부의 측벽들을 덮는 발광 다이오드.
  19. 청구항 18에 있어서,
    상기 상부 절연층은 상기 하부 절연층의 개구부의 측벽들을 덮는 발광 다이오드.
  20. 청구항 18에 있어서,
    상기 하부 절연층은 실리콘 산화막을 포함하고, 상기 상부 절연층은 실리콘 질화막을 포함하는 발광 다이오드.
  21. 청구항 7에 있어서,
    상기 발광 다이오드는 기판 및 상기 기판의 하면을 덮는 파장변환기를 더 포함하는 발광 다이오드.
  22. 청구항 7 내지 청구항 21의 어느 한 항에 있어서,
    상기 발광 다이오드는 상기 제1 도전형 반도체층 상에서 서로 이격된 복수의 메사들을 포함하는 발광 다이오드.
KR1020160097116A 2016-07-29 2016-07-29 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드 KR101826950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160097116A KR101826950B1 (ko) 2016-07-29 2016-07-29 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160097116A KR101826950B1 (ko) 2016-07-29 2016-07-29 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130151438A Division KR101709781B1 (ko) 2013-05-01 2013-12-06 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20160094922A KR20160094922A (ko) 2016-08-10
KR101826950B1 true KR101826950B1 (ko) 2018-02-07

Family

ID=56713457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160097116A KR101826950B1 (ko) 2016-07-29 2016-07-29 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드

Country Status (1)

Country Link
KR (1) KR101826950B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001219A (ko) 2018-06-27 2020-01-06 (주)호전에이블 접착성능이 우수한 솔더 페이스트 조성물
KR102101346B1 (ko) 2018-11-19 2020-05-27 (주)호전에이블 Led 플립칩 어레이 및 그 결합방법
KR102202937B1 (ko) 2019-11-13 2021-01-14 (주)호전에이블 실링성이 우수한 에폭시 플럭스 페이스트 조성물
KR20220134718A (ko) 2021-03-26 2022-10-05 (주)호전에이블 흡광성 솔더 페이스트 조성물
KR20230057762A (ko) 2021-10-22 2023-05-02 (주)호전에이블 흡광성 에폭시 플럭스 필름 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090283787A1 (en) 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090283787A1 (en) 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001219A (ko) 2018-06-27 2020-01-06 (주)호전에이블 접착성능이 우수한 솔더 페이스트 조성물
KR102101346B1 (ko) 2018-11-19 2020-05-27 (주)호전에이블 Led 플립칩 어레이 및 그 결합방법
KR102202937B1 (ko) 2019-11-13 2021-01-14 (주)호전에이블 실링성이 우수한 에폭시 플럭스 페이스트 조성물
KR20220134718A (ko) 2021-03-26 2022-10-05 (주)호전에이블 흡광성 솔더 페이스트 조성물
KR20230057762A (ko) 2021-10-22 2023-05-02 (주)호전에이블 흡광성 에폭시 플럭스 필름 및 이의 제조방법

Also Published As

Publication number Publication date
KR20160094922A (ko) 2016-08-10

Similar Documents

Publication Publication Date Title
KR101709781B1 (ko) 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
KR101546929B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
US10784406B2 (en) Light emitting diode, method of fabricating the same and led module having the same
US9520534B2 (en) Light emitting diode, method of fabricating the same and LED module having the same
KR101826950B1 (ko) 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
KR20150014353A (ko) 발광 다이오드
KR102091842B1 (ko) 발광 다이오드 및 그것을 제조하는 방법
KR102103882B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR102002618B1 (ko) 발광 다이오드
KR102002617B1 (ko) 발광 다이오드
KR102149911B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR20150067566A (ko) 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant