KR20190074233A - 발광 소자 및 이를 포함하는 발광 모듈 - Google Patents

발광 소자 및 이를 포함하는 발광 모듈 Download PDF

Info

Publication number
KR20190074233A
KR20190074233A KR1020180163551A KR20180163551A KR20190074233A KR 20190074233 A KR20190074233 A KR 20190074233A KR 1020180163551 A KR1020180163551 A KR 1020180163551A KR 20180163551 A KR20180163551 A KR 20180163551A KR 20190074233 A KR20190074233 A KR 20190074233A
Authority
KR
South Korea
Prior art keywords
light emitting
bump pad
emitting diode
diode chip
barrier member
Prior art date
Application number
KR1020180163551A
Other languages
English (en)
Inventor
김지호
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to CN201880005641.2A priority Critical patent/CN110178231B/zh
Priority to DE202018006506.4U priority patent/DE202018006506U1/de
Priority to DE212018000357.2U priority patent/DE212018000357U1/de
Priority to CN201911376436.XA priority patent/CN111048657B/zh
Priority to CN202210908843.6A priority patent/CN115274979A/zh
Priority to PCT/KR2018/016127 priority patent/WO2019124937A1/ko
Priority to CN202210906039.4A priority patent/CN115274990A/zh
Priority to CN202210905576.7A priority patent/CN115274989A/zh
Publication of KR20190074233A publication Critical patent/KR20190074233A/ko
Priority to US16/818,766 priority patent/US11424390B2/en
Priority to US17/884,219 priority patent/US11848404B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Abstract

본 발명은 발광 소자 및 이를 포함하는 발광 모듈에 관한 것이다. 본 발명의 일 실시 예에 따른 발광 소자는 발광 다이오드 칩, 투광 부재, 백색 장벽 부재 및 전도성 접착 부재를 포함한다. 발광 다이오드 칩은 하면에 범프 패드가 형성되어 있다. 투광 부재는 발광 다이오드 칩의 측면 및 상면을 덮으며, 상면이 긴 변과 짧은 변을 포함하는 직사각형 형상이다. 백색 장벽 부재는 투광 부재의 긴 길이의 양 측면 및 발광 다이오드 칩의 하면을 덮는다. 전도성 접착 부재는 발광 다이오드 칩의 하부에서 백색 장벽 부재를 관통하도록 형성된다. 이때, 전도성 접착 부재는 상면이 발광 다이오드 칩의 범프 패드와 접속되고, 하면이 백색 장벽 부재의 하면에서 노출된다. 또한, 백색 장벽 부재는 투광 부재의 짧은 길이의 양 측면을 노출시킨다.

Description

발광 소자 및 이를 포함하는 발광 모듈{LIGHT EMITTING DEVICE AND LIGHT EMITTING MODULE INCLUDING THE SAM}
본 발명은 발광 소자 및 이를 포함하는 발광 모듈에 관한 것이다.
일반적으로 발광 소자는 디스플레이 장치의 백라이트 광원 등 다양한 분야에서 광원으로 사용되고 있다. 특히, 백라이트 광원으로서, 발광 소자는 크게 탑형 발광 소자와 사이드뷰 발광 소자로 분류할 수 있다. 사이드뷰 발광 소자는 에지(Edge) 타입의 백라이트 모듈에 사용되어 도광판의 측면으로 광을 입사한다.
에지(Edge) 타입의 백라이트 모듈에 사용되는 발광 소자는 일반적으로, 도광판의 두께 방향, 즉 상하 방향으로는 좁게 광을 방출할 필요가 있으며, 도광판의 가장자리를 따라 측면 방향으로는 넓게 광을 방출한다. 이를 위해, 이 백라이트 모듈에 사용되는 사이드뷰 발광 소자는 대체로 일측 방향으로 기다란 형상을 갖는 직사각형 형태로 형성된다.
한편, 최근에는 칩 스케일 패키지 형태의 발광 소자를 회로 기판 상에 직접 실장하여 광원으로 에지 타입의 백라이트 모듈을 형성하는 것이 연구되고 있다. 칩 스케일 패키지를 이용할 경우, 종래의 리드 프레임을 이용한 사이드뷰 발광 다이오드 패키지에 비해 발광 소자의 크기를 줄일 수 있고 모듈 제작 공정이 간편해지는 장점이 있다.
칩 스케일 패키지 형태의 발광 소자를 사이드뷰 발광 소자로 사용할 경우, 사이드뷰 발광 소자에 장착되는 발광 다이오드 칩은 일 방향으로 기다란 형상을 갖게 된다.
본 발명이 해결하고자 하는 과제는 암점 현상이 발생하는 것을 방지하기 위한 발광 소자 및 이를 포함하는 발광 모듈을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 소형화를 유지하면서 발광 효율을 향상시킬 수 있는 발광 소자 및 이를 포함하는 발광 모듈을 제공하는 데 있다.
본 발명의 일 실시 예에 따르면 발광 다이오드 칩, 투광 부재, 백색 장벽 부재 및 전도성 접착 부재를 포함하는 발광 소자가 제공된다. 상기 발광 다이오드 칩은 하면에 범프 패드가 형성되어 있다. 상기 투광 부재는 상기 발광 다이오드 칩의 측면 및 상면을 덮으며, 상기 상면이 긴 변과 짧은 변을 포함하는 직사각형 형상이다. 상기 백색 장벽 부재는 상기 투광 부재의 긴 길이의 양 측면 및 발광 다이오드 칩의 하면을 덮는다. 상기 전도성 접착 부재는 상기 발광 다이오드 칩의 하부에서 상기 백색 장벽 부재를 관통하도록 형성된다. 이때, 상기 전도성 접착 부재는 상면이 상기 발광 다이오드 칩의 상기 범프 패드와 접속되고, 하면이 상기 백색 장벽 부재의 하면에서 노출된다. 또한, 상기 백색 장벽 부재는 상기 투광 부재의 짧은 길이의 양 측면을 노출시킨다.
본 발명의 다른 실시 예에 따르면, 회로 기판 및 상기 회로 기판 상에 실장되며, 상면이 긴 변과 짧은 변을 포함하는 복수의 발광 소자가 제공된다. 여기서, 상기 발광 소자는 발광 다이오드 칩, 투광 부재, 백색 장벽 부재 및 전도성 접착 부재를 포함한다. 상기 발광 다이오드 칩은 하면에 범프 패드가 형성되어 있다. 상기 투광 부재는 상기 발광 다이오드 칩의 측면 및 상면을 덮는다. 이때, 상기 투광 부재는 상기 상면이 긴 변과 짧은 변을 포함한다. 상기 백색 장벽 부재는 상기 투광 부재의 긴 길이의 양 측면과 하면 및 발광 다이오드 칩의 하면을 덮는다. 상기 전도성 접착 부재는 상기 발광 다이오드 칩의 하부에서 상기 백색 장벽 부재를 관통하도록 형성된다. 이때, 상기 전도성 접착 부재는 상면이 상기 발광 다이오드 칩의 상기 범프 패드와 접속되고, 하면이 상기 백색 장벽 부재의 하면에서 노출된다. 상기 백색 장벽 부재는 상기 투광 부재의 양 측면을 노출시킨다. 또한, 상기 복수의 발광 소자는 이웃하는 발광 소자와 상기 투광 부재가 노출된 면끼리 마주하도록 배치된다.
본 발명의 실시 예에 따른 발광 소자 및 이를 포함하는 발광 모듈은 서로 이웃하는 발광 소자의 내부에 배치된 발광 다이오드 칩들 간의 이격 거리를 감소시켜 발광 소자 사이의 영역에 광이 충분이 도달하도록 할 수 있다.
본 발명의 실시 예에 따른 발광 소자 및 이를 포함하는 발광 모듈은 소형화를 유지하면서 발광 효율을 향상시킬 수 있다.
본 발명의 다른 특징 및 장점에 대해서는 이하의 상세한 설명을 통해 명확해질 것이다.
도 1 및 도 2는 본 발명의 제1 실시 예에 따른 발광 다이오드 칩을 나타낸 예시도이다
도 3은 본 발명의 제2 실시 예에 따른 발광 다이오드 칩을 나타낸 예시도이다.
도 7 내지 도 9는 본 발명의 제1 실시 예에 따른 발광 소자를 나타낸 예시도이다.
도 10 내지 도 12는 본 발명의 제2 실시 예에 따른 발광 소자를 나타낸 예시도이다.
도 13은 본 발명의 제1 실시 예에 따른 발광 모듈을 나타낸 예시도이다.
도 14는 본 발명의 제2 실시 예에 따른 발광 모듈을 나타낸 예시도이다.
도 15 내지 도 18은 본 발명의 제3 실시 예에 따른 발광 소자를 나타낸 예시도이다.
도 19 내지 도 30은 본 발명의 실시 예에 따른 발광 소자 제조 공정을 나타낸 예시도이다.
도 31 내지 도 33은 본 발명의 제4 실시 예에 따른 발광 소자를 나타낸 예시도이다.
도 34 및 도 35는 본 발명의 실시 예에 따른 디스플레이 장치를 나타낸 예시도이다.
이하, 첨부한 도면들을 참고하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위한 예시로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참고번호들은 동일한 구성요소들을 나타내고 유사한 참고번호는 대응하는 유사한 구성요소를 나타낸다.
본 명세서에서, 용어 "발광 다이오드 칩"은 웨이퍼를 이용한 에피층의 성장, 전극 및 범프 패드의 형성이 완료된 후, 단일화 공정에 의해 개별 칩으로 분리된 것을 지칭한다. 한편, "발광 소자"는 회로 기판 등에 개별적으로 실장될 수 있는 단위 소자를 의미한다. 발광 소자는 단일화 공정에 의해 개별 칩으로 분리된 발광 다이오드 칩을 포함한다.
본 발명의 실시 예에 따른 발광 소자는 기판, 상기 기판 하부에 위치하는 발광 구조체, 상기 발광 구조체 하부에 위치하며, 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 범프 패드, 및 상기 발광 구조체 하부에 형성되며, 상기 제1 범프 패드로부터 횡 방향으로 이격되고, 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 범프 패드를 포함한다. 상기 발광 구조체는 상기 기판의 하부에 위치한 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 형성된 활성층을 포함한다. 상기 기판의 하면은 긴 변 및 짧은 변을 갖는 직사각형 형상을 가진다. 상기 제1 범프 패드는 상기 기판의 일 긴 변을 따라 길게 배치된다. 또한, 상기 제2 범프 패드는 상기 기판의 타 긴 변을 따라 길게 배치된다.
상기 제1 범프 패드 및 상기 제2 범프 패드 중 적어도 하나는 상기 기판의 하면의 짧은 변과 평행한 중심선을 가로지른다.
상기 제1 범프 패드는 상기 기판의 일 긴 변을 따라 길게 배치된 제1 길이부, 및 상기 제1 길이부에서 연장되어 상기 기판의 일 짧은 변을 따라 형성된 제1 연장부를 포함할 수 있다.
상기 제2 범프 패드는 상기 기판의 타 긴 변을 따라 길게 배치된 제2 길이부, 및 상기 제2 길이부에서 연장되어 상기 기판의 타 짧은 변을 따라 형성된 제2 연장부를 포함할 수 있다.
상기 발광 소자는 상기 기판의 측면 및 상면을 덮도록 형성된 파장 변환 부재를 더 포함한다.
상기 기판의 측면에서의 상기 파장 변환 부재의 두께는 상기 기판의 상면에서 상기 제1 범프 패드 및 제2 범프 패드까지의 높이보다 작으며, 상기 기판의 상면에서의 상기 파장 변환 부재의 두께보다 크다.
상기 발광 소자는 상기 파장 변환 부재의 측면 및 상기 발광 구조체 하부를 덮는 백색 장벽 부재를 더 포함할 수 있다. 상기 백색 장벽 부재는 상기 기판의 양측 짧은 변을 덮는 파장 변환 부재의 측면이 노출되도록 상기 기판의 양측 긴 변을 따라 상기 파장 변환 부재의 측면을 덮는다.
여기서, 상기 백색 장벽 부재는 실리콘 수지 또는 에폭시 수지를 포함한다.
또한, 상기 파장 변환 부재의 측면을 덮는 백색 장벽 부재의 내벽은 기울기를 갖도록 형성될 수 있다.
상기 발광 소자는 상기 제1 범프 패드 및 제2 범프 패드에 접속된 전도성 접착 부재들을 더 포함할 수 있다. 상기 발광 구조체 하부를 덮는 백색 장벽 부재는 복수의 관통홀을 가지며, 상기 전도성 접착 부재들은 상기 복수의 관통홀들을 채운다.
본 발명의 실시 예에 따른 발광 모듈은 회로 기판 및 상기 회로 기판 상에 실장된 발광 소자를 포함한다. 상기 발광 소자는 기판, 상기 기판 하부에 위치하는 발광 구조체, 상기 발광 구조체 하부에 위치하며, 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 범프 패드, 및 상기 발광 구조체 하부에 형성되며, 상기 제1 범프 패드로부터 횡 방향으로 이격되고, 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 범프 패드를 포함한다. 상기 발광 구조체는 상기 기판의 하부에 위치한 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 형성된 활성층을 포함한다. 상기 기판의 하면은 긴 변 및 짧은 변을 갖는 직사각형 형상을 가진다. 상기 제1 범프 패드는 상기 기판의 일 긴 변을 따라 길게 배치된다. 또한, 상기 제2 범프 패드는 상기 기판의 타 긴 변을 따라 길게 배치된다.
상기 제1 범프 패드 및 상기 제2 범프 패드 중 적어도 하나는 상기 기판의 하면의 짧은 변과 평행한 중심선을 가로지른다.
상기 제1 범프 패드는 상기 기판의 일 긴 변을 따라 길게 배치된 제1 길이부, 및 상기 제1 길이부에서 연장되어 상기 기판의 일 짧은 변을 따라 형성된 연장부를 포함할 수 있다.
상기 제2 범프 패드는 상기 기판의 타 긴 변을 따라 길게 배치된 제2 길이부, 및 상기 제2 길이부에서 연장되어 상기 기판의 타 짧은 변을 따라 형성된 연장부를 포함할 수 있다.
상기 발광 모듈은 상기 기판의 측면 및 상면을 덮도록 형성된 파장 변환 부재를 더 포함할 수 있다.
상기 발광 모듈은 상기 파장 변환 부재의 측면 및 상기 발광 구조체 하부를 덮는 백색 장벽 부재를 더 포함할 수 있다. 상기 백색 장벽 부재는 상기 기판의 양측 짧은 변을 덮는 파장 변환 부재의 측면이 노출되도록 상기 기판의 양측 긴 변을 따라 상기 파장 변환 부재의 측면을 덮는다.
상기 발광 모듈은 상기 제1 범프 패드 및 제2 범프 패드에 접속된 전도성 접착 부재들을 더 포함할 수 있다.
상기 발광 구조체 하부를 덮는 백색 장벽 부재는 복수의 관통홀을 가지며, 상기 전도성 접착 부재들은 상기 복수의 관통홀들을 채운다.
상기 발광 모듈의 상기 회로 기판은 상기 발광 소자가 배치되는 제1 영역 및 상기 제1 영역에 수직한 제2 영역을 포함한다.
또한, 상기 발광 모듈은 상기 발광 소자의 기판의 일측 짧은 변 측에 위치하도록 상기 회로 기판에 실장되며, 제너 다이오드를 포함하는 제너 소자를 더 포함할 수 있다.
상기 제너 소자는 상기 제너 다이오드를 덮는 백색 장벽 부재를 더 포함할 수 있다.
본 발명의 다른 실시 예에 따른 발광 소자는 발광 다이오드 칩, 투광 부재, 백색 장벽 부재 및 전도성 접착 부재를 포함한다. 상기 발광 다이오드 칩은 하면에 범프 패드가 형성되어 있다. 상기 투광 부재는 상기 발광 다이오드 칩의 측면 및 상면을 덮으며, 상기 상면이 긴 변과 짧은 변을 포함하는 직사각형 형상이다. 상기 백색 장벽 부재는 상기 투광 부재의 긴 길이의 양 측면 및 발광 다이오드 칩의 하면을 덮는다. 상기 전도성 접착 부재는 상기 발광 다이오드 칩의 하부에서 상기 백색 장벽 부재를 관통하도록 형성된다. 이때, 상기 전도성 접착 부재는 상면이 상기 발광 다이오드 칩의 상기 범프 패드와 접속되고, 하면이 상기 백색 장벽 부재의 하면에서 노출된다. 또한, 상기 백색 장벽 부재는 상기 투광 부재의 짧은 길이의 양 측면을 노출시킨다.
상기 발광 다이오드 칩은 기판, 발광 구조체, 제1 범프 패드 및 제2 범프 패드를 포함한다. 상기 발광 구조체는 상기 기판 하부에 위치하며, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 형성된 활성층을 포함한다. 상기 제1 범프 패드는 상기 발광 구조체 하부에 위치하며, 상기 제1 도전형 반도체층에 전기적으로 접속된다. 상기 제2 범프 패드는 상기 발광 구조체 하부에 형성되며, 상기 제1 범프 패드로부터 이격되고, 상기 제2 도전형 반도체층에 전기적으로 접속된다. 이때, 상기 기판의 하면은 긴 변 및 짧은 변을 갖는 직사각형 형상을 가진다. 또한, 상기 제1 범프 패드 및 상기 제2 범프 패드는 상기 기판의 하면의 긴 변을 따라 나란히 배치된다.
상기 파장 변환 부재는 상기 발광 다이오드 칩의 짧은 길이의 측면을 덮는 부분이 상기 발광 다이오드 칩의 긴 길이의 측면을 덮는 부분보다 얇다.
일 실시 예로, 상기 파장 변환 부재의 측면을 덮는 상기 백색 장벽 부재의 내벽은 경사를 가질 수 있다.
또한, 상기 백색 장벽 부재의 내벽은 상기 백색 장벽 부재의 바닥면과 접하는 제1 내벽 및 상기 제1 내벽과 접하며 상기 백색 장벽 부재의 상면까지 이어지는 제2 내벽을 포함할 수 있다. 이때, 상기 제1 내벽과 상기 제2 내벽은 경사가 서로 다를 수 있다.
또한, 상기 백색 장벽 부재는 상기 발광 다이오드 칩의 측면을 기준으로 상기 제1 내벽이 상기 제2 내벽보다 큰 경사각을 가질 수 있다.
상기 발광 소자는 상기 투광 부재에 분산된 파장 변환 물질을 더 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 회로 기판 및 상기 회로 기판 상에 실장되며, 상면이 긴 변과 짧은 변을 포함하는 복수의 발광 소자가 제공된다. 여기서, 상기 발광 소자는 발광 다이오드 칩, 투광 부재, 백색 장벽 부재 및 전도성 접착 부재를 포함한다. 상기 발광 다이오드 칩은 하면에 범프 패드가 형성되어 있다. 상기 투광 부재는 상기 발광 다이오드 칩의 측면 및 상면을 덮는다. 이때, 상기 투광 부재는 상기 상면이 긴 변과 짧은 변을 포함한다. 상기 백색 장벽 부재는 상기 투광 부재의 긴 길이의 양 측면과 하면 및 발광 다이오드 칩의 하면을 덮는다. 상기 전도성 접착 부재는 상기 발광 다이오드 칩의 하부에서 상기 백색 장벽 부재를 관통하도록 형성된다. 이때, 상기 전도성 접착 부재는 상면이 상기 발광 다이오드 칩의 상기 범프 패드와 접속되고, 하면이 상기 백색 장벽 부재의 하면에서 노출된다. 상기 백색 장벽 부재는 상기 투광 부재의 양 측면을 노출시킨다. 또한, 상기 복수의 발광 소자는 이웃하는 발광 소자와 상기 투광 부재가 노출된 면끼리 마주하도록 배치된다.
상기 발광 다이오드 칩은 기판, 발광 구조체, 제1 범프 패드 및 제2 범프 패드를 포함한다. 상기 발광 구조체는 상기 기판 하부에 위치하며, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 형성된 활성층을 포함한다. 상기 제1 범프 패드는 상기 발광 구조체 하부에 위치하며, 상기 제1 도전형 반도체층에 전기적으로 접속된다. 상기 제2 범프 패드는 상기 발광 구조체 하부에 형성되며, 상기 제1 범프 패드로부터 이격되고, 상기 제2 도전형 반도체층에 전기적으로 접속된다. 이때, 상기 기판의 하면은 긴 변 및 짧은 변을 갖는 직사각형 형상을 가진다. 또한, 상기 제1 범프 패드 및 상기 제2 범프 패드는 상기 기판의 하면의 긴 변을 따라 나란히 배치된다.
상기 파장 변환 부재는 상기 발광 다이오드 칩의 짧은 길이의 측면을 덮는 부분이 상기 발광 다이오드 칩의 긴 길이의 측면을 덮는 부분보다 얇다.
일 예로, 상기 파장 변환 부재의 측면을 덮는 상기 백색 장벽 부재의 내벽은 경사를 가질 수 있다.
또한, 상기 백색 장벽 부재의 내벽은 상기 백색 장벽 부재의 바닥면과 접하는 제1 내벽 및 상기 제1 내벽과 접하며 상기 백색 장벽 부재의 상면까지 이어지는 제2 내벽을 포함할 수 있다. 이때, 상기 제1 내벽과 상기 제2 내벽은 경사가 서로 다를 수 있다.
또한, 상기 백색 장벽 부재는 상기 발광 다이오드 칩의 측면을 기준으로 상기 제1 내벽이 상기 제2 내벽보다 큰 경사각을 가질 수 있다.
또한, 상기 투광 부재는 상기 발광 소자의 짧은 길이의 양 측면을 덮는 부분이 상기 백색 장벽 부재에 의해서 노출된다.
상기 회로 기판에는 전도성의 회로 패턴이 형성되어 있다. 이때, 상기 복수의 발광 소자는 상기 회로 패턴과 전기적으로 연결된다.
또한, 상기 복수의 발광 소자는 상기 회로 패턴에 의해서 서로 직렬로 연결될 수 있다.
상기 발광 소자는 상기 투광 부재에 분산된 파장 변환 물질을 더 포함할 수 있다.
이하 도면을 참고하여 구체적으로 설명한다.
도 1 및 도 2는 본 발명의 제1 실시 예에 따른 발광 다이오드 칩을 나타낸 예시도이다
도 1은 본 발명의 제1 실시 예에 따른 발광 다이오드 칩(100)의 하부 평면도이며, 도 2는 본 발명의 제1 실시 예에 따른 발광 다이오드 칩(100)의 단면도(A1-A2)이다.
도 1 및 도 2를 참고하면, 발광 다이오드 칩(100)은 기판(110), 발광 구조체(120), 오믹 반사층(130), 제1 절연층(140), 제1 패드 금속층(151), 제2 패드 금속층(152), 제2 절연층(160), 제1 범프 패드(170) 및 제2 범프 패드(180)를 포함한다. 상기의 구성을 포함하는 발광 다이오드 칩(100)은 하부 테두리가 긴 변과 짧은 변을 갖는 직사각형 구조를 갖는다. 여기서, 긴 변은 하부 테두리 중 길이가 긴 변이며, 짧은 변은 긴 변에 비해 길이가 짧은 변이다.
기판(110)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 예를 들어, 기판(110)은 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있으며, 패터닝된 사파이어 기판일 수 있다. 기판(110)은 긴 변 및 짧은 변을 가지는 직사각형 형상을 가진다.
기판(110) 하부에는 발광 구조체(120)가 형성된다. 발광 구조체(120)는 제1 도전형 반도체층(121), 활성층(122), 제2 도전형 반도체층(123)을 포함한다.
제1 도전형 반도체층(121)은 기판(110) 하부에 형성된다. 제1 도전형 반도체층(121)은 기판(110) 상에서 성장된 층일 수 있으며, 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(121)은 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다. 여기서, 제1 도전형 반도체층(121)이 기판(110)과 구별되는 것으로 설명하지만, 기판(110) 질화갈륨 기판인 경우, 이들 사이의 경계는 명확하게 구별되지 않을 수 있다.
제1 도전형 반도체층(121)의 하부에 메사(M)가 배치된다. 메사(M)는 제1 도전형 반도체층(121) 영역 내에 위치할 수 있다. 따라서, 제1 도전형 반도체층의 가장자리 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출될 수 있다. 또한, 메사(M)는 제1 도전형 반도체층(121)의 일부를 포함할 수 있다.
메사(M)는 제2 도전형 반도체층(123)과 활성층(122)을 포함한다. 활성층(122)은 제1 도전형 반도체층(121)의 하부에 형성되며, 제2 도전형 반도체층(123)은 활성층(122)의 하부에 형성된다. 활성층(122)은 단일 양자 우물 구조 또는 다중 양자 우물 구조를 가질 수 있다. 활성층(122) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다.
제2 도전형 반도체층(123)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다.
제1 도전형 반도체층(121) 및 제2 도전형 반도체층(123)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니다. 제1 도전형 반도체층(121) 및 제2 도전형 반도체층(123)은 다중층일 수도 있으며, 초격자층을 포함할 수도 있다.
제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(110)에 성장되어 형성될 수 있다.
메사(M)는 제1 도전형 반도체층(121)으로부터 멀어질수록 면적이 좁아지도록 경사진 측면을 가진다. 이에 따라, 메사(M)의 측면을 덮는 층들을 안정하게 형성할 수 있다.
한편, 메사(M)는 기판(110)의 형상을 따라 기다란 직사각형 형상을 가질 수 있으며, 기판(110)의 길이 방향을 따라 제1 도전형 반도체층(121)을 노출시키는 그루브를 포함할 수 있다. 그루브는 도 1에 도시한 바와 같이, 기판의 일측 짧은 변에 인접한 메사(M)의 짧은 변 중앙에서 기판(110) 긴 변을 따라 메사(M)의 중심을 지날 수 있다. 그루브의 길이는 메사(M)의 긴 변의 길이보다 짧으며, 따라서, 메사(M)의 타짧은 변은 그루브로부터 이격된다.
오믹 반사층(130)은 제2 도전형 반도체층(123) 하부에 형성되어, 제2 도전형 반도체층(123)과 접촉된다. 오믹 반사층(130)은 메사(M) 상부 영역에서 메사의 거의 전 영역에 걸쳐 배치될 수 있다. 도 2를 참고하면, 오믹 반사층(130)이 메사(M) 상부 영역 전체를 덮도록 배치되지는 않는다. 예를 들어, 오믹 반사층(130)은 메사(M) 상부 영역의 80% 이상을 덮을 수 있다. 더 나아가 오믹 반사층(130)은 메사(M) 상부 영역의 90% 이상을 덮을 수 있다. 본 도면에서는 미도시 되었지만, 메사(M) 상부 영역에서 오믹 반사층(130)의 주변의 메사(M)를 덮도록 오믹 산화물층(미도시)이 더 형성될 수 있다. 오믹 반사층(130)의 주위에 오믹 산화물층(미도시)을 배치된 경우, 오믹 콘택 영역이 넓어지므로 발광 다이오드의 순방향 전압을 낮출 수 있다.
오믹 반사층(130)은 반사성을 갖는 금속층을 포함할 수 있다. 따라서, 오믹 반사층(130)은 활성층(122)에서 생성되어 오믹 반사층(130)으로 진행하는 광을 반사시켜 기판(110)을 향하도록 할 수 있다. 예를 들어, 오믹 반사층(130)은 단일 금속층으로 형성되거나 오믹층과 반사층을 포함할 수 있다. 예를 들어, 오믹층으로는 Ni과 같은 금속으로 이루어질 수 있으며, 반사층은 Ag 또는 Al과 같이 반사율이 높은 금속으로 이루어질 수 있다. 또한, 오믹 반사층(130)은 장벽층을 포함할 수 있다. 장벽층은 Ni, Ti, 및 Au로 이루어질 수 있다. 예를 들어, 오믹 반사층(130)은 Ni/Ag/Ni/Ti/Ni/Ti/Au/Ti의 적층 구조로 이루어질 수 있다.
다른 실시 예에 있어서, 오믹 반사층(130)은 제2 도전형 반도체층(123)에 오믹 접촉하는 투명 산화물층, 투명 산화물층을 덮되 투명 산화물층을 노출시키는 개구부를 갖는 절연층 및 상기 절연층을 덮고 절연층의 개구부를 통해 투명 산화물층에 접속하는 금속 반사층을 포함할 수도 있다. 이와 같은 구조에 의해 전방향 반사기(omnidirectional reflector)가 제공될 수 있다.
한편, 제1 절연층(140)은 메사(M) 및 오믹 반사층(130)을 덮는다. 또한, 제1 절연층(140)은 메사(M) 측면을 덮을 수 있다. 이때, 제1 절연층(140)은 메사(M) 측면에서 노출된 제1 도전형 반도체층(121)의 일부를 덮을 수 있다. 이와 같이 형성된 제1 절연층(140)은 메사(M)의 둘레를 따라 위치하는 제1 도전형 반도체층(121)을 노출시킨다.
또한, 제1 절연층(140)에는 오믹 반사층(130)을 노출시키는 적어도 하나의 개구부(141)가 형성된다. 제1 절연층(140)에 형성된 개구부(141)는 추후 제2 패드 금속층(152)이 형성될 메사(M) 하부에 형성된다. 이 개구부(141)를 통해서, 제2 패드 금속층(152)과 제2 도전형 반도체층(123)이 접속되어, 서로 전기적으로 연결된다.
제1 절연층(140)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있다. 그러나 제1 절연층(140)은 이에 한정되는 것은 아니다. 예를 들어, 제1 절연층(140)은 실리콘 질화막과 실리콘 산화막을 포함하는 다층 구조로 형성될 수 있으며, 실리콘 산화막과 타이타늄 산화막을 교대로 적층한 분포 브래그 반사기를 포함할 수도 있다.
제1 패드 금속층(151)은 제1 절연층(140)의 하부 및 제1 절연층(140)에 의해서 노출된 제1 도전형 반도체층(121) 일부의 하부에 형성된다. 제1 패드 금속층(151)은 제1 절연층(140)에 의해 메사(M) 및 오믹 반사층(130)으로부터 절연된다. 이와 같이 형성된 제1 패드 금속층(151)은 제1 도전형 반도체층(121)과 접촉되며, 서로 전기적으로 연결된다.
제2 패드 금속층(152)은 개구부(141)가 형성된 제1 절연층(140)의 하부 및 개구부(141)에 형성되되, 제1 패드 금속층(151)으로부터 이격되도록 형성된다. 이와 같이 형성된 제2 패드 금속층(152)은 개구부(141)를 통해서 오믹 반사층(130)에 전기적으로 접속된다.
제1 패드 금속층(151)과 제2 패드 금속층(152)은 동일 공정에서 동일 재료로 함께 형성될 수 있다. 예를 들어, 제1 패드 금속층(151) 및 제2 패드 금속층(152)은 Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조로 이루어질 수 있다.
제2 절연층(160)은 제1 패드 금속층(151) 및 제2 패드 금속층(152)을 덮도록 형성된다. 제2 절연층(160)은 메사(M)의 둘레를 따라 노출된 제1 도전형 반도체층(121)을 덮을 수 있다. 이때, 제2 절연층(160)은 기판(110)의 가장자리에 위치한 제1 도전형 반도체층(121)을 노출시킬 수 있다.
제2 절연층(160)은 제1 패드 금속층(151)을 노출시키는 제1 개구부(161) 및 제2 패드 금속층(152)을 노출시키는 제2 개구부(162)를 포함한다. 제1 개구부(161) 및 제2 개구부(162)는 메사(M) 하부 영역에 배치될 수 있다.
도 1을 참고하면, 제2 절연층(160)의 제1 개구부(161) 및 제2 개구부(162)는 서로 이격되며, 기판(110)의 긴 변을 따라 길게 형성된다. 또한, 제1 개구부(161) 및 제2 개구부(162) 중 적어도 하나는 중심선(C)을 가로지르도록 형성될 수 있다. 여기서, 중심선(C)은 발광 다이오드 칩(100) 또는 기판(110)의 하면의 짧은 변과 평행하며, 하면의 중심을 지나가는 선이다. 즉, 중심선(C)은 발광 다이오드 칩의 양 짧은 변 사이의 중심에서 긴 변으로 이어지는 선이다. 도 1에서는 제1 개구부(161) 및 제2 개구부(162)가 모두 중심선(C)을 가로지르도록 형성된다.
제2 절연층(160)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 제2 절연층(160)은 실리콘 질화막과 실리콘 산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘 산화막과 타이타늄 산화막을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.
제1 범프 패드(170) 및 제2 범프 패드(180)는 각각 제1 패드 금속층(151) 및 제2 패드 금속층(152) 상에 형성되며, 제2 절연층(160)보다 하부 방향으로 돌출되도록 형성된다.
제1 범프 패드(170)는 제2 절연층(160)의 제1 개구부(161)에 의해 노출된 제1 패드 금속층(151)의 하부에 형성된다. 또한, 제1 범프 패드(170)의 하부는 제2 절연층(160)의 하면의 일부분을 덮도록 상부보다 넓은 폭을 갖도록 형성될 수 있다. 이와 같이 형성된 제1 범프 패드(170)는 제1 패드 금속층(151)을 통해 제1 도전형 반도체층(121)과 전기적으로 연결된다.
제2 범프 패드(180)는 제2 절연층(160)의 제2 개구부(162)에 의해 노출된 제2 패드 금속층(152)의 하부에 형성된다. 또한, 제2 범프 패드(180)의 하부는 제2 절연층(160)의 하면의 일부분을 덮도록 상부보다 넓은 폭을 갖도록 형성될 수 있다. 이와 같이 형성된 제2 범프 패드(180)는 제2 패드 금속층(152) 및 오믹 반사층(130)을 통해 제2 도전형 반도체층(123)과 전기적으로 연결된다. 또한, 제2 패드 금속층(152)은 생략될 수 있다. 이때, 제2 범프 패드(180)는 오믹 반사층(130)에 직접 접촉할 수 있다.
이와 같이 형성된 제1 범프 패드(170)와 제2 범프 패드(180)는 하부가 제2 절연층(160)의 하면을 덮도록 형성함으로써, 외부 구성과 접착되는 큰 접착 면적을 가질 수 있다. 따라서, 발광 다이오드 칩(100)과 외부 구성 간의 신뢰성 있는 연결이 가능하다.
본 실시 예에서는 발광 다이오드 칩(100)이 제2 절연층(160)의 하면을 덮는 제1 범프 패드(170)와 제2 범프 패드(180)를 포함하는 구조로 설명하였다. 그러나 발광 다이오드 칩(100)의 구조는 이에 한정되는 것은 아니다. 예를 들어, 제1 범프 패드(170)는 제2 절연층(160)의 제1 개구부(161)에 의해 노출된 제1 패드 금속층(151) 상에 한정되어 위치할 수 있다. 또한, 제2 범프 패드(180)는 제2 절연층(160)의 제2 개구부(162)에 의해 노출된 제2 패드 금속층(152) 상에 한정되어 위치할 수 있다.
제1 범프 패드(170) 및 제2 범프 패드(180)는 제2 절연층(160)의 제1 개구부(161) 및 제2 개구부(162)를 따라 형성된다. 따라서, 제1 범프 패드(170)는 발광 다이오드 칩(100)의 일 긴 변을 따라 길게 배치된다. 또한, 제2 범프 패드(180)는 발광 다이오드 칩(100)의 타 긴 변을 따라 길게 배치된다. 즉, 제1 범프 패드(170) 및 제2 범프 패드(180)는 횡 방향으로 서로 이격되어 발광 다이오드 칩(100)의 양 긴 변을 따라 길게 배치된다. 도 1을 참고하면, 제1 범프 패드(170) 및 제2 범프 패드(180)는 모두 중심선(C)을 가로지를 정도의 길이를 갖는다.
제1 범프 패드(170) 및 제2 범프 패드(180)는 전도성 물질로 형성된다. 예를 들어, 제1 범프 패드(170) 및 제2 범프 패드(180)는 Au 또는 TiN으로 이루어진 단일 금속층으로 형성되거나, Au층과 TiN층이 적층된 다층 금속층일 수 있다. 이는 일 실시 예일 뿐, 제1 범프 패드(170) 및 제2 범프 패드(180)의 재질이 이에 한정되는 것은 아니며, 전도성 금속 중 어느 것으로도 형성될 수 있다.
종래에는 직사각형 테두리를 갖는 발광 다이오드 칩은 두 개의 범프 패드가 각각 중심선의 양쪽에 각각 형성된다. 이와 같이 형성된 발광 다이오드 칩은 중심보다 양쪽에 금속 밀도가 더 높다. 따라서, 기다란 형상의 발광 다이오드 칩은 중심선을 기준으로 잘 휘어지거나 부러지는 문제점이 발생한다.
그러나 본 실시 예에 따른 발광 다이오드 칩은 제1 범프 패드(170)와 제2 범프 패드(180)가 중심선을 가로지르도록 형성되므로, 중심선을 기준으로 휘어지거나 부러지는 문제를 방지할 수 있다.
본 실시 예에서, 제1 범프 패드(170)와 제2 범프 패드(180)가 모두 중심선(C)을 가로지르도록 형성되지만, 이에 한정되는 것은 아니다. 즉, 발광 다이오드 칩(100)은 제1 범프 패드(170)와 제2 범프 패드(180) 중 적어도 하나만 중심선(C)을 가로지르도록 형성되는 것도 가능하다. 이 경우에도 중심선(C) 및 그 주변에 금속이 배치되므로, 중심선(C) 부근의 강도가 증가되어 발광 다이오드 칩(100)이 휘어지거나 부러지는 것을 방지할 수 있다.
도 3은 본 발명의 제2 실시 예에 따른 발광 다이오드 칩을 나타낸 예시도이다.
도 3은 제2 실시 예에 따른 발광 다이오드 칩(200)의 하부 평면도를 나타낸다.
제2 실시 예의 발광 다이오드 칩(200)의 내부 구조 중 제1 실시 예에 따른 발광 다이오드 칩(도 1 및 도 2의 100)의 내부 구조와 동일한 부분은 생략하도록 한다. 생략된 설명은 제1 실시 예에 따른 발광 다이오드 칩(도 1 및 도 2의 100) 에 대한 설명을 참고하도록 한다.
제2 절연층(160)의 제1 개구부(161)는 기판(110)의 일 긴 변을 따라 형성됨과 아울러, 일 짧은 변을 따라 연속적으로 형성된다. 또한, 제2 절연층(160)의 제2 개구부(162)는 기판(110)의 타 긴 변을 따라 형성됨과 아울러, 타 짧은 변을 따라 연속적으로 형성된다. 또한, 제2 절연층(160)의 제1 개구부(161)와 제2 개구부(162)는 기판(110)의 중심선(C)를 가로지르도록 위치한다. 이와 같이 형성된 제2 절연층(160)의 제1 개구부(161)에는 제1 범프 패드(270)가 형성되며, 제2 개구부(162)에는 제2 범프 패드(280)가 형성된다. 제1 범프 패드(270)는 제1 길이부(271)와 제1 연장부(272)를 포함한다.
제1 길이부(271)는 기판(110)의 일 긴 변을 따라 길게 형성된다. 제1 길이부(271)는 제1 실시 예에 따른 발광 다이오드 칩(도 1 및 도 2의 100)의 제1 범프 패드(도1 및 도 2의 170)와 동일하다.
제1 연장부(272)는 제1 길이부(271)의 일단에서 연장되어 기판(110)의 일 짧은 변을 따라 형성된다. 즉, 제1 연장부(272)는 제1 길이부(271)에서 기판(110)의 타 긴 변 방향으로 돌출되도록 형성된다.
제2 범프 패드(280)는 제2 길이부(281)와 제2 연장부(282)를 포함한다.
제2 길이부(281)는 기판(110)의 타 긴 변을 따라 길게 형성된다. 제2 길이부(281)는 제1 실시 예에 따른 발광 다이오드 칩(도 1 및 도 2의 100)의 제2 범프 패드(도1 및 도 2의 180)와 동일하다.
제2 연장부(282)는 제2 길이부(281)의 일단에서 연장되어 기판(110)의 타 짧은 변을 따라 형성된다. 즉, 제2 연장부(282)는 제2 길이부(281)에서 기판(110)의 일 긴 변 방향으로 돌출되도록 형성된다.
이와 같이 제1 범프 패드(270)와 제2 범프 패드(280)는 제1 길이부(271)와 제2 길이부(281)의 적어도 일부가 서로 마주보고, 제1 연장부(272)와 제2 연장부(282)의 적어도 일부가 서로 마주보게 된다. 또한, 제1 범프 패드(270)의 제1 길이부(271)와 제2 범프 패드(280)의 제2 길이부(281)는 중심선(C)를 가로지르도록 배치된다.
본 실시 예의 발광 다이오드 칩(200)은 제1 범프 패드(270)의 제1 길이부(271) 및 제2 범프 패드(280)의 제2 길이부(281)의 구조에 의해서 휘어지거나 부러지는 것을 방지할 수 있다.
또한, 발광 다이오드 칩(200)은 제1 길이부(271)에 제1 연장부(272)가 연장되고 제2 길이부(281)에 제2 연장부(282)가 연장되므로, 제1 실시 예보다 더 넓은 면적의 제1 범프 패드(270)와 제2 범프 패드(280)를 가질 수 있다. 따라서, 발광 다이오드 칩(200)은 외부 구성부와 접합을 위한 넓은 접합 면적을 갖게 된다. 또한, 제1 범프 패드(270) 및 제2 범프 패드(280)의 넓은 면적은 발광 다이오드 칩(200) 또는 발광 다이오드 칩을 포함하는 패키지를 테스트 할 때, 프로브(probe) 접촉에 용이하다. 즉, 프로브가 제1 범프 패드(270) 및 제2 범프 패드(280)의 넓은 부분에 접촉되므로, 접촉 불량에 의한 테스트 오류가 발생하는 것을 방지하여, 신뢰성 있는 테스트가 가능하다.
도 4 내지 도 6은 본 발명의 제1 실시 예에 따른 발광 소자를 나타낸 예시도이다.
도 4는 제1 실시 예에 따른 발광 소자(300)의 평면도이며, 도 5는 도 4의 측 단면도(B1-B2)이며, 도 6은 도 4의 다른 측 단면도(B3-B4)이다.
도 4 내지 도 6을 참고하면, 제1 실시 예에 따른 발광 소자(300)는 발광 다이오드 칩(100), 파장 변환 부재(310) 및 백색 장벽 부재(320)를 포함한다.
본 실시 예에서, 발광 다이오드 칩(100)은 제1 실시 예에 따른 발광 다이오드 칩(도 1 및 도 2의 100)이다. 따라서, 발광 다이오드 칩(100)의 내부 구성에 대한 구조 및 설명은 도 1 및 도 2를 참고하도록 한다. 제1 실시 예에 따른 발광 소자(300)의 발광 다이오드 칩(100)이 제1 실시 예에 따른 발광 다이오드 칩(도 1 및 도 2의 100)인 것으로 한정되는 것은 아니며, 제2 실시 예에 따른 발광 다이오드 칩(도 3의 200)일 수도 있다.
파장 변환 부재(310)는 발광 다이오드 칩(100)의 측면 및 상면을 둘러싸도록 형성된다. 파장 변환 부재(310)는 발광 다이오드 칩(100)에서 방출되는 광을 파장 변환하여 발광 소자(300)에서 백색광 또는 사용자가 원하는 색의 광을 방출하도록 한다. 일 예로, 파장 변환 부재(310)는 투명 수지에 광의 파장을 변환시키는 형광체가 혼합된 형광체층일 수 있다. 예를 들어, 투명 수지는 투명 실리콘(Silicone)일 수 있다. 형광체로는 황색 형광체, 적색 형광체, 녹색 형광체 등이 사용될 수 있다.
황색 형광체의 예로는 530 ~ 570nm 파장을 주 파장으로 하는 세륨(Ce)이 도핑된 이트륨(Y) 알루미늄(Al) 가넷인 YAG:Ce(T3Al5O12:Ce)계열 형광체나 실리케이트(silicate)계열의 형광체를 들 수 있다.
적색(R) 형광체의 예로는 611nm 파장을 주 파장으로 하는 산화이트륨(Y2O3)과 유로피움(EU)의 화합물로 이루어진 YOX(Y2O3:EU)계열의 형광체 또는 나이트라이드 형광체를 들 수 있다.
녹색(G) 형광체의 예로는 544nm 파장을 주 파장으로 하는 인산(Po4)과 란탄(La)과 테르븀(Tb)의 화합물인 LAP(LaPo4:Ce,Tb)계열의 형광체를 들 수 있다.
특정 실시 예에서, 파장 변환 부재(310)는 청색 형광체를 포함할 수 있는데, 청색(B) 형광체의 예로는 450nm 파장을 주 파장으로 하는 바륨(Ba)과 마그네슘(Mg)과 산화알루미늄 계열의 물질과 유로피움(EU)의 화합물인 BAM (BaMgAl10O17:EU)계열의 형광체를 들 수 있다.
또한, 형광체는 고색재현에 유리한 Mn4+ 활성제 형광체인 불화물 화합물 KSF 형광체(K2SiF6)를 포함할 수 있다.
본 실시 예에 따르면, 발광 다이오드 칩(100)의 측면에 형성된 파장 변환 부재(310)의 두께(t1)는 발광 다이오드 칩(100)의 두께(t2)보다 작다. 여기서, 발광 다이오드 칩(100)의 두께는 발광 다이오드 칩(100)의 상면에서 하면까지의 두께이다.
또한, 발광 다이오드 칩(100)의 측면에 형성된 파장 변환 부재(310)의 두께(t1)는 발광 다이오드 칩(100)의 상면에 형성된 파장 변환 부재(310)의 두께(t3)보다 크다.
발광 다이오드 칩(100)의 측면에 형성된 파장 변환 부재(310)의 두께(t1)가 너무 작으면, 발광 다이오드 칩(100)의 측면에서 방출된 광이 백색 장벽 부재(320)의 측면에서 반사되어 다시 발광 다이오드 칩(100)으로 흡수될 수 있다. 이를 방지하기 위해서 발광 다이오드 칩(100)과 백색 장벽 부재(320)의 측면은 서로 충분한 이격 거리를 가져야 한다. 여기서, 백색 장벽 부재(320)의 측면은 발광 다이오드 칩(100)의 측면과 마주하는 내벽이다. 따라서, 발광 다이오드 칩(100)과 백색 장벽 부재(320)의 측면 사이에 형성되는 파장 변환 부재(310)는 충분한 두께를 갖도록 형성되어야 한다. 그러나 발광 다이오드 칩(100)의 측면에 형성된 파장 변환 부재(310)의 두께(t1)가 너무 두꺼우면, 발광 소자(300)의 크기가 커진다. 따라서, 발광 다이오드 칩(100)의 측면에 형성된 파장 변환 부재(310)는 발광 다이오드 칩(100)의 두께(t2)보다는 작도록 형성될 수 있다.
백색 장벽 부재(320)는 파장 변환 부재(310)의 긴 길이의 양 측면만 덮는다. 도 4를 참고하면, 백색 장벽 부재(320)는 기판(110)의 양측 짧은 변을 덮는 파장 변환 부재(310)의 측면이 노출되도록, 기판(110)의 양측 긴 변을 따라 파장 변환 부재(310)의 측면을 덮는다. 백색 장벽 부재(320)가 파장 변환 부재(310)의 긴 길이의 양 측면만을 덮도록 형성되므로, 파장 변환 부재(310)의 하면 및 발광 다이오드 칩(100)의 하면은 외부로 노출된다.
이와 같이 형성된 백색 장벽 부재(320)에 의해서, 발광 다이오드 칩(100)의 제1 범프 패드(170) 및 제2 범프 패드(180)가 발광 소자(300)의 하면에서 돌출된다. 제1 범프 패드(170) 및 제2 범프 패드(180)가 돌출되어 있으므로, 발광 소자(300)를 외부 구성에 고정시킬 때, 외부 구성의 외부 패드에 정확하게 정렬하는데 용이하다. 따라서, 본 실시 예의 발광 소자(300)는 외부 구성 간의 신뢰성 있는 접착이 가능하다. 도 4 내지 도 6에서는 미도시 되었지만, 발광 소자(300)의 제1 범프 패드(170) 및 제2 범프 패드(180)의 하면에는 외부 구성과의 접착을 위한 전도성 접착 부재가 위치할 수 있다. 본 실시 예의 발광 소자(300)는 제1 범프 패드(170)와 제2 범프 패드(180)가 외부로 노출되어 있으므로, 솔더(Solder)와 같은 페이스트(Paste) 타입의 접착 부재뿐만 아니라 필름 타입의 접착 부재를 이용할 수도 있다. 필름 타입의 접착 부재의 경우, 페이스트 타입보다 흐름성이 낮아 접착 부재에 의한 제1 범프 패드(170)와 제2 범프 패드(180) 간의 단락 현상을 감소시킬 수 있다.
또한, 백색 장벽 부재(320)는 상면이 기울기를 갖도록 형성된다. 백색 장벽 부재(320)의 상면의 일단은 파장 변환 부재(310)의 상면과 동일선상에 위치할 수 있다. 여기서, 백색 장벽 부재(320)의 상면의 일단은 상면에서 내벽의 상부 모서리를 포함하는 변이며, 타단은 외벽의 상부 모서리를 포함하는 변이다. 또한, 백색 장벽 부재(320)는 백색 장벽 부재(320)의 내벽에서 외벽으로 갈수록 상면의 높이가 높아진다.
백색 장벽 부재(320)의 상면의 일단이 파장 변환 부재(310)의 상면보다 높게 위치하면, 파장 변환 부재(310)에서 방출되는 광 중 일부는 백색 장벽 부재(320)의 내벽에 부딪히게 된다. 즉, 발광 소자(300)의 지향 각도가 좁아지게 되며, 광 추출 효율이 감소하게 된다.
또한, 백색 장벽 부재(320)의 상면의 일단이 파장 변환 부재(310)의 상면보다 낮은 높이에 위치하면, 공정 또는 외부 환경에 의해서 백색 장벽 부재(320)의 상면의 일부를 덮을 수도 있다. 이 경우, 발광 다이오드 칩(100)의 광이 백색 장벽 부재(320) 상의 파장 변환 부재(310)에 도달하지 못해, 파장 변환 부재(310)의 일부에서는 파장 변환 부재(310)의 형광체에 해당하는 색이 발광될 수 있다.
따라서, 백색 장벽 부재(320)의 상면은 일단이 파장 변환 부재(310)의 상면과 동일선상에 위치해야 하되, 파장 변환 부재(310)가 백색 장벽 부재(320)의 상면을 덮지 못하도록 타단이 일단보다 높게 위치해야 한다.
또한, 백색 장벽 부재(320)의 상면이 기울기를 변경하여, 발광 소자(300)의 광의 지향 각도를 변경할 수도 있다.
백색 장벽 부재(320)는 에폭시 수지(Epoxy Molding Compound; EMC) 또는 실리콘 수지(Silicone Molding Compound; SMC)로 형성될 수 있다.
도 7 내지 도 9는 본 발명의 제2 실시 예에 따른 발광 소자를 나타낸 예시도이다.
도 7은 제2 실시 예에 따른 발광 소자(400)의 평면도이며, 도 8은 도 7의 측 단면도(D1-D2)이며, 도 9는 도 7의 다른 측 단면도(D3-D4)이다.
도 7 내지 도 9를 참고하면, 제2 실시 예에 따른 발광 소자(400)는 발광 다이오드 칩(100), 파장 변환 부재(310) 및 백색 장벽 부재(420)를 포함한다.
본 실시 예에서, 발광 다이오드 칩(100)은 제1 실시 예에 따른 발광 다이오드 칩(도 1 및 도 2의 100)과 동일하다. 따라서, 발광 다이오드 칩(100)의 내부 구성에 대한 구조 및 설명은 도 1 및 도 2를 참고하도록 한다.
백색 장벽 부재(420)는 바닥면(421)과 측면부(422)를 포함한다. 여기서, 바닥부(420)는 발광 다이오드 칩(100)이 실장되는 바닥면을 포함하며, 측면부(422)는 발광 다이오드 칩(100)의 측면을 포함한다.
백색 장벽 부재(420)의 바닥부(421)는 발광 다이오드 칩(100)의 하면에 배치되어 하면을 덮도록 형성된다. 백색 장벽 부재(420)의 측면부(422)는 바닥부(421)의 상부에 배치되어 파장 변환 부재(310)의 측면을 덮도록 형성된다. 즉, 발광 소자(400)는 파장 변환 부재(310)가 형성된 발광 다이오드 칩(100)이 바닥부(421)와 측면부(422)에 의해 형성된 캐비티(423)에 안착되는 구조를 갖는다. 백색 장벽 부재(420)는 광을 반사하는 물질로 이루어질 수 있다. 또는 캐비티(423)를 이루는 백색 장벽 부재(420)의 내벽에 반사 물질이 코팅될 수 있다.
바닥부(421)는 상면의 일부가 상부로 돌출되도록 형성된다. 상부로 돌출된 부분은 발광 소자(400)가 백색 장벽 부재(420)의 캐비티(423)에 실장었을 때, 발광 소자(400)의 제1 범프 패드(170)와 제2 범프 패드(180) 사이에 위치하게 된다.
이와 같이 돌출된 바닥부(421)의 일부는 발광 소자(400)가 실장되는 위치를 안내하는 가이드의 역할을 한다. 따라서, 발광 소자(400)는 돌출된 바닥부(421)의 일부에 의해서 정확한 위치에 실장될 수 있다. 이에 따라 발광 소자(400)와 전도성 접착 부재(430) 간의 정확한 정렬이 가능하다.
또한, 바닥부(421)에는 복수의 관통홀(424)이 형성된다. 관통홀(424)에는 전도성 접착 부재(430)가 충전된다. 예를 들어, 전도성 접착 부재(430)는 솔더(solder)일 수 있다.
관통홀(424)은 기울어진 내벽을 갖는다. 관통홀(424)의 내벽이 기울어져 있으므로, 관통홀(424)의 내벽이 바닥에 수직일 때보다 전도성 접착 부재(430)와의 접합 면적이 증가한다. 이에 따라 전도성 접착 부재(430)와 백색 장벽 부재(420) 간의 접착력이 증가할 수 있다. 또한, 백색 장벽 부재(420)의 하면에서 발광 다이오드 칩(100)의 제1 범프 패드(170) 및 제2 범프 패드(180)까지의 경로가 길어진다. 따라서, 발광 소자(400)의 외부에서 습기 또는 먼지 등이 내부로 침투하여 발생하는 문제가 감소된다.
또한, 관통홀(424)은 상부에서 하부로 갈수록 좁은 폭을 갖도록 형성될 수 있다. 따라서, 관통홀(424)을 채우는 전도성 접착 부재(430)가 경화된 후에, 외부 충격 등에 의해서 백색 장벽 부재(420)의 외부로 분리되는 것을 방지할 수 있다.
또한, 관통홀(424)은 상부 폭이 발광 다이오드 칩(100)의 제1 범프 패드(170) 및 제2 범프 패드(180)의 하면의 폭보다 작도록 형성된다. 이에 따라, 관통홀(424)을 채우는 전도성 접착 부재(430)도 제1 범프 패드(170) 및 제2 범프 패드(180)보다 작은 폭을 갖는다. 따라서, 발광 다이오드 칩(100)이 백색 장벽 부재(420)에 실장될 때, 약간의 정렬 오차가 발생하여도 발광 다이오드 칩(100)이 전도성 접착 부재(430)에 미접촉되거나 잘못 접촉되는 접촉 불량이 발생하는 것을 방지할 수 있다.
또한, 전도성 접착 부재(430)는 상부에서 하부로 갈수록 작은 폭을 갖는다. 따라서, 발광 소자(400)가 외부 구성에 고정될 때, 발광 소자(400)와 외부 구성 간의 정확한 접착이 용이하다.
또한, 관통홀(424)의 폭이 하부로 갈수록 점점 작아지므로 제1 전도성 접착 부재(431)와 제2 전도성 접착 부재(432) 간의 간격이 하부로 갈수로 점점 커진다. 여기서, 제1 전도성 접착 부재(431)는 제1 범프 패드(170)에 접착되며, 제2 전도성 접착 부재(432)는 제2 범프 패드(180)에 접착된다. 따라서, 발광 소자(400)가 외부 구성과 연결될 때, 제1 전도성 접착 부재(431)와 제2 전도성 접착 부재(432)가 외부 구성의 한 패드에 동시에 접촉되어 합선이 발생하는 것을 방지할 수 있다.
복수의 관통홀(424)에 충전된 전도성 접착 부재(430)는 백색 장벽 부재(420)의 캐비티(423)에 배치된 발광 다이오드 칩(100)의 제1 범프 패드(170) 및 제2 범프 패드(180)와 접속된다. 이때, 제1 범프 패드(170)와 제2 범프 패드(180)는 서로 다른 관통홀(424)에 충전된 전도성 접착 부재(430)와 접속된다.
예를 들어, 관통홀(424)은 발광 다이오드 칩(100)의 제1 범프 패드(170) 및 제2 범프 패드(180)와 대응하는 형태로 형성될 수 있다. 그러나 관통홀(424)의 구조는 이에 한정되는 것은 아니다. 관통홀(424)은 내부에 충전된 전도성 접착 부재(430)를 통해서 발광 다이오드 칩(100)과 외부 구성이 전기적으로 연결될 수 있다면 어떠한 구조로도 형성될 수 있다.
본 실시 예에 대한 설명 시, 제1 실시 예에 따른 발광 다이오드 칩(도 1 및 도 2의 100)을 예시로 하여 설명하였다. 그러나 본 실시 예에 따른 발광 소자(400)에는 제2 실시 예에 따른 발광 다이오드 칩(도 3의 200)이 적용될 수도 있다.
도 10 내지 도 12는 본 발명의 제3 실시 예에 따른 발광 소자를 나타낸 예시도이다.
도 10은 제3 실시 예에 따른 발광 소자(500)의 평면도이며, 도 11은 도 10의 측 단면도(E1-E2)이며, 도 12는 도 10의 다른 측 단면도(E3-E4)이다.
도 10 내지 도 12를 참고하면, 제3 실시 예에 따른 발광 소자(500)는 발광 다이오드 칩(200), 파장 변환 부재(310) 및 백색 장벽 부재(520)를 포함한다.
제3 실시 예에 따른 발광 소자(500)는 제2 실시 예의 발광 다이오드 칩(도 3의 200)을 포함한다. 또는 본 실시 예에서, 발광 소자(500)가 제2 실시 예의 발광 다이오드 칩(도 3의 200)을 포함하는 것을 예시로 하여 설명하고 있지만, 제1 실시 예의 발광 다이오드 칩(도 1 및 도 2의 100)을 포함하는 것도 가능하다.
백색 장벽 부재(520)는 바닥부(521)와 측면부(522)를 포함한다. 백색 장벽 부재(520)의 바닥부(521)에는 발광 다이오드 칩(200)의 제1 범프 패드(270) 및 제2 범프 패드(280)와 대응하는 구조로 형성된 관통홀(524)이 형성되어 있다. 도 10의 E1-E2와 E3-E4에서의 관통홀(524)의 구조는 각각 도 11 및 도 12에 도시된 바와 같다.
제3 실시 예에 따른 발광 소자(500)의 백색 장벽 부재(520)는 측면부(522)의 내벽이 기울기를 갖는다. 즉, 백색 장벽 부재(520)의 측면부(522)는 하면에서 상면으로 갈수록 캐비티(523)의 직경이 커지도록 형성되어 있다. 백색 장벽 부재(520)의 측면부(522)의 기울어진 내벽은 발광 다이오드 칩(200)의 측면에서 방출된 광을 상부 방향으로 반사시킬 수 있다. 따라서, 발광 소자(500)의 광 효율을 향상시킬 수 있다.
또한, 백색 장벽 부재(520)는 전도성 접착 부재(430)가 채워지는 관통홀(524)이 형성되어 있다. 관통홀(524)을 이루는 백색 장벽 부재(520)의 내벽 역시 기울어지도록 형성된다. 백색 장벽 부재(520)는 캐비티(523)를 이루는 백색 장벽 부재(520)의 내벽과 관통홀(524)을 이루는 백색 장벽 부재(520)의 내벽은 서로 다른 기울기를 가질 수 있다. 예를 들어, 관통홀(524)을 이루는 백색 장벽 부재(520)의 내벽의 기울기 각도(α1)는 캐비티(523)를 이루는 백색 장벽 부재(520)의 내벽의 기울기 각도(α2)보다 클 수 있다. 관통홀(524)을 이루는 백색 장벽 부재(520)의 내벽은 기울기 각도(α1)가 작을수록 백색 장벽 부재(520)와 전도성 접착 부재(430) 간의 접착 면적이 증가한다.
도 13은 본 발명의 제1 실시 예에 따른 발광 모듈을 나타낸 예시도이다.
도 13을 참고하면, 제1 실시 예에 따른 발광 모듈(600)은 회로 기판(610) 및 발광 소자(630)를 포함한다.
회로 기판(610)에는 발광 소자(630)가 실장된다. 또한, 회로 기판(610)에는 실장된 발광 소자(630)와 전기적으로 연결되는 배선이 형성된다. 예를 들어, 회로 기판(610)은 절연층에 배선이 형성된 인쇄회로기판 또는 연성 인쇄회로기판일 수 있다. 또는 회로 기판(610)은 금속층 표면에 형성된 절연층에 배선이 형성된 금속 기판일 수 있다. 또는 회로 기판(610)은 레진, 글래스 에폭시 등의 합성 수지 기판이거나 세라믹 기판일 수 있다. 또는 회로 기판(610)은 EMC(Epoxy Mold Compound), PI(polyimide), 세라믹, 그래핀, 유리합성섬유 및 이들의 조합들 중 어느 하나 이상을 선택하여 이루어지는 것일 수 있다.
회로 기판(610)은 제1 영역(611) 및 제2 영역(612)으로 구분된다.
제1 영역(611)에는 발광 소자(630)가 실장된다. 발광 소자(630)는 제1 영역(611)에 실장됨으로써 회로 기판(610)의 배선과 전기적으로 연결된다. 도면에는 미도시 되었지만, 회로 기판(610)의 제1 영역(611)에는 발광 소자(630)와의 전기적 연결을 위한 회로 패턴이 형성되어 있다. 회로 기판(610)에 형성된 회로 패턴은 발광 소자(630)의 범프 패드(미도시)의 하면과 대응하는 구조로 형성된다.
제1 영역(611)은 발광 소자(630)에서 방출되는 광이 입사되는 도광판(620)의 측면과 마주보도록 배치된다.
제2 영역(612)은 제1 영역(611)에 수직하게 접혀있다. 즉, 제2 영역(612)은 제1 영역(611)에서 도광판(620)을 향해 돌출되거나, 도광판(620)의 하면과 마주하도록 배치된다.
회로 기판(610)의 제1 영역(611)에는 복수의 발광 소자(630)가 배치된다. 발광 소자(630)는 제1 실시 예 또는 제2 실시 예에 따른 발광 다이오드 칩(도 1 내지 도 3의 100, 200)을 포함하는 패키지일 수 있다.
예를 들어, 회로 기판(610)의 제1 영역(611)에는 긴 길이 방향으로 길게 형성되며 서로 평행한 2개의 회로 패턴으로 이루어진 회로 패턴 쌍이 외부로 노출되어 있을 수 있다. 이와 같은 회로 기판(610)에는 제1 실시 예에 따른 발광 다이오드 칩(도 1 및 도 2의 100)을 포함하는 발광 소자(630)가 배치될 수 있다.
또한, 회로 기판(610)의 제1 영역(611)에는 긴 길이 방향으로 길게 형성되며, 서로를 향해 구부러진 한 쌍의 회로 패턴이 외부로 노출될 수 있다. 여기서, 일 회로 패턴은 일단이 타 회로 패턴을 향해 구부러지며, 타 회로 패턴은 일단이 일 회로 패턴을 향해 구부러질 수 있다. 이때, 회로 기판(610)에는 제2 실시 예에 따른 발광 다이오드 칩(도 3의 200)을 포함하는 발광 소자(630)가 배치될 수 있다.
또한, 발광 소자(630)는 제1 실시 예 내지 제3 실시 예에 따른 발광 소자(도 3 내지 도 12의 300, 400, 500)의 백색 장벽 부재를 포함하는 구조일 수 있다. 발광 소자(630)를 이루는 발광 다이오드 칩, 파장 변환 부재 및 백색 장벽 부재에 대한 자세한 설명은 도 1 내지 도 12를 참고하도록 한다.
복수의 발광 소자(630)는 제1 영역(611)의 길이 방향으로 나란히 배치된다.
발광 다이오드 칩이 제2 실시 예에 따른 발광 다이오드 칩(도 3의 200)인 경우 짧은 변을 따라 제1 범프 패드(도 3의 270) 또는 제2 범프 패드(도 3의 280)가 형성된다. 즉, 발광 다이오드 칩(도 3의 200)의 양측 짧은 변을 따라 하나의 범프 패드가 형성되므로, 범프 패드와 범프 패드 사이의 이격 공간이 없다. 따라서, 발광 소자(630)는 나란히 배치된 다른 발광 소자(630)의 측면에서 방출된 광을 흡수하지 않고 범프 패드를 통해 반사시킬 수 있다. 이에 따라 발광 모듈(600)은 발광 소자(630)들 사이에 암점 발생을 감소시킬 수 있으며, 광 추출 효율도 향상시킬 수 있다.
일 실시 예로, 제1 범프 패드(도 3의 270) 및 제2 범프 패드(도 3의 280)가 Au층을 포함하여 황색과 유사한 색을 갖는다. 또한, 발광 다이오드 칩(도 3의 200)이 청색광을 방출하고, 파장 변환 부재(도 3의 310)는 황색 형광체를 포함할 수 있다. 이때, 발광 소자(630)가 방출하는 광은 황색 형광체에 여기된 광이므로, 이웃하는 다른 발광 소자(630)의 측면에서 방출된 광을 제1 범프 패드(도 3의 270) 및 제2 범프 패드(도 3의 280)에서 반사시킬 수 있다. 따라서, 본 실시 예에 따른 발광 모듈(600)은 발광 소자(630)의 측면에서도 광이 반사되므로, 광 반사율을 향상시킬 수 있다.
도 14는 본 발명의 제2 실시 예에 따른 발광 모듈을 나타낸 예시도이다.
도 14를 참고하면, 제2 실시 예에 따른 발광 모듈(700)은 회로 기판(610), 발광 소자(630) 및 제너 소자(710)를 포함한다.
회로 기판(610) 및 발광 소자(630)에 대한 설명은 제1 실시 예에 따른 발광 모듈(도 13의 600)의 회로 기판 및 발광 소자에 대한 설명을 참고하도록 한다.
회로 기판(610)의 제1 영역(611)에 복수의 발광 소자(630) 및 복수의 제너 소자(710)가 배치된다. 제너 소자(710)는 발광 소자(630)들 사이에 배치된다. 또한, 각각의 제너 소자(710)는 각각의 발광 소자(630)와 병렬로 연결된다. 제너 소자(710)는 정전기 방전(Electrostatic Discharge; ESD) 또는 서지(Surge) 등과 같이 갑작스런 높은 전압을 우회(bypass)시켜 발광 다이오드 칩으로 인가되는 것을 방지하여, 발광 다이오드 칩을 보호한다.
제너 소자(710)는 제너 다이오드 칩(미도시)과 제너 다이오드 칩을 감싸는 백색 장벽 부재(711)로 구성된다. 제너 소자(710)의 백색 장벽 부재(711)는 실리콘 수지 또는 에폭시 수지로 형성될 수 있다.
본 실시 예에서 발광 소자(630)에서 발생하여 제너 소자(710)로 향하는 광은 제너 소자(710)의 백색 장벽 부재(711)에 의해서 반사된다. 반사된 광은 도광판(620)의 측면을 향할 수 있으며, 이에 따라 발광 모듈(700)의 광 효율이 향상될 수 있다.
도 15 내지 도 18은 본 발명의 제3 실시 예에 따른 발광 소자를 나타낸 예시도이다.
도 15는 제3 실시 예에 따른 발광 소자(1100)의 평면도이다. 도 16 및 도 17은 제3 실시 예에 따른 발광 소자(1100)의 단면도(F1-F2, F3-F4)이다. 또한, 도 18은 제3 실시 예에 따른 발광 소자(1100)의 저면도이다.
제3 실시 예에 따른 발광 소자(1100)는 발광 다이오드 칩(1110), 파장 변환 부재(1120), 백색 장벽 부재(1130) 및 전도성 접착 부재(1140)를 포함한다.
본 실시 예의 발광 다이오드 칩(1110)은 하부 테두리가 긴 변과 짧은 변을 갖는 직사각형 구조의 단면을 갖는다. 여기서, 긴 변은 하부 테두리 중 길이가 긴 변이며, 짧은 변은 긴 변에 비해 길이가 짧은 변이다.
발광 다이오드 칩(1110)은 기판 상에 발광 구조체, 오믹 반사층, 패드 금속층 및 범프 패드가 패터닝되어 적층된 구조이다. 발광 다이오드 칩(1110)의 발광 구조체, 오믹 반사층, 패드 금속층에 대한 설명은 이전에 설명한 발광 다이오드 칩에 대한 설명을 참고하도록 한다. 다만, 본 실시 예의 발광 다이오드 칩(1110)은 도 16 및 도 18에 도시된 바와 같이 제1 범프 패드(1115)와 제2 범프 패드(1116)가 긴 측면을 따라 나란히 위치할 수 있다. 또한, 제1 범프 패드(1115)와 제2 범프 패드(1116)는 서로 대칭되는 구조일 수 있다.
파장 변환 부재(1120)는 발광 다이오드 칩(1110)의 측면 및 상면을 둘러싸도록 형성된다. 파장 변환 부재(1120)는 발광 다이오드 칩(1110)에서 방출되는 광을 파장 변환하여 발광 소자(1100)에서 백색광 또는 사용자가 원하는 색의 광을 방출하도록 한다. 일 예로, 파장 변환 부재(1120)는 투광 수지에 광의 파장을 변환시키는 파장 변환 물질이 혼합된 것일 수 있다. 예를 들어, 투광 수지는 투명 실리콘(Silicone)일 수 있다. 또한, 파장 변환 물질은 형광체 일 수 있다. 형광체로는 황색 형광체, 적색 형광체, 녹색 형광체 등이 사용될 수 있다. 본 실시 예에서는 파장 변환 부재(1120)가 발광 다이오드 칩(1110)에서 방출된 광의 파장을 변환하지만, 이에 한정되는 것은 아니다. 파장 변환 부재(1120) 대신에 파장 변환 물질이 없는 투광 수지가 발광 다이오드 칩(1110)을 둘러싸는 것도 가능하다.
백색 장벽 부재(1130)는 발광 다이오드 칩(1110)의 하면과 파장 변환 부재(1120)의 하면 및 측면을 덮는다.
도 16을 참고하면, 백색 장벽 부재(1130)는 제1 범프 패드(1115) 및 제2 범프 패드(1116)의 하부를 제외한 발광 다이오드 칩(1110)의 하면과 파장 변환 부재(1120)의 하면을 덮는다. 발광 다이오드 칩(1110)의 제1 범프 패드(1115)와 제2 범프 패드(1116) 사이 역시 백색 장벽 부재(1130)로 채워진다.
또한, 도 15 및 도 17을 참고하면, 백색 장벽 부재(1130)는 파장 변환 부재(1120)의 긴 길이의 양 측면만을 덮는다. 즉, 백색 장벽 부재(1130)는 파장 변환 부재(1120)의 짧은 길이의 양 측면은 노출시킨다.
따라서, 백색 장벽 부재(1130)는 파장 변환 부재(1120)의 상면 및 짧은 길이의 양 측면을 노출시키며, 백색 장벽 부재(1130)에 의해 노출된 부분은 광이 출사되는 출사면이 된다. 즉, 본 실시 예에 따른 발광 소자(1100)는 상면 및 짧은 길이의 양 측면으로 광을 방출한다. 이와 같은 구조의 백색 장벽 부재(1130)에 의해서 발광 소자(1100)는 상면에서 방출되는 광의 지향각을 좁힐 수 있다.
또한, 백색 장벽 부재(1130)는 내벽이 경사진 구조이다. 백색 장벽 부재(1130)의 내벽은 하부에서 상부 방향으로 갈수록 발광 다이오드 칩(1110)의 측면과 멀어지도록 기울어져 있다.
백색 장벽 부재(1130)의 경사진 내벽은 발광 다이오드 칩(1110)의 측면에서 방출된 광을 상부 방향으로 반사시킬 수 있다. 따라서, 발광 다이오드 칩(1110)의 긴 길이의 측면에서 방출된 광을 출사면인 상면으로 반사시켜 발광 소자(1100)의 광 효율을 향상시킬 수 있다.
백색 장벽 부재(1130)는 에폭시 수지(Epoxy Molding Compound; EMC) 또는 실리콘 수지(Silicone Molding Compound; SMC)로 형성될 수 있다.
전도성 접착 부재(1140)는 발광 다이오드 칩(1110)의 하부에 위치하며, 백색 장벽 부재(1130)를 관통한다. 전도성 접착 부재(1140)는 발광 다이오드 칩(1110)의 제1 범프 패드(1115) 및 제2 범프 패드(1116)에 각각 접속된다. 또한, 도 18에 도시된 바와 같이, 전도성 접착 부재(1140)는 하면이 백색 장벽 부재(1130)의 하면에서 노출된다. 이와 같이 형성된 전도성 접착 부재(1140)는 발광 다이오드 칩(1110)과 외부의 구성을 전기적으로 연결하는 역할을 한다. 예를 들어, 전도성 접착 부재(1140)는 솔더(solder)로 형성될 수 있다.
본 실시 예에 따르면, 발광 다이오드 칩(1110)의 긴 길이의 측면에 형성된 파장 변환 부재(1120)의 두께(W1)는 짧은 측면에 형성된 파장 변환 부재(1120)의 두께(W2)보다 크다.
발광 다이오드 칩(1110)과 백색 장벽 부재(1130)가 가까이 위치하면, 백색 장벽 부재(1130)에서 반사된 광이 발광 다이오드 칩(1110)으로 재입사되어 발광 소자(1100)의 광 효율이 감소할 수 있다. 따라서, 발광 다이오드 칩(1110)과 백색 장벽 부재(1130)는 백색 장벽 부재(1130)에서 반사된 광이 발광 다이오드 칩(1110)으로 재입사되는 것을 방지할 수 있을 정도로 서로 이격되어야 한다. 즉, 발광 다이오드 칩(1110)의 긴 길이의 측면에 형성된 파장 변환 부재(1120)의 두께는 두꺼워야 한다.
또한, 복수의 발광 소자(1100)가 파장 변환 부재(1120)가 노출된 측면이 서로 마주하도록 나란히 배치되었을 때, 이웃하는 발광 소자(1100)들 사이의 영역에 충분한 광이 도달하지 못해 암점(dark spot) 현상이 발생할 수 있다. 따라서, 이웃하는 발광 소자(1100)의 발광 다이오드 칩(1110)이 암점 현상을 방지할 수 있을 정도로 가까이 배치되도록 하기 위해서, 발광 다이오드 칩(1110)의 짧은 길이의 측면에 형성된 파장 변환 부재(1120)의 두께는 얇아야 한다.
도 19 내지 도 30은 본 발명의 실시 예에 따른 발광 소자 제조 공정을 나타낸 예시도이다.
도 19를 참고하면, 지지 기판(10) 상에 제1 접착 필름(20)을 적층된다. 제1 접착 필름(20)은 발광 다이오드 칩이 제조 공정 중에 움직이지 않도록, 지지 기판(10)에 발광 다이오드 칩을 고정한다. 예를 들어, 제1 접착 필름(20)은 열을 가열하면 접착력이 저하되는 열 박리형 접착 필름일 수 있다.
도 20을 참고하면, 제1 접착 필름(20) 상에 제1 투광 부재(1121)가 형성된다.
제1 투광 부재(1121)는 스크린 프린팅(screen printing) 방식으로 제1 접착 필름(20) 상에 도포될 수 있다. 제1 접착 필름(20) 상에 제1 투광 부재(1121)가 도포된 후, 제1 투광 부재(1121)를 연마하여 상면을 평탄화할 수 있다. 예를 들어, 제1 투광 부재(1121)는 플라이 컷팅(fly cutting) 방식으로 연마될 수 있다.
예를 들어, 제1 투광 부재(1121)는 투명 실리콘일 수 있다. 또는 제1 투광 부재(1121)는 투명 실리콘에 파장 변환 물질이 포함된 것일 수 있다. 일 예로, 파장 변환 물질은 형광체일 수 있다.
도 21을 참고하면, 제1 투광 부재(1121) 상에 복수의 발광 다이오드 칩(1110)이 배치된다. 발광 다이오드 칩(1110)은 제1 범프 패드(1115) 및 제2 범프 패드(1116)가 상부를 향하고, 상면이 제1 투광 부재(1121)와 접촉하도록 배치된다.
도 22를 참고하면, 발광 다이오드 칩(1110)의 제1 범프 패드(1115) 및 제2 범프 패드(1116) 상에 전도성 접착 부재(1140)가 형성된다. 예를 들어, 전도성 접착 부재(1140)는 솔더(solder)를 스크린 프린팅 방식으로 제1 범프 패드(1115) 및 제2 범프 패드(1116) 상에 도포하여 형성될 수 있다.
도 23을 참고하면, 제2 투광 부재(1122)가 형성된다. 제2 투광 부재(1122)는 제1 투광 부재(1121) 상에 발광 다이오드 칩(1110)의 측면을 덮도록 형성된다. 이때, 제2 투광 부재(1122)는 서로 이웃하는 발광 다이오드 칩(1110)들 사이를 채우도록 도포된다. 이때, 제2 투광 부재(1122)는 전도성 접착 부재(1140)의 측면은 덮지 않을 정도로 도포된다. 예를 들어, 제2 투광 부재(1122)는 일정량의 수지가 토출되는 디스펜서(dispenser)를 이용하여 도포될 수 있다. 제2 투광 부재(1122)는 제1 투광 부재(1121)와 동일한 재질일 수 있다. 제1 투광 부재(1121)와 제2 투광 부재(1122)가 동일한 재료로 이루어진다면 하나의 투광 부재(1123)가 될 수 있다. 만약, 투광 부재(1123)에 파장 변환 물질이 분산되어 있다면, 본 실시 예의 투광 부재(1123)는 제3 실시 예에 따른 발광 소자(도 15 내지 도 18의 1100)의 파장 변환 부재(도 15 내지 도 18의 1120)에 해당한다.
도 24를 참고하면, 투광 부재(1123)가 패터닝된다. 투광 부재(1123)는 측면이 경사지도록 절단된다. 예를 들어, 투광 부재(1123)는 상부에서 하부 방향으로 갈수록 두꺼워진다. 즉, 투광 부재(1123)는 발광 다이오드 칩(1110)의 상면에서 하면으로 갈수록 얇은 두께를 갖게 된다.
도 25를 참고하면, 제1 접착 필름(20) 상에 투광 부재(1123), 발광 다이오드 칩(1110) 및 전도성 접착 부재(1140)를 덮는 백색 장벽 부재(1130)가 형성된다.
예를 들어, 백색 장벽 부재(1130)는 스크린 프린팅 방식으로 백색 장벽 부재(1130)는 에폭시 수지 또는 실리콘 수지를 도포하여 형성될 수 있다.
본 실시 예에 따르면, 백색 장벽 부재(1130)는 투광 부재(1123)에 의해서 외부로 노출된 발광 다이오드 칩(1110) 및 전도성 접착 부재(1140)를 덮도록 도포되면서, 각각의 발광 다이오드 칩(1110)의 제1 범프 패드(1115)와 제2 범프 패드(1116) 사이를 채우게 된다. 따라서, 본 실시 예의 발광 소자의 제조 방법은 발광 다이오드 칩(1110)의 제1 범프 패드(1115)와 제2 범프 패드(1116) 사이를 채우는 언더필(underfill) 공정을 생략할 수 있다.
도 26을 참고하면, 백색 장벽 부재(1130)의 상부가 연마된다. 예를 들어, 백색 장벽 부재(1130)는 플라이 컷팅 방식으로 전도성 접착 부재(1140)가 외부로 노출될 때까지 연마된다.
도 27을 참고하면, 다이싱 공정으로 서로 이웃하는 발광 다이오드 칩(1110)들 사이의 백색 장벽 부재(1130)가 절단된다. 본 실시 예에서 다이싱 공정은 도 27에 도시된 절단선(dicing line; DL)을 따라 수행된다. 다이싱 공정에 의해서 발광 다이오드 칩(1110), 투광 부재(1123) 및 백색 장벽 부재(1130)는 개별의 발광 소자(1100)들로 구분된다. 또한, 각각의 발광 다이오드 칩(1110)의 전극 방향을 알 수 있도록 레이저를 이용하여 발광 소자(1100)마다 백색 장벽 부재(1130)에 마크(mark)가 형성될 수 있다.
도 28을 참고하면, 개별로 구분된 발광 소자(1100)들을 제1 접착 필름(20)으로부터 분리한다.
제1 접착 필름(20)이 열 박리형 접착 필름이라면, 제1 접착 필름(20)에 열을 가하여 접착력을 저하시켜 복수의 발광 소자(1100)들을 제1 접착 필름(20)으로부터 분리할 수 있다.
도 29를 참고하면, 서로 분리된 발광 소자(1100)들은 지지 기판(10) 상에 형성된 제2 접착 필름(30) 상에 배치된다. 이때, 발광 소자(1100)는 상면이 상부 방향을 향하도록 배치된다. 따라서, 발광 소자(1100)의 백색 장벽 부재(1130)의 하면이 제2 접착 필름(30)과 접착된다.
도 30을 참고하면, 발광 소자(1100)의 상면을 연마하여 평탄화한다. 예를 들어, 발광 소자(1100)의 상면은 플라이 컷팅 방식으로 연마될 수 있다.
이후, 제2 접착 필름(30)은 제거될 수 있다. 또한, 개별적으로 분리된 발광 소자(1100)들은 이후 공정을 위해서 다른 접착 필름에 전사될 수 있다.
도 31 내지 도 33은 본 발명의 제4 실시 예에 따른 발광 소자를 나타낸 예시도이다.
도 31은 제4 실시 예에 따른 발광 소자(1200)의 평면도이다. 도 32 및 도 33은 제4 실시 예에 따른 발광 소자(1200)의 단면도(G15-G2, G3-G4)이다.
발광 다이오드 칩(1110), 파장 변환 부재(1120) 및 백색 장벽 부재(1230)를 포함한다.
제4 실시 예에 따른 발광 소자(1200)의 발광 다이오드 칩(1110) 및 파장 변환 부재(1120)는 이전에 설명한 다른 실시 예들과 동일하다. 따라서 발광 다이오드 칩(1110) 및 파장 변환 부재(1120)에 대한 자세한 설명은 생략한다.
도 32를 참고하면, 본 실시 예에 따르면, 발광 소자(1200)의 긴 길이의 측면에 위치한 백색 장벽 부재(1230)의 내벽(1233)은 제1 내벽(1231) 및 제2 내벽(1232)을 포함한다.
백색 장벽 부재(1230)의 제1 내벽(1231)은 발광 다이오드 칩(1110)의 하부 또는 백색 장벽 부재(1230)의 바닥면과 접하며, 제2 내벽(1232)은 제1 내벽(1231)과 연결되며, 백색 장벽 부재(1230)의 상면까지 이어진다.
본 실시 예에 따르면, 백색 장벽 부재(1230)의 제1 내벽(1231)과 제2 내벽(1232)은 서로 다른 경사각을 갖는다.
백색 장벽 부재(1230)의 제1 내벽(1231)은 발광 다이오드 칩(1110)의 측면을 기준으로 제2 내벽(1232)보다 큰 경사각을 갖도록 기울어져 있다. 제1 내벽(1231)은 대부분 발광 다이오드 칩(1110)의 측면의 하부 부분에서 방출되는 광을 반사시킨다. 이때, 제1 내벽(1231)은 발광 다이오드 칩(1110)의 측면을 기준으로 크게 기울어져 있으므로, 광을 발광 소자(1200)의 상면 방향으로 반사시킬 수 있다. 즉, 본 실시 예의 발광 소자(1200)는 제1 내벽(1231)에서 반사된 광이 발광 다이오드 칩(1110)으로 재입사되는 것을 방지할 수 있다. 따라서, 발광 소자(1200)는 백색 장벽 부재(1230)의 제1 내벽(1231)에 의해서 발광 효율이 향상된다.
백색 장벽 부재(1230)의 제2 내벽(1232)은 제1 내벽(1231)보다 상부에 위치하고 있으므로, 작은 경사각을 갖도록 기울어져 있어도 대부분의 광을 발광 소자(1200)의 상면을 향하도록 반사시킨다.
만약, 백색 장벽 부재(1230)의 내벽이 제1 내벽(1231)으로만 이루어져 있다면, 발광 다이오드 칩(1110)의 상부에 위치한 파장 변환 부재(1120)가 충분한 두께를 갖기 위해서, 발광 소자(1200)의 폭이 더 커져야 한다. 따라서, 발광 소자(1200)는 백색 장벽 부재(1230)의 제1 내벽(1231)의 상부에 위치한 제2 내벽(1232)을 제1 내벽(1231)보다 작은 경사각을 갖도록 하여 발광 소자(1200)의 크기가 증가하지 않도록 한다.
도 33을 참고하면, 발광 소자(1200)의 짧은 길이의 양 측면과 발광 다이오드 칩(1110)의 양 측면 사이에 위치한 백색 장벽 부재(1230)의 바닥면(1235)이 기울기를 갖는다. 따라서, 백색 장벽 부재(1230)의 바닥면(1235)은 발광 소자(1200)의 양 측면을 향할수록 높이가 높아진다.
따라서, 발광 다이오드 칩(1110)에서 하부 방향으로 방출되는 광이 백색 장벽 부재(1230)의 경사진 바닥면(1235)에 반사되어 발광 소자(1200)의 상면을 향하거나 발광 소자(1200)의 측면의 상부 방향을 향하게 된다.
발광 소자(1200)는 본 실시 예의 백색 장벽 부재(1230)에 의해서 소형화를 유지하면서, 발광 효율을 향상시킬 수 있다.
도 34 및 도 35는 본 발명의 실시 예에 따른 디스플레이 장치를 나타낸 예시도이다.
본 실시 예에 따른 디스플레이 장치(1300)는 영상이 표시되는 디스플레이 패널(1310), 백라이트 유닛, 제1 프레임(1321) 및 제2 프레임(1322)을 포함한다.
제1 프레임(1321) 및 제2 프레임(1322)은 서로 결합하여 디스플레이 패널(1310) 및 백라이트 유닛을 수납한다.
상기 디스플레이 패널(1310)은 서로 대향하여 균일한 셀 갭이 유지되도록 합착된 컬러필터 기판(1311) 및 박막 트랜지스터 기판(1312)을 포함한다. 디스플레이 패널(1310)은 종류에 따라 상기 컬러필터 기판(1311) 및 박막 트랜지스터 기판(1312) 사이에 배치되는 액정층을 더 포함할 수 있다.
디스플레이 패널(1310)에 광을 제공하는 백라이트 유닛은 발광 모듈(1330), 도광판(1340), 광학 시트(1350) 및 반사 시트(1360)를 포함한다.
발광 모듈(1330)은 회로 기판(1331) 및 복수의 발광 소자(1335)를 포함한다.
회로 기판(1331)은 복수의 발광 소자(1335)를 서로 전기적으로 연결하는 전도성의 회로 패턴(1332)이 형성되어 있다. 도 35는 회로 패턴(1332)이 형성된 회로 기판(1331)의 일 예를 도시한 것이다. 도 35에 도시된 바와 같이, 회로 기판(1331)의 회로 패턴(1332) 상에 발광 소자(1335)들이 배치되면, 회로 패턴(1332)에 의해서 이웃하는 발광 소자(1335)들은 서로 전기적으로 직렬 연결된다. 만약, 회로 기판(1331)에 제너 소자(1339)가 더 배치된다면, 회로 패턴(1332)에 의해서 각각의 발광 소자(1335)마다 제너 소자(1339)가 병렬 연결될 수 있다.
회로 기판(1331)은 발광 소자(1335)의 출사면이 도광판(1340)의 측면을 향하도록 배치된다. 즉, 본 실시 예의 백라이트 유닛은 에지(edge) 타입이다.
복수의 발광 소자(1335)는 일정 간격 이격되어 회로 기판(1331) 상에 배치된다. 여기서, 발광 소자(1335)는 본 발명의 다양한 실시 예를 통해서 설명한 발광 소자이다.
발광 소자(1335)는 긴 길이의 양 측면이 백색 장벽 부재(1336)로 덮여 있기 때문에, 발광 소자(1335)의 상면에서 방출되는 광의 지향각을 좁힐 수 있다. 따라서, 본 실시 예에 따른 백라이트 유닛은 발광 소자(1335)의 상면에서 방출된 광은 모두 도광판(1340)의 입사면에 해당하는 측면을 향하도록 하여, 광 효율을 향상시킬 수 있다.
또한, 발광 소자(1335)는 짧은 길이의 양 측면에는 파장 변환 부재(1337)가 노출된다. 즉, 발광 소자(1335)는 짧은 길이의 양 측면으로도 광이 방출된다. 또한, 발광 소자(1335)의 짧은 길이의 양 측면에서 노출된 파장 변환 부재(1337)는 두께가 얇다.
본 실시 예에 따르면, 복수의 발광 소자(1335)는 파장 변환 부재(1337)가 노출된 측면이 서로 마주하도록 나란히 배치된다. 이때, 복수의 발광 소자(1335)의 측면에서 광이 방출되어, 이웃하는 발광 소자(1335)들 사이의 영역에도 광이 도달한다. 그러나 각각의 발광 소자(1335)의 내부에 위치하는 발광 다이오드 칩들 간의 이격 거리가 크다면, 발광 소자(1335)들 사이의 영역에 충분한 광이 도달하지 못할 수 있다.
본 실시 예에서는 이웃하는 발광 소자(1335)들이 파장 변환 부재(1337)가 얇은 두께로 형성된 측면을 서로 마주하도록 배치되므로, 이웃하는 발광 다이오드 칩(1338)들 간의 이격 거리를 좁히는 것이 가능하다. 따라서, 복수의 발광 소자(1335)들 사이의 영역 전체에 광이 충분히 조사되도록 할 수 있다. 이에 따라 백라이트 유닛은 일정 영역에 광량이 부족하여 도광판(1340) 또는 도광판(1340)에서 출사된 광을 제공받는 디스플레이 패널(1310)에 암점이 발생하는 것을 방지할 수 있다.
도광판(1340)은 발광 소자(1335)에서 방출된 점광을 면광으로 변환한다.
광학 시트(1350)는 도광판(1340) 상에 위치하여 도광판(1340)에서 방출된 광을 확산 및 집광시킨다.
반사 시트(1360)는 도광판(1340)의 하부에 위치하여, 도광판(1340)의 하부 방향으로 방출된 광을 다시 도광판(1340)으로 반사시킨다.
위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참고한 실시 예에 의해서 이루어졌지만, 상술한 실시 예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이므로, 본 발명이 실시 예에만 국한되는 것으로 이해돼서는 안 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가 개념으로 이해되어야 할 것이다.
10: 지지 기판
20: 제1 접착 필름
30: 제2 접착 필름
100, 200, 1110, 1338: 발광 다이오드 칩
110: 기판
120: 발광 구조체
121: 제1 도전형 반도체층
122: 활성층
123: 제2 도전형 반도체층
130: 오믹 반사층
140: 제1 절연층
141: 개구부
151: 제1 패드 금속층
152: 제2 패드 금속층
160: 제2 절연층
161: 제1 개구부
162: 제2 개구부
170, 270, 1115: 제1 범프 패드
180, 280, 1116: 제2 범프 패드
271: 제1 길이부
272: 제1 연장부
281: 제2 길이부
282: 제2 연장부
300, 400, 500, 630, 1100, 1200, 1335: 발광 소자
310, 1120, 1137: 파장 변환 부재
320, 420, 520, 711, 1130, 1230, 1136: 백색 장벽 부재
421, 521: 백색 장벽 부재의 바닥부
422, 522: 백색 장벽 부재의 측면부
423, 523: 캐비티
424, 524: 관통홀
430, 1140: 전도성 접착 부재
431: 제1 전도성 접착 부재
432: 제2 전도성 접착 부재
600, 700, 1330: 발광 모듈
610, 1331: 회로 기판
611: 제1 영역
612: 제2 영역
710, 1339: 제너 소자
620, 1340: 도광판
1121: 제1 투광 부재
1122: 제2 투광 부재
1123: 투광 부재
1231: 백색 장벽 부재의 제1 내벽
1232: 백색 장벽 부재의 제2 내벽
1233: 백색 장벽 부재의 내벽
1235: 백색 장벽 부재의 바닥면
1300: 디스플레이 장치
1310: 디스플레이 패널
1311: 컬러필터 기판
1312: 박막 트랜지스터 기판
1321: 제1 프레임
1322: 제2 프레임
1332: 회로 패턴
1350: 광학 시트
1360: 반사 시트

Claims (17)

  1. 하면에 범프 패드가 형성된 발광 다이오드 칩;
    상기 발광 다이오드 칩의 측면 및 상면을 덮으며, 상기 상면이 긴 변과 짧은 변을 포함하는 직사각형 형상인 투광 부재;
    상기 투광 부재의 긴 길이의 양 측면 및 발광 다이오드 칩의 하면을 덮는 백색 장벽 부재; 및
    상기 발광 다이오드 칩의 하부에서 상기 백색 장벽 부재를 관통하도록 형성된 전도성 접착 부재;를 포함하며,
    상기 전도성 접착 부재는 상면이 상기 발광 다이오드 칩의 상기 범프 패드와 접속되고, 하면이 상기 백색 장벽 부재의 하면에서 노출되고,
    상기 백색 장벽 부재는 상기 투광 부재의 짧은 길이의 양 측면을 노출시키는 발광 소자.
  2. 청구항 1에 있어서,
    상기 발광 다이오드 칩은,
    기판;
    상기 기판 하부에 위치하며, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 형성된 활성층을 포함하는 발광 구조체;
    상기 발광 구조체 하부에 위치하며, 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 범프 패드; 및
    상기 발광 구조체 하부에 형성되며, 상기 제1 범프 패드로부터 이격되고, 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 범프 패드;를 포함하고,
    상기 기판의 하면은 긴 변 및 짧은 변을 갖는 직사각형 형상을 가지며,
    상기 제1 범프 패드 및 상기 제2 범프 패드는 상기 기판의 하면의 긴 변을 따라 나란히 배치된 발광 소자.
  3. 청구항 2에 있어서,
    상기 파장 변환 부재는 상기 발광 다이오드 칩의 짧은 길이의 측면을 덮는 부분이 상기 발광 다이오드 칩의 긴 길이의 측면을 덮는 부분보다 얇은 발광 소자.
  4. 청구항 1에 있어서,
    상기 파장 변환 부재의 측면을 덮는 상기 백색 장벽 부재의 내벽은 경사를 갖는 발광 소자.
  5. 청구항 4에 있어서,
    상기 백색 장벽 부재의 내벽은,
    상기 백색 장벽 부재의 바닥면과 접하는 제1 내벽; 및
    상기 제1 내벽과 접하며 상기 백색 장벽 부재의 상면까지 이어지는 제2 내벽;을 포함하며,
    상기 제1 내벽과 상기 제2 내벽은 경사가 서로 다른 발광 소자.
  6. 청구항 5에 있어서,
    상기 백색 장벽 부재는 상기 발광 다이오드 칩의 측면을 기준으로 상기 제1 내벽이 상기 제2 내벽보다 큰 경사각을 갖는 발광 소자.
  7. 청구항 1에 있어서,
    상기 투광 부재에 분산된 파장 변환 물질을 더 포함하는 발광 소자.
  8. 회로 기판; 및
    상기 회로 기판 상에 나란히 실장되며, 긴 변과 짧은 변을 포함하는 상면을 갖는 복수의 발광 소자;를 포함하되,
    상기 발광 소자는,
    하면에 범프 패드가 형성된 발광 다이오드 칩;
    상기 발광 다이오드 칩의 측면 및 상면을 덮으며, 상면이 긴 변과 짧은 변을 포함하는 투광 부재;
    상기 투광 부재의 긴 길이의 양 측면과 하면 및 발광 다이오드 칩의 하면을 덮는 백색 장벽 부재; 및
    상기 발광 다이오드 칩의 하부에서 상기 백색 장벽 부재를 관통하도록 형성된 전도성 접착 부재;를 포함하며,
    상기 전도성 접착 부재는 상면이 상기 발광 다이오드 칩의 상기 범프 패드와 접속되고, 하면이 상기 백색 장벽 부재의 하면에서 노출되고,
    상기 백색 장벽 부재는 상기 투광 부재의 양 측면을 노출시키며,
    상기 복수의 발광 소자는 이웃하는 발광 소자와 상기 투광 부재가 노출된 측면끼리 마주하도록 배치된 발광 모듈.
  9. 청구항 8에 있어서,
    상기 발광 다이오드 칩은,
    기판;
    상기 기판 하부에 위치하며, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 형성된 활성층을 포함하는 발광 구조체;
    상기 발광 구조체 하부에 위치하며, 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 범프 패드; 및
    상기 발광 구조체 하부에 형성되며, 상기 제1 범프 패드로부터 이격되고, 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 범프 패드;를 포함하고,
    상기 기판의 하면은 긴 변 및 짧은 변을 갖는 직사각형 형상을 가지며,
    상기 제1 범프 패드 및 상기 제2 범프 패드는 상기 기판의 하면의 긴 변을 따라 나란히 배치된 발광 모듈.
  10. 청구항 9에 있어서,
    상기 파장 변환 부재는 상기 발광 다이오드 칩의 짧은 길이의 측면을 덮는 부분이 상기 발광 다이오드 칩의 긴 길이의 측면을 덮는 부분보다 얇은 발광 모듈.
  11. 청구항 8에 있어서,
    상기 파장 변환 부재의 측면을 덮는 상기 백색 장벽 부재의 내벽은 경사를 갖는 발광 모듈.
  12. 청구항 11에 있어서,
    상기 백색 장벽 부재의 내벽은,
    상기 백색 장벽 부재의 바닥면과 접하는 제1 내벽; 및
    상기 제1 내벽과 접하며 상기 백색 장벽 부재의 상면까지 이어지는 제2 내벽;을 포함하며,
    상기 제1 내벽과 상기 제2 내벽은 경사가 서로 다른 발광 모듈.
  13. 청구항 12에 있어서,
    상기 백색 장벽 부재는 상기 발광 다이오드 칩의 측면을 기준으로 상기 제1 내벽이 상기 제2 내벽보다 큰 경사각을 갖는 발광 모듈.
  14. 청구항 8에 있어서,
    상기 투광 부재는 상기 발광 소자의 짧은 길이의 양 측면을 덮는 부분이 상기 백색 장벽 부재에 의해서 노출되는 발광 모듈.
  15. 청구항 8에 있어서,
    상기 회로 기판에는 전도성의 회로 패턴이 형성되어 있으며,
    상기 복수의 발광 소자는 상기 회로 패턴과 전기적으로 연결되는 발광 모듈.
  16. 청구항 15에 있어서,
    상기 복수의 발광 소자는 상기 회로 패턴에 의해서 서로 직렬로 연결되는 발광 모듈.
  17. 청구항 8에 있어서,
    상기 발광 소자는 상기 투광 부재에 분산된 파장 변환 물질을 더 포함하는 발광 모듈.
KR1020180163551A 2017-12-19 2018-12-17 발광 소자 및 이를 포함하는 발광 모듈 KR20190074233A (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
CN201880005641.2A CN110178231B (zh) 2017-12-19 2018-12-18 发光元件及包括该发光元件的发光模块
DE202018006506.4U DE202018006506U1 (de) 2017-12-19 2018-12-18 Lichtemittierende Vorrichtung und lichtemittierendes Modul mit dieser Vorrichtung
DE212018000357.2U DE212018000357U1 (de) 2017-12-19 2018-12-18 Lichtemittierende Vorrichtung und lichtemittierendes Modul mit dieser Vorrichtung
CN201911376436.XA CN111048657B (zh) 2017-12-19 2018-12-18 发光模块
CN202210908843.6A CN115274979A (zh) 2017-12-19 2018-12-18 发光元件及包括该发光元件的发光模块
PCT/KR2018/016127 WO2019124937A1 (ko) 2017-12-19 2018-12-18 발광 소자 및 이를 포함하는 발광 모듈
CN202210906039.4A CN115274990A (zh) 2017-12-19 2018-12-18 发光元件及包括该发光元件的发光模块
CN202210905576.7A CN115274989A (zh) 2017-12-19 2018-12-18 发光元件及包括该发光元件的发光模块
US16/818,766 US11424390B2 (en) 2017-12-19 2020-03-13 Light emitting device and light emitting module including the same
US17/884,219 US11848404B2 (en) 2017-12-19 2022-08-09 Light emitting device and light emitting module including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170175450 2017-12-19
KR1020170175450 2017-12-19

Publications (1)

Publication Number Publication Date
KR20190074233A true KR20190074233A (ko) 2019-06-27

Family

ID=67057103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180163551A KR20190074233A (ko) 2017-12-19 2018-12-17 발광 소자 및 이를 포함하는 발광 모듈

Country Status (4)

Country Link
US (2) US11424390B2 (ko)
KR (1) KR20190074233A (ko)
CN (5) CN115274989A (ko)
DE (2) DE212018000357U1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190074233A (ko) 2017-12-19 2019-06-27 서울반도체 주식회사 발광 소자 및 이를 포함하는 발광 모듈
EP3905326B1 (en) * 2020-04-28 2023-01-04 Nichia Corporation Light-emitting device
CN113675315B (zh) * 2020-05-14 2023-05-09 成都辰显光电有限公司 显示面板及其制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016289B1 (ko) * 2004-06-30 2011-02-22 엘지디스플레이 주식회사 백라이트 유닛
JP4675906B2 (ja) 2004-10-27 2011-04-27 京セラ株式会社 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
CN101878540B (zh) * 2007-11-29 2013-11-06 日亚化学工业株式会社 发光装置及其制造方法
JP5326837B2 (ja) * 2009-06-08 2013-10-30 日亜化学工業株式会社 発光装置
KR101615497B1 (ko) * 2009-11-27 2016-04-27 삼성전자주식회사 발광소자 패키지 및 그 제조방법
JP5017399B2 (ja) * 2010-03-09 2012-09-05 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
CN103003966B (zh) * 2010-05-18 2016-08-10 首尔半导体株式会社 具有波长变换层的发光二级管芯片及其制造方法，以及包括其的封装件及其制造方法
JP5753446B2 (ja) * 2011-06-17 2015-07-22 株式会社東芝 半導体発光装置の製造方法
JP2013171969A (ja) * 2012-02-21 2013-09-02 Toshiba Corp Ｌｅｄパッケージ
JP2013197309A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 発光装置
KR101997247B1 (ko) * 2012-11-14 2019-07-08 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
WO2014192449A1 (ja) * 2013-05-28 2014-12-04 シャープ株式会社 発光装置の製造方法
KR102075147B1 (ko) 2013-06-05 2020-02-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US9960330B2 (en) * 2013-07-22 2018-05-01 Koninklijke Philips N.V. Flip-chip side emitting LED with top reflector, peripheral wavelength conversion element, and optical element between light emitting element and lightguide element
WO2015119858A1 (en) * 2014-02-05 2015-08-13 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
KR20150107400A (ko) 2014-03-14 2015-09-23 서울바이오시스 주식회사 발광 다이오드
JP5967269B2 (ja) * 2015-06-11 2016-08-10 日亜化学工業株式会社 発光装置
KR102501878B1 (ko) * 2015-08-13 2023-02-21 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
EP3200248B1 (en) * 2016-01-28 2020-09-30 Maven Optronics Co., Ltd. Light emitting device with asymmetrical radiation pattern and manufacturing method of the same
KR20170121777A (ko) * 2016-04-25 2017-11-03 삼성전자주식회사 반도체 발광장치
KR102530759B1 (ko) 2016-06-14 2023-05-11 삼성전자주식회사 발광소자 패키지 및 그 제조방법
KR102116988B1 (ko) * 2016-08-11 2020-06-01 삼성전자 주식회사 광원 모듈, 이의 제조 방법, 및 이를 포함하는 백라이트 유닛
KR102426118B1 (ko) * 2017-10-13 2022-07-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
KR20190074233A (ko) 2017-12-19 2019-06-27 서울반도체 주식회사 발광 소자 및 이를 포함하는 발광 모듈

Also Published As

Publication number Publication date
US11848404B2 (en) 2023-12-19
US20200212264A1 (en) 2020-07-02
CN115274990A (zh) 2022-11-01
CN115274989A (zh) 2022-11-01
DE212018000357U1 (de) 2020-06-23
US20220384691A1 (en) 2022-12-01
CN110178231B (zh) 2022-08-19
CN111048657B (zh) 2023-02-17
CN111048657A (zh) 2020-04-21
US11424390B2 (en) 2022-08-23
CN115274979A (zh) 2022-11-01
DE202018006506U1 (de) 2020-10-07
CN110178231A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
US9166123B2 (en) Light emitting device package and method for manufacturing the same
KR101548066B1 (ko) 발광 장치, 발광 모듈, 및 발광 장치의 제조 방법
TWI543399B (zh) 半導體發光裝置
EP2388838A1 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
US20120132949A1 (en) Led package
JP2010505252A (ja) 発光ダイオード装置及びその作製方法
US11848404B2 (en) Light emitting device and light emitting module including the same
US20110051039A1 (en) Light-emitting device, planar light source including the light-emitting device, and liquid crystal display device including the planar light source
US8564109B2 (en) Illumination apparatus
TW201535798A (zh) 半導體發光裝置
US20120132933A1 (en) Led module and illumination apparatus
KR20100091992A (ko) 발광장치 및 그 제조방법
JP2009088299A (ja) 発光素子及びこれを備える発光装置
US10490703B2 (en) Light-emitting-device package and production method therefor
KR20160149827A (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
TW201633567A (zh) 半導體發光裝置及其製造方法
CN113039653A (zh) 发光二极管封装
TW202021162A (zh) 發光裝置
CN110383513B (zh) 发光二极管封装件及包括该发光二极管封装件的发光模块
KR20170109440A (ko) 발광 소자 패키지 및 이를 포함하는 광원 어레이
US20230378407A1 (en) Light-emitting module and method for manufacturing light-emitting module
KR20170115284A (ko) 발광 소자 패키지 및 이를 포함하는 광원 어레이

Legal Events

Date Code Title Description
E902 Notification of reason for refusal