JP2002359401A - 発光素子 - Google Patents
発光素子Info
- Publication number
- JP2002359401A JP2002359401A JP2001164893A JP2001164893A JP2002359401A JP 2002359401 A JP2002359401 A JP 2002359401A JP 2001164893 A JP2001164893 A JP 2001164893A JP 2001164893 A JP2001164893 A JP 2001164893A JP 2002359401 A JP2002359401 A JP 2002359401A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- light emitting
- electrode
- layer portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Abstract
(57)【要約】
【課題】 発光層部を含む半導体積層構造そのものの構
造変更を行なうことなく、光取出効率が大幅に改善され
た発光素子を提供する。 【解決手段】 発光素子１００は、化合物半導体層から
なる発光層部２４を有した素子本体部６０と、発光層部
２４に発光駆動電圧を印加するために素子本体部６０の
表面に設けられた電極１０とを有する。該電極におい
て、素子本体部６０との接触面を含む部分に、発光駆動
電圧の印加により素子本体部６０側への通電電流が優先
的に流れることを許容する電流許容層部８と、素子本体
部６０側への通電電流密度が電流許容層部８よりも小さ
くなる電流抑制層部７とが形成されている。
造変更を行なうことなく、光取出効率が大幅に改善され
た発光素子を提供する。 【解決手段】 発光素子１００は、化合物半導体層から
なる発光層部２４を有した素子本体部６０と、発光層部
２４に発光駆動電圧を印加するために素子本体部６０の
表面に設けられた電極１０とを有する。該電極におい
て、素子本体部６０との接触面を含む部分に、発光駆動
電圧の印加により素子本体部６０側への通電電流が優先
的に流れることを許容する電流許容層部８と、素子本体
部６０側への通電電流密度が電流許容層部８よりも小さ
くなる電流抑制層部７とが形成されている。
Description
【０００１】
【発明の属する技術分野】この発明は発光素子に関す
る。
る。
【０００２】
【従来の技術】発光素子は、化合物半導体層を積層する
ことにより、ｐ−ｎ接合部を含む発光層部を形成したも
のである。素子アセンブリとしては、発光層部を有する
素子チップのｐ層側もしくはｎ層側のいずれかの主表面
をステージ上に銀ペースト等を用いて固定する一方、他
方の主表面側にＡｕ等で構成されたボンディングパッド
を配置し、これに通電用のＡｕワイヤをボンディング
し、全体を樹脂モールドした構造が一般的である。この
ボンディングパッドは、素子チップの主表面に形成され
た金属電極上に配置される。
ことにより、ｐ−ｎ接合部を含む発光層部を形成したも
のである。素子アセンブリとしては、発光層部を有する
素子チップのｐ層側もしくはｎ層側のいずれかの主表面
をステージ上に銀ペースト等を用いて固定する一方、他
方の主表面側にＡｕ等で構成されたボンディングパッド
を配置し、これに通電用のＡｕワイヤをボンディング
し、全体を樹脂モールドした構造が一般的である。この
ボンディングパッドは、素子チップの主表面に形成され
た金属電極上に配置される。
【０００３】この金属電極は遮光体として作用するた
め、例えば発光層部主表面の中央部のみを覆う形で形成
され、その周囲の電極非形成領域から光を取り出すよう
にする。しかしながら、この電極に素子駆動のための電
圧を印加した場合、素子内の電流密度は電極直下付近で
高く、光取出領域となる電極の周囲領域では低くなるこ
とより光取出効率が低下しやすくなる。この問題は、従
来、主に発光層部を含んだ半導体積層構造そのものを改
良する観点から解決が試みられてきた。その代表的なも
のに、電極と接する化合物半導体層の内部において電極
直下位置に、該半導体層と導電型が逆となる反転層を埋
め込み形成する方法がある。また、これとは別に、ドー
パント濃度を高めて抵抗率を下げた電流拡散層を、発光
層部と電極との間に挿入する方法も広く採用されてい
る。
め、例えば発光層部主表面の中央部のみを覆う形で形成
され、その周囲の電極非形成領域から光を取り出すよう
にする。しかしながら、この電極に素子駆動のための電
圧を印加した場合、素子内の電流密度は電極直下付近で
高く、光取出領域となる電極の周囲領域では低くなるこ
とより光取出効率が低下しやすくなる。この問題は、従
来、主に発光層部を含んだ半導体積層構造そのものを改
良する観点から解決が試みられてきた。その代表的なも
のに、電極と接する化合物半導体層の内部において電極
直下位置に、該半導体層と導電型が逆となる反転層を埋
め込み形成する方法がある。また、これとは別に、ドー
パント濃度を高めて抵抗率を下げた電流拡散層を、発光
層部と電極との間に挿入する方法も広く採用されてい
る。
【０００４】
【発明が解決しようとする課題】上記方法のうち、反転
層を埋め込み形成する方法では、電極領域に対応する反
転層形成のためのフォトリソグラフィー工程を、層成長
工程の途中に挿入する必要があり、工数の増加ひいては
製造能率の低下につながりやすい問題がある。特に、液
相エピタキシャル成長（Liquid Phase Epitaxy：ＬＰ
Ｅ）法やハイドライド気相エピタキシャル成長（Hydrid
e Vapor PhaseEpitaxy：ＨＶＰＥ）法を採用する場合、
一旦成長を止めてフォトリソグラフィー工程を実施し、
成長を再開するための工程取り替えに相当の手間と時間
を要するため、現実的なコストでは製造が不可能とな
る。従って、該方法は、薄い反転層を比較的効率よく形
成できる有機金属気相成長（Metal-OrganicVapor Phase
Epitaxy：ＭＯＶＰＥ）法もしくは分子線エピタキシャ
ル成長（Molecular Beam Epitaxy：ＭＢＥ）法が採用で
きる場合に限って有効であり、適用可能な発光素子の種
別にも制約が大きくなる欠点がある。
層を埋め込み形成する方法では、電極領域に対応する反
転層形成のためのフォトリソグラフィー工程を、層成長
工程の途中に挿入する必要があり、工数の増加ひいては
製造能率の低下につながりやすい問題がある。特に、液
相エピタキシャル成長（Liquid Phase Epitaxy：ＬＰ
Ｅ）法やハイドライド気相エピタキシャル成長（Hydrid
e Vapor PhaseEpitaxy：ＨＶＰＥ）法を採用する場合、
一旦成長を止めてフォトリソグラフィー工程を実施し、
成長を再開するための工程取り替えに相当の手間と時間
を要するため、現実的なコストでは製造が不可能とな
る。従って、該方法は、薄い反転層を比較的効率よく形
成できる有機金属気相成長（Metal-OrganicVapor Phase
Epitaxy：ＭＯＶＰＥ）法もしくは分子線エピタキシャ
ル成長（Molecular Beam Epitaxy：ＭＢＥ）法が採用で
きる場合に限って有効であり、適用可能な発光素子の種
別にも制約が大きくなる欠点がある。
【０００５】一方、ＭＯＶＰＥ法を用いてドーパント濃
度を高めて抵抗率を下げた電流拡散層を設ける方法にお
いても、電流拡散層の厚膜を厚くする必要があり（例え
ば１０μｍ程度）、そのため電流拡散層の成長に時間と
コストがかかる問題が生じる。
度を高めて抵抗率を下げた電流拡散層を設ける方法にお
いても、電流拡散層の厚膜を厚くする必要があり（例え
ば１０μｍ程度）、そのため電流拡散層の成長に時間と
コストがかかる問題が生じる。
【０００６】本発明の課題は、発光層部を含む半導体積
層構造そのものの構造変更を行なうことなく、光取出効
率が大幅に改善された発光素子を提供することにある。
層構造そのものの構造変更を行なうことなく、光取出効
率が大幅に改善された発光素子を提供することにある。
【０００７】
【課題を解決しようとする手段及び作用・効果】上記の
課題を解決するために本発明の発光素子は、化合物半導
体層からなる発光層部を有した素子本体部と、発光層部
に発光駆動電圧を印加するために素子本体部の表面に設
けられた電極とを有し、該電極の素子本体部との接触面
を含む部分に、発光駆動電圧の印加により、素子本体部
側へ通電電流が優先的に流れることを許容する電流許容
層部と、素子本体部側への通電電流密度が電流許容層部
よりも小さくなる電流抑制層部とが形成されていること
を特徴とする。
課題を解決するために本発明の発光素子は、化合物半導
体層からなる発光層部を有した素子本体部と、発光層部
に発光駆動電圧を印加するために素子本体部の表面に設
けられた電極とを有し、該電極の素子本体部との接触面
を含む部分に、発光駆動電圧の印加により、素子本体部
側へ通電電流が優先的に流れることを許容する電流許容
層部と、素子本体部側への通電電流密度が電流許容層部
よりも小さくなる電流抑制層部とが形成されていること
を特徴とする。
【０００８】上記本発明の発光素子においては、発光駆
動電圧印加用の電極自体に、化合物半導体からなる素子
本体部側へ通電電流が優先的に流れることを許容する電
流許容層部と、同じく通電電流密度が電流許容層部より
も小さくなる電流抑制層部とが形成されている。すなわ
ち、ボンディングパッドの取付部直下など、光取出の期
待できない領域に電流抑制層部を形成することにより、
該領域に余分な電流が流れることを阻止できる。他方、
ボンディングパッドの周囲部分など、光取出に有効寄与
する領域に電流許容層部を形成することにより、該領域
には電流を優先的に流すことができるので、結果として
光取出に好都合な領域に電流を効率よく配分することが
でき、ひいては素子全体としての光取出効率を高めるこ
とができる。また、素子本体部をなす半導体積層構造そ
のものには、形成の面倒な電流阻止層や厚い電流拡散層
を組み込む必要がなくなり、形成の比較的容易な電極部
分の改良によって目的とする作用・効果を達成できるの
で、工程の簡略化とコスト削減に大いに寄与する。
動電圧印加用の電極自体に、化合物半導体からなる素子
本体部側へ通電電流が優先的に流れることを許容する電
流許容層部と、同じく通電電流密度が電流許容層部より
も小さくなる電流抑制層部とが形成されている。すなわ
ち、ボンディングパッドの取付部直下など、光取出の期
待できない領域に電流抑制層部を形成することにより、
該領域に余分な電流が流れることを阻止できる。他方、
ボンディングパッドの周囲部分など、光取出に有効寄与
する領域に電流許容層部を形成することにより、該領域
には電流を優先的に流すことができるので、結果として
光取出に好都合な領域に電流を効率よく配分することが
でき、ひいては素子全体としての光取出効率を高めるこ
とができる。また、素子本体部をなす半導体積層構造そ
のものには、形成の面倒な電流阻止層や厚い電流拡散層
を組み込む必要がなくなり、形成の比較的容易な電極部
分の改良によって目的とする作用・効果を達成できるの
で、工程の簡略化とコスト削減に大いに寄与する。
【０００９】発光素子は、基本的にｐ−ｎ接合を有する
デバイスであることから、素子本体部の電極との接触面
を含む領域の化合物半導体層（電極接触層）は、必然的
にｐ型もしくはｎ型のいずれかの導電型を有するものと
される。この場合、電流許容層部は該電極接触層とオー
ミック接触を形成する合金にて構成できる。他方、電流
抑制層部は、電極接触層を構成する化合物半導体と同一
種類の化合物であり且つ導電型が逆である化合物半導体
と、オーミック接触を形成する合金にて構成すること
で、電流抑制層部と電極接触層との間にポテンシャルバ
リアを形成でき、ひいては該領域に発光駆動電流が流れ
ることを効果的に抑制できる。例えば、電極接触層をな
す化合物半導体がｐ型のＩＩＩ−Ｖ族化合物半導体であ
る場合、電流許容層部を構成する合金はＩＩ族元素を合
金成分として含有するものとすることができ、電流抑制
層部を構成する合金はＩＶ族元素を合金成分として含有
するものを採用できる。一方、電極接触層をなす化合物
半導体がｎ型のＩＩＩ−Ｖ族化合物半導体である場合、
電流許容層部を構成する合金はＩＶ族元素を合金成分と
して含有するものを採用でき、電流抑制層部を構成する
合金はＩＩ族元素を合金成分として含有するものを採用
できる。
デバイスであることから、素子本体部の電極との接触面
を含む領域の化合物半導体層（電極接触層）は、必然的
にｐ型もしくはｎ型のいずれかの導電型を有するものと
される。この場合、電流許容層部は該電極接触層とオー
ミック接触を形成する合金にて構成できる。他方、電流
抑制層部は、電極接触層を構成する化合物半導体と同一
種類の化合物であり且つ導電型が逆である化合物半導体
と、オーミック接触を形成する合金にて構成すること
で、電流抑制層部と電極接触層との間にポテンシャルバ
リアを形成でき、ひいては該領域に発光駆動電流が流れ
ることを効果的に抑制できる。例えば、電極接触層をな
す化合物半導体がｐ型のＩＩＩ−Ｖ族化合物半導体であ
る場合、電流許容層部を構成する合金はＩＩ族元素を合
金成分として含有するものとすることができ、電流抑制
層部を構成する合金はＩＶ族元素を合金成分として含有
するものを採用できる。一方、電極接触層をなす化合物
半導体がｎ型のＩＩＩ−Ｖ族化合物半導体である場合、
電流許容層部を構成する合金はＩＶ族元素を合金成分と
して含有するものを採用でき、電流抑制層部を構成する
合金はＩＩ族元素を合金成分として含有するものを採用
できる。
【００１０】具体例をあげれば、電極接触層を形成する
ＩＩＩ−Ｖ族化合物半導体において、Ｖ族元素がＰ、Ａ
ｓである化合物として、ＡｌＧａＩｎＰ、ＡｌＧａＡ
ｓ、ＧａＡｓＰ、ＡｌＩｎＰ、ＧａＡｓ、ＧａＰあるい
はＩｎＰなどを使用する場合、電流許容層部及び電流抑
制層部を構成する各合金として、Ａｕを主成分とし、か
つ合金成分をなすＩＶ族元素としてＧｅ、Ｓｉ又はＳｎ
が使用され、同じくＩＩ族元素としてＢｅ又はＺｎが使
用されたものを用いることができる。前者はｎ型のＩＩ
Ｉ−Ｖ族化合物半導体（電極接触層）との間に良好なオ
ーミック接触を形成し、後者はｐ型のＩＩＩ−Ｖ族化合
物半導体（電極接触層）との間に良好なオーミック接触
を形成する。また、Ｖ族元素がＮである化合物として、
ＡｌＧａＩｎＮ、ＡｌＩｎＮ、ＧａＩｎＮあるいはＧａ
Ｎなどを使用する場合には、前記電流許容層部及び前記
電流抑制層部の一方を構成する合金はＮｉを主成分とす
るものを、他方を構成する合金はＴｉを主成分とするも
のを用いることができる。前者はｎ型のＩＩＩ−Ｖ族化
合物半導体（電極接触層）との間に良好なオーミック接
触を形成し、後者はｐ型のＩＩＩ−Ｖ族化合物半導体
（電極接触層）との間に良好なオーミック接触を形成す
る。これらＮｉを主成分とする合金及びＴｉを主成分と
する合金は、Ｖ族元素がＰ、Ａｓである前記化合物の場
合にも使用可能である。
ＩＩＩ−Ｖ族化合物半導体において、Ｖ族元素がＰ、Ａ
ｓである化合物として、ＡｌＧａＩｎＰ、ＡｌＧａＡ
ｓ、ＧａＡｓＰ、ＡｌＩｎＰ、ＧａＡｓ、ＧａＰあるい
はＩｎＰなどを使用する場合、電流許容層部及び電流抑
制層部を構成する各合金として、Ａｕを主成分とし、か
つ合金成分をなすＩＶ族元素としてＧｅ、Ｓｉ又はＳｎ
が使用され、同じくＩＩ族元素としてＢｅ又はＺｎが使
用されたものを用いることができる。前者はｎ型のＩＩ
Ｉ−Ｖ族化合物半導体（電極接触層）との間に良好なオ
ーミック接触を形成し、後者はｐ型のＩＩＩ−Ｖ族化合
物半導体（電極接触層）との間に良好なオーミック接触
を形成する。また、Ｖ族元素がＮである化合物として、
ＡｌＧａＩｎＮ、ＡｌＩｎＮ、ＧａＩｎＮあるいはＧａ
Ｎなどを使用する場合には、前記電流許容層部及び前記
電流抑制層部の一方を構成する合金はＮｉを主成分とす
るものを、他方を構成する合金はＴｉを主成分とするも
のを用いることができる。前者はｎ型のＩＩＩ−Ｖ族化
合物半導体（電極接触層）との間に良好なオーミック接
触を形成し、後者はｐ型のＩＩＩ−Ｖ族化合物半導体
（電極接触層）との間に良好なオーミック接触を形成す
る。これらＮｉを主成分とする合金及びＴｉを主成分と
する合金は、Ｖ族元素がＰ、Ａｓである前記化合物の場
合にも使用可能である。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を添付
の図面を参照して説明する。図１は、本発明の一実施形
態である発光素子１００を示す概念図である。発光素子
１００は、ｎ型ＧａＡｓ単結晶基板（以下、単に基板と
いう）１の第一主表面上に素子本体部６０が形成されて
いる。該素子本体部６０は基板１の第一主表面と接する
ように形成されるｎ型ＧａＡｓバッファ層２と、該バッ
ファ層２上に形成される発光層部２４とを含む。そし
て、その素子本体部６０の第一主表面ＰＦ側に、発光層
部２４に発光駆動電圧を印加するための電極１０が形成
されている。電極１０は第一主表面ＰＦのほぼ中央に形
成され、該第一主表面ＰＦの周囲の領域が素子本体部２
４からの光取出領域ＬＥＡとされている。また、電極１
０の中央部に電極ワイヤを接合するためのＡｕ等にて構
成されたボンディングパッド１６が配置されている。他
方、基板１の第二主表面ＳＦ側には裏面電極層１５が全
面に形成されている。
の図面を参照して説明する。図１は、本発明の一実施形
態である発光素子１００を示す概念図である。発光素子
１００は、ｎ型ＧａＡｓ単結晶基板（以下、単に基板と
いう）１の第一主表面上に素子本体部６０が形成されて
いる。該素子本体部６０は基板１の第一主表面と接する
ように形成されるｎ型ＧａＡｓバッファ層２と、該バッ
ファ層２上に形成される発光層部２４とを含む。そし
て、その素子本体部６０の第一主表面ＰＦ側に、発光層
部２４に発光駆動電圧を印加するための電極１０が形成
されている。電極１０は第一主表面ＰＦのほぼ中央に形
成され、該第一主表面ＰＦの周囲の領域が素子本体部２
４からの光取出領域ＬＥＡとされている。また、電極１
０の中央部に電極ワイヤを接合するためのＡｕ等にて構
成されたボンディングパッド１６が配置されている。他
方、基板１の第二主表面ＳＦ側には裏面電極層１５が全
面に形成されている。
【００１２】発光層部２４は、各々（ＡｌｘＧ
ａ１−ｘ）ｙＩｎ１−ｙＰ混晶（ＩＩＩ−Ｖ族化合物半
導体である）で構成されるとともに、第一導電型クラッ
ド層６、第二導電型クラッド層４、及び第一導電型クラ
ッド層６と第二導電型クラッド層４との間に位置する活
性層５からなるダブルへテロ構造とされている。具体的
には、ノンドープ（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ
（但し、０≦ｘ≦０．５５，０．４５≦ｙ≦０．５５）
混晶からなる活性層５を、ｐ型（ＡｌｘＧａ１−ｘ）ｙ
Ｉｎ１−ｙＰクラッド層６とｎ型（ＡｌｘＧａ１−ｘ）
ｙＩｎ１−ｙＰクラッド層４とにより挟んだ構造となっ
ている。図１の発光素子１００では、電極１０側にｐ型
ＡｌＧａＩｎＰクラッド層６が配置されており、裏面電
極層１５側にｎ型ＡｌＧａＩｎＰクラッド層４が配置さ
れている。従って、通電極性は電極１０側が正である。
なお、ここでいう「ノンドープ」とは、「ドーパントの
積極添加を行なわない」との意味であり、通常の製造工
程上、不可避的に混入するドーパント成分の含有（例え
ば１０１３〜１０１６／ｃｍ３程度を上限とする）をも
排除するものではない。
ａ１−ｘ）ｙＩｎ１−ｙＰ混晶（ＩＩＩ−Ｖ族化合物半
導体である）で構成されるとともに、第一導電型クラッ
ド層６、第二導電型クラッド層４、及び第一導電型クラ
ッド層６と第二導電型クラッド層４との間に位置する活
性層５からなるダブルへテロ構造とされている。具体的
には、ノンドープ（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ
（但し、０≦ｘ≦０．５５，０．４５≦ｙ≦０．５５）
混晶からなる活性層５を、ｐ型（ＡｌｘＧａ１−ｘ）ｙ
Ｉｎ１−ｙＰクラッド層６とｎ型（ＡｌｘＧａ１−ｘ）
ｙＩｎ１−ｙＰクラッド層４とにより挟んだ構造となっ
ている。図１の発光素子１００では、電極１０側にｐ型
ＡｌＧａＩｎＰクラッド層６が配置されており、裏面電
極層１５側にｎ型ＡｌＧａＩｎＰクラッド層４が配置さ
れている。従って、通電極性は電極１０側が正である。
なお、ここでいう「ノンドープ」とは、「ドーパントの
積極添加を行なわない」との意味であり、通常の製造工
程上、不可避的に混入するドーパント成分の含有（例え
ば１０１３〜１０１６／ｃｍ３程度を上限とする）をも
排除するものではない。
【００１３】次に、電極１０は、素子本体部６０との接
触面の中央領域を被覆するように、ボンディングパッド
１６の形成位置に対応する形で電流抑制層部７が形成さ
れ、該電流抑制層部７の周囲を取り囲むように電流許容
層部８が形成されたものとなっている。電流許容層部８
は、発光駆動電圧の印加により、素子本体部６０側へ通
電電流が優先的に流れることを許容するものであり、電
流抑制層部７は、素子本体部６０側への通電電流密度が
電流許容層部８よりも小さくなるように形成されたもの
である。すなわち、光取出の期待できないボンディング
パッド１６の形成領域に対応して電流抑制層部７を形成
することにより、該領域に余分な電流が流れることを阻
止できる。他方、ボンディングパッド１６の周囲の、光
取出に有効寄与する領域に電流許容層部８が形成されて
おり、該領域には電流を優先的に流すことができるの
で、素子全体としての光取出効率を高めることができ
る。
触面の中央領域を被覆するように、ボンディングパッド
１６の形成位置に対応する形で電流抑制層部７が形成さ
れ、該電流抑制層部７の周囲を取り囲むように電流許容
層部８が形成されたものとなっている。電流許容層部８
は、発光駆動電圧の印加により、素子本体部６０側へ通
電電流が優先的に流れることを許容するものであり、電
流抑制層部７は、素子本体部６０側への通電電流密度が
電流許容層部８よりも小さくなるように形成されたもの
である。すなわち、光取出の期待できないボンディング
パッド１６の形成領域に対応して電流抑制層部７を形成
することにより、該領域に余分な電流が流れることを阻
止できる。他方、ボンディングパッド１６の周囲の、光
取出に有効寄与する領域に電流許容層部８が形成されて
おり、該領域には電流を優先的に流すことができるの
で、素子全体としての光取出効率を高めることができ
る。
【００１４】電流許容層部８は、素子本体部６０と電極
１０との接触面を含む領域の化合物半導体層、すなわち
電極接触層とオーミック接触を形成する合金からなり、
電流抑制層部７は、電極接触層を構成する化合物半導体
と同一種類の化合物であり且つ導電型が逆である化合物
半導体とオーミック接触を形成する合金からなる。電極
接触層はここではｐ型化合物半導体、具体的にはｐ型Ｉ
ＩＩ−Ｖ族化合物半導体であるｐ型（ＡｌｘＧ
ａ１−ｘ）ｙＩｎ１−ｙＰクラッド層（以下、単にｐ型
クラッド層ともいう）６である。そして、電流許容層部
８を構成する合金はＩＩ族元素を合金成分として含有す
るものであり、電流抑制層部７を構成する合金はＩＶ族
元素を合金成分として含有するものである（以下、前者
をｐ型コンタクト電極層、後者をｎ型コンタクト電極層
という）。また、裏面電極層１５は、電流抑制層部７と
同一材質の合金にて構成できる。
１０との接触面を含む領域の化合物半導体層、すなわち
電極接触層とオーミック接触を形成する合金からなり、
電流抑制層部７は、電極接触層を構成する化合物半導体
と同一種類の化合物であり且つ導電型が逆である化合物
半導体とオーミック接触を形成する合金からなる。電極
接触層はここではｐ型化合物半導体、具体的にはｐ型Ｉ
ＩＩ−Ｖ族化合物半導体であるｐ型（ＡｌｘＧ
ａ１−ｘ）ｙＩｎ１−ｙＰクラッド層（以下、単にｐ型
クラッド層ともいう）６である。そして、電流許容層部
８を構成する合金はＩＩ族元素を合金成分として含有す
るものであり、電流抑制層部７を構成する合金はＩＶ族
元素を合金成分として含有するものである（以下、前者
をｐ型コンタクト電極層、後者をｎ型コンタクト電極層
という）。また、裏面電極層１５は、電流抑制層部７と
同一材質の合金にて構成できる。
【００１５】本実施形態では、電流抑制層部７をなすｎ
型コンタクト電極層が、Ａｕを主成分として、ＩＶ族元
素としてＧｅを添加した合金からなるものが使用されて
いる。
型コンタクト電極層が、Ａｕを主成分として、ＩＶ族元
素としてＧｅを添加した合金からなるものが使用されて
いる。
【００１６】上記のようなｎ型コンタクト電極層がｐ型
クラッド層６に対して電流抑制層部７として機能するメ
カニズムについては不明な点も多いが、一般には電極形
成後の拡散熱処理（例えば３００〜５００℃）におい
て、接合界面付近におけるｐ型クラッド層６中のＧａの
一部が、ｎ型コンタクト電極中のＡｕとの化合物の形成
により吸い出され、そのＧａサイトを置換する形で入る
ＩＶ族元素がドナーとして振舞うとともに、Ａｕを置換
したＩＶ族元素のイオン化が合金化に伴う応力により抑
制される結果、ｐ型クラッド層６内のキャリアが補償さ
れてｎ型領域が形成される。このｎ型領域はｐ型クラッ
ド層６との間に、発光駆動電圧印加時において逆バイア
ス印加状態となるｐ−ｎ接合を形成し、その整流作用に
より電流を阻止するものと考えられる。
クラッド層６に対して電流抑制層部７として機能するメ
カニズムについては不明な点も多いが、一般には電極形
成後の拡散熱処理（例えば３００〜５００℃）におい
て、接合界面付近におけるｐ型クラッド層６中のＧａの
一部が、ｎ型コンタクト電極中のＡｕとの化合物の形成
により吸い出され、そのＧａサイトを置換する形で入る
ＩＶ族元素がドナーとして振舞うとともに、Ａｕを置換
したＩＶ族元素のイオン化が合金化に伴う応力により抑
制される結果、ｐ型クラッド層６内のキャリアが補償さ
れてｎ型領域が形成される。このｎ型領域はｐ型クラッ
ド層６との間に、発光駆動電圧印加時において逆バイア
ス印加状態となるｐ−ｎ接合を形成し、その整流作用に
より電流を阻止するものと考えられる。
【００１７】なお、ｎ型コンタクト電極層には、ＩＩＩ
−Ｖ族化合物半導体からなる電極接触層とｎ型コンタク
ト電極層との合金化を促進し、かつ電極接触層へのＩＶ
族元素の固溶度を上昇させる目的で、Ｎｉが５〜２０質
量％の範囲で含有されていてもよい。この効果を高める
ためには、上記ＡｕとＩＶ族元素との合金層と電極接触
層との間にＮｉ金属層を挿入して熱処理を行なうことも
有効である。
−Ｖ族化合物半導体からなる電極接触層とｎ型コンタク
ト電極層との合金化を促進し、かつ電極接触層へのＩＶ
族元素の固溶度を上昇させる目的で、Ｎｉが５〜２０質
量％の範囲で含有されていてもよい。この効果を高める
ためには、上記ＡｕとＩＶ族元素との合金層と電極接触
層との間にＮｉ金属層を挿入して熱処理を行なうことも
有効である。
【００１８】一方、電流許容層部８をなすｐ型コンタク
ト電極層は、Ａｕを主成分として、ＩＩ族元素としてＢ
ｅ又はＺｎを添加した合金からなるものが使用されてい
る（本実施形態ではＢｅを使用する）。ｐ型コンタクト
電極層をｐ型クラッド層６上に形成すると、前記の拡散
熱処理により、ｐ型クラッド層６の接合界面付近におけ
るＧａの一部が、ｐ型ドーパントとして振舞うＩＩ族元
素にて置換されて一種のｐ＋型領域が形成され、このｐ
＋型領域が接合抵抗を低減してオーミックコンタクト性
を高めるので、電流密度が高められると考えられる。
ト電極層は、Ａｕを主成分として、ＩＩ族元素としてＢ
ｅ又はＺｎを添加した合金からなるものが使用されてい
る（本実施形態ではＢｅを使用する）。ｐ型コンタクト
電極層をｐ型クラッド層６上に形成すると、前記の拡散
熱処理により、ｐ型クラッド層６の接合界面付近におけ
るＧａの一部が、ｐ型ドーパントとして振舞うＩＩ族元
素にて置換されて一種のｐ＋型領域が形成され、このｐ
＋型領域が接合抵抗を低減してオーミックコンタクト性
を高めるので、電流密度が高められると考えられる。
【００１９】また、電流許容層部８をなすｐ型コンタク
ト電極層の厚みは、オーミックコンタクト性向上を顕著
なものとするために０．３μｍ以上確保しておくことが
望ましい。また、厚みの上限値は、コストとの兼ね合い
で適宜定めればよいが、常識的な電極の厚みを勘案すれ
ば０．５μｍ以下に設定することが適当である。
ト電極層の厚みは、オーミックコンタクト性向上を顕著
なものとするために０．３μｍ以上確保しておくことが
望ましい。また、厚みの上限値は、コストとの兼ね合い
で適宜定めればよいが、常識的な電極の厚みを勘案すれ
ば０．５μｍ以下に設定することが適当である。
【００２０】なお、発光層部２４は、図２に示すよう
に、電極１０側にｎ型ＡｌＧａＩｎＰクラッド層４が配
置され、裏面電極層１５側にｐ型ＡｌＧａＩｎＰクラッ
ド層６が配置された、図１とは逆積層構造をもった形で
形成することも可能である（この場合、基板１とバッフ
ァ層２はｐ型としておく必要があり、通電極性は電極１
０側が負となる）。このとき、電極接触層をなす化合物
半導体はｎ型のＩＩＩ−Ｖ族化合物半導体（図２ではｎ
型ＡｌＧａＩｎＰクラッド層４）とすることができ、電
流許容層部８を構成する合金はＩＶ族元素を合金成分と
して含有するものとし、電流抑制層部７を構成する合金
はＩＩ族元素を合金成分として含有するものとすること
ができる。すなわち、該発光素子１００’において電極
１０は、ｎ型コンタクト電極層により電流許容層部８が
形成され、ｐ型コンタクト電極層により電流抑制層部７
が形成される。該図２のタイプの発光素子１００’は、
素子全体としての機能は図１の発光素子１００と全く同
様であるから、以降の説明では、電極接触層側がｐ型化
合物半導体層となる図１のタイプの発光素子１００にて
代表させる。
に、電極１０側にｎ型ＡｌＧａＩｎＰクラッド層４が配
置され、裏面電極層１５側にｐ型ＡｌＧａＩｎＰクラッ
ド層６が配置された、図１とは逆積層構造をもった形で
形成することも可能である（この場合、基板１とバッフ
ァ層２はｐ型としておく必要があり、通電極性は電極１
０側が負となる）。このとき、電極接触層をなす化合物
半導体はｎ型のＩＩＩ−Ｖ族化合物半導体（図２ではｎ
型ＡｌＧａＩｎＰクラッド層４）とすることができ、電
流許容層部８を構成する合金はＩＶ族元素を合金成分と
して含有するものとし、電流抑制層部７を構成する合金
はＩＩ族元素を合金成分として含有するものとすること
ができる。すなわち、該発光素子１００’において電極
１０は、ｎ型コンタクト電極層により電流許容層部８が
形成され、ｐ型コンタクト電極層により電流抑制層部７
が形成される。該図２のタイプの発光素子１００’は、
素子全体としての機能は図１の発光素子１００と全く同
様であるから、以降の説明では、電極接触層側がｐ型化
合物半導体層となる図１のタイプの発光素子１００にて
代表させる。
【００２１】図１に戻り、電流抑制層部７（図１ではｎ
型コンタクト電極層）は、電極１０と素子本体部６０と
の接触面の中央領域を被覆する形態にて形成され、電流
許容層部８（図１ではｐ型コンタクト電極層）は該電流
抑制層部７の周囲を取り囲む形にて形成されている。ボ
ンディングパッド１６を素子の第一主表面ＰＦの中央に
配置する場合は、上記構成により周囲の光取出領域に電
流を集中させる効果が高められ、光取出効率の向上に一
層寄与する。なお、図１５に示すように、電流許容層部
８は電流抑制層部７を全周に渡って取り囲むように形成
してもよいし、図１６に示すように、電流抑制層部７の
周囲を断続的に取り囲むように分散形成してもよい。
型コンタクト電極層）は、電極１０と素子本体部６０と
の接触面の中央領域を被覆する形態にて形成され、電流
許容層部８（図１ではｐ型コンタクト電極層）は該電流
抑制層部７の周囲を取り囲む形にて形成されている。ボ
ンディングパッド１６を素子の第一主表面ＰＦの中央に
配置する場合は、上記構成により周囲の光取出領域に電
流を集中させる効果が高められ、光取出効率の向上に一
層寄与する。なお、図１５に示すように、電流許容層部
８は電流抑制層部７を全周に渡って取り囲むように形成
してもよいし、図１６に示すように、電流抑制層部７の
周囲を断続的に取り囲むように分散形成してもよい。
【００２２】また、本実施形態では、素子本体部６０上
に形成された電流抑制層部７が、被覆層部８ａ，９によ
りさらに覆われている。電極１０をこのような多層構造
とすることで、電極形成後の熱処理時における素子本体
部６０との不要な層間反応防止や、ボンディングパッド
１６との接合性向上など、素子製造上の利便が図られて
いる。本実施形態では、被覆層部８ａ，９は、電流許容
層部８と同一材質にて構成され、かつ該電流許容層部８
と一体化されている部分（以下、中間一体化被覆層とい
う）８ａを有する。これにより電流許容層部８と中間一
体化被覆層部８ａとは実体的には単一層を形成し、該単
一層全体としてみたときに、電流抑制層部７を覆い、か
つ外周縁部が電流抑制層部７の外周縁よりも外側に延出
して、その延出部分が電極接触層６（ここではｐ型クラ
ッド層）と直接接するものとなっている。上記のような
単一層は形成がより容易である利点を有する。
に形成された電流抑制層部７が、被覆層部８ａ，９によ
りさらに覆われている。電極１０をこのような多層構造
とすることで、電極形成後の熱処理時における素子本体
部６０との不要な層間反応防止や、ボンディングパッド
１６との接合性向上など、素子製造上の利便が図られて
いる。本実施形態では、被覆層部８ａ，９は、電流許容
層部８と同一材質にて構成され、かつ該電流許容層部８
と一体化されている部分（以下、中間一体化被覆層とい
う）８ａを有する。これにより電流許容層部８と中間一
体化被覆層部８ａとは実体的には単一層を形成し、該単
一層全体としてみたときに、電流抑制層部７を覆い、か
つ外周縁部が電流抑制層部７の外周縁よりも外側に延出
して、その延出部分が電極接触層６（ここではｐ型クラ
ッド層）と直接接するものとなっている。上記のような
単一層は形成がより容易である利点を有する。
【００２３】なお、図８のように、電極１０の電流抑制
層部７以外の残余部分をすべて電流許容層部８として形
成することも可能であるが、電流許容層部８は前記した
通り相当量の合金成分が添加されたＡｕ合金であって硬
度が高く、Ａｕ製のボンディングパッドの圧着性にやや
劣る欠点がある。そこで、図１の発光素子１００では、
被覆層部８ａ，９の表面にボンディングパッド１６が接
合されるとともに、該被覆層部８ａ，９のボンディング
パッド１６との接合部９が、Ａｕ又はＡｌからなる電極
本体部９とされている。このような電極本体部９にボン
ディングパッド１６を接合することで、該ボンディング
パッド１６の圧着性の向上を図っている。また、図１で
は、電流許容層部８と電流抑制層部７とがいずれもＡｕ
合金からなるので、電極本体部９をＡｕ製としたときに
は、これらとの接合性が特に高められる。
層部７以外の残余部分をすべて電流許容層部８として形
成することも可能であるが、電流許容層部８は前記した
通り相当量の合金成分が添加されたＡｕ合金であって硬
度が高く、Ａｕ製のボンディングパッドの圧着性にやや
劣る欠点がある。そこで、図１の発光素子１００では、
被覆層部８ａ，９の表面にボンディングパッド１６が接
合されるとともに、該被覆層部８ａ，９のボンディング
パッド１６との接合部９が、Ａｕ又はＡｌからなる電極
本体部９とされている。このような電極本体部９にボン
ディングパッド１６を接合することで、該ボンディング
パッド１６の圧着性の向上を図っている。また、図１で
は、電流許容層部８と電流抑制層部７とがいずれもＡｕ
合金からなるので、電極本体部９をＡｕ製としたときに
は、これらとの接合性が特に高められる。
【００２４】以下、図１の発光素子１００の製造方法に
ついて説明する。まず、ＡｌＧａＩｎＰ混晶と格子整合
する化合物半導体単結晶基板であるＧａＡｓ単結晶基板
１の第一主表面１ａに、ｎ型ＧａＡｓバッファ層２を例
えば０．５μｍ、次いで、発光層部２４として、１μｍ
のｎ型ＡｌＧａＩｎＰクラッド層４、０．６μｍのＡｌ
ＧａＩｎＰ活性層（ノンドープ）５、及び１μｍのｐ型
ＡｌＧａＩｎＰクラッド層６を、この順序にてエピタキ
シャル成長させる。これら各層のエピタキシャル成長
は、公知の有機金属気相エピタキシャル成長（Metalorg
anic Vapor Phase Epitaxy:ＭＯＶＰＥ）法により行な
うことができる。
ついて説明する。まず、ＡｌＧａＩｎＰ混晶と格子整合
する化合物半導体単結晶基板であるＧａＡｓ単結晶基板
１の第一主表面１ａに、ｎ型ＧａＡｓバッファ層２を例
えば０．５μｍ、次いで、発光層部２４として、１μｍ
のｎ型ＡｌＧａＩｎＰクラッド層４、０．６μｍのＡｌ
ＧａＩｎＰ活性層（ノンドープ）５、及び１μｍのｐ型
ＡｌＧａＩｎＰクラッド層６を、この順序にてエピタキ
シャル成長させる。これら各層のエピタキシャル成長
は、公知の有機金属気相エピタキシャル成長（Metalorg
anic Vapor Phase Epitaxy:ＭＯＶＰＥ）法により行な
うことができる。
【００２５】次いで、発光層部２４上に電流抑制層部７
を形成する。電流抑制層部７となる合金層の形成は真空
蒸着あるいは高周波スパッタリング等の公知の気相成膜
法により行なうことができる。また、電流抑制層部７の
パターニングは、例えば図３（ａ）に示すように、メタ
ルマスク１５を用いて電流抑制層部７のパターンを直接
形成する方法、あるいは図３（ｂ）に示すように、層全
面を覆う合金層７’をまず形成し、フォトレジスト層１
７を用いた公知のフォトリソグラフィー技術により不要
な部分をエッチング除去してパターニングする方法を採
用できる。
を形成する。電流抑制層部７となる合金層の形成は真空
蒸着あるいは高周波スパッタリング等の公知の気相成膜
法により行なうことができる。また、電流抑制層部７の
パターニングは、例えば図３（ａ）に示すように、メタ
ルマスク１５を用いて電流抑制層部７のパターンを直接
形成する方法、あるいは図３（ｂ）に示すように、層全
面を覆う合金層７’をまず形成し、フォトレジスト層１
７を用いた公知のフォトリソグラフィー技術により不要
な部分をエッチング除去してパターニングする方法を採
用できる。
【００２６】続いて、図４に示すように、その電流抑制
層部７を覆う形で同様の方法により、電流許容層部８を
形成し、さらに電極本体層９を形成することにより電極
１０が完成する。他方、基板１の第二主表面ＳＦに真空
蒸着法により裏面電極層１５を形成するとともに、第一
主表面側の電極１０上には、各発光素子チップに対応す
る領域毎にボンディングパッド１６を配置し、３００〜
５００℃にて電極定着用の前述の熱処理を施すことによ
り、発光素子ウェーハ５０が得られる。該発光素子ウェ
ーハ５０は、各発光素子チップ領域を分離するために図
５（ａ）に示すようにハーフダイシングされ、さらに
（ｂ）に示すようにダイシング面の加工歪をエッチング
により除去した後、（ｃ）に示すスクライビングにより
発光素子チップ５１に分離される。そして、（ｄ）に示
すように、裏面電極層１５をＡｇペースト等の導電性ペ
ーストを用いて支持体を兼ねた端子電極９ａに固着する
一方、ボンディングパッド１６と別の端子電極９ｂとに
またがる形態でＡｕワイヤ４７をボンディングし、
（ｅ）に示すように樹脂モールド５２を形成することに
より発光素子１００が得られる。
層部７を覆う形で同様の方法により、電流許容層部８を
形成し、さらに電極本体層９を形成することにより電極
１０が完成する。他方、基板１の第二主表面ＳＦに真空
蒸着法により裏面電極層１５を形成するとともに、第一
主表面側の電極１０上には、各発光素子チップに対応す
る領域毎にボンディングパッド１６を配置し、３００〜
５００℃にて電極定着用の前述の熱処理を施すことによ
り、発光素子ウェーハ５０が得られる。該発光素子ウェ
ーハ５０は、各発光素子チップ領域を分離するために図
５（ａ）に示すようにハーフダイシングされ、さらに
（ｂ）に示すようにダイシング面の加工歪をエッチング
により除去した後、（ｃ）に示すスクライビングにより
発光素子チップ５１に分離される。そして、（ｄ）に示
すように、裏面電極層１５をＡｇペースト等の導電性ペ
ーストを用いて支持体を兼ねた端子電極９ａに固着する
一方、ボンディングパッド１６と別の端子電極９ｂとに
またがる形態でＡｕワイヤ４７をボンディングし、
（ｅ）に示すように樹脂モールド５２を形成することに
より発光素子１００が得られる。
【００２７】以下、発光素子１００の種々の変形例につ
いて説明する。まず、図６に示すように、電流許容層部
８に含まれる被覆層部８ａと、電流抑制層部７との間
に、該電流抑制層部７を構成する材料と被覆層部８ａを
構成する材料との間の成分拡散を阻止する拡散阻止層２
０が挿入することができる。拡散阻止層２０により、電
流抑制層部７と被覆層部８ａとの間の成分拡散、特に電
流許容層部８側からの合金元素の拡散を抑制し、電流抑
制層部７の電流抑制効果を良好に維持する上で効果的で
ある。電流抑制層部７は、被覆層部８ａからのＩＩ族元
素の拡散防止の観点において、Ｔｉ及びＭｏのいずれか
を主成分（本実施形態では最も含有量の高い成分を主成
分と称する）とする金属、例えばＴｉあるいはＭｏの単
体金属を採用することが効果的である。この場合、図６
（ｂ）に示すように、拡散阻止層２０を電流抑制層部７
の側面も覆うように形成すると、一層効果的である。な
お、常識的な電極１０の厚さの範囲内で拡散防止効果を
十分に得るためには、電流抑制層部７の形成厚さを０．
０５〜０．３μｍとすることが望ましい。また、このよ
うな拡散阻止層２０は、図１に仮想線で示すように、電
極本体部９とボンディングパッド１６との間に、該電極
本体部を構成する材料と該ボンディングパッドを構成す
る材料との間の成分拡散を阻止するものとして、同様に
挿入することができる。
いて説明する。まず、図６に示すように、電流許容層部
８に含まれる被覆層部８ａと、電流抑制層部７との間
に、該電流抑制層部７を構成する材料と被覆層部８ａを
構成する材料との間の成分拡散を阻止する拡散阻止層２
０が挿入することができる。拡散阻止層２０により、電
流抑制層部７と被覆層部８ａとの間の成分拡散、特に電
流許容層部８側からの合金元素の拡散を抑制し、電流抑
制層部７の電流抑制効果を良好に維持する上で効果的で
ある。電流抑制層部７は、被覆層部８ａからのＩＩ族元
素の拡散防止の観点において、Ｔｉ及びＭｏのいずれか
を主成分（本実施形態では最も含有量の高い成分を主成
分と称する）とする金属、例えばＴｉあるいはＭｏの単
体金属を採用することが効果的である。この場合、図６
（ｂ）に示すように、拡散阻止層２０を電流抑制層部７
の側面も覆うように形成すると、一層効果的である。な
お、常識的な電極１０の厚さの範囲内で拡散防止効果を
十分に得るためには、電流抑制層部７の形成厚さを０．
０５〜０．３μｍとすることが望ましい。また、このよ
うな拡散阻止層２０は、図１に仮想線で示すように、電
極本体部９とボンディングパッド１６との間に、該電極
本体部を構成する材料と該ボンディングパッドを構成す
る材料との間の成分拡散を阻止するものとして、同様に
挿入することができる。
【００２８】また、電流抑制層部７への合金元素拡散を
防止する構成として、図７に示すように、図１の中間一
体化被覆層８ａを省略し、合金元素を含有しないＡｕ製
の電極本体部９を電流抑制層部７と直接接する形にて形
成することも有効である。この実施形態では、電流許容
層部８は電流抑制層部７の周囲領域のみを覆う形で形成
されている。なお、図１２に示すように、この構成態様
においても、電極本体部９と電流抑制層部７及び電流許
容層部８との間に拡散阻止層２０を挿入することができ
る。
防止する構成として、図７に示すように、図１の中間一
体化被覆層８ａを省略し、合金元素を含有しないＡｕ製
の電極本体部９を電流抑制層部７と直接接する形にて形
成することも有効である。この実施形態では、電流許容
層部８は電流抑制層部７の周囲領域のみを覆う形で形成
されている。なお、図１２に示すように、この構成態様
においても、電極本体部９と電流抑制層部７及び電流許
容層部８との間に拡散阻止層２０を挿入することができ
る。
【００２９】図１、図２、図６、図７、図９の各態様で
は、電極本体部９は電流抑制層部７を覆うものとして形
成されていたが、図１３及び図１４のように、電流抑制
層部７の一部のみに被るものとして形成してもよい。ま
た、図１４では、電流抑制層部７の外周縁部を側方に延
長する形で形成された延長部７ａが、電流許容層部８の
表面の一部に被っている。該延長部７ａは、電流許容層
部８の一部のみに被る形としてもよいし、図中仮想線で
示すように、電流許容層部８の全面を覆うように形成し
てもよい。また、延長部７ａと電流許容層部８との間
に、既に説明したものと同様の拡散阻止層２０を挿入す
ることもできる。
は、電極本体部９は電流抑制層部７を覆うものとして形
成されていたが、図１３及び図１４のように、電流抑制
層部７の一部のみに被るものとして形成してもよい。ま
た、図１４では、電流抑制層部７の外周縁部を側方に延
長する形で形成された延長部７ａが、電流許容層部８の
表面の一部に被っている。該延長部７ａは、電流許容層
部８の一部のみに被る形としてもよいし、図中仮想線で
示すように、電流許容層部８の全面を覆うように形成し
てもよい。また、延長部７ａと電流許容層部８との間
に、既に説明したものと同様の拡散阻止層２０を挿入す
ることもできる。
【００３０】また、図９に示すように、電流抑制層部２
７は、電極接触層６とショットキー接触を形成する金属
にて構成することも可能である。この場合、電流抑制層
部２７と電極接触層６との間に形成されるショットキー
障壁により電流抑制効果が生ずることとなる。電極接触
層６が上記のようにＩＩＩ−Ｖ族化合物半導体にて構成
される場合、電流抑制層部２７はＡｕ、Ｐｔ及びＡｌの
いずれかの金属にて構成することができる。なお、その
発展形態として、図７の構成にて電流抑制層部７の部分
を電極本体層９とともにＡｕにより一体形成することも
可能である。
７は、電極接触層６とショットキー接触を形成する金属
にて構成することも可能である。この場合、電流抑制層
部２７と電極接触層６との間に形成されるショットキー
障壁により電流抑制効果が生ずることとなる。電極接触
層６が上記のようにＩＩＩ−Ｖ族化合物半導体にて構成
される場合、電流抑制層部２７はＡｕ、Ｐｔ及びＡｌの
いずれかの金属にて構成することができる。なお、その
発展形態として、図７の構成にて電流抑制層部７の部分
を電極本体層９とともにＡｕにより一体形成することも
可能である。
【００３１】また、図１０に示すように、ＳｉＯ２やＡ
ｌ２Ｏ３などの絶縁性材料からなる電流抑制層部２８を
形成することも可能である。このような絶縁性材料層は
例えば高周波スパッタリングにより形成することができ
る。
ｌ２Ｏ３などの絶縁性材料からなる電流抑制層部２８を
形成することも可能である。このような絶縁性材料層は
例えば高周波スパッタリングにより形成することができ
る。
【００３２】なお、上記の発光素子の構成では、いずれ
も電流許容層部が発光層部２４と直接接する形にて形成
されていたが、図１１に示すように、発光層部２４上に
ＡｌＧａＡｓ等からなる電流拡散層４０を形成し、これ
を電極接触層として電極１０を形成するようにしてもよ
い。この場合でも、従来の発光素子と比較して電流拡散
層４０を減ずることができる利点がある。なお、この構
成では、素子本体部６０には電流拡散層４０も含まれる
こととなる。
も電流許容層部が発光層部２４と直接接する形にて形成
されていたが、図１１に示すように、発光層部２４上に
ＡｌＧａＡｓ等からなる電流拡散層４０を形成し、これ
を電極接触層として電極１０を形成するようにしてもよ
い。この場合でも、従来の発光素子と比較して電流拡散
層４０を減ずることができる利点がある。なお、この構
成では、素子本体部６０には電流拡散層４０も含まれる
こととなる。
【００３３】また、図１の発光素子１００においては、
ダブルへテロ構造をなす発光層部２４の各層をＡｌＧａ
ＩｎＰ混晶にて形成していたが、ダブルへテロ構造をな
す発光層部の各層（ｐ型クラッド層、活性層及びｎ型ク
ラッド層）を（ＡｌｘＧａ１ −ｘ）ｙＩｎ１−ｙＮ化合
物（０≦ｘ≦１、０≦ｙ≦１）により形成することによ
り、青色あるいは紫外発光用のワイドギャップ型発光素
子を構成することもできる。この場合、図１の電流許容
層部８をなすｐ型コンタクト電極層は、Ｔｉを主成分と
した合金からなるものが使用され、電流抑制層部７をな
すｎ型コンタクト電極層は、Ｎｉを主成分とした合金か
らなるものが使用される。発光層部は、図１の発光素子
１００と同様にＭＯＶＰＥ法により形成される。また、
活性層は上記実施形態では単一層として形成していた
が、これを、バンドギャップエネルギーの異なる複数の
化合物半導体層が積層されたもの、具体的には、量子井
戸構造を有するものとして構成することもできる。さら
に、ＬＰＥまたはＶＰＥ法を用いて、発光層部をＧａＡ
ｓ、ＧａＰ、ＧａＡｌＡｓ、ＧａＡｓＰ等より形成した
発光素子にも同様に本発明は利用でき、かつ有効であ
る。
ダブルへテロ構造をなす発光層部２４の各層をＡｌＧａ
ＩｎＰ混晶にて形成していたが、ダブルへテロ構造をな
す発光層部の各層（ｐ型クラッド層、活性層及びｎ型ク
ラッド層）を（ＡｌｘＧａ１ −ｘ）ｙＩｎ１−ｙＮ化合
物（０≦ｘ≦１、０≦ｙ≦１）により形成することによ
り、青色あるいは紫外発光用のワイドギャップ型発光素
子を構成することもできる。この場合、図１の電流許容
層部８をなすｐ型コンタクト電極層は、Ｔｉを主成分と
した合金からなるものが使用され、電流抑制層部７をな
すｎ型コンタクト電極層は、Ｎｉを主成分とした合金か
らなるものが使用される。発光層部は、図１の発光素子
１００と同様にＭＯＶＰＥ法により形成される。また、
活性層は上記実施形態では単一層として形成していた
が、これを、バンドギャップエネルギーの異なる複数の
化合物半導体層が積層されたもの、具体的には、量子井
戸構造を有するものとして構成することもできる。さら
に、ＬＰＥまたはＶＰＥ法を用いて、発光層部をＧａＡ
ｓ、ＧａＰ、ＧａＡｌＡｓ、ＧａＡｓＰ等より形成した
発光素子にも同様に本発明は利用でき、かつ有効であ
る。
【図１】本発明の発光素子の一例を積層構造にて示す模
式図。
式図。
【図２】図１の発光素子の、発光層部の積層順序を反転
した変形例を示す模式図。
した変形例を示す模式図。
【図３】図１の発光素子の製造工程を示す説明図。
【図４】図３に続く説明図
【図５】図４に続く説明図。
【図６】拡散阻止層を設けた電極のいくつかの例を示す
説明図。
説明図。
【図７】電極本体層を電流抑制層部に接触させた電極の
例を示す説明図。
例を示す説明図。
【図８】電極本体層を省略した電極の例を示す説明図。
【図９】ショットキー障壁形成型の金属を電流抑制層部
として用いた電極の例を示す説明図。
として用いた電極の例を示す説明図。
【図１０】絶縁性材料を電流抑制層部として用いた電極
の例を示す説明図。
の例を示す説明図。
【図１１】電流拡散層を電極接触層とした例を示す説明
図。
図。
【図１２】電極本体層と電流抑制層部との間に拡散阻止
層を挿入した例を示す説明図。
層を挿入した例を示す説明図。
【図１３】電極本体層を電流抑制層部の一部のみに被る
形態に形成した例を示す説明図。
形態に形成した例を示す説明図。
【図１４】電流抑制層部に、電流許容層部に被る延長部
を一体化した例を示す説明図。
を一体化した例を示す説明図。
【図１５】電流許容層部を、電流抑制層部を全周に渡っ
て取り囲むように形成した例を示す説明図。
て取り囲むように形成した例を示す説明図。
【図１６】電流許容層部を、電流抑制層部の周囲を断続
的に取り囲むように分散形成した例を示す説明図。
的に取り囲むように分散形成した例を示す説明図。
４ ｎ型ＡｌＧａＩｎＰクラッド層（第二導電型クラッ
ド層） ５ ＡｌＧａＩｎＰ活性層 ６ ｐ型ＡｌＧａＩｎＰクラッド層（第一導電型クラッ
ド層） ７ 電流抑制層部 ８ 電流許容層部 ９ 電極本体層 ２４ 発光層部 ６０ 素子本体部 １００，１００’ 発光素子
ド層） ５ ＡｌＧａＩｎＰ活性層 ６ ｐ型ＡｌＧａＩｎＰクラッド層（第一導電型クラッ
ド層） ７ 電流抑制層部 ８ 電流許容層部 ９ 電極本体層 ２４ 発光層部 ６０ 素子本体部 １００，１００’ 発光素子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA05 BB02 BB06 BB09 BB10 BB11 BB14 BB16 CC01 CC03 DD34 DD37 DD71 DD78 DD83 EE02 EE14 EE16 FF17 GG04 HH20 5F041 AA03 CA12 CA82 CA85 CA87 CA91 CA92 CA93
Claims (18)
- 【請求項１】 化合物半導体層からなる発光層部を有し
た素子本体部と、前記発光層部に発光駆動電圧を印加す
るために前記素子本体部の表面に設けられた電極とを有
し、該電極の前記素子本体部との接触面を含む部分に、
前記発光駆動電圧の印加により、前記素子本体部側へ通
電電流が優先的に流れることを許容する電流許容層部
と、前記素子本体部側への通電電流密度が前記電流許容
層部よりも小さくなる電流抑制層部とが形成されている
ことを特徴とする発光素子。 - 【請求項２】 前記電流抑制層部は、前記電極と前記素
子本体部との接触面の中央領域を被覆する形態にて形成
され、前記電流許容層部は該電流抑制層部の周囲を取り
囲む形にて形成されていることを特徴とする請求項１記
載の発光素子。 - 【請求項３】 前記素子本体部上に形成された前記電流
抑制層部が、被覆層部によりさらに覆われていることを
特徴とする請求項２記載の発光素子。 - 【請求項４】 前記被覆層部は、前記電流許容層部と同
一材質にて構成され、かつ該電流許容層部と一体化され
ている部分を有することを特徴とする請求項３記載の発
光素子。 - 【請求項５】 前記被覆層部と前記電流抑制層部との間
に、該電流抑制層部を構成する材料と該被覆層部を構成
する材料との間の成分拡散を阻止する拡散阻止層が挿入
されていることを特徴とする請求項３又は４に記載の発
光素子。 - 【請求項６】 前記被覆層部の表面にボンディングパッ
ドが接合されるとともに、前記被覆層部の前記ボンディ
ングパッドとの接合部が、Ａｕ又はＡｌからなる電極本
体部とされていることを特徴とする請求項２ないし４い
ずれか１項に記載の発光素子。 - 【請求項７】 前記電極本体部と前記ボンディングパッ
ドとの間に、該電極本体部を構成する材料と該ボンディ
ングパッドを構成する材料との間の成分拡散を阻止する
拡散阻止層が挿入されていることを特徴とする請求項６
記載の発光素子。 - 【請求項８】 前記電流許容層部と前記電流抑制層部と
がいずれもＡｕ合金からなることを特徴とする請求項２
ないし７のいずれか１項に記載の発光素子。 - 【請求項９】 前記拡散阻止層がＴｉ及びＭｏのいずれ
かを主成分とする金属からなることを特徴とする請求項
５又は７に記載の発光素子。 - 【請求項１０】 前記電極本体部が前記電流抑制層部と
直接接する形にて形成されていることを特徴とする請求
項６ないし９のいずれか１項に記載の発光素子。 - 【請求項１１】 前記素子本体部の前記接触面を含む領
域の化合物半導体層である電極接触層がｐ型もしくはｎ
型のいずれかの導電型を有し、前記電流許容層部は該電
極接触層とオーミック接触を形成する合金からなり、前
記電流抑制層部は、前記電極接触層を構成する化合物半
導体と同一種類の化合物であり且つ導電型が逆である化
合物半導体と、オーミック接触を形成する合金からなる
ことを特徴とする請求項１ないし１０のいずれか１項に
記載の発光素子。 - 【請求項１２】 前記電極接触層をなす化合物半導体は
ｐ型のＩＩＩ−Ｖ族化合物半導体であり、前記電流許容
層部を構成する合金はＩＩ族元素を合金成分として含有
するものであり、前記電流抑制層部を構成する合金はＩ
Ｖ族元素を合金成分として含有するものであることを特
徴とする請求項１１に記載の発光素子。 - 【請求項１３】 前記電極接触層をなす化合物半導体は
ｎ型のＩＩＩ−Ｖ族化合物半導体であり、前記電流許容
層部を構成する合金はＩＶ族元素を合金成分として含有
するものであり、前記電流抑制層部を構成する合金はＩ
Ｉ族元素を合金成分として含有するものであることを特
徴とする請求項１１に記載の発光素子。 - 【請求項１４】 前記電流許容層部及び前記電流抑制層
部を構成する各合金はＡｕを主成分とするものであり、
前記合金成分をなすＩＶ族元素としてＧｅ、Ｓｉ又はＳ
ｎが使用され、同じくＩＩ族元素としてＢｅ又はＺｎが
使用されることを特徴とする請求項１２又は１３に記載
の発光素子。 - 【請求項１５】 前記電流許容層部及び前記電流抑制層
部の一方を構成する合金成分がＮｉを主成分とし、他方
を構成する合金成分がＴｉを主成分とすることを特徴と
する請求項１１に記載の発光素子。 - 【請求項１６】 前記電流抑制層部が絶縁性材料にて構
成されていることを特徴とする請求項１ないし１０のい
ずれか１項に記載の発光素子。 - 【請求項１７】 前記電流抑制層部は、前記素子本体部
の前記接触面を含む領域の化合物半導体層である電極接
触層とショットキー接触を形成する金属にて構成されて
いることを特徴とする請求項１ないし１０のいずれか１
項に記載の発光素子。 - 【請求項１８】 前記電極接触層はＩＩＩ−Ｖ族化合物
半導体にて構成され、前記電流抑制層部はＡｕ、Ｐｔ及
びＡｌのいずれかの金属からなる請求項１７に記載の発
光素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164893A JP2002359401A (ja) | 2001-05-31 | 2001-05-31 | 発光素子 |
| PCT/JP2002/005143 WO2002099900A1 (en) | 2001-05-31 | 2002-05-28 | Light emitting element |
| TW91111245A TW541730B (en) | 2001-05-31 | 2002-05-28 | Light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164893A JP2002359401A (ja) | 2001-05-31 | 2001-05-31 | 発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002359401A true JP2002359401A (ja) | 2002-12-13 |
Family
ID=19007641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001164893A Pending JP2002359401A (ja) | 2001-05-31 | 2001-05-31 | 発光素子 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2002359401A (ja) |
| TW (1) | TW541730B (ja) |
| WO (1) | WO2002099900A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012248893A (ja) * | 2004-09-22 | 2012-12-13 | Cree Inc | レンズ状表面を有する高効率ｉｉｉ族窒化物ｌｅｄ |
| KR20140142826A (ko) * | 2013-06-05 | 2014-12-15 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| JP2018511949A (ja) * | 2015-04-15 | 2018-04-26 | ルミレッズ ホールディング ベーフェー | リフレクタ及び頂部コンタクトを有する発光デバイス |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5834984A (ja) * | 1981-08-26 | 1983-03-01 | Fujitsu Ltd | 半導体発光素子 |
| US5153889A (en) * | 1989-05-31 | 1992-10-06 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| US5309001A (en) * | 1991-11-25 | 1994-05-03 | Sharp Kabushiki Kaisha | Light-emitting diode having a surface electrode of a tree-like form |
| JPH08148716A (ja) * | 1994-11-15 | 1996-06-07 | Rohm Co Ltd | 半導体発光素子とその製造方法 |
| JPH08186287A (ja) * | 1994-12-28 | 1996-07-16 | Rohm Co Ltd | 半導体発光ダイオード |
| JPH08335717A (ja) * | 1995-06-06 | 1996-12-17 | Rohm Co Ltd | 半導体発光素子 |
| JP2001111103A (ja) * | 1999-10-14 | 2001-04-20 | Korai Kagi Kofun Yugenkoshi | 領域電流密度を制御可能なｌｅｄ |
-
2001
- 2001-05-31 JP JP2001164893A patent/JP2002359401A/ja active Pending
-
2002
- 2002-05-28 WO PCT/JP2002/005143 patent/WO2002099900A1/ja active Application Filing
- 2002-05-28 TW TW91111245A patent/TW541730B/zh active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012248893A (ja) * | 2004-09-22 | 2012-12-13 | Cree Inc | レンズ状表面を有する高効率ｉｉｉ族窒化物ｌｅｄ |
| US8692267B2 (en) | 2004-09-22 | 2014-04-08 | Cree, Inc. | High efficiency Group III nitride LED with lenticular surface |
| US8878209B2 (en) | 2004-09-22 | 2014-11-04 | Cree, Inc. | High efficiency group III nitride LED with lenticular surface |
| KR20140142826A (ko) * | 2013-06-05 | 2014-12-15 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| KR102075147B1 (ko) | 2013-06-05 | 2020-02-10 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| JP2018511949A (ja) * | 2015-04-15 | 2018-04-26 | ルミレッズ ホールディング ベーフェー | リフレクタ及び頂部コンタクトを有する発光デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| TW541730B (en) | 2003-07-11 |
| WO2002099900A1 (en) | 2002-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6417525B1 (en) | Semiconductor light emitter with current block region formed over the semiconductor layer and electrode connection portion for connecting the pad electrode to the translucent electrode | |
| US9166110B2 (en) | Light-emitting diode and method of manufacturing the same | |
| US9318656B2 (en) | Light-emitting diode and method of manufacturing the same | |
| US7247985B2 (en) | Semiconductor light-emitting device having annular shape light emitting region and current blocking layer | |
| US20070166861A1 (en) | Gallium nitride based light emitting diode and method of manufacturing the same | |
| JP3207773B2 (ja) | 化合物半導体発光素子及びその製造方法 | |
| JP2002368271A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| US20100038667A1 (en) | Optoelectronic Semiconductor Chip and Method for Manufacturing a Contact Structure for Such a Chip | |
| JP4121551B2 (ja) | 発光素子の製造方法及び発光素子 | |
| JP3767863B2 (ja) | 半導体発光素子およびその製法 | |
| JP4120600B2 (ja) | 発光素子の製造方法 | |
| JP2005150664A (ja) | 発光素子及びその製造方法 | |
| JP2002359401A (ja) | 発光素子 | |
| JP4341623B2 (ja) | 発光素子及びその製造方法 | |
| US10672945B2 (en) | Method for manufacturing light emitting device | |
| JP2000174333A (ja) | 窒化ガリウム系化合物半導体発光素子及び製造方法 | |
| JP4108439B2 (ja) | 発光素子の製造方法及び発光素子 | |
| JP2006032665A (ja) | 発光ダイオード | |
| JP2004288988A (ja) | 発光素子 | |
| JPH09172198A (ja) | 発光ダイオードおよびその製造方法 | |
| JP4487303B2 (ja) | 発光素子の製造方法 | |
| JPH08148716A (ja) | 半導体発光素子とその製造方法 | |
| JP2005276900A (ja) | 発光素子 | |
| JP2004288729A (ja) | 発光素子及び発光素子の製造方法 | |
| JP2006128425A (ja) | 発光素子および発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060703 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061215 |