KR101461153B1 - 반도체 소자 구조물을 제조하는 방법 - Google Patents

반도체 소자 구조물을 제조하는 방법 Download PDF

Info

Publication number
KR101461153B1
KR101461153B1 KR1020120093201A KR20120093201A KR101461153B1 KR 101461153 B1 KR101461153 B1 KR 101461153B1 KR 1020120093201 A KR1020120093201 A KR 1020120093201A KR 20120093201 A KR20120093201 A KR 20120093201A KR 101461153 B1 KR101461153 B1 KR 101461153B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor element
semiconductor device
electrode
pad
Prior art date
Application number
KR1020120093201A
Other languages
English (en)
Other versions
KR20140026159A (ko
Inventor
김창태
고재성
Original Assignee
주식회사 씨티랩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨티랩 filed Critical 주식회사 씨티랩
Priority to KR1020120093201A priority Critical patent/KR101461153B1/ko
Priority to PCT/KR2013/002883 priority patent/WO2013151391A1/ko
Priority to US14/390,611 priority patent/US9773950B2/en
Priority to PCT/KR2013/002882 priority patent/WO2013151390A1/ko
Priority to PCT/KR2013/002879 priority patent/WO2013151387A1/ko
Publication of KR20140026159A publication Critical patent/KR20140026159A/ko
Application granted granted Critical
Publication of KR101461153B1 publication Critical patent/KR101461153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

본 개시는 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계; 반도체 소자를 봉지제로 덮는 단계; 봉지제가 덮힌 반도체 소자를 플레이트로부터 분리하는 단계; 그리고, 봉지제가 반도체 소자를 덮는 반대 측에, 전극과 전기적으로 절연되도록 반도체 소자 및 봉지제의 적어도 일부에 방열용 패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법에 관한 것이다.

Description

반도체 소자 구조물을 제조하는 방법{METHOD OF MANUFACUTRUING SEMICONDUCTOR DEVICE STRUCTURE}
본 개시(Disclosure)는 전체적으로 반도체 소자 구조물을 제조하는 방법에 관한 것으로, 특히 제조가 간단한 반도체 소자 구조물을 제조하는 방법에 관한 것이다.
여기기, 반도체 소자라 함은 반도체 발광소자(예: 레이저 다이오드), 반도체 수광소자(예: 포토 다이오드), p-n접합 다이오드 전기 소자, 반도체 트랜지스터 등을 포함하며, 대표적으로 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800)이 형성되어 있다. 여기서, 기판(100) 측이 패키지에 놓일 때, 장착면으로 기능한다.
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100; 예: 사파이어 기판), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400; 예: InGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901; 예: Ag 반사막), 전극막(902; 예: Ni 확산 방지막) 및 전극막(903; 예: Au 본딩층)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800; 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 여기서, 전극막(903) 측이 패키지에 놓일 때, 장착면으로 기능한다. 열방출 효율의 관점에서, 도 1에 도시된 래터럴 칩(Lateral Chip)보다 도 2에 도시된 플립 칩(Flip Chip) 또는 정션 다운형(Junction Down Type) 칩이 열방출 효율이 우수하다. 래터럴 칩이 80~180㎛의 두께를 가지는 사파이어 기판(100)을 통해 열을 외부로 방출해야 하는 반면에, 플립 칩은 활성층(400)에 가깝게 위치하는 금속으로 된 전극(901,902,903)을 통해 열을 방출할 수 있기 때문이다.
도 15는 종래의 반도체 발광소자 패키지 또는 반도체 발광소자 구조물의 일 예를 나타내는 도면으로서, 반도체 발광소자 패키지는 리드 프레임(110,120), 몰드(130), 그리고 캐비티(140) 내에 수직형 반도체 발광소자(150; Vertical Type Light-emitting Chip)가 구비되어 있고, 캐비티(140)는 형광체(160)를 함유하는 봉지제(170)로 채워져 있다. 수직형 반도체 발광소자(150)의 하면이 리드 프레임(110)에 전기적으로 연결되고, 상면이 와이어(180)에 의해 리드 프레임(120)에 전기적으로 연결되어 있다. 수직형 반도체 발광소자(150)에서 나온 광(예: 청색광)의 일부가 형광체(160)를 여기시켜 형광체(160)가 광(예: 황색광)을 만들고, 이 광들(청색광+황색광)이 백색광을 만든다. 여기서, 몰드(130)-봉지제(170) 또는 리드 프레임(110,120)-몰드(130)-봉지제(170)가 수직형 반도체 발광소자를 담지한 채로, 반도체 발광소자 패키지의 지지체 즉, 캐리어(Carrier)로 역할한다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계; 반도체 소자를 봉지제로 덮는 단계; 봉지제가 덮힌 반도체 소자를 플레이트로부터 분리하는 단계; 그리고, 봉지제가 반도체 소자를 덮는 반대 측에, 전극과 전기적으로 절연되도록 반도체 소자 및 봉지제의 적어도 일부에 방열용 패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면,
도 4는 본 개시에 따라 플립 칩 패키지를 제조하는 방법의 일 예를 나타내는 도면,
도 5는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 소자 구조물의 일 예를 나타내는 도면,
도 7은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 반도체 소자 구조물의 다른 예를 나타내는 도면,
도 9는 본 개시에 따른 반도체 소자 구조물 사용의 일 예를 나타내는 도면,
도 10은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 11은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 12은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 13은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 14는 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 15는 종래의 반도체 발광소자 패키지 또는 반도체 발광소자 구조물의 일 예를 나타내는 도면,
도 16은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 17은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 18은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 19는 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 20은 도 19에 도시된 반도체 소자 구조물을 아래에서 보았을 때의 전극, 외부 전극 및 방열용 패드의 배치의 일 예를 나타내는 도면,
도 21은 도 19에 도시된 반도체 소자 구조물을 아래에서 보았을 때의 전극, 외부 전극 및 방열용 패드의 배치의 다른 예를 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면으로서, 플레이트(1)를 준비한 다음, 두 개의 전극(80,90)이 구비된 반도체 소자(2)를 접착제(3)를 이용하여 플레이트(1)에 위치 고정한다. 다음으로, 봉지제(4; encapsulating material)를 이용하여, 반도체 소자(2)를 감싼다. 다음으로, 플레이트(1)와 반도체 소자(2)를 분리한다. 플레이트(1)를 이루는 물질에는 특별한 제한이 없으며, 사파이어와 같은 물질을 사용하여도 좋고, 금속이나 유리 등의 평평평한 구조물을 사용하여도 좋다. 접착제(3)를 이루는 물질에도 특별한 제한이 없으며, 반도체 소자(2)를 플레이트(1)에 위치 고정만 할 수 있다면 어떠한 접착제여도 좋다. 봉지제(3)를 이루는 물질로는 종래에 LED 패키지에 사용되는 실리콘 에폭시가 사용될 수 있다. 봉지제(4)가 형성된 후, 반도체 소자(2)와 플레이트(1)의 분리는 접착제(3)를 녹일 수 있는 열을 가하거나, 접착제(3)를 녹일 수 있는 용제를 이용함으로써 가능하다. 열과 용제를 함께 사용하는 것도 가능하다. 또한 접착 테이프를 이용하는 것도 가능하다. 봉지제(4)는 종래에 사용되는 디스펜싱, 스크린 프린팅, 몰딩, 스핀 코팅 등의 방법으로 형성할 수 있으며, 광경화성 수지(UV경화성 수지)를 도포한 후, 광을 조사함으로써 형성하는 것도 가능하다. 플레이트(1)로 사파이어와 같이 투광성 플레이트가 사용되는 경우에, 플레이트(1) 측으로부터 광을 조사하는 것도 가능하다. 설명을 위해, 플레이트(1) 위에 하나의 반도체 소자(2)를 도시하였지만, 복수의 반도체 소자(2)를 플레이트(1) 위에 두고 공정을 행할 수 있다. 여기서 반도체 소자(2)는 두 개의 전극(80,90)을 가지는 것으로 설명되었지만, 그 수에 특별히 제한이 있는 것은 아니다. 예를 들어, 트랜지스터의 경우에 세 개의 전극을 가질 수 있다.
도 4는 본 개시에 따라 플립 칩 패키지를 제조하는 방법의 일 예를 나타내는 도면으로서, 반도체 소자(2)로서, 정션 다운 형 칩이 제시되어 있다. 정션 다운 형 칩으로서, 도 2에 도시된 것과 같은 플립 칩형 반도체 발광소자를 예로 들 수 있다. 따라서 반도체 발광소자는 도 2에서와 같이, 기판(100; 예: 사파이어 기판), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400; 예: InGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901; 예: Ag 반사막), 전극막(902; 예: Ni 확산 방지막) 및 전극막(903; 예: Au 본딩층)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800; 예: Cr/Ni/Au 적층 금속 패드)이 형성된 구조를 가질 수 있다. 반도체 소자(2)는 두 개의 전극(80,90)을 가지며, 전극(90)은 도 2의 전극(901,902,903)과 같은 구성을 가져도 좋고, DBR(Distributed Bragg Reflector)과 금속 반사막의 조합으로 이루어져도 좋다. 전극(80)과 전극(90)은 SiO2와 같은 절연막(5)에 의해 전기적으로 절연되어 있다. 이후의 과정은 동일하며, 봉지제(4; encapsulating material)를 이용하여, 반도체 소자(2)를 감싼다. 다음으로, 플레이트(1)와 접착제(3)로부터 반도체 소자(2)를 분리한다.
도 5는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 다른 예를 나타내는 도면으로서, 플레이트(1) 위에 복수의 반도체 소자(2,2)가 일체로 봉지제(4)에 의해 덮혀 있다. 플레이트(1)를 제거한 후, 반도체 소자(2,2)를 일체로서 하나의 패키지화하는 것이 용이해진다. 반도체 소자(2)와 반도체 소자(2)의 전기적 연결 방법에 대해서는 후술한다. 또한 이들을 도 3에서와 같이 개별적인 반도체 소자(2)로 분리하는 것도 가능하다. 이는 복수의 반도체 소자(2,2)를 플레이트(1)로부터 분리한 후, 쏘잉(sawing) 등의 공정을 통해 개별화함으로써 가능하다. 경화후 연성을 가지는 봉지제(4)를 사용함으로써, 연성 회로기판과의 결합을 한층 높일 수 있게 된다.
도 6은 본 개시에 따른 반도체 소자 구조물의 일 예를 나타내는 도면으로서, 봉지제(4)의 측면(4a)이 경사지도록 형성되어 있다. 반도체 소자(2)가 발광소자인 경우에, 봉지제(4)가 다양한 각의 외면을 갖게 되어, 패키지 외부로의 광 추출 효율이 높아지게 된다. 스크린 프린팅시, 스크린 격벽을 경사지게 형성하여 측면(4a)의 형성이 가능하며, 쏘잉시, 끝이 뾰족한 커터를 이용함으로써 측면(4a)의 형성이 가능하다.
도 7은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 플레이트(1)가 제거된 후, SiO2와 같은 절연막(6)을 전극(80)과 전극(90)을 노출한 상태로 구비하고 있다. 이후, 전극(80)에 외부 전극(81)을 연결하고, 전극(90)에 외부 전극(91)을 형성하여, 종래의 패키지와 같은 구조로 만들 수 있게 된다. 외부 전극(81,91)은 종래 패키지의 리드 프레임에 대응할 수 있다. 또한 외부 전극(81,91)을 반사막으로 기능하도록 넓게 펼쳐 증착하는 것도 가능하다. 절연막(6)은 단순히 절연 기능만을 하여도 좋고, 외부 전극(81,91)에 의한 광 흡수를 줄이도록 SiO2/TiO2의 교대 적층구조를 형성하거나 DBR을 이루어도 좋다. 도 4에서와 같이 반도체 소자(2)가 절연막(5)을 구비하는 경우에는 절연막(6)이 생략될 수도 있다. 절연막(6)과 외부 전극(81,91)의 형성에 사용되는 증착 공정과 포토리쏘그라피 공정 등은 반도체 칩 공정에서 일반적인 것으로 당업자에 매우 익숙한 것이다. 외부 전극(81,91)을 구비함으로써, PCB, COB 등에의 장착이 보다 용이해질 수 있다. 필요한 경우에, 외부 전극(81,91) 없이 절연막(6)만을 구비하는 것도 가능하다. 절연막(6) 반도체 소자(2)와 봉지제(4) 사이를 보호하는 기능을 할 뿐만 아니라, 봉지제(4)를 외부 전극(81,91) 형성 공정으로부터 보호하는 기능도 할 수 있다. 또한 절연막(6)을 백색 물질로 형성하여, 절연막(6)을 반사막으로 기능하게 할 수 있다. 예를 들어, 백색의 PSR(Photo Sloder Regist)을 절연막(6)으로 이용하거나, 코팅하여 사용할 수 있다. 예를 들어, 백색의 PSR을 스크린 프린팅 또는 스핀 코팅한 다음, 일반적인 포토리소그라피 공정을 통해 패터닝할 수 있다.
도 8은 본 개시에 따른 반도체 소자 구조물의 다른 예를 나타내는 도면으로서, 전기적으로 직렬 연결된 반도체 소자(2A)와 반도체 소자(2B)가 구비되어 있다. 반도체 소자(2A)의 음(-) 전극(80A)과 반도체 소자(2B)의 양(+) 전극(90B)을 외부 전극(89)을 통해 연결함으로써 이러한 구성이 가능해진다. 미설명 부호 4는 봉지제이며, 6은 절연막이고, 90A은 반도체 소자(2A)의 양(+) 전극이며, 80B는 반도체 소자(2B)의 음(-) 전극이다. 이러한 구성을 통해, 모노리식 기판의 사용 없이, 봉지제(4)를 통해 일체화된 반도체 소자(2A,2B) 간의 전기적 연결을 형성할 수 있게 된다. 모노리식 기판의 경우에, 그 위의 반도체 소자의 구조가 동일하지만, 본 개시의 방법에 의하면, 반도체 소자(2A)와 반도체 소자(2B)가 같은 기능의 소자일 필요가 없다. 반도체 소자(2A,2B)를 병렬연결할 수 있음은 물론이다. 또한 봉지제(4)의 측면(4a)을 도 6에서와 같이 경사지게 형성할 수 있으며, 이러한 구성은 기존에 상상할 수 없었던 고전압(High-Voltage) 반도체 발광소자 패키지 내지는 반도체 발광소자 구조물을 가능하게 한다.
도 9는 본 개시에 따른 반도체 소자 구조물 사용의 일 예를 나타내는 도면으로서, 반도체 소자(2C)는 인쇄회로기판(7)의 도선(7a)과 전극(80,90)이 직접 연결되어 있으며, 반도체 소자(2D)는 도선(7b)과 외부 전극(81,91)을 통해 연결되어 있다. 인쇄회로기판(7)은 연성 회로기판이어도 좋다.
도 10은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 2에 도시된 것과 같은 반도체 소자(2)가 구비되어 있으며, 반도체 소자(2)는 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 성장되며, 전극(80,90)이 형성되어 있다. 반도체 소자(2)를 접착제(3)를 이용해 플레이트(1)에 붙인 다음, 봉지제(4)로 덮기에 앞서, 기판(100)을 제거하고, 바람직하게는 광 취출 효율을 높이기 위해 거친 표면(301)을 형성한다. 이후의 과정은 동일하다. 기판(100)의 제거는 레이저 리프트 오프(Laser Lift-off)와 같은 공정에 의해 가능하며, 거친 표면(301)은 ICP(Inductively Coupled Plasma)와 같은 건식 식각을 통해 가능하다. 이것은 칩 레벨 레이저 리프트 오프를 가능하게 한다.
도 11은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)에 형광체가 포함되어 있다. YAG, Silicate, Nitride 형광체 등을 이용하여 원하는 색의 광을 발광할 수 있게 된다.
도 12은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4) 내에 또는 봉지제(4) 하부에 형광체층(8)이 형성되어 있다. 이는 봉지제(4) 내에서 형광체를 침전시키거나, 별도로 스핀 코팅하거나, 휘발성 액체에 담긴 형광체를 도포한 후 휘발시켜 형광체만 남긴 후 봉지제(4)로 덮음으로써 형성할 수 있다. 필요에 따라 복수의 형광체층(8)의 형성도 가능하다.
도 13은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)에 광 취출 효율을 높이기 위한 거친 표면 또는 요철(4g)이 형성되어 있다. 거친 표면(4g)은 pressing, 나노임프린트(nanoimprint) 등의 성형을 통해 형성이 가능하다. 또한 bead 물질을 도포한 후, 에칭, 샌드블라스팅 등의 방법을 통해 형성하는 것도 가능하다. 거친 표면(4g)은 플레이트(1)의 분리 이전 또는 분리 이후에 형성될 수 있다.
도 14는 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)에 렌즈(4c)가 형성되어 있다. 바람직하게는 렌즈(4c)는 봉지제와 일체로 형성된다. 이러한 일체형 렌즈(4c)는 압축성형 등으로 방법으로 형성하는 것이 가능하다.
도 16은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)가 반도체 소자(2)를 덮는 반대 측에, 전극(80,90)과 전기적으로 절연되어서, 또는 전극(80,90) 및 외부 전극(81,91)과 전기적으로 절연되어서, 반도체 소자(2)에서 발생한 열을 외부로 방출하기 위한 방열용 패드(891)가 구비되어 있다. 이 실시예에서 방열용 패드(891)는 절연막(6)이 형성된 후에 형성되어, 절연막(6) 위에 위치한다. 이러한 구성은 통해, 전기가 공급되는 경로와 열이 방출되는 경로를 분리하여, 열 방출의 효과를 높일 수 있게 된다. 바람직하게는 외부 전극(81,91)을 증착할 때, 방열용 패드(891)가 함께 증착된다.
도 17은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 먼저 절연막(6)을 형성한 다음, 외부 전극(81,91)과 방열용 패드(891)를 형성하는 점에서, 도 16에 도시된 반도체 소자 구조물과 동일하지만, 절연막(6)의 일부가 제거되어, 방열용 패드(891)가 반도체 소자(2)와 직접 접촉하게 형성된다. 이러한 구성을 통해, 주로 유전체로 구성되는 절연막(6)이 개재되는 것에 비해 방열 효율을 높일 수 있게 된다.
도 18은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 먼저 외부 전극(81,91)과 방열용 패드(891)를 형성한 다음에, 외부 전극(81,91)과 방열용 패드(891)를 전기적으로 절연하도록 절연막(6)이 형성된다.
도 19는 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 절연막(6)의 형성 없이 외부 전극(81,91)과 방열용 패드(891)가 형성되어 있다.
도 20은 도 19에 도시된 반도체 소자 구조물을 아래에서 보았을 때의 전극, 외부 전극 및 방열용 패드의 배치의 일 예를 나타내는 도면으로서, 봉지제(4)로 둘러싸인 반도체 소자(2)가 중앙에 위치해 있고, 전극(80)과 전극(90) 각각에 외부 전극(81)과 외부 전극(91)이 형성되어 있으며, 이를 제외한 거의 전체 영역에 방열용 패드(891)가 구비되어 있다. 이러한 구성을 통해 반도체 소자 구조물이 장착될 PCB, COB 등과의 접촉 면적을 넓혀, 반도체 소자 구조물의 열 방출을 극대화할 수 있게 된다. 바람직하게는 반도체 소자(2) 및 봉지제(4)의 거의 전체에 방열용 패드(891)가 형성되지만, 반드시 그러해야 하는 것은 아니며, 필요에 따라 반도체 소자(2)의 전체 또는 일부, 그리고, 봉지제(4)의 전체 또는 일부의 영역에 방열용 패드(891)가 형성될 수 있다.
도 21은 도 19에 도시된 반도체 소자 구조물을 아래에서 보았을 때의 전극, 외부 전극 및 방열용 패드의 배치의 다른 예를 나타내는 도면으로서, 전극(80,90) 및 외부 전극(91,81)이 도 20에 도시된 반도체 소자 구조물에 비해 크게 형성되어, 반도체 소자(2)로부터 전극(80,90)을 거쳐, 그리고 외부 전극(81,91)을 거쳐 일부의 열이 방출될 수 있도록 구성되어 있다. 이는 특히, 반도체 소자가 플립 칩형의 반도체 발광소자인 경우에, 전극(80,90) 중의 하나가 반사판으로 기능하기 위해, 크게 형성될 수 있는데, 이 경우에 적합한 구성이 될 수 있다. 한편, 방열용 패드(891)는 방열에 기능할 뿐만 아니라, 반도체 소자가 반도체 발광소자인 경우에, 광 반사막으로서 기능할 수 있다. 이때 방열용 패드(891)는 방열과 반사율이 두루 우수한 Al, Au와 같은 금속으로 구성되는 것이 바람직하다. 바람직하게는, 도 17 및 도 18에 도시된 바와 같이, 봉지제(4)가 반도체 소자(2)를 덮는 반대 측에서, 방열용 패드(891), 외부 전극(81,91) 및 절연막(6; 예: 백색 PSR, DBR)에 의해 완전히 덮혀, 광 반사 효율을 극대화할 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 봉지제가 캐리어로 역할하는 반도체 소자 구조물.
(2) 플레이트로부터 분리된 봉지제 하면을 가지는 반도체 소자 구조물.
(3) 반도체 소자의 전극이 위치하는 면을 제외한 봉지제의 외면들이 구조물 또는 패키지의 외면을 이루는 반도체 소자 구조물.
(4) 반도체 소자들을 봉지제를 이용하여 결합한 반도체 소자 구조물.
(5) 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계; 반도체 소자를 봉지제로 덮는 단계; 그리고, 봉지제가 덮힌 반도체 소자를 플레이트로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(6) 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계; 반도체 소자를 봉지제로 덮는 단계; 봉지제가 덮힌 반도체 소자를 플레이트로부터 분리하는 단계; 그리고, 봉지제가 반도체 소자를 덮는 반대 측에, 전극과 전기적으로 절연되도록 반도체 소자 및 봉지제의 적어도 일부에 방열용 패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(7) 방열용 패드를 형성하는 단계에 앞서, 봉지제가 반도체 소자를 덮는 반대 측에, 절연막을 형성하는 단계;를 더 포함하며, 방열용 패드와 반도체 소자 사이에 절연막이 구비되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(8) 방열용 패드는 반도체 소자와 직접 접촉되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(9) 방열용 패드를 형성하는 단계에서, 전극에 전기적으로 연결되는 외부 전극이 함께 형성되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(10) 방열용 패드와 외부 전극을 전기적으로 절연하는 절연막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(11) 반도체 소자는 반도체 발광소자이며, 방열용 패드가 봉지제에 형성되어, 반도체 발광소자에서 생성된 광에 대해 광 반사막으로 기능하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(12) 반도체 소자는 반도체 발광소자이며, 방열용 패드를 형성하는 단계 앞서 또는 후에, 봉지제가 반도체 소자를 덮는 반대 측에, 백색 절연막을 형성하는 단계;를 더 포함하고, 봉지제가 반도체 소자를 덮는 반대 측이, 방열용 패드, 외부 전극 및 백색 절연막에 의해 완전히 덮히는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(13) 방열용 패드는 적어도 반도체 소자 아래에 형성되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법. 이러한 구성을 통해, 적어도 반도체 소자에 직접 발생하는 열의 방출을 도모할 수 있게 된다.
본 개시에 따른 하나의 반도체 소자 구조물을 제조하는 방법에 의하면, 반도체 소자 구조물 또는 패키지를 쉽게 제조할 수 있게 된다.
또한 본 개시에 따른 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 봉지제가 캐리어로 역할하는 구조물 또는 패키지를 만들 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 투광성 봉지제가 캐리어로 역할하는 발광소자 구조물 또는 패키지를 만들 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 복수의 반도체 소자를 쉽게 전기적으로 연결할 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 다른 구조의 반도체 소자들을 쉽게 전기적으로 연결할 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 열방출 효율을 높이는 한편, 광 반사 효율을 높일 수 있게 된다.
100: 기판 200: 버퍼층 300,400,500: 반도체층

Claims (8)

  1. 반도체 소자 구조물을 제조하는 방법에 있어서,
    플레이트 위에 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계;
    반도체 소자를 봉지제로 덮는 단계;
    봉지제가 덮힌 반도체 소자를 플레이트로부터 분리하는 단계; 그리고,
    봉지제가 반도체 소자를 덮는 반대 측에, 전극과 전기적으로 절연되도록 전극 부분을 제외한 반도체 소자 및 봉지제의 적어도 일부에 방열용 패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
  2. 청구항 1에 있어서,
    방열용 패드를 형성하는 단계에 앞서, 봉지제가 반도체 소자를 덮는 반대 측에, 절연막을 형성하는 단계;를 더 포함하며,
    방열용 패드와 반도체 소자 사이에 절연막이 구비되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
  3. 청구항 1에 있어서,
    방열용 패드는 반도체 소자와 직접 접촉되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
  4. 청구항 1에 있어서,
    방열용 패드를 형성하는 단계에서, 전극에 전기적으로 연결되는 외부 전극이 함께 형성되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
  5. 청구항 4에 있어서,
    방열용 패드와 외부 전극을 전기적으로 절연하는 절연막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
  6. 청구항 1에 있어서,
    반도체 소자는 반도체 발광소자이며,
    방열용 패드가 봉지제에 형성되어, 반도체 발광소자에서 생성된 광에 대해 광 반사막으로 기능하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
  7. 청구항 4에 있어서,
    반도체 소자는 반도체 발광소자이며,
    방열용 패드를 형성하는 단계 앞서 또는 후에, 봉지제가 반도체 소자를 덮는 반대 측에, 백색 절연막을 형성하는 단계;를 더 포함하고,
    봉지제가 반도체 소자를 덮는 반대 측이, 방열용 패드, 외부 전극 및 백색 절연막에 의해 완전히 덮히는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
  8. 삭제
KR1020120093201A 2012-04-06 2012-08-24 반도체 소자 구조물을 제조하는 방법 KR101461153B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120093201A KR101461153B1 (ko) 2012-08-24 2012-08-24 반도체 소자 구조물을 제조하는 방법
PCT/KR2013/002883 WO2013151391A1 (ko) 2012-04-06 2013-04-05 반도체 소자 구조물을 제조하는 방법 및 이를 이용한 반도체 소자 구조물
US14/390,611 US9773950B2 (en) 2012-04-06 2013-04-05 Semiconductor device structure
PCT/KR2013/002882 WO2013151390A1 (ko) 2012-04-06 2013-04-05 반도체 소자 구조물을 제조하는 방법
PCT/KR2013/002879 WO2013151387A1 (ko) 2012-04-06 2013-04-05 반도체 소자 구조물을 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120093201A KR101461153B1 (ko) 2012-08-24 2012-08-24 반도체 소자 구조물을 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20140026159A KR20140026159A (ko) 2014-03-05
KR101461153B1 true KR101461153B1 (ko) 2014-11-12

Family

ID=50640991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120093201A KR101461153B1 (ko) 2012-04-06 2012-08-24 반도체 소자 구조물을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101461153B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024615A (ja) * 2004-07-06 2006-01-26 Matsushita Electric Ind Co Ltd Ｌｅｄ照明光源およびその製造方法
KR20090055961A (ko) * 2007-11-29 2009-06-03 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR20100060867A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법
KR20110011171A (ko) * 2009-07-28 2011-02-08 한국광기술원 웨이퍼 레벨 발광다이오드 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024615A (ja) * 2004-07-06 2006-01-26 Matsushita Electric Ind Co Ltd Ｌｅｄ照明光源およびその製造方法
KR20090055961A (ko) * 2007-11-29 2009-06-03 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR20100060867A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법
KR20110011171A (ko) * 2009-07-28 2011-02-08 한국광기술원 웨이퍼 레벨 발광다이오드 패키지

Also Published As

Publication number Publication date
KR20140026159A (ko) 2014-03-05

Similar Documents

Publication Publication Date Title
JP6545981B2 (ja) 半導体発光装置
US20160351759A1 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
KR101476771B1 (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
US9831379B2 (en) Method of manufacturing light emitting device
JP6185415B2 (ja) 半導体発光装置
KR20150107086A (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
KR101461154B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101291092B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR100780182B1 (ko) 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR101360324B1 (ko) 반도체 소자 구조물을 제조하는 방법
JP7280820B2 (ja) 反射性側面コーティングを伴う発光デバイスの製造方法
KR20120028492A (ko) 발광 다이오드 패키지 및 그 제조 방법
KR101460742B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101733043B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101450216B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101461153B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101300463B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101273481B1 (ko) 발광소자 및 그 제조방법
KR101465708B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101299563B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101299562B1 (ko) 반도체 소자 구조물
KR20140048178A (ko) 반도체 소자 구조물을 제조하는 방법
KR101779084B1 (ko) 반도체 발광소자 구조물 및 반도체 발광소자 구조물을 제조하는 방법
KR101403640B1 (ko) 반도체 발광소자 및 이를 봉지하는 방법
KR101494440B1 (ko) 반도체 소자 구조물을 제조하는 방법 및 이를 이용하는 반도체 소자 구조물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191002

Year of fee payment: 6